CN102254807B - 硅膜的形成方法及其形成装置 - Google Patents

硅膜的形成方法及其形成装置 Download PDF

Info

Publication number
CN102254807B
CN102254807B CN201110132231.4A CN201110132231A CN102254807B CN 102254807 B CN102254807 B CN 102254807B CN 201110132231 A CN201110132231 A CN 201110132231A CN 102254807 B CN102254807 B CN 102254807B
Authority
CN
China
Prior art keywords
mentioned
film
silicon fiml
groove
formation process
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110132231.4A
Other languages
English (en)
Other versions
CN102254807A (zh
Inventor
柿本明修
高木聪
有贺纯史
木村法史
长谷部一秀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN102254807A publication Critical patent/CN102254807A/zh
Application granted granted Critical
Publication of CN102254807B publication Critical patent/CN102254807B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供一种硅膜的形成方法及其形成装置。硅膜的形成方法具有第1成膜工序、蚀刻工序、第2成膜工序。在第1成膜工序中，以填埋被处理体的槽的方式形成硅膜。在蚀刻工序中，对在第1成膜工序中形成的硅膜进行蚀刻而扩大上述槽的开口部。在第2成膜工序中，以向在蚀刻工序中扩大了开口部的槽内填埋硅膜的方式进行成膜。由此，在表面形成有槽的被处理体的槽内形成硅膜。

Description

硅膜的形成方法及其形成装置
技术领域
本发明涉及硅膜的形成方法及其形成装置。
背景技术
在半导体装置等的制造工艺中，存在有在硅基板上的层间绝缘膜上形成沟槽、孔形状的槽(接触孔)、填埋多晶硅膜、非晶硅膜、用杂质掺杂的多晶硅膜及用杂质掺杂的非晶硅膜等硅膜(Si膜)而形成电极的工序。
在这样的工序中，例如如专利文献1所示，公开有如下方法：在硅基板上的层间绝缘膜上形成接触孔，利用CVD(Chemical Vapor Deposition：化学气相沉积)法形成多晶硅的膜以及在对该多晶硅稍微进行蚀刻之后再次形成多晶硅的膜。
专利文献1：  日本特开平10-321556号公报
然而，随着半导体装置的微细化，填埋Si膜的槽的深度比(aspect ratio)增高。当深度比增高时，在填埋Si膜时易于产生空隙，Si膜的作为电极的特性有可能劣化。因此，期望有即使深度比增高也能够抑制空隙产生的Si膜的形成方法。
发明内容
本发明就是鉴于上述问题而做成的，其目的在于提供能够抑制空隙产生的硅膜的形成方法及其形成装置。
为了达到上述目的，本发明的第1技术方案的硅膜的形成方法，其用于在表面形成有槽的被处理体的槽内形成硅膜，其特征在于，该硅膜的形成方法具有：
第1成膜工序，其以填埋上述被处理体的槽的方式形成硅膜；
蚀刻工序，其对在上述第1成膜工序中形成的硅膜进行蚀刻而扩大上述槽的开口部；
第2成膜工序，其以向在上述蚀刻工序中扩大了开口部的槽内填埋硅膜的方式进行成膜。
该硅膜的形成方法还可以具有将多个被处理体收容在用于收容上述被处理体的反应室内的收容工序。在该情况下，在上述第1成膜工序及上述第2成膜工序中，向上述反应室内供给硅成膜用气体而形成硅膜，在上述蚀刻工序中，向上述反应室内供给蚀刻用气体而对在上述第1成膜工序中形成的硅膜进行蚀刻。
该硅膜的形成方法还可以具有在上述被处理体的表面形成晶种层的晶种层形成工序。在该情况下，在上述第1成膜工序中，在上述晶种层上形成硅膜。
该硅膜的形成方法还可以具有用于对形成在上述被处理体的槽的底部的自然氧化膜进行去除的自然氧化膜去除工序。
也可以在上述第1成膜工序之后多次重复上述蚀刻工序及上述第2成膜工序。
也可以在上述反应室内收容有上述被处理体的状态下连续进行上述第1成膜工序、上述蚀刻工序及上述第2成膜工序。
本发明的第2技术方案的硅膜的形成装置，其用于在表面形成有槽的被处理体的槽内形成硅膜，其特征在于，该硅膜的形成装置具有：
第1成膜部件，其以填埋上述被处理体的槽的方式形成硅膜；
蚀刻部件，其对用上述第1成膜部件形成的硅膜进行蚀刻而扩大上述槽的开口部；
第2成膜部件，其以向用上述蚀刻部件扩大了开口部的槽内填埋硅膜的方式进行成膜。
该硅膜的形成装置还可以具有用于将多个被处理体收容在收容上述被处理体的反应室内的收容部件。在该情况下，上述第1成膜部件及第2成膜部件向上述反应室内供给硅成膜用气体而形成硅膜，上述蚀刻部件用于向上述反应室内供给蚀刻用气体而对用上述第1成膜部件形成的硅膜进行蚀刻。
该硅膜的形成装置还可以具有在上述被处理体的表面形成晶种层的晶种层形成部件。在该情况下，上述第1成膜部件在上述晶种层上形成硅膜。
该硅膜的形成装置还可以具有对形成在上述被处理体的槽的底部的自然氧化膜进行去除的自然氧化膜去除部件。
该硅膜的形成装置还可以具有控制装置的各个部分的控制部件，上述控制部件控制上述第1成膜部件、上述蚀刻部件及上述第2成膜部件，在上述反应室内收容有上述被处理体的状态下，以填埋上述被处理体的槽的方式形成硅膜，对所形成的硅膜进行蚀刻而扩大上述槽的开口部，以向扩大了开口部的槽内填埋硅膜的方式进行成膜。
将在下面的说明中阐述本发明的其它目的和优点，其部分地从下面的说明中显现或者可以通过实施本发明而了解。
本发明的目的和优点可以借助于在下文中特别指示的手段和组合实现及获得。
被并入本说明书中并且构成本说明书的一部分的附图图示出本发明的实施方式，并且与上述概略说明及下面给出的对实施方式的详细说明一起，用于解释本发明的原理。
附图说明
图1是表示本发明的实施方式的热处理装置的图。
图2是表示图1的控制部的结构的图。
图3是表示用于说明本实施方式的硅膜的形成方法的制程程序的图。
图4A～图4D是用于说明本实施方式的硅膜的形成方法的图。
图5A是表示硅膜的制造条件的图，图5B是表示空隙率的图。
图6是表示用于说明另一实施方式的硅膜的形成方法的制程程序的图。
图7A～图7E是用于说明另一实施方式的硅膜的形成方法的图。
图8是表示用于说明另一实施方式的硅膜的形成方法的制程程序的图。
具体实施方式
现在，将参照附图说明基于上面给出的发现而实现的本发明的实施方式。在下面的说明中，用相同的附图标记指示具有实质相同的功能和结构的构成元件，并且仅在必需时才进行重复说明。
以下，说明本发明的硅膜的形成方法及其形成装置。在本实施方式中，作为硅膜的形成装置，以使用图1所示的批量式的立式热处理装置的情况为例进行说明。
如图1所示，热处理装置1具有长度方向朝向垂直方向的大致圆筒状的反应管2。反应管2具有由内管3和有顶部的外管4构成的双重管构造，该外管4覆盖内管3，并且形成为与内管3具有恒定的间隔。内管3及外管4由耐热及耐腐蚀性优良的材料、例如石英形成。
在外管4的下方，配置有形成为呈筒状的由不锈钢(SUS)构成的歧管5。歧管5与外管4的下端气密地相连接。另外，内管3支承在支承环6上，该支承环6从歧管5的内壁突出，并且与歧管5形成为一体。
在歧管5的下方配置有盖体7，该盖体7构成为利用舟皿升降机8能够上下移动。而且，当盖体7利用舟皿升降机8上升时，歧管5的下方侧(炉口部分)被封闭，当盖体7利用舟皿升降机8下降时，歧管5的下方侧(炉口部分)被打开。
在盖体7上载置有例如由石英构成的晶圆舟皿9。晶圆舟皿9构成为能够沿铅垂方向隔开规定的间隔地收容多张被处理体、例如半导体晶圆10。
在反应管2的周围，以包围反应管2的方式设有绝热体11。在绝热体11的内壁面上，设有例如由电阻发热体构成的升温用加热器12。利用该升温用加热器12，反应管2的内部被加热到规定的温度，其结果，半导体晶圆10被加热到规定的温度。
在歧管5的侧面上贯穿(连接)有多个处理气体导入管13。另外，在图1中仅画出了1个处理气体导入管13。处理气体导入管13配设为通达(日文：臨む)内管3内。例如，如图1所示，处理气体导入管13贯穿歧管5的位于支承环6的下方(内管3的下方)的侧面。
处理气体导入管13经由未图示的质量流量控制器等连接有未图示的处理气体供给源。因此，从处理气体供给源经由处理气体导入管13向反应管2内供给期望量的处理气体。作为从处理气体导入管13供给的处理气体，存在有形成多晶硅膜、非晶硅膜、用杂质掺杂的多晶硅膜及用杂质掺杂的非晶硅膜等硅膜(Si膜)的成膜用气体。作为成膜用气体，例如能够使用SiH4等。另外，当用杂质掺杂Si膜时，包含有PH3、BCl3等杂质。
另外，在本发明的硅膜的形成方法中，如后所述，在第1成膜工序中向形成在半导体晶圆10的表面上的槽内填埋Si膜之后，在蚀刻工序中扩大被填埋的槽的开口部，在第2成膜工序中向开口部扩大了的槽内填埋Si膜。因此，作为从处理气体导入管13供给的处理气体，存在有蚀刻气体。作为蚀刻气体，例如能够使用Cl2、F2、ClF3等卤素气体。
另外，在本发明的硅膜的形成方法中，如后所述，当在第1成膜工序之前在槽上形成晶种层时，从处理气体导入管13向反应管2内供给晶种层形成用气体、例如包含氨基的硅烷、Si2H6、Si4H10等高级硅烷。作为包含氨基的硅烷，例如存在有双叔丁基氨基硅烷(BTBAS)、三(二甲氨基)硅烷(3DMAS)、四(二甲氨基)硅烷(4DMAS)、二异丙基氨基硅烷(DIPAS)、双(二乙基氨基)硅烷(BDEAS)、双(二甲氨基)硅烷(BDMAS)等。而且，在硅膜的形成方法中，如后所述，当在第1成膜工序之前去除槽的自然氧化膜时，同时从处理气体导入管13向反应管2内供给自然氧化膜去除用气体、例如氨和HF或者氨和NF3。
在歧管5的侧面上设有用于排出反应管2内的气体的排气口14。排气口14设置在比支承环6靠上方的位置，与反应管2内的形成在内管3与外管4之间的空间相连通。而且，在内管3内产生的排气等通过内管3与外管4之间的空间向排气口14排出。
在歧管5的侧面的排气口14的下方，贯穿有吹扫气体供给管15。在吹扫气体供给管15上连接有未图示的吹扫气体供给源，从吹扫气体供给源经由吹扫气体供给管15向反应管2内供给期望量的吹扫气体、例如氮气。
在排气口14上气密地连接有排气管16。在排气管16上，从其上游侧依次设有阀17、真空泵18。阀17调整排气管16的开度，将反应管2内的压力控制为规定的压力。真空泵18经由排气管16排出反应管2内的气体，并且调整反应管2内的压力。
另外，在排气管16上夹设有未图示的收集器(trap)、洗气器(scrubber)等，构成为将从反应管2排出的排气无害化处理之后排出到热处理装置1外。
另外，热处理装置1具有进行装置各个部分的控制的控制部100。图2中示出了控制部100的结构。如图2所示，在控制部100上连接有操作面板121、温度传感器(组)122、压力计(组)123、加热器控制器124、MFC控制部125、阀控制部126等。
操作面板121具有显示画面和操作按钮，该操作面板121向控制部100传递操作者的操作指示，并且，将来自控制部100的各种信息显示在显示画面上。
温度传感器(组)122测量反应管2内、处理气体导入管13内、排气管16内等的各个部分的温度，向控制部100通知其测量值。
压力计(组)123测量反应管2内、处理气体导入管13内、排气管16内等的各个部分的压力，向控制部100通知其测量值。
加热器控制器124用于单独控制升温用加热器12，响应来自控制部100的指示，对升温用加热器12通电并将其加热，并且，单独测量其功耗，向控制部100通知。
MFC控制部125控制被设置在处理气体导入管13及吹扫气体供给管15上的未图示的质量流量控制器(MFC)，将流向这些管的气体的流量设为从控制部100指示的量，并且测量实际流入的气体的流量，向控制部100通知。
阀控制部126将配置在各个管上的阀的开度控制为从控制部100指示的值。
控制部100由制程程序存储部111、ROM112、RAM113、I/O接口114、CPU115、相互连接这些构件的总线116构成。
在制程程序存储部111内存储有安装用制程程序和多个工艺用制程程序。热处理装置1制造之初，仅存储有安装用制程程序。在生成与各个热处理装置对应的热模型(model)等时，执行安装用制程程序。工艺用制程程序是按照用户实际进行的热处理(工艺)而准备的制程程序，例如，规定了从半导体晶圆10向反应管2的装载到卸载处理完毕的半导体晶圆10的、各个部分的温度变化、反应管2内的压力变化、处理气体的供给开始及停止的时刻与供给量等。
ROM112由EEPROM、闪存、硬盘等构成，是存储CPU115的动作程序等的记录介质。
RAM113作为CPU115的工作区等发挥作用。
I/O接口114与操作面板121、温度传感器122、压力计123、加热器控制器124、MFC控制部125、阀控制部126等相连接，控制数据或信号的输入输出。
CPU(Central Processing Unit：中央处理器)115构成控制部100的中枢，执行存储在ROM112中的控制程序，遵照来自操作面板121的指示，按照存储在制程程序存储部111中的制程程序(工艺用制程程序)，控制热处理装置1的动作。即，CPU115使温度传感器(组)122、压力计(组)123、MFC控制部125等测量反应管2内、处理气体导入管13内、排气管16内的各个部分的温度、压力、流量等，根据该测量数据，向加热器控制器124、MFC控制部125、阀控制部126等输出控制信号等，以上述各个部分遵照工艺用制程程序的方式进行控制。
总线116在各个部分之间传递信息。
接着，对使用如上那样构成的热处理装置1的硅膜的形成方法进行说明。另外，在以下说明中，构成热处理装置1的各个部分的动作被控制部100(CPU115)控制。另外，各个处理中的反应管2内的温度、压力、气体的流量等如上所述，通过控制部100(CPU115)控制加热器控制器124(升温用加热器12)、MFC控制部125、阀控制部126等而设定为例如遵照图3所示的制程程序的条件。
另外，在本实施方式中，在作为被处理体的半导体晶圆10上，如图4A所示，在基板51上形成有绝缘膜52，在半导体晶圆10的表面上形成有用于形成接触孔的槽53。本发明的硅膜的形成方法具有：第1成膜工序，其以填埋被形成在该半导体晶圆10的表面上的槽53的方式形成多晶硅膜、非晶硅膜、用杂质掺杂的多晶硅膜及用杂质掺杂的非晶硅膜等硅膜(Si膜)；蚀刻工序，其对所形成的硅膜进行蚀刻而扩大槽53的开口部；第2成膜工序，其以向在蚀刻工序中扩大了开口部的槽53内填埋Si膜的方式进行成膜。以下，说明包含这些工序的硅膜的形成方法。
首先，将反应管2(内管3)内设定为规定的温度、例如如图3的(a)所示那样为300℃。另外，如图3的(c)所示，从吹扫气体供给管15向内管3(反应管2)内供给规定量的氮气。接着，将收容有图4A所示的半导体晶圆10的晶圆舟皿9载置在盖体7上。然后，利用舟皿升降机8使盖体7上升，将半导体晶圆10(晶圆舟皿9)装载到反应管2内(装载工序)。
接着，如图3的(c)所示，从吹扫气体供给管15向内管3内供给规定量的氮气，并且将反应管2内设定为规定的温度、例如如图3的(a)所示为535℃。另外，排出反应管2内的气体，将反应管2内减压至规定的压力、例如如图3的(b)所示为93Pa(0.7Torr)。然后，使反应管2内稳定于该温度及压力(稳定化工序)。
在此，反应管2内的温度优选为450℃～700℃，进一步优选为490℃～650℃。另外，反应管2内的压力优选为1.33Pa～133Pa(0.01Torr～1Torr)。这是因为，通过将反应管2内的温度及压力设为该范围，能够更均匀地形成Si膜。
当反应管2内稳定于规定的压力及温度时，停止来自吹扫气体供给管15的氮气的供给。然后，如图3的(d)所示，从处理气体导入管13向反应管2内供给规定量的成膜用气体、例如SiH4(第1成膜工序)。通过该第1成膜工序，如图4B所示，在半导体晶圆10的绝缘膜52上及槽53内形成Si膜54。
在此，在第1成膜工序中，优选以槽53具有开口部的方式在半导体晶圆10的绝缘膜52上及槽53内形成Si膜54。即，在第1成膜工序中，不是以完全填埋槽53的方式形成Si膜54，而是优选以槽53具有开口部的方式形成Si膜54。由此，能够可靠地防止在第1成膜工序中在槽53内产生空隙的情况。
当在半导体晶圆10上形成规定量的Si膜时，停止来自处理气体导入管13的成膜用气体的供给。接着，如图3的(c)所示，从吹扫气体供给管15向内管3内供给规定量的氮气，并且将反应管2内设定为规定的温度、例如如图3的(a)所示为300℃。另外，排出反应管2内的气体，将反应管2内减压至规定的压力、例如如图3的(b)所示为40Pa(0.3Torr)。然后，使反应管2内稳定于该温度及压力(吹扫工序和稳定化工序)。另外，为了可靠地排出反应管2内的气体，优选多次重复反应管2内的气体的排出及氮气的供给。
在此，反应管2内的温度优选为100℃～550℃。这是因为，当比100℃低时，在后述的蚀刻工序中有可能无法蚀刻Si膜54，当比550℃高时，Si膜54的蚀刻控制有可能变得困难。反应管2内的压力优选为1.33Pa～133Pa(0.01Torr～1Torr)。
当反应管2内稳定于规定的压力及温度时，如图3的(c)所示，从吹扫气体供给管15向内管3内供给规定量的氮气，并且如图3的(e)所示，从处理气体导入管13向反应管2内供给规定量的蚀刻用气体、例如Cl2(蚀刻工序)。通过该蚀刻工序，如图4C所示，对形成在半导体晶圆10的槽53内的Si膜54进行蚀刻。
在该蚀刻工序中，以槽53的开口部扩大的方式对在第1成膜工序中形成的Si膜54进行蚀刻。即，如图4C所示，增多被形成在槽53的开口部上的Si膜54的蚀刻量，并且减少被形成在槽53的底部附近的Si膜54的蚀刻量。由此，在后述的第2成膜工序中，在槽53的底部附近易于形成Si膜54。
另外，蚀刻用气体优选使用Si膜54的蚀刻控制较容易的Cl2。当蚀刻用气体使用Cl2时，优选将反应管2内的温度设为250℃～300℃。另外，优选将反应管2内的压力设为1.33Pa～40Pa(0.01Torr～0.3Torr)。通过将反应管2内的温度及压力设为该范围，能够使蚀刻均匀性良好。
当期望的Si膜54被蚀刻时，停止来自处理气体导入管13的蚀刻用气体的供给。接着，如图3的(c)所示，从吹扫气体供给管15向内管3内供给规定量的氮气，并且将反应管2内设定为规定的温度、例如如图3的(a)所示为535℃。另外，排出反应管2内的气体，将反应管2内减压至规定的压力、例如如图3的(b)所示为93Pa(0.7Torr)。然后，使反应管2内稳定于该温度及压力(吹扫工序和稳定化工序)。另外，为了可靠地排出反应管2内的气体，优选多次重复反应管2内的气体的排出及氮气的供给。
当反应管2内稳定于规定的压力及温度时，停止来自吹扫气体供给管15的氮气的供给。然后，如图3的(d)所示，从处理气体导入管13向反应管2内供给规定量的成膜用气体、例如SiH4(第2成膜工序)。通过该第2成膜工序，如图4D所示，在半导体晶圆10的槽53内形成Si膜56。
在此，通过蚀刻工序以槽53的开口部扩大的方式对在第1成膜工序中形成的Si膜54进行蚀刻，因此在槽53的底部附近易于形成Si膜56。因此，在向槽53内填埋Si膜56时，能够抑制在槽53内产生空隙的情况。
当形成期望的Si膜时，停止来自处理气体导入管13的成膜用气体的供给。接着，如图3的(c)所示，从吹扫气体供给管15向内管3内供给规定量的氮气，并且将反应管2内设定为规定的温度、例如如图3的(a)所示为300℃。另外，排出反应管2内的气体，使反应管2返回到常压(吹扫工序)。另外，为了可靠地排出反应管2内的气体，优选多次重复反应管2内的气体的排出及氮气的供给。然后，利用舟皿升降机8使盖体7下降，从而从反应管2内卸载半导体晶圆10(晶圆舟皿9)(卸载工序)。由此，硅膜的形成结束。
接着，为了确认在第1成膜工序后实施蚀刻工序和第2成膜工序的本发明的硅膜形成方法的效果，除了将蚀刻工序中的反应管2内的温度设为350℃之外，按照图3所示的制程程序，在图4A所示的半导体晶圆10上形成Si膜，求出了槽53中的Si膜的空隙率(实施例1)。空隙率是通过SEM观察被形成在槽53上的Si膜、用槽53内的Si膜的空隙体积除以槽53的填埋体积而算出的。制造条件示于图5A，算出的空隙率示于图5B。另外，图5A中的膜厚是向整个(日文：ベた)基板沉积的膜厚、平坦的Si膜的蚀刻膜厚。另外，如图5A所示，在实施例2中，第1成膜工序和第2成膜工序中的反应管2内的温度为500℃。为了进行比较，对不实施蚀刻工序和第2成膜工序的情况也同样地在半导体晶圆10上形成硅膜，求出了槽53中的Si膜的空隙率(比较例1、2)。
另外，在本例中，在第1成膜工序之前实施了后述的晶种层形成工序。在晶种层形成工序中，使用DIPAS作为晶种层形成用气体，将反应管2内的温度设为400℃、压力设为133Pa(1Torr)而形成了晶种层。
如图5B所示，确认到：通过在第1成膜工序后实施了蚀刻工序、第2成膜工序，能够大幅地降低槽53中的Si膜的空隙率。
如上所述，采用本实施方式，在以形成在半导体晶圆10的表面上的槽53具有开口部的方式形成Si膜的第1成膜工序之后，实施以扩大槽53的开口部的方式进行蚀刻的蚀刻工序、以及再次以向槽53内填埋Si膜的方式进行成膜的第2成膜工序，因此在向槽53内填埋Si膜56时，能够抑制在槽53内产生空隙的情况。
另外，本发明并不限于上述实施方式，能够进行各种变形、应用。以下，说明能够应用在本发明中的另一实施方式。
在上述实施方式中，以实施第1成膜工序、蚀刻工序及第2成膜工序的情况为例说明了本发明，但是例如也可以在第1成膜工序之前实施在绝缘膜52及槽53上形成晶种(seed)层的晶种层形成工序。图6中示出了实施晶种层形成工序的制程程序。
首先，将反应管2(内管3)内设定为规定的温度、例如如图6的(a)所示为300℃。另外，如图6的(c)所示，从吹扫气体供给管15向内管3(反应管2)内供给规定量的氮气。接着，将收容有图7A所示的半导体晶圆10的晶圆舟皿9载置在盖体7上。然后，利用舟皿升降机8使盖体7上升，将半导体晶圆10(晶圆舟皿9)装载到反应管2内(装载工序)。
接着，如图6的(c)所示，从吹扫气体供给管15向内管3内供给规定量的氮气，并且将反应管2内设定为规定的温度、例如如图6的(a)所示为400℃。另外，排出反应管2内的气体，将反应管2内减压至规定的压力、例如如图6的(b)所示为93Pa(0.7Torr)。然后，使反应管2内稳定于该温度及压力(稳定化工序)。
反应管2内的温度进一步优选为350℃～500℃。另外，当晶种层形成用气体使用包含氨基的硅烷时，更优选将反应管2内的温度设为350℃～450℃。另外，反应管2内的压力优选为1.33Pa～133Pa(0.01Torr～1Torr)。这是因为，通过将反应管2内的温度及压力设为该范围，能够更均匀地形成晶种膜。
当反应管2内稳定于规定的压力及温度时，停止来自吹扫气体供给管15的氮气的供给。然后，如图6的(f)所示，从处理气体导入管13向反应管2内供给规定量的晶种层形成用气体、例如Si2H6(晶种层形成工序)。通过该晶种层形成工序，如图7B所示，在半导体晶圆10的绝缘膜52上及槽53上形成晶种层55。在本例中，使用Si2H6这样的高级硅烷作为晶种层形成用气体，因此优选晶种层55的厚度形成为1nm～2nm左右。这是因为，通过形成为1nm～2nm左右，能够降低形成在晶种层55上的Si膜54的表面粗糙度。另外，在使用包含氨基的硅烷作为晶种层形成用气体的情况下，优选在不引起成膜工序中的成膜用气体(源气体)的热分解的条件下形成晶种层55。
当在半导体晶圆10上形成期望厚度的晶种层55时，停止来自处理气体导入管13的晶种层形成用气体的供给。接着，如图6的(c)所示，从吹扫气体供给管15向内管3内供给规定量的氮气，并且将反应管2内设定为规定的温度、例如如图6的(a)所示为535℃。另外，排出反应管2内的气体，将反应管2内减压至规定的压力、例如如图6的(b)所示为93Pa(0.7Torr)。然后，使反应管2内稳定于该温度及压力(吹扫工序和稳定化工序)。
当反应管2内稳定于规定的压力及温度时，停止来自吹扫气体供给管15的氮气的供给。然后，如图6的(d)所示，从处理气体导入管13向反应管2内供给规定量的成膜用气体、例如SiH4(第1成膜工序)。通过该第1成膜工序，如图7C所示，在半导体晶圆10的晶种层55上形成Si膜54。
在此，Si膜54形成在晶种层55上。因此，与像上述实施方那样Si膜54形成在基板51与绝缘膜52这两种材料上的情况相比，能够降低Si膜54的表面粗糙度。其结果，在向槽53内填埋Si膜54时，能够进一步抑制在槽53内产生空隙的情况。
然后，与上述实施方式同样地通过实施吹扫工序和稳定化工序、蚀刻工序(图7D)、吹扫工序和稳定化工序、第2成膜工序(图7E)、吹扫工序及卸载工序，硅膜的形成结束。
这样，通过在第1成膜工序之前实施形成晶种层的晶种层形成工序，能够降低所形成的Si膜54的表面粗糙度，在向槽53内填埋Si膜56时，能够进一步抑制在槽53内产生空隙的情况。
另外，在上述实施方式中，以实施第1成膜工序、蚀刻工序及第2成膜工序的情况为例说明了本发明，但是例如也可以在第1成膜工序之前实施去除形成在槽53的底部的自然氧化膜的自然氧化膜去除工序。图8中示出了实施自然氧化膜去除工序的制程程序(参照图7A～图7E)。另外，在本例中，以使用氨(NH3)和HF作为自然氧化膜去除气体的情况为例进行说明。
首先，将反应管2(内管3)内设定为规定的温度、例如如图8的(a)所示为150℃。另外，如图8的(c)所示，从吹扫气体供给管15向内管3(反应管2)内供给规定量的氮气。接着，将收容有半导体晶圆10的晶圆舟皿9载置在盖体7上。然后，利用舟皿升降机8使盖体7上升，将半导体晶圆10(晶圆舟皿9)装载到反应管2内(装载工序)。
接着，如图8的(c)所示，从吹扫气体供给管15向内管3内供给规定量的氮气，并且将反应管2内设定为规定的温度、例如如图8的(a)所示为150℃。另外，排出反应管2内的气体，将反应管2内减压至规定的压力、例如如图8的(b)所示为4Pa(0.03Torr)。然后，使反应管2内稳定于该温度及压力(稳定化工序)。
反应管2内的温度进一步优选为25℃～200℃。另外，反应管2内的压力优选为0.133Pa～133Pa(0.001Torr～1Torr)。这是因为，通过将反应管2内的温度及压力设为该范围，自然氧化膜的去除变得容易。另外，在采用氨和NF3作为自然氧化膜去除气体的情况下，优选半导体晶圆10的温度为超过600℃的温度。
当反应管2内稳定于规定的压力及温度时，停止来自吹扫气体供给管15的氮气的供给。然后，如图8的(f)所示，从处理气体导入管13向反应管2内供给规定量的氨及HF(自然氧化膜去除工序)。通过该自然氧化膜去除工序，能够去除形成在半导体晶圆10的槽53的底部的自然氧化膜。
当半导体晶圆10的槽53的底部的自然氧化膜被去除时，停止来自处理气体导入管13的自然氧化膜去除用气体的供给。接着，如图8的(c)所示，从吹扫气体供给管15向内管3内供给规定量的氮气，并且将反应管2内设定为规定的温度、例如如图8的(a)所示为535℃。另外，排出反应管2内的气体，将反应管2内减压至规定的压力、例如如图8的(b)所示为93Pa(0.7Torr)。然后，使反应管2内稳定于该温度及压力(吹扫工序和稳定化工序)。另外，在利用氨和HF来进行自然氧化膜的去除处理的情况下，有时在基板51上残留有氟硅酸氨，但由于第1成膜工序中的反应管2内的温度为535℃，氟硅酸氨升华。
当反应管2内稳定于规定的压力及温度时，停止来自吹扫气体供给管15的氮气的供给。然后，如图8的(d)所示，从处理气体导入管13向反应管2内供给规定量的成膜用气体、例如SiH4(第1成膜工序)。通过该第1成膜工序，在半导体晶圆10的绝缘膜52上及槽53内形成Si膜54。
然后，与上述实施方式同样地通过实施吹扫工序和稳定化工序、蚀刻工序、吹扫工序和稳定化工序、第2成膜工序、吹扫工序及卸载工序，硅膜的形成结束。
这样，在第1成膜工序之前实施去除形成在槽53的底部的自然氧化膜的自然氧化膜去除工序，因此能够抑制所形成的Si膜56的作为电极的特性的劣化。
另外，在上述实施方式中，以实施第1成膜工序、蚀刻工序及第2成膜工序的情况为例说明了本发明，但是例如也可以在第1成膜工序之后多次重复实施蚀刻工序及第2成膜工序。另外，当在第1成膜工序之前实施晶种层形成工序、自然氧化膜去除工序时，也可以在第1成膜工序之后多次重复实施蚀刻工序及第2成膜工序。在这些情况下，在向槽53内填埋Si膜56时，能够进一步抑制在槽53内产生空隙的情况。
另外，也可以在实施自然氧化膜去除工序之后实施晶种层形成工序，之后，实施第1成膜工序、蚀刻工序及第2成膜工序。在该情况下，在向槽53内填埋Si膜56时，能够进一步抑制在槽53内产生空隙的情况。
在上述实施方式中，以在第1成膜工序中以槽53具有开口部的方式在半导体晶圆10的绝缘膜52上及槽53内形成Si膜54的情况为例说明了本发明，但是也可以在第1成膜工序中以槽53不具有开口部的方式形成Si膜54。在该情况下，通过在蚀刻工序中以槽53具有开口部的方式蚀刻Si膜54，能够获得与上述实施方式相同的效果。
在上述实施方式中，以使用SiH4作为成膜用气体的情况为例说明了本发明，但是只要是能够形成Si膜、即多晶硅膜、非晶硅膜、用杂质掺杂的多晶硅膜及用杂质掺杂的非晶硅膜等硅膜的气体，就可以使用其他气体。例如，当形成用杂质掺杂的多晶硅膜及非晶硅膜时，能够使用包含PH3、BCl3等杂质的气体。
在上述实施方式中，以使用Cl2作为蚀刻气体的情况为例说明了本发明，但是只要是能够对在第1成膜工序中形成的Si膜进行蚀刻的气体即可，优选使用F2、ClF3等其他卤素气体。
在上述实施方式中，以使用Si2H6作为晶种层形成用气体的情况为例说明了本发明，但是例如也可以是包含氨基的硅烷、Si4H10等高级硅烷。例如，当使用包含氨基的硅烷时，能够相对于Si膜的沉积降低培养时间(incubation time)、改善表面粗糙度。另外，在上述实施方式中，以使用氨与HF作为自然氧化膜去除用气体的情况为例说明了本发明，但是只要能够去除槽53底部的自然氧化膜，也可以使用例如氨和NF3等各种气体。
在上述实施方式中，以使用双重管构造的批量式立式热处理装置作为热处理装置的情况为例说明了本发明，但是例如也能够将本发明应用于单管构造的批量式热处理装置。
本发明的实施方式的控制部100无须专用的系统，使用普通的计算机系统就能够实现。例如，通过从存储有用于执行上述处理的程序的记录介质(软盘、CD-ROM等)向通用计算机安装该程序，能够构成执行上述处理的控制部100。
而且，用于供给这些程序的方法是任意的。除了如上所述能够借助规定的记录介质进行供给以外，例如也可以借助通信线路、通信网络、通信系统等进行供给。在该情况下，例如也可以在通信网络的揭示板(BBS)上揭示该程序，借助网络将其与输送波重叠来进行提供。而且，起动如此提供的程序，在OS的控制下，与其他应用程序相同地执行该程序，从而能够执行上述处理。
采用本发明，能够抑制空隙的产生。
本发明对硅膜的形成方法及其形成装置是有用的。
本申请以2010年5月20日向日本特许厅提交的日本专利申请第2010-116344号和2011年4月19日提交的日本专利申请第2011-093279号为基础来主张优先权，它们的全部公开内容作为参照而包含于本发明说明书中。

Claims (9)

1.一种硅膜的形成方法，其用于在表面形成有槽的被处理体的槽内形成硅膜，其特征在于，该硅膜的形成方法具有：
晶种层形成工序，通过供给包括硅烷的晶种层形成气体，以使得上述被处理体的槽的表面形成厚度为1nm～2nm的晶种层；
第1成膜工序，其以填埋上述被处理体的槽的方式在上述晶种层上形成硅膜；
蚀刻工序，其对在上述第1成膜工序中形成的硅膜进行蚀刻而扩大上述槽的开口部；
第2成膜工序，其以向在上述蚀刻工序中扩大了开口部的槽内填埋硅膜的方式进行成膜。
2.根据权利要求1所述的硅膜的形成方法，其特征在于，
该硅膜的形成方法还具有将多个被处理体收容在用于收容上述被处理体的反应室内的收容工序，
在上述第1成膜工序及上述第2成膜工序中，向上述反应室内供给硅成膜用气体而形成硅膜，
在上述蚀刻工序中，向上述反应室内供给蚀刻用气体而对在上述第1成膜工序中形成的硅膜进行蚀刻。
3.根据权利要求1所述的硅膜的形成方法，其特征在于，
该硅膜的形成方法还具有用于对形成在上述被处理体的槽的底部的自然氧化膜进行去除的自然氧化膜去除工序。
4.根据权利要求1所述的硅膜的形成方法，其特征在于，
在上述第1成膜工序之后，多次重复实施上述蚀刻工序及上述第2成膜工序。
5.根据权利要求2所述的硅膜的形成方法，其特征在于，
在上述反应室内收容有上述被处理体的状态下，连续进行上述第1成膜工序、上述蚀刻工序及上述第2成膜工序。
6.一种硅膜的形成装置，其用于在表面形成有槽的被处理体的槽内形成硅膜，其特征在于，该硅膜的形成装置具有：
晶种层形成部件，其在上述被处理体的表面形成厚度为1nm～2nm的晶种层；
第1成膜部件，其以填埋上述被处理体的槽的方式在上述晶种层上形成硅膜；
蚀刻部件，其对用上述第1成膜部件形成的硅膜进行蚀刻而扩大上述槽的开口部；
第2成膜部件，其以向用上述蚀刻部件扩大了开口部的槽内填埋硅膜的方式进行成膜。
7.根据权利要求6所述的硅膜的形成装置，其特征在于，
该硅膜的形成装置还具有将多个被处理体收容在用于收容上述被处理体的反应室内的收容部件，
上述第1成膜部件及第2成膜部件向上述反应室内供给硅成膜用气体而形成硅膜，
上述蚀刻部件用于向上述反应室内供给蚀刻用气体而对用上述第1成膜部件形成的硅膜进行蚀刻。
8.根据权利要求6所述的硅膜的形成装置，其特征在于，
该硅膜的形成装置还具有用于对形成在上述被处理体的槽的底部的自然氧化膜进行去除的自然氧化膜去除部件。
9.根据权利要求7所述的硅膜的形成装置，其特征在于，
该硅膜的形成装置还具有控制装置的各个部分的控制部件，
上述控制部件控制上述第1成膜部件、上述蚀刻部件及上述第2成膜部件，在上述反应室内收容有上述被处理体的状态下，以填埋上述被处理体的槽的方式形成硅膜，对所形成的硅膜进行蚀刻而扩大上述槽的开口部，以向扩大了开口部的槽内填埋硅膜的方式进行成膜。
CN201110132231.4A 2010-05-20 2011-05-20 硅膜的形成方法及其形成装置 Active CN102254807B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010116344 2010-05-20
JP2010-116344 2010-05-20
JP2011-093279 2011-04-19
JP2011093279A JP2012004542A (ja) 2010-05-20 2011-04-19 シリコン膜の形成方法およびその形成装置

Publications (2)

Publication Number Publication Date
CN102254807A CN102254807A (zh) 2011-11-23
CN102254807B true CN102254807B (zh) 2015-09-23

Family

ID=44972833

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110132231.4A Active CN102254807B (zh) 2010-05-20 2011-05-20 硅膜的形成方法及其形成装置

Country Status (5)

Country Link
US (1) US20110287629A1 (zh)
JP (1) JP2012004542A (zh)
KR (1) KR101477159B1 (zh)
CN (1) CN102254807B (zh)
TW (1) TWI497584B (zh)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5490753B2 (ja) * 2010-07-29 2014-05-14 東京エレクトロン株式会社 トレンチの埋め込み方法および成膜システム
JP5544343B2 (ja) * 2010-10-29 2014-07-09 東京エレクトロン株式会社 成膜装置
JP5864360B2 (ja) * 2011-06-30 2016-02-17 東京エレクトロン株式会社 シリコン膜の形成方法およびその形成装置
JP5793398B2 (ja) 2011-10-28 2015-10-14 東京エレクトロン株式会社 シード層の形成方法及びシリコン含有薄膜の成膜方法
US9353442B2 (en) 2011-10-28 2016-05-31 Tokyo Electron Limited Apparatus for forming silicon-containing thin film
JP5794949B2 (ja) 2012-05-29 2015-10-14 東京エレクトロン株式会社 シリコン膜の形成方法およびその形成装置
JP5925673B2 (ja) * 2012-12-27 2016-05-25 東京エレクトロン株式会社 シリコン膜の成膜方法および成膜装置
JP5925704B2 (ja) * 2013-01-17 2016-05-25 東京エレクトロン株式会社 シリコン膜の形成方法およびその形成装置
JP6066847B2 (ja) * 2013-07-09 2017-01-25 東京エレクトロン株式会社 基板処理方法及び制御装置
JP6082712B2 (ja) * 2013-07-31 2017-02-15 東京エレクトロン株式会社 シリコン膜の成膜方法および薄膜の成膜方法
JP6092040B2 (ja) 2013-08-02 2017-03-08 東京エレクトロン株式会社 シリコン膜の形成方法およびその形成装置
JP6150724B2 (ja) * 2013-12-27 2017-06-21 東京エレクトロン株式会社 凹部を充填する方法
JP2015179729A (ja) * 2014-03-19 2015-10-08 東京エレクトロン株式会社 シリコン酸化膜の形成方法およびその形成装置
JP6367734B2 (ja) * 2015-02-18 2018-08-01 東京エレクトロン株式会社 凹部を充填する方法及び処理装置
JP6501576B2 (ja) * 2015-03-24 2019-04-17 東京エレクトロン株式会社 シリコン膜の成膜方法および成膜装置
JP6541591B2 (ja) 2016-03-07 2019-07-10 東京エレクトロン株式会社 凹部内の結晶成長方法および処理装置
JP6584348B2 (ja) * 2016-03-07 2019-10-02 東京エレクトロン株式会社 凹部の埋め込み方法および処理装置
JP6541599B2 (ja) * 2016-03-28 2019-07-10 東京エレクトロン株式会社 制御装置、基板処理システム、基板処理方法及びプログラム
JP6554438B2 (ja) 2016-03-30 2019-07-31 東京エレクトロン株式会社 シリコン膜の形成方法および形成装置
JP6623943B2 (ja) * 2016-06-14 2019-12-25 東京エレクトロン株式会社 半導体装置の製造方法、熱処理装置及び記憶媒体。
JP6693292B2 (ja) * 2016-06-20 2020-05-13 東京エレクトロン株式会社 半導体装置の製造方法及び半導体製造装置
NL2017637B1 (en) 2016-10-18 2018-04-26 Ulstein Design & Solutions B V Self-propelled jack-up vessel
JP6719416B2 (ja) 2017-03-30 2020-07-08 東京エレクトロン株式会社 凹部の埋め込み方法および処理装置
JPWO2019035258A1 (ja) * 2017-08-14 2020-03-26 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP7004608B2 (ja) 2018-05-11 2022-01-21 東京エレクトロン株式会社 半導体膜の形成方法及び成膜装置
US11230474B2 (en) * 2018-10-11 2022-01-25 L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude Process for producing isomer enriched higher silanes
JP7190880B2 (ja) * 2018-11-26 2022-12-16 東京エレクトロン株式会社 半導体膜の形成方法及び成膜装置
JP2021044489A (ja) 2019-09-13 2021-03-18 キオクシア株式会社 半導体装置およびその製造方法
US20220320319A1 (en) * 2021-03-31 2022-10-06 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method of the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6495294B1 (en) * 1999-10-28 2002-12-17 Denso Corporation Method for manufacturing semiconductor substrate having an epitaxial film in the trench

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5080933A (en) * 1990-09-04 1992-01-14 Motorola, Inc. Selective deposition of polycrystalline silicon
JP2836371B2 (ja) * 1992-05-18 1998-12-14 日本電気株式会社 半導体装置の製造方法
JP2685028B2 (ja) * 1995-05-31 1997-12-03 日本電気株式会社 半導体装置の製造方法
JPH11220024A (ja) * 1998-02-03 1999-08-10 Hitachi Ltd 半導体集積回路の製造方法及びその製造装置
US6030881A (en) * 1998-05-05 2000-02-29 Novellus Systems, Inc. High throughput chemical vapor deposition process capable of filling high aspect ratio structures
JP2001185489A (ja) * 1999-12-22 2001-07-06 Tokyo Electron Ltd クリ−ニング方法
JP2003031649A (ja) * 2001-07-13 2003-01-31 Toshiba Corp 半導体装置の製造方法
US7329586B2 (en) * 2005-06-24 2008-02-12 Applied Materials, Inc. Gapfill using deposition-etch sequence
US7670886B2 (en) * 2006-06-22 2010-03-02 Tpo Displays Corp. Method for fabricating polysilicon film
US7943463B2 (en) * 2009-04-02 2011-05-17 Micron Technology, Inc. Methods of semiconductor processing involving forming doped polysilicon on undoped polysilicon

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6495294B1 (en) * 1999-10-28 2002-12-17 Denso Corporation Method for manufacturing semiconductor substrate having an epitaxial film in the trench

Also Published As

Publication number Publication date
TW201205670A (en) 2012-02-01
KR20110128145A (ko) 2011-11-28
KR101477159B1 (ko) 2014-12-29
JP2012004542A (ja) 2012-01-05
CN102254807A (zh) 2011-11-23
TWI497584B (zh) 2015-08-21
US20110287629A1 (en) 2011-11-24

Similar Documents

Publication Publication Date Title
CN102254807B (zh) 硅膜的形成方法及其形成装置
JP5864360B2 (ja) シリコン膜の形成方法およびその形成装置
CN102339731B (zh) 薄膜形成装置的清洗方法、薄膜形成方法及薄膜形成装置
CN101789361B (zh) 成膜装置及其使用方法
JP5692763B2 (ja) シリコン膜の形成方法およびその形成装置
US9490139B2 (en) Method and apparatus for forming silicon film
JP6255335B2 (ja) 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP2008028326A (ja) ガス供給装置、ガス供給方法、薄膜形成装置の洗浄方法、薄膜形成方法及び薄膜形成装置
US9343292B2 (en) Stacked semiconductor device, and method and apparatus of manufacturing the same
CN103943474B (zh) 硅膜的形成方法及其形成装置
JP5794949B2 (ja) シリコン膜の形成方法およびその形成装置
JP2010050270A (ja) 薄膜形成装置の洗浄方法、薄膜形成方法、薄膜形成装置及びプログラム
JP2015195386A (ja) 薄膜形成装置の洗浄方法、薄膜形成方法、及び、薄膜形成装置
JP5276743B2 (ja) アモルファスカーボン膜の形成方法および形成装置
JP2014011234A (ja) シリコン酸化膜の形成方法およびその形成装置
JP2014060342A (ja) 積層膜の形成方法およびその形成装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant