TWI497584B - 矽膜形成方法及矽膜形成設備 - Google Patents

矽膜形成方法及矽膜形成設備 Download PDF

Info

Publication number
TWI497584B
TWI497584B TW100117643A TW100117643A TWI497584B TW I497584 B TWI497584 B TW I497584B TW 100117643 A TW100117643 A TW 100117643A TW 100117643 A TW100117643 A TW 100117643A TW I497584 B TWI497584 B TW I497584B
Authority
TW
Taiwan
Prior art keywords
film
forming
ruthenium film
trench
ruthenium
Prior art date
Application number
TW100117643A
Other languages
English (en)
Other versions
TW201205670A (en
Inventor
Akinobu Kakimoto
Satoshi Takagi
Jyunji Ariga
Norifumi Kimura
Kazuhide Hasebe
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW201205670A publication Critical patent/TW201205670A/zh
Application granted granted Critical
Publication of TWI497584B publication Critical patent/TWI497584B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Drying Of Semiconductors (AREA)

Description

矽膜形成方法及矽膜形成設備 【相關專利申請案之交互參照資料】
本申請案主張以下申請案之優先權：2010年5月20日向日本專利局申請之日本專利申請案號2010-116344；以及2011年4月19日向日本專利局申請之日本專利申請案號2011-093279，其揭露內容於此全部併入作參考。
本發明係關於一種矽膜形成方法及一種矽膜形成設備。
用以製造半導體裝置等等之製程包含一種藉由形成渠溝與開孔型式之溝槽(接觸孔)於矽基板上之層間絕緣層上，以及以矽膜(Si膜)填補渠溝與開孔型式之溝槽來製造電極之操作，其中矽膜例如是多晶矽膜、非晶矽膜、摻入雜質之多晶矽膜及摻入雜質之非晶矽膜等等。
如專利參考文獻1所揭露，在這一種操作中，接觸孔係設置於矽基板上之層間絕緣層上，多晶矽係形成於其上，多晶矽略被蝕刻，而多晶矽再藉由使用CVD(化學氣相沈積)方法而形成。
習知技術之參考文獻
(專利參考文獻1)：日本特開10-321556
然而，由於半導體裝置之小型化，待以Si膜填補之溝槽之深寬比很高。如果深寬比增加，則在以Si膜填補溝槽之期間可能容易地產生孔洞，從而使作為電極之Si膜之特性劣化。因此，存在有對Si膜形成方法之需求，藉由此方法，即使深寬比增加，仍可抑制孔洞之發生。
為解決上述問題，本發明提供一種Si膜形成方法以及一種Si膜形成設備，藉此可抑制孔洞之發生。
依據本發明之一實施樣態，提供有一種矽膜形成方法，用以形成一矽膜於一待處理物體之一溝槽上，溝槽係被設置於待處理物體之一表面上，矽膜形成方法包含形成一第一矽膜以填補待處理物體之溝槽；蝕刻於第一矽膜之形成步驟中所形成之第一矽膜，以增廣溝槽之一開口；以及形成一第二矽膜於具有在蝕刻第一矽膜之步驟中所增廣之開口之溝槽上，以填補溝槽。
依據本發明之另一實施樣態，提供一種矽膜形成設備，用以形成一矽膜於一待處理物體之一溝槽上，溝槽係被設置於待處理物體之一表面上，矽膜形成設備包含一第一薄膜形成單元，其形成一第一矽膜以填補待處理物體之溝槽；一蝕刻單元，其蝕刻藉由第一薄膜形成單元而形成之第一矽膜，以增廣溝槽之一開口；以及一第二薄膜形成單元，其形成一第二矽膜於具有被蝕刻單元增廣之開口之溝槽，以填補溝槽。
本發明之額外目的與優點將於以下之說明內容中提出，且部分將是從說明內容中顯而易見的，或可能藉由本發明之實現而學習到。
利用特別點出於下之工具與組合，可實現與獲得本發明之目的與優點。
現在將參考附圖來說明基於上述發現而達成之本發明之一實施例。於以下說明中，具有實質上相同的功能與配置之組成元件係以相同參考數字表示，而只有當需要時才將作反複說明。
以下將說明依據本發明之一種矽膜形成方法及一種矽膜形成設備。以下將舉例說明將圖1之批次型與垂直熱處理設備使用作為矽膜形成設備之事例。
如圖1所示，熱處理設備1包含一大致圓柱形之反應管道2，其之縱向方向係平行於垂直方向。反應管道2具有一種包含一內管道3與一外管道4之雙重管道構造，外管道4覆蓋內管道3，具有一頂棚，並被配置成與內管道3分開一段固定距離。內管道3與外管道4係由一種具有優越熱阻與抗蝕力之材料(譬如石英)所組成。
一個由不銹鋼(SUS)所組成並具有圓柱狀之歧管5係被配置在外管道4下方。歧管5係以一種密閉方式連接至外管道4之一底端。再者，內管道3係被一支持環6所支持，支持環6從歧管5之一內壁伸出，並與歧管5一起被設置做為單一本體。
一蓋體7係被配置在歧管5下方，且蓋體7可能藉由一晶舟升降機8而上下移動。再者，當蓋體7係藉由晶舟升降機8而朝上移動時，歧管5之底部(一爐之入口)係被關閉，而當蓋體7係藉由晶舟升降機8而朝下移動時，歧管5之底部(爐之入口)係被開啟。
由譬如石英所組成之一晶圓晶舟9係被配置在蓋體7上。晶圓晶舟9係設計成能夠藉由使待處理之物體之間間隔一段預定距離，而於晶圓晶舟9之垂直方向上將待處理之複數個物體(例如，半導體晶圓10)容納於其上。
在反應管道2周圍，設置一熱絕緣體11以包圍反應管道2。包含譬如電阻式熱產生器之加熱器12係被裝設在熱絕緣體11之一內壁上。反應管道2之內部係藉由加熱器12而加熱至一預定溫度，從而使半導體晶圓10被加熱至預定溫度。
複數個處理氣體引進管道13貫穿通過(連接至)歧管5之一側表面。再者，圖1只顯示一條處理氣體引進管道13。處理氣體引進管道13係被配置成面對內管道3之內部。舉例而言，如圖1所示，處理氣體引進管道13貫穿通過在支持環6下方(在內管道3下方)之歧管5之側表面。
一處理氣體供應源係經由一質流控制器(未顯示)等等而連接至處理氣體引進管道13。因此，一期望數量之處理氣體係經由處理氣體引進管道13而從處理氣體供應源提供進入反應管道2中。從處理氣體引進管道13提供之處理氣體包含薄膜形成氣體，用以形成矽膜(Si膜)，例如一多晶矽膜、一非晶矽膜、一摻入雜質之多晶矽膜以及一摻入雜質之非晶矽膜等等。可能使用SiH4 等等作為薄膜形成氣體。再者，在Si膜被摻入雜質之情況下，例如PH3 、BCl3 等等之雜質可能被包含在薄膜形成氣體中。
再者，在如說明於後之依據本發明之矽膜形成方法中，設置於半導體晶圓10之表面上的溝槽，係在第一薄膜形成操作中以Si膜(第一Si膜)填補，填補的溝槽之開口係在蝕刻操作中被增廣，而具有增廣開口之溝槽係在第二薄膜形成操作中以Si膜(第二Si膜)填補。因此，從處理氣體引進管道13提供之處理氣體包含一蝕刻氣體。舉例而言，例如Cl2 、F2 、ClF3 等等之鹵素氣體係被使用作為蝕刻氣體。
再者，在如說明於後之依據本發明之矽膜形成方法中，在第一薄膜形成操作之前使一籽晶層形成在溝槽上的情況下，用以形成籽晶層之氣體(譬如包含氨基之矽烷或包含Si2 H6 、Si4 H10 等等之高階矽烷)，係從處理氣體引進管道13提供進入反應管道2中。包含氨基之矽烷之例子係為二(第三丁氨基)矽烷(bis(tertiary butylamino)silane(BTBAS))、三(二甲氨基)矽烷(tri(dimethylamino)silane(3DMAS))、四(二甲氨基)矽烷(tetra(dimethylamino)silane(4DMAS))、二異丙基氨基矽烷(diisopropyl aminosilane(DIPAS))、二(二乙氨基)矽烷(bis(diethylamino)silane(BDEAS))、二(二甲氨基)矽烷(bis(dimethylamino)silane(BDMAS))等等。再者，在如說明於後之矽膜形成方法中，在第一薄膜形成操作之前從溝槽移除一自然氧化膜的情況下，用以移除一自然氧化膜之氣體(譬如氨與HF，或氨與NF3 )係同時從處理氣體引進管道13提供進入反應管道2中。
一個用以疏散反應管道2內部之氣體之排放埠14係設置於歧管5之側表面上。排放埠14係設置在支持環6上方，從而使排放埠14與形成於反應管道2中之內管道3與外管道4之間之一空間相通。再者，從內管道3所產生之一排出氣體等等通過在內管道3與外管道4之間的空間並經由排放埠14排出。
一淨化氣體供應管道15貫穿通過在排放埠14下方之歧管5之側表面之一部分。一淨化氣體供應源(未顯示)係連接至淨化氣體供應管道15，因此一期望數量之淨化氣體(譬如氮氣)係經由淨化氣體供應管道15而從淨化氣體供應源提供進入反應管道2中。
一排氣管16係以一種密閉方式連接至排放埠14。一閥17與一真空泵18係從排氣管16之上側依所陳述的順序被裝設在排氣管16上。閥17藉由調整排氣管16之一開口度，將反應管道2內部之壓力控制至一預定壓力。真空泵18經由排氣管16排出反應管道2內部之氣體，並同時調整反應管道2內部之壓力。
再者，將捕集器(trap)、滌氣器(scrubber)等等(未顯示)裝設在排氣管16上，俾能使從反應管道2排出之排出氣體被淨化且成為無害的，而淨化與無害的氣體係從熱處理設備1當中被排出。
再者，熱處理設備1包含一控制器100，藉以控制熱處理設備1之每一個元件。控制器100之配置係顯示於圖2。如圖2所示，一操作面板121、一溫度感測器(群組)122、一壓力計(群組)123、一加熱器控制器124、一MFC控制器125、一閥控制器126等等係連接至控制器100。
操作面板121包含一顯示螢幕與複數個操作按鈕，將一操作員之一操作指令傳輸至控制器100，並使來自控制器100之各種複數筆之資訊顯示在顯示螢幕上。
溫度感測器(群組)122測量各個元件之溫度，包含反應管道2內部之溫度、處理氣體引進管道13內部之溫度、排氣管16內部之溫度等等，並將測量的溫度通知給控制器100。
壓力計(群組)123測量各個元件之壓力，包含反應管道2內部之壓力、處理氣體引進管道13內部之壓力、排氣管16內部之壓力等等，並將測量的壓力通知給控制器100。
加熱器控制器124係為用以獨立控制加熱器12之單元。加熱器控制器124因應來自控制器100之指令，藉由施加電力至加熱器12來對其加熱，獨立測量由每一個加熱器12所消耗之功率，並將測量之結果通知給控制器100。
MFC控制器125控制裝設在處理氣體引進管道13與淨化氣體供應管道15上之質流控制器(MFC)(未顯示)，以將流動於其中之氣體之流量調整至由控制器100所指示之數量，測量實際上流動於其中之氣體之流量，並將測量的流量通知給控制器100。
閥控制器126將配置在每一個管道上之閥之各個開口度控制至由控制器100所指示的開口度。
控制器100包含一配方儲存單元111、一ROM 112、一RAM 113、一I/O埠114、一CPU(中央處理單元)115以及用以互連這些元件之一匯流排116。
配方儲存單元111儲存一設定配方與複數個製程配方。當熱處理設備1一開始被製造時，只有一個設定配方係儲存於其中。執行一設定配方用以產生對應於每一個熱處理設備之加熱模型。一製程配方係為一種為實際上由使用者所執行之每一個熱處理(製程)所準備之配方。舉例而言，從半導體晶圓10被載入至反應管道2中之時間點到半導體晶圓10被處理並從反應管道2被卸載之時間點，一製程配方定義複數個因子，例如各個元件之溫度之改變、反應管道2內部之壓力之改變、開始與停止提供處理氣體之時序、待提供之處理氣體之數量等等。
ROM 112包含一EEPROM、一快閃記憶體、一硬碟等等，且係為用以儲存CPU 115之操作程式等等之一儲存媒體。
RAM 113作為CPU 115之工作區域等等。
I/O埠114係連接至操作面板121、溫度感測器122、壓力計123、加熱器控制器124、MFC控制器125、閥控制器126等等，並控制資料或信號之輸入與輸出。
CPU 115構成控制器100之核心，並執行儲存於ROM 112中之一控制程式，以便依據儲存於配方儲存單元111之一配方(製程配方)來控制熱處理設備1之操作，以因應來自操作面板121之指令。換言之，CPU 115指示溫度感測器(群組)122、壓力計(群組)123、MFC控制器125等等測量各個元件(包含反應管道2、處理氣體引進管道13與排氣管16)內部之溫度、壓力、氣體之流量等等，基於測量的資料將控制信號等等輸出至加熱器控制器124、MFC控制器125、閥控制器126等等，並控制這些元件之每一個，以使其依據製程配方操作。
匯流排116在每一個元件之間傳送資料。
接著，將說明藉由使用如上所述所具體形成之熱處理設備1之一種矽膜形成方法。再者，在以下的說明中，構成熱處理設備1之每一個元件之操作係由控制器100(CPU 115)所控制。再者，如上所述，在每一個製程中，舉例而言，當控制器100(CPU 115)控制加熱器控制器124(加熱器12)、MFC控制器125、閥控制器126等等時，反應管道2內部之溫度、壓力、氣體之流量等等係依據如圖3所示之配方而被設定到數個條件。
再者，依據本實施例，在作為待處理之物體之半導體晶圓10中，如圖4A所示，一絕緣膜52係形成於一基板51上，而用以提供一接觸孔之一溝槽53係設置於半導體晶圓10之表面上。依據本發明之矽膜形成方法包含：一第一薄膜形成操作，用以形成一矽膜(Si膜)，例如一多晶矽膜、一非晶矽膜、一摻入雜質之多晶矽膜或一摻入雜質之非晶矽膜等等，以填補設置於半導體晶圓10上之溝槽53；一蝕刻操作，用以藉由蝕刻該形成的Si膜來增廣溝槽53之一開口；以及一第二薄膜形成操作，用以形成一Si膜以填補具有藉由蝕刻操作而被增廣之開口之溝槽53。以下，將說明包含上述操作之矽膜形成方法。
首先，將反應管道2(內管道3)內部之溫度設定到一預定溫度(譬如300℃)，如圖3之(a)所示。再者，如圖3之(c)所示，將一預定數量之氮從淨化氣體供應管道15提供進入內管道3(反應管道2)中。其次，容納有如圖4A所示之半導體晶圓10之晶圓晶舟9係被配置在蓋體7上。接著，藉由使用晶舟升降機8而使蓋體7向上移動，以將半導體晶圓10(晶圓晶舟9)載入至反應管道2中(裝載操作)。
其次，如圖3之(c)所示，將一預定數量之氮從淨化氣體供應管道15提供進入內管道3中，同時，將反應管道2內部之溫度設定到一預定溫度(例如535℃)，如圖3之(a)所示。再者，將反應管道2內部之氣體排出，以將反應管道2之內部減壓至一預定壓力(譬如93Pa(0.7托))，如圖3之(b)所示。接著，使反應管道2之內部穩定至上述溫度與壓力(穩定操作)。
於此，反應管道2內部之溫度可能從450℃至700℃，且最好是可能從490℃至650℃。再者，反應管道2內部之壓力可能從1.33 Pa至133 Pa(從0.01托至1托)。藉由將反應管道2內部之溫度與壓力設定在上述範圍之內，可更均勻地形成一Si膜。
當使反應管道2之內部穩定至預定壓力與預定溫度時，中止了來自淨化氣體供應管道15之氮之供應。接著，如圖3之(d)所示，將一預定數量之一薄膜形成氣體(譬如SiH4 )從處理氣體引進管道13提供進入反應管道2中(第一薄膜形成操作)。在第一薄膜形成操作中，一Si膜54係形成於半導體晶圓10上之絕緣膜52上，並形成於半導體晶圓10之溝槽53上，如圖4B所示。。
於此，在第一薄膜形成操作中，Si膜54可能形成於半導體晶圓10之絕緣膜52上，並形成於半導體晶圓10之溝槽53上，以使溝槽53具有一開口。換言之，在第一薄膜形成操作中，並非形成Si膜54而完全填補溝槽53，而是形成Si膜54以使溝槽53具有一開口。因此，在第一薄膜形成操作期間，可明確地避免溝槽53中之孔洞之發生。
當預定量之Si膜形成於半導體晶圓10上時，中止了來自處理氣體引進管道13之一薄膜形成氣體之供應。其次，如圖3之(c)所示，將一預定數量之氮從淨化氣體供應管道15提供進入內管道3中，同時將反應管道2之內部設定到一預定溫度(譬如300℃)，如圖3之(a)所示。再者，將反應管道2內部之氣體排出以將反應管道2之內部減壓至一預定壓力(譬如40 Pa(0.3托))，如圖3之(b)所示。接著，使反應管道2之內部穩定至上述溫度與壓力(淨化/穩定操作)。再者，為了確保反應管道2內部之氣體之排出，反應管道2內部之氣體之排出與氮氣之供應可能重複被執行多次。
於此，反應管道2內部之溫度可能從100℃至550℃。如果反應管道2內部之溫度係在100℃以下，則Si膜54無法在說明於下之蝕刻操作中被蝕刻。如果反應管道2內部之溫度係在550℃之上，則可能難以控制Si膜54之蝕刻。反應管道2內部之壓力可能從1.33 Pa至133 Pa(從0.01托至1托)。
當使反應管道2之內部穩定至預定壓力與預定溫度時，如圖3之(c)所示，將一預定數量之氮從淨化氣體供應管道15提供進入內管道3中，同時，如圖3之(e)所示，將一預定數量之蝕刻氣體(譬如Cl2 )從處理氣體引進管道13提供進入反應管道2中(蝕刻操作)。在蝕刻操作中，如圖4C所示，形成於半導體晶圓10之溝槽53上之Si膜54係被蝕刻。
在蝕刻操作中，形成於第一薄膜形成操作中之Si膜54係被蝕刻，以使溝槽53之開口被增廣。換言之，如圖4C所示，形成於溝槽53之開口上之一部分的Si膜54之蝕刻量相當大，而形成靠近溝槽53之底部之一部分的Si膜54之蝕刻量相當低。因此，在說明於下之一第二薄膜形成操作中，可輕易地形成Si膜54靠近溝槽53之底部。
再者，蝕刻氣體可能是Cl2 ，利用它很容易可控制Si膜54之蝕刻。在使用Cl2 作為蝕刻氣體的情況下，反應管道2內部之溫度可能從250℃至300℃。再者，反應管道2內部之壓力可能從1.33 Pa至40 Pa(從0.01托至0.3托)。藉由將反應管道2內部之溫度與壓力設定在上述範圍之內，可能改善蝕刻之均勻性。
當Si膜54係依期望被蝕刻時，中止了來自處理氣體引進管道13之蝕刻氣體之供應。其次，如圖3之(c)所示，將一預定數量之氮從淨化氣體供應管道15提供進入內管道3中，同時將反應管道2之內部設定到一預定溫度(譬如535℃)，如圖3之(a)所示。再者，將反應管道2內部之一氣體排出，以將反應管道2之內部減壓至一預定壓力(譬如93 Pa(0.7托))，如圖3之(b)所示。接著，使反應管道2之內部穩定至上述溫度與壓力(淨化/穩定操作)。再者，為了確保反應管道2內部之氣體之排出，反應管道2內部之氣體之排出與氮氣之供應可能被重複執行多次。
當使反應管道2之內部穩定至預定壓力與預定溫度時，中止了來自淨化氣體供應管道15之氮氣之供應。接著，如圖3之(d)所示，將一預定數量之薄膜形成氣體(譬如SiH4 )從處理氣體引進管道13提供進入反應管道2中(第二薄膜形成操作)。在第二薄膜形成操作中，如圖4D所示，Si膜56係形成於半導體晶圓10之溝槽53上。
於此，因為形成於第一薄膜形成操作中之Si膜54係在蝕刻操作中被蝕刻以使溝槽53之開口增廣，所以很容易使Si膜56形成靠近溝槽53之底部。因此，當溝槽53正以Si膜56填補時，可抑制溝槽53中之孔洞之發生。
當形成一期望Si膜時，中止了來自處理氣體引進管道13之一薄膜形成氣體之供應。其次，如圖3之(c)所示，將一預定數量之氮從淨化氣體供應管道15提供進入內管道3中，同時將反應管道2之內部設定到一預定溫度(譬如300℃)，如圖3之(a)所示。再者，將反應管道2內部之氣體排放，俾能使反應管道2內部之壓力回復至一正常壓力(淨化操作)。再者，為了確保反應管道2內部之氣體之排出，反應管道2內部之氣體之排出與氮氣之供應可能被重複執行多次。接著，藉由使用晶舟升降機8而使蓋體7向下移動，以將半導體晶圓10(晶圓晶舟9)從反應管道2被卸載(卸載操作)。因此，完成了一矽膜之形成。
其次，為了確認依據本發明在第一薄膜形成操作之後執行蝕刻操作與第二薄膜形成操作之矽膜形成方法之效果，除了反應管道2內部之溫度係在蝕刻操作期間被設定到350℃以外，一Si膜係基於圖3所示之配方而形成於圖4A所示之半導體晶圓10上，且計算出形成於溝槽53上之Si膜中的孔洞比率(本實施例之第一例)。孔洞比率係藉由使用一SEM來觀察形成於溝槽53上之Si膜，並將形成於溝槽53上之Si膜中的孔洞之容積除以填補溝槽53之Si膜之容積而計算出。用以形成Si膜之條件係顯示於圖5A中，而計算出的孔洞比率係顯示於圖5B中。再者，圖5A中之薄膜厚度係為一β基板之沈積薄膜厚度以及一平坦Si膜之被蝕刻薄膜厚度。再者，如圖5A所示，在本實施例之第二例中，反應管道2內部之溫度係於第一薄膜形成操作與第二薄膜形成操作期間被設定到500℃。為了比較，即使在並未執行蝕刻操作與第二薄膜形成操作的狀況下，一矽膜仍形成於半導體晶圓10上，且計算出形成於溝槽53上之Si膜中的孔洞比率(比較例1與2)。
再者，在本例中，說明於下之一籽晶層形成操作係在第一薄膜形成操作之前被執行。在籽晶層形成操作中，一籽晶層係藉由使用DIPAS作為一籽晶層形成氣體，將反應管道2內部之溫度設定至400℃，並將壓力設定至133Pa(1托)而形成。
如圖5B所示，藉由在第一薄膜形成操作之後執行蝕刻操作與第二薄膜形成操作，而大幅地減少溝槽53上之Si膜中的孔洞比率。
如上所述，依據本實施例，在第一薄膜形成操作(於其中形成一Si膜以使設置於半導體晶圓10之表面上之溝槽53具有一開口)之後，執行用以蝕刻Si膜以增廣溝槽53之開口之蝕刻操作以及用以形成Si膜以填補溝槽53之第二薄膜形成操作。因此，當溝槽53正以Si膜56填補時，可能抑制溝槽53中之孔洞之發生。
再者，本發明並未受限於上述實施例，且於其中可能做出各種修改與應用。以下，將說明本發明之其他適合的實施例。
雖然第一薄膜形成操作、蝕刻操作與第二薄膜形成操作係在本發明之上述實施例中被執行，但用以在絕緣膜52與溝槽53上形成一籽晶層之一籽晶層形成操作，譬如可能在第一薄膜形成操作之前被執行。用以執行籽晶形成操作之配方係顯示於圖6中。
首先，將反應管道2(內管道3)內部之溫度設定到一預定溫度(譬如300℃)，如圖6之(a)所示。再者，如圖6之(c)所示，將一預定數量之氮從淨化氣體供應管道15提供進入內管道3(反應管道2)中。其次，容納如圖7A所示之半導體晶圓10之晶圓晶舟9係被配置在蓋體7上。接著，藉由使用晶舟升降機8而使蓋體7向上移動，以將半導體晶圓10(晶圓晶舟9)載入至反應管道2中(裝載操作)。
其次，如圖6之(c)所示，將一預定數量之氮從淨化氣體供應管道15提供進入內管道3中，同時將反應管道2內部之溫度設定到一預定溫度(譬如400℃)，如圖6之(a)所示。再者，排出反應管道2內部之氣體，以將反應管道2之內部減壓至一預定壓力(譬如93 Pa(0.7托))，如圖6之(b)所示。接著，使反應管道2之內部穩定至上述溫度與壓力(穩定操作)。
反應管道2內部之溫度最好是可能從350℃至500℃。再者，在將包含氨基之矽烷使用作為一籽晶層形成氣體的情況下，反應管道2內部之溫度可能更好是從350℃至450℃。反應管道2內部之壓力可能從1.33 Pa至133 Pa(從0.01托至1托)。藉由將反應管道2內部之溫度與壓力設定在上述範圍之內，可能更均勻地形成一籽晶薄膜。
當使反應管道2之內部穩定至預定壓力與預定溫度時，中止了來自淨化氣體供應管道15之氮之供應。其次，如圖6之(f)所示，將一預定數量之一籽晶層形成氣體(譬如Si2 H6 )從處理氣體引進管道13提供進入反應管道2中(籽晶層形成操作)。在籽晶層形成操作中，籽晶層55係形成於半導體晶圓10之絕緣膜52與溝槽53上，如圖7B所示。因為於本實施例中，一高階矽烷(亦即，Si2 H6 )係使用作為籽晶層形成氣體，所以籽晶層55可具有從大約1nm至大約2nm之厚度。藉由形成籽晶層55以具有從大約1nm至大約2nm之厚度，可能減少待形成於籽晶層55上之Si膜54之表面粗糙度。再者，在使用包含氨基之矽烷作為籽晶層形成氣體的情況下，籽晶層55可在薄膜形成氣體(來源氣體)並未於薄膜形成操作期間被熱分解之條件下形成。
當具有一期望厚度之籽晶層55形成於半導體晶圓10上時，中止了來自處理氣體引進管道13之籽晶層形成氣體之供應。其次，如圖6之(c)所示，將一預定數量之氮從淨化氣體供應管道15提供進入內管道3中，同時將反應管道2之內部設定到一預定溫度(譬如535℃)，如圖6之(a)所示。再者，將反應管道2內部之氣體排出，以將反應管道2之內部減壓至一預定壓力(譬如93 Pa(0.7托))，如圖6之(b)所示。接著，使反應管道2之內部穩定至上述溫度與壓力(淨化/穩定操作)。
當使反應管道2之內部穩定至預定壓力與預定溫度時，中止了來自淨化氣體供應管道15之氮之供應。其次，如圖6之(d)所示，將一預定數量之薄膜形成氣體(譬如SiH4 )從處理氣體引進管道13提供進入反應管道2中(第一薄膜形成操作)。在第一薄膜形成操作中，如圖7C所示，Si膜54係形成於半導體晶圓10之籽晶層55上。
於此，Si膜54係形成於籽晶層55上。因此，如在上述實施例中所說明的，與Si膜54係形成於兩種型式之材料(其係為基板51與絕緣膜52)上的情況比較而言，可能更進一步減少Si膜54之表面粗糙度。因此，當溝槽53正以Si膜54填補時，可能更進一步抑制溝槽53中之孔洞之發生。
再者，與上述實施例同樣地，執行一淨化/穩定操作、一蝕刻操作(圖7D)、一淨化/穩定操作、一第二薄膜形成操作(圖7E)、一淨化操作以及一卸載操作，從而完成一矽膜形成方法。
如上所述，形成的Si膜54之表面粗糙度可藉由在第一薄膜形成操作之前執行用以形成籽晶層之籽晶層形成操作而減少，從而在溝槽53正以Si膜56填補時，可能更進一步抑制溝槽53中之孔洞之發生。
再者，在上述實施例中，執行第一薄膜形成操作、蝕刻操作以及第二薄膜形成操作。或者，在第一薄膜形成操作之前，可能執行用以移除形成於溝槽53之底部上之自然氧化膜之自然氧化膜移除操作。圖8顯示用以移除自然氧化膜之配方。(參考圖7A至7E)。再者，於本實施例中，將氨(NH3 )與HF使用作為自然氧化膜移除氣體。
首先，將反應管道2(內管道3)之內部設定到一預定溫度(譬如150℃)，如圖8之(a)所示。再者，如圖8之(c)所示，將一預定數量之氮從淨化氣體供應管道15提供進入內管道3(反應管道2)中。接著，將容納半導體晶圓10之晶圓晶舟9配置在蓋體7上。其次，藉由使用晶舟升降機8而使蓋體7向上移動，以將半導體晶圓10(晶圓晶舟9)裝載至反應管道2中(裝載操作)。
接著，如圖8之(c)所示，將一預定數量之氮從淨化氣體供應管道15提供進入內管道3中，同時將反應管道2內部之溫度設定到一預定溫度(譬如150℃)，如圖8之(a)所示。再者，將反應管道2內部之氣體排出以將反應管道2之內部減壓至一預定壓力(譬如4 Pa(0.03托))，如圖8之(b)所示。其次，使反應管道2之內部穩定至上述溫度與壓力(穩定操作)。
於此，反應管道2內部之溫度可能從25℃至200℃。反應管道2內部之壓力可能從0.133 Pa至133 Pa(從0.001托至1托)。藉由將反應管道2內部之溫度與壓力設定在上述範圍之內，可輕易移除一自然氧化膜。再者，在使用氨與NF3 作為自然氧化膜移除氣體的情況下，半導體晶圓10之溫度可能超過600℃。
當使反應管道2之內部穩定至預定壓力與預定溫度時，中止了來自淨化氣體供應管道15之氮之供應。其次，如圖8之(f)所示，將一預定數量之氨(NH3 )與HF從處理氣體引進管道13提供進入反應管道2中(自然氧化膜移除操作)。在自然氧化膜移除操作中，形成於半導體晶圓10之溝槽53之底部上之一自然氧化膜可能被移除。
當自然氧化膜係從半導體晶圓10之溝槽53之底部被移除時，中止了來自處理氣體引進管道13之自然氧化膜移除氣體之供應。接著，如圖8之(c)所示，將一預定數量之氮從淨化氣體供應管道15提供進入內管道3中，同時將反應管道2之內部設定到一預定溫度(譬如535℃)，如圖8之(a)所示。再者，將反應管道2內部之氣體排出以將反應管道2之內部減壓至一預定壓力(譬如93 Pa(0.7托))，如圖8之(b)所示。其次，使反應管道2之內部穩定至上述溫度與壓力(淨化/穩定操作)。再者，在自然氧化膜係藉由使用氨與HF而移除的狀況下，氟矽酸銨可殘留在基板51上。然而，因為在第一薄膜形成操作期間，反應管道2內部之溫度係為535℃，所以氟矽酸銨會昇華。
當使反應管道2之內部穩定至預定壓力與預定溫度時，中止了來自淨化氣體供應管道15之氮之供應。其次，如圖8之(d)所示，將一預定數量之一薄膜形成氣體(譬如SiH4 )從處理氣體引進管道13提供進入反應管道2中(第一薄膜形成操作)。在第一薄膜形成操作中，Si膜54係形成於半導體晶圓10之絕緣膜52上並形成於半導體晶圓10之溝槽53上。
接著，與上述實施例同樣地，執行一淨化/穩定操作、一蝕刻操作、一淨化/穩定操作、一第二薄膜形成操作、一淨化操作以及一卸載操作，從而完成一矽膜形成。
如上所述，因為在第一薄膜形成操作之前，執行用以移除形成於溝槽53之底部上之一自然氧化膜之自然氧化膜移除操作，所以可抑制形成的Si膜56(作為一電極)之特性的惡化。
再者，雖然第一薄膜形成操作、蝕刻操作與第二薄膜形成操作每個係在本發明之上述實施例中被執行一次，但在第一薄膜形成操作之後，譬如可能重複執行多次之蝕刻操作與第二薄膜形成操作。再者，即使在籽晶層形成操作或自然氧化膜移除操作係在第一薄膜形成操作之前被執行的情況下，蝕刻操作與第二薄膜形成操作仍可能在第一薄膜形成操作之後重複被執行多次。在這些情況下，當溝槽53正以Si膜56填補時，可能更進一步抑制溝槽53中之孔洞之發生。
再者，在執行自然氧化膜移除操作之後，可能執行籽晶層形成操作，然後可能執行第一薄膜形成操作、蝕刻操作與第二薄膜形成操作。於此情況下，當溝槽53正以Si膜56填補時，可能更進一步抑制溝槽53中之孔洞的發生。
在上述實施例中，Si膜54係形成於半導體晶圓10之絕緣膜52上並形成於半導體晶圓10之溝槽53上，以使溝槽53在第一薄膜形成操作中具有一開口。然而，可能形成Si膜54，以使溝槽53在第一薄膜形成操作中不具有開口。於此情況下，可能藉由蝕刻Si膜54而獲得與上述實施例相同的效果，以使溝槽53在蝕刻操作中具有一開口。
雖然在上述實施例中，SiH4 係被使用作為一薄膜形成氣體，但是可使用任何氣體，只要一Si膜(例如一多晶矽膜、一非晶矽膜、一摻入雜質之多晶矽膜或一摻入雜質之非晶矽膜等等)可藉由使用該氣體而形成即可。舉例而言，在形成一摻入雜質之多晶矽膜或一摻入雜質之非晶矽膜的情況下，使用了包含雜質之氣體，例如PH3 、BCl3 等等。
雖然在上述實施例中，Cl2 係被使用作為蝕刻氣體，但是可使用任何氣體，只要形成於第一薄膜形成操作中之Si膜可藉由使用該氣體而被蝕刻即可，且最好是可能使用另一種鹵素氣體(例如F2 、ClF3 等等)。
雖然在上述實施例中，Si2 H6 係被使用作為籽晶層形成氣體，但舉例而言，亦可使用包含氨基之矽烷，或包含Si4 H10 等等之高階矽烷。舉例而言，在使用包含氨基之矽烷的情況下，可能減少相關於一Si膜之成長之培育時間，或可能改善Si膜之表面粗糙度。再者，雖然在上述實施例中，氨與HF係被使用作為自然氧化膜移除氣體，但是亦可使用其他氣體(譬如氨與NF3 等等)，只要溝槽53之底部上的一自然氧化膜可藉由使用該氣體而移除即可。
雖然在上述實施例中，具有一雙重管道構造之一批次型與垂直熱處理設備係被使用作為熱處理設備，但本發明亦可被應用至譬如具有單一管道構造之批次型熱處理設備。
依據本發明之一實施例之控制器100可能藉由使用一般的電腦系統，而非一專用系統而被具體化。舉例而言，用以執行上述製程之控制器100可能藉由從其上記錄有程式之一記錄媒體(一軟磁碟、一CD-ROM等等)而將用以執行上述製程之一程式裝設至一通用電腦所組成。
再者，程式可能經由任何任意手段而被散佈。除了經由上述的一預定記錄媒體之分佈，舉例而言，可能經由一通訊線、一通訊網路、一通訊系統等等而散佈此程式。於此情況下，此程式可能被發布至譬如一通訊網路之一公告板服務(BBS)，且此程式可能經由一網路而被散佈至一載波。再者，藉由啟動如上所述被散佈之程式並以與在一OS之控制之下的其他應用程式相同的方式來執行程式，可能實現上述製程。
本發明對於一矽膜形成方法與一矽膜形成設備係為有用的。
依據本發明，可抑制孔洞之發生。
1．．．熱處理設備
2．．．反應管道
3．．．內管道
4．．．外管道
5．．．歧管
6．．．支持環
7．．．蓋體
8．．．晶舟升降機
9．．．晶圓晶舟
10．．．半導體晶圓
11．．．熱絕緣體
12．．．加熱器
13．．．處理氣體引進管道
14．．．排放埠
15．．．淨化氣體供應管道
16．．．排氣管
17．．．閥
18．．．真空泵
51．．．基板
52．．．絕緣膜
53．．．溝槽
54．．．Si膜
55．．．籽晶層
56．．．Si膜
100．．．控制器
111．．．配方儲存單元
112．．．ROM
113．．．RAM
114．．．I/O埠
115．．．CPU(中央處理單元)
116．．．匯流排
121．．．操作面板
122．．．溫度感測器(群組)
123．．．壓力計(群組)
124．．．加熱器控制器
125．．．MFC控制器
126．．．閥控制器
併入於並構成說明書之一部分之附圖顯示本發明之實施例，並與上述一般說明及實施例之詳細說明一起用以說明本發明之原理。
圖1係為一種依據本發明之一實施例之熱處理設備之圖。
圖2係為顯示圖1之一控制器之配置之圖。
圖3係為顯示說明依據本實施例之一種矽膜形成方法之配方之圖。
圖4A至4D係為用以說明依據本實施例之矽膜形成方法之圖。
圖5A係為顯示用以形成一矽膜之條件之圖，而圖5B係為顯示孔洞比率之圖。
圖6係為顯示說明一種依據本發明之另一實施例之矽膜形成方法之一配方之圖。
圖7A至7E係為用以說明依據本發明之另一實施例之矽膜形成方法之圖。
圖8係為顯示說明一種依據本發明之另一實施例之矽膜形成方法之一配方之圖。
1．．．熱處理設備
2．．．反應管道
3．．．內管道
4．．．外管道
5．．．歧管
6．．．支持環
7．．．蓋體
8．．．晶舟升降機
9．．．晶圓晶舟
10．．．半導體晶圓
11．．．熱絕緣體
12．．．加熱器
13．．．處理氣體引進管道
14．．．排放埠
15．．．淨化氣體供應管道
16．．．排氣管
17．．．閥
18．．．真空泵
100．．．控制器

Claims (11)

  1. 一種矽膜形成方法，用以形成一矽膜於一待處理物體之一溝槽上，該溝槽係被設置於該待處理物體之一表面上，該矽膜形成方法包含以下步驟：形成一第一矽膜以填補該待處理物體之該溝槽；蝕刻於該第一矽膜之形成步驟中所形成之該第一矽膜，以增廣該溝槽之一開口；以及形成一第二矽膜於具有在蝕刻該第一矽膜之步驟中所增廣之該開口之該溝槽上，以填補該溝槽；且在該蝕刻步驟中，係於將該待處理物體收容至維持在100℃~550℃之反應室內的狀態下蝕刻該矽膜。
  2. 如申請專利範圍第1項所述之矽膜形成方法，其中，在該第一矽膜之形成步驟與該第二矽膜之形成步驟中，係於將該待處理物體收容至維持在450℃~700℃之反應室內的狀態下，形成該矽膜。
  3. 如申請專利範圍第1項所述之矽膜形成方法，更包含以下步驟：形成一籽晶層於該待處理物體之該表面上，其中於該第一矽膜之形成步驟中，該第一矽膜係形成於該籽晶層上。
  4. 如申請專利範圍第1項所述之矽膜形成方法，更包含以下步驟：移除形成於該待處理物體之該溝槽之一底部上之自然氧化膜。
  5. 如申請專利範圍第1項所述之矽膜形成方法，其中蝕刻該第一矽膜與形成該第二矽膜之步驟，係在形成該第一矽膜之步驟以後重複地被執行多次。
  6. 如申請專利範圍第2項所述之矽膜形成方法，其中，形成該第一矽膜之步驟、蝕刻該第一矽膜之步驟、以及形成該第二矽膜之步驟，係於該待處理物體被容納於該反應室中之狀態下連續 地被執行。
  7. 一種矽膜形成設備，用以形成一矽膜於一待處理物體之一溝槽上，該溝槽係被設置於該待處理物體之一表面上，該矽膜形成設備包含：一第一薄膜形成單元，其形成一第一矽膜以填補該待處理物體之該溝槽；一蝕刻單元，其蝕刻藉由該第一薄膜形成單元所形成之該第一矽膜，以增廣該溝槽之一開口；以及一第二薄膜形成單元，其形成一第二矽膜於具有被該蝕刻單元增廣之該開口之該溝槽，以填補該溝槽；且該蝕刻單元，係於將該待處理物體收容至維持在100℃~550℃之反應室內的狀態下蝕刻該矽膜。
  8. 如申請專利範圍第7項所述之矽膜形成設備，其中，該第一薄膜形成單元與該第二薄膜形成單元，係於將該待處理物體收容至維持在450℃~700℃之反應室內的狀態下，形成該矽膜。
  9. 如申請專利範圍第7項所述之矽膜形成設備，更包含一籽晶層形成單元，其形成一籽晶層於該待處理物體之該表面上，其中該第一薄膜形成單元形成該第一矽膜於該籽晶層上。
  10. 如申請專利範圍第7項所述之矽膜形成設備，更包含一自然氧化膜移除單元，其移除形成於該待處理物體之該溝槽之一底部上之自然氧化膜。
  11. 如申請專利範圍第8項所述之矽膜形成設備，更包含一控制器，其控制該矽膜形成設備之每一個元件，其中該控制器控制該第一薄膜形成單元、該蝕刻單元以及該第二薄膜形成單元，以於該待處理物體係被容納於該反應室中之狀態下，使該第一矽膜形成以填補該待處理物體之該溝槽，該溝槽之開口係藉由蝕刻該第一矽膜而被增廣，而具有增廣之該開口之該溝槽係以該第二矽膜填補。
TW100117643A 2010-05-20 2011-05-19 矽膜形成方法及矽膜形成設備 TWI497584B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010116344 2010-05-20
JP2011093279A JP2012004542A (ja) 2010-05-20 2011-04-19 シリコン膜の形成方法およびその形成装置

Publications (2)

Publication Number Publication Date
TW201205670A TW201205670A (en) 2012-02-01
TWI497584B true TWI497584B (zh) 2015-08-21

Family

ID=44972833

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100117643A TWI497584B (zh) 2010-05-20 2011-05-19 矽膜形成方法及矽膜形成設備

Country Status (5)

Country Link
US (1) US20110287629A1 (zh)
JP (1) JP2012004542A (zh)
KR (1) KR101477159B1 (zh)
CN (1) CN102254807B (zh)
TW (1) TWI497584B (zh)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5490753B2 (ja) * 2010-07-29 2014-05-14 東京エレクトロン株式会社 トレンチの埋め込み方法および成膜システム
JP5544343B2 (ja) * 2010-10-29 2014-07-09 東京エレクトロン株式会社 成膜装置
JP5864360B2 (ja) * 2011-06-30 2016-02-17 東京エレクトロン株式会社 シリコン膜の形成方法およびその形成装置
JP5793398B2 (ja) 2011-10-28 2015-10-14 東京エレクトロン株式会社 シード層の形成方法及びシリコン含有薄膜の成膜方法
US9353442B2 (en) 2011-10-28 2016-05-31 Tokyo Electron Limited Apparatus for forming silicon-containing thin film
JP5794949B2 (ja) * 2012-05-29 2015-10-14 東京エレクトロン株式会社 シリコン膜の形成方法およびその形成装置
JP5925673B2 (ja) * 2012-12-27 2016-05-25 東京エレクトロン株式会社 シリコン膜の成膜方法および成膜装置
JP5925704B2 (ja) * 2013-01-17 2016-05-25 東京エレクトロン株式会社 シリコン膜の形成方法およびその形成装置
JP6066847B2 (ja) * 2013-07-09 2017-01-25 東京エレクトロン株式会社 基板処理方法及び制御装置
JP6082712B2 (ja) * 2013-07-31 2017-02-15 東京エレクトロン株式会社 シリコン膜の成膜方法および薄膜の成膜方法
JP6092040B2 (ja) 2013-08-02 2017-03-08 東京エレクトロン株式会社 シリコン膜の形成方法およびその形成装置
JP6150724B2 (ja) * 2013-12-27 2017-06-21 東京エレクトロン株式会社 凹部を充填する方法
JP2015179729A (ja) * 2014-03-19 2015-10-08 東京エレクトロン株式会社 シリコン酸化膜の形成方法およびその形成装置
JP6367734B2 (ja) * 2015-02-18 2018-08-01 東京エレクトロン株式会社 凹部を充填する方法及び処理装置
JP6501576B2 (ja) * 2015-03-24 2019-04-17 東京エレクトロン株式会社 シリコン膜の成膜方法および成膜装置
JP6584348B2 (ja) * 2016-03-07 2019-10-02 東京エレクトロン株式会社 凹部の埋め込み方法および処理装置
JP6541591B2 (ja) * 2016-03-07 2019-07-10 東京エレクトロン株式会社 凹部内の結晶成長方法および処理装置
JP6541599B2 (ja) * 2016-03-28 2019-07-10 東京エレクトロン株式会社 制御装置、基板処理システム、基板処理方法及びプログラム
JP6554438B2 (ja) * 2016-03-30 2019-07-31 東京エレクトロン株式会社 シリコン膜の形成方法および形成装置
JP6623943B2 (ja) * 2016-06-14 2019-12-25 東京エレクトロン株式会社 半導体装置の製造方法、熱処理装置及び記憶媒体。
JP6693292B2 (ja) * 2016-06-20 2020-05-13 東京エレクトロン株式会社 半導体装置の製造方法及び半導体製造装置
NL2017637B1 (en) 2016-10-18 2018-04-26 Ulstein Design & Solutions B V Self-propelled jack-up vessel
JP6719416B2 (ja) 2017-03-30 2020-07-08 東京エレクトロン株式会社 凹部の埋め込み方法および処理装置
WO2019035258A1 (ja) * 2017-08-14 2019-02-21 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP7004608B2 (ja) 2018-05-11 2022-01-21 東京エレクトロン株式会社 半導体膜の形成方法及び成膜装置
US11230474B2 (en) * 2018-10-11 2022-01-25 L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude Process for producing isomer enriched higher silanes
JP7190880B2 (ja) * 2018-11-26 2022-12-16 東京エレクトロン株式会社 半導体膜の形成方法及び成膜装置
JP2021044489A (ja) 2019-09-13 2021-03-18 キオクシア株式会社 半導体装置およびその製造方法
US20220320319A1 (en) * 2021-03-31 2022-10-06 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method of the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6495294B1 (en) * 1999-10-28 2002-12-17 Denso Corporation Method for manufacturing semiconductor substrate having an epitaxial film in the trench

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5080933A (en) * 1990-09-04 1992-01-14 Motorola, Inc. Selective deposition of polycrystalline silicon
JP2836371B2 (ja) * 1992-05-18 1998-12-14 日本電気株式会社 半導体装置の製造方法
JP2685028B2 (ja) * 1995-05-31 1997-12-03 日本電気株式会社 半導体装置の製造方法
JPH11220024A (ja) * 1998-02-03 1999-08-10 Hitachi Ltd 半導体集積回路の製造方法及びその製造装置
US6030881A (en) * 1998-05-05 2000-02-29 Novellus Systems, Inc. High throughput chemical vapor deposition process capable of filling high aspect ratio structures
JP2001185489A (ja) * 1999-12-22 2001-07-06 Tokyo Electron Ltd クリ−ニング方法
JP2003031649A (ja) * 2001-07-13 2003-01-31 Toshiba Corp 半導体装置の製造方法
US7329586B2 (en) * 2005-06-24 2008-02-12 Applied Materials, Inc. Gapfill using deposition-etch sequence
US7670886B2 (en) * 2006-06-22 2010-03-02 Tpo Displays Corp. Method for fabricating polysilicon film
US7943463B2 (en) * 2009-04-02 2011-05-17 Micron Technology, Inc. Methods of semiconductor processing involving forming doped polysilicon on undoped polysilicon

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6495294B1 (en) * 1999-10-28 2002-12-17 Denso Corporation Method for manufacturing semiconductor substrate having an epitaxial film in the trench

Also Published As

Publication number Publication date
CN102254807B (zh) 2015-09-23
TW201205670A (en) 2012-02-01
KR101477159B1 (ko) 2014-12-29
US20110287629A1 (en) 2011-11-24
CN102254807A (zh) 2011-11-23
JP2012004542A (ja) 2012-01-05
KR20110128145A (ko) 2011-11-28

Similar Documents

Publication Publication Date Title
TWI497584B (zh) 矽膜形成方法及矽膜形成設備
JP5864360B2 (ja) シリコン膜の形成方法およびその形成装置
US8808452B2 (en) Silicon film formation apparatus and method for using same
JP5692763B2 (ja) シリコン膜の形成方法およびその形成装置
JP6478330B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
US9490139B2 (en) Method and apparatus for forming silicon film
JP2017117977A (ja) 半導体装置の製造方法、基板処理装置、プログラムおよび記録媒体
US9343292B2 (en) Stacked semiconductor device, and method and apparatus of manufacturing the same
KR101689925B1 (ko) 실리콘막의 형성 방법 및 그 형성 장치
TWI529784B (zh) 矽薄膜之形成方法與設備
US9865467B2 (en) Recess filling method and processing apparatus
JP6778139B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees