JP2017117977A - 半導体装置の製造方法、基板処理装置、プログラムおよび記録媒体 - Google Patents

半導体装置の製造方法、基板処理装置、プログラムおよび記録媒体 Download PDF

Info

Publication number
JP2017117977A
JP2017117977A JP2015253099A JP2015253099A JP2017117977A JP 2017117977 A JP2017117977 A JP 2017117977A JP 2015253099 A JP2015253099 A JP 2015253099A JP 2015253099 A JP2015253099 A JP 2015253099A JP 2017117977 A JP2017117977 A JP 2017117977A
Authority
JP
Japan
Prior art keywords
film
gas
processing
wafer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015253099A
Other languages
English (en)
Other versions
JP6594768B2 (ja
Inventor
由悟 渡橋
Yoshisato Watahashi
由悟 渡橋
森谷 敦
Atsushi Moriya
敦 森谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Kokusai Electric Inc
Original Assignee
Hitachi Kokusai Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc filed Critical Hitachi Kokusai Electric Inc
Priority to JP2015253099A priority Critical patent/JP6594768B2/ja
Priority to US15/386,994 priority patent/US10134584B2/en
Priority to CN202010198691.6A priority patent/CN111370296B/zh
Priority to CN201611192433.7A priority patent/CN106920737B/zh
Publication of JP2017117977A publication Critical patent/JP2017117977A/ja
Application granted granted Critical
Publication of JP6594768B2 publication Critical patent/JP6594768B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02Pretreatment of the material to be coated
    • C23C16/0272Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523Pulsed gas flow or change of composition over time
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45557Pulsed pressure or control pressure
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52Controlling or regulating the coating process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02441Group 14 semiconducting materials
    • H01L21/0245Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02532Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/0257Doping during depositing
    • H01L21/02573Conductivity type
    • H01L21/02576N-type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02636Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639Preparation of substrate for selective deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • H01L21/67253Process monitoring, e.g. flow or thickness monitoring
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67098Apparatus for thermal treatment
    • H01L21/67115Apparatus for thermal treatment mainly by radiation

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Semiconductor Memories (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

【課題】基板上に形成する膜の膜質を向上させる。
【解決手段】基板に対してハロゲン系の第1の処理ガスを供給する工程と、基板に対して非ハロゲン系の第2の処理ガスを供給する工程と、を交互に行うことで、基板上にシード層を形成する工程と、基板に対して第3の処理ガスを供給してシード層上に膜を形成する工程と、を有し、第1の処理ガスを供給する工程における基板が存在する空間の圧力を、第2の処理ガスを供給する工程における基板が存在する空間の圧力よりも大きくする。
【選択図】図4

Description

本発明は、半導体装置の製造方法、基板処理装置、プログラムおよび記録媒体に関する。
半導体装置(デバイス)の製造工程の一工程として、ハロゲン系の処理ガスや非ハロゲン系の処理ガスを用い、基板上に、シリコン(Si)等の所定元素を主元素として含む膜を形成する成膜処理が行われることがある(例えば特許文献1〜3参照)。
国際公開第2012/029661号パンフレット 特開2013−197307号公報 特開2014−067796号公報
本発明の目的は、基板上に形成する膜の膜質を向上させることが可能な技術を提供することにある。
本発明の一態様によれば、
基板に対してハロゲン系の第1の処理ガスを供給する工程と、前記基板に対して非ハロゲン系の第2の処理ガスを供給する工程と、を交互に行うことで、前記基板上にシード層を形成する工程と、
前記基板に対して第3の処理ガスを供給して前記シード層上に膜を形成する工程と、
を有し、前記第1の処理ガスを供給する工程における前記基板が存在する空間の圧力を、前記第2の処理ガスを供給する工程における前記基板が存在する空間の圧力よりも大きくする技術が提供される。
本発明によれば、基板上に形成する膜の膜質を向上させることが可能となる。
本発明の一実施形態で好適に用いられる基板処理装置の縦型処理炉の概略構成図であり、処理炉部分を縦断面図で示す図である。 本発明の一実施形態で好適に用いられる基板処理装置の縦型処理炉の概略構成図であり、処理炉部分を図1のA−A線断面図で示す図である。 本発明の一実施形態で好適に用いられる基板処理装置のコントローラの概略構成図であり、コントローラの制御系をブロック図で示す図である。 本発明の一実施形態の成膜シーケンスを示す図である。 (a)はパラレルシードステップ開始前のウエハの表面構造を、(b)はパラレルシードステップ進行中であってDCSガス供給後のウエハの表面構造を、(c)はパラレルシードステップ進行中であってDSガス供給後のウエハの表面構造を、(d)はパラレルシードステップ終了後のウエハの表面構造を、(e)はCVD成膜ステップ進行中のウエハの表面構造を、(f)はCVD成膜ステップ終了後のウエハの表面構造を、(g)はアニールステップ終了後のウエハの表面構造を示す図である。 本発明の一実施形態の成膜シーケンスの変形例1を示す図である。 本発明の一実施形態の成膜シーケンスの変形例2を示す図である。 本発明の一実施形態の成膜シーケンスの変形例3を示す図である。 本発明の一実施形態の成膜シーケンスの変形例4を示す図である。 本発明の一実施形態の成膜シーケンスの変形例5を示す図である。 本発明の一実施形態の成膜シーケンスの変形例6を示す図である。 (a)は処理対象のウエハにおける表面構造例1を、(b)は処理対象のウエハにおける表面構造例2を、(c)は処理対象のウエハにおける表面構造例3を、(d)は処理対象のウエハにおける表面構造例4を示す図である。 ウエハ上に形成された膜の表面ラフネスの評価結果を示す図である。 (a)は本発明の他の実施形態で好適に用いられる基板処理装置の処理炉の概略構成図であり、処理炉部分を縦断面図で示す図であり、(b)は本発明の他の実施形態で好適に用いられる基板処理装置の処理炉の概略構成図であり、処理炉部分を縦断面図で示す図である。 (a)〜(h)のそれぞれはダイナミックランダムアクセスメモリ(DRAM)の製造工程の一工程を示す図である。 (a)〜(g)のそれぞれはDRAMの製造工程の一工程を示す図である。 (a)〜(h)のそれぞれは三次元NAND型フラッシュメモリ(3DNAND)の製造工程の一工程を示す図である。
<本発明の一実施形態>
以下、本発明の一実施形態について、図1〜図3を用いて説明する。
(1)基板処理装置の構成
図1に示すように、処理炉202は加熱手段(加熱機構)としてのヒータ207を有する。ヒータ207は円筒形状であり、保持板としてのヒータベース(図示せず)に支持されることにより垂直に据え付けられている。ヒータ207は、後述するようにガスを熱で活性化(励起)させる活性化機構(励起部)としても機能する。
ヒータ207の内側には、ヒータ207と同心円状に反応容器(処理容器)を構成する反応管203が配設されている。反応管203は、例えば石英(SiO)または炭化シリコン(SiC)等の耐熱性材料からなり、上端が閉塞し下端が開口した円筒形状に形成されている。反応管203の筒中空部には、処理室201が形成されている。処理室201は、基板としてのウエハ200を後述するボート217によって水平姿勢で垂直方向に多段に整列した状態で収容可能に構成されている。
処理室201内には、ノズル249a,249bが、反応管203の下部側壁を貫通するように設けられている。ノズル249a,249bは、例えば石英またはSiC等の耐熱性材料からなる。ノズル249a,249bには、ガス供給管232a,232bがそれぞれ接続されている。ガス供給管232bには、ガス供給管232cが接続されている。このように、反応管203には、2本のノズル249a,249bと、3本のガス供給管232a〜232cとが設けられており、処理室201内へ複数種類のガスを供給することが可能となっている。
但し、本実施形態の処理炉202は上述の形態に限定されない。例えば、反応管203の下方に、反応管203を支持する金属製のマニホールドを設け、各ノズルを、マニホールドの側壁を貫通するように設けてもよい。この場合、マニホールドに、後述する排気管231をさらに設けてもよい。この場合であっても、排気管231を、マニホールドではなく、反応管203の下部に設けてもよい。このように、処理炉202の炉口部を金属製とし、この金属製の炉口部にノズル等を取り付けてもよい。
ガス供給管232a〜232cには、上流方向から順に、流量制御器(流量制御部)であるマスフローコントローラ(MFC)241a〜241cおよび開閉弁であるバルブ243a〜243cがそれぞれ設けられている。ガス供給管232a,232bのバルブ243a,243bよりも下流側には、不活性ガスを供給するガス供給管232d,232eがそれぞれ接続されている。ガス供給管232d,232eには、上流方向から順に、流量制御器(流量制御部)であるMFC241d,241eおよび開閉弁であるバルブ243d,243eがそれぞれ設けられている。
ガス供給管232a,232bの先端部には、ノズル249a,249bがそれぞれ接続されている。ノズル249a,249bは、図2に示すように、反応管203の内壁とウエハ200との間における平面視において円環状の空間に、反応管203の内壁の下部より上部に沿って、ウエハ200の配列方向上方に向かって立ち上がるようにそれぞれ設けられている。すなわち、ノズル249a,249bは、ウエハ200が配列されるウエハ配列領域の側方の、ウエハ配列領域を水平に取り囲む領域に、ウエハ配列領域に沿うようにそれぞれ設けられている。すなわち、ノズル249a,249bは、処理室201内へ搬入されたウエハ200の端部(周縁部)の側方にウエハ200の表面(平坦面)と垂直にそれぞれ設けられている。ノズル249a,249bは、L字型のロングノズルとしてそれぞれ構成されており、それらの各水平部は反応管203の下部側壁を貫通するように設けられており、それらの各垂直部は少なくともウエハ配列領域の一端側から他端側に向かって立ち上がるように設けられている。ノズル249a,249bの側面には、ガスを供給するガス供給孔250a,250bがそれぞれ設けられている。ガス供給孔250a,250bは、反応管203の中心を向くようにそれぞれ開口しており、ウエハ200に向けてガスを供給することが可能となっている。ガス供給孔250a,250bは、反応管203の下部から上部にわたって複数設けられ、それぞれが同一の開口面積を有し、更に同じ開口ピッチで設けられている。
このように、本実施形態では、反応管203の側壁の内壁と、反応管203内に配列された複数枚のウエハ200の端部(周縁部)と、で定義される平面視において円環状の縦長の空間内、すなわち、円筒状の空間内に配置したノズル249a,249bを経由してガスを搬送している。そして、ノズル249a,249bにそれぞれ開口されたガス供給孔250a,250bから、ウエハ200の近傍で初めて反応管203内にガスを噴出させている。そして、反応管203内におけるガスの主たる流れを、ウエハ200の表面と平行な方向、すなわち、水平方向としている。このような構成とすることで、各ウエハ200に均一にガスを供給でき、各ウエハ200に形成される薄膜の膜厚均一性を向上させることが可能となる。ウエハ200の表面上を流れたガス、すなわち、反応後の残ガスは、排気口、すなわち、後述する排気管231の方向に向かって流れる。但し、この残ガスの流れの方向は、排気口の位置によって適宜特定され、垂直方向に限ったものではない。
ガス供給管232aからは、ハロゲン系の第1の処理ガスとして、所定元素(主元素)としてのシリコン(Si)と、ハロゲン元素と、を含むガス、すなわち、ハロシラン原料ガスが、MFC241a、バルブ243a、ノズル249aを介して処理室201内へ供給される。
原料ガスとは、気体状態の原料、例えば、常温常圧下で液体状態である原料を気化することで得られるガスや、常温常圧下で気体状態である原料等のことである。ハロシラン原料とは、ハロゲン基を有する原料のことである。ハロゲン基には、クロロ基、フルオロ基、ブロモ基、ヨード基等が含まれる。すなわち、ハロゲン基には、塩素(Cl)、フッ素(F)、臭素(Br)、ヨウ素(I)等のハロゲン元素が含まれる。ハロシラン原料は、ハロゲン化物の一種ともいえる。本明細書において「原料」という言葉を用いた場合は、「液体状態である原料」を意味する場合、「気体状態である原料(原料ガス)」を意味する場合、または、それらの両方を意味する場合がある。
第1の処理ガスとしては、例えば、SiおよびClを含むハロシラン原料ガス、すなわち、塩化シラン(Siの塩素化合物)を含むクロロシラン原料ガスを用いることができる。クロロシラン原料ガスとしては、例えば、1分子中(分子構造中)に1つのSi原子と2つのCl原子と2つの水素(H)原子とを含むジクロロシラン(SiHCl、略称:DCS)ガスを用いることができる。
また、ガス供給管232aからは、ドーパントガスとして、最終的に形成されるSi膜中に添加される不純物(ドーパント)を含むガスが、MFC241a、バルブ243a、ノズル249aを介して処理室201内へ供給される。ドーパントガスとしては、III族元素およびV族元素のうちいずれかの元素を含むガスを用いることができ、例えば、1分子中に1つのリン(P)原子と3つのH原子とを含むホスフィン(PH、略称:PH)ガスを用いることができる。
ガス供給管232bからは、非ハロゲン系の第2の処理ガスとして、所定元素(主元素)としてのSiを含みハロゲン元素非含有のシラン原料ガスが、MFC241b、バルブ243b、ノズル249bを介して処理室201内へ供給される。第2の処理ガスとしては、水素化ケイ素(Siの水素化合物)を含む水素化ケイ素原料ガスを用いることができ、例えば、1分子中に2つのSi原子と6つのH原子とを含みハロゲン元素非含有のジシラン(Si、略称:DS)ガスを用いることができる。
ガス供給管232cからは、非ハロゲン系の第3の処理ガスとして、所定元素(主元素)としてのSiを含みハロゲン元素非含有のシラン原料ガスが、MFC241c、バルブ243c、ガス供給管232b、ノズル249bを介して処理室201内へ供給される。第3の処理ガスとしては、水素化ケイ素を含む水素化ケイ素原料ガスを用いることができ、例えば、1分子中に1つのSi原子と4つのH原子とを含みハロゲン元素非含有のモノシラン(SiH、略称:MS)ガスを用いることができる。
ガス供給管232d,232eからは、不活性ガスとして、例えば、窒素(N)ガスが、それぞれMFC241d,241e、バルブ243d,243e、ガス供給管232a,232b、ノズル249a,249bを介して処理室201内へ供給される。
ガス供給管232aから第1の処理ガスを供給する場合、主に、ガス供給管232a、MFC241a、バルブ243aにより、第1供給系が構成される。ノズル249aを第1供給系に含めて考えてもよい。第1供給系を、第1原料ガス供給系、或いは、第1原料供給系と称することもできる。ガス供給管232aからハロシラン原料ガスを供給する場合、第1供給系を、ハロシラン原料ガス供給系、或いは、ハロシラン原料供給系と称することもできる。
ガス供給管232aからドーパントガスを供給する場合、主に、ガス供給管232a、MFC241a、バルブ243aにより、ドーパントガス供給系が構成される。ノズル249aをドーパントガス供給系に含めて考えてもよい。ドーパントガス供給系を、ドーパント供給系と称することもできる。
ガス供給管232bから第2の処理ガスを供給する場合、主に、ガス供給管232b、MFC241b、バルブ243bにより、第2供給系が構成される。ノズル249bを第2供給系に含めて考えてもよい。第2供給系を、第2原料ガス供給系、或いは、第2原料供給系と称することもできる。ガス供給管232bから水素化ケイ素原料ガスを供給する場合、第2供給系を、水素化ケイ素原料ガス供給系、或いは、水素化ケイ素原料供給系と称することもできる。
ガス供給管232cから第3の処理ガスを供給する場合、主に、ガス供給管232c、MFC241c、バルブ243cにより、第3供給系が構成される。ガス供給管232bのガス供給管232cとの接続部よりも下流側、ノズル249bを第3供給系に含めて考えてもよい。第3供給系を、第3原料ガス供給系、或いは、第3原料供給系と称することもできる。ガス供給管232cから水素化ケイ素原料ガスを供給する場合、第3供給系を、水素化ケイ素原料ガス供給系、或いは、水素化ケイ素原料供給系と称することもできる。
第1〜第3供給系のうち、いずれか、或いは、全ての供給系を、処理ガス供給系、或いは、成膜ガス供給系と称することもできる。ドーパントガス供給系を、成膜ガス供給系に含めて考えることもできる。
また、主に、ガス供給管232d,232e、MFC241d,241e、バルブ243d,243eにより、不活性ガス供給系が構成される。不活性ガス供給系を、パージガス供給系、希釈ガス供給系、或いは、キャリアガス供給系と称することもできる。
上述の各種供給系のうち、いずれか、或いは、全ての供給系は、バルブ243a〜243eやMFC241a〜241e等が集積されてなる集積型ガス供給システム248として構成されていてもよい。集積型ガス供給システム248は、ガス供給管232a〜232eのそれぞれに対して接続され、ガス供給管232a〜232e内への各種ガスの供給動作、すなわち、バルブ243a〜243eの開閉動作やMFC241a〜241eによる流量調整動作等が、後述するコントローラ121によって制御されるように構成されている。集積型ガス供給システム248は、一体型、或いは、分割型の集積ユニットとして構成されており、ガス供給管232a〜232e等に対して集積ユニット単位で着脱を行うことができ、ガス供給システムのメンテナンス、交換、増設等を、集積ユニット単位で行うことが可能なように構成されている。
反応管203には、処理室201内の雰囲気を排気する排気管231が設けられている。排気管231には、処理室201内の圧力を検出する圧力検出器(圧力検出部)としての圧力センサ245および圧力調整器(圧力調整部)としてのAPC(Auto Pressure Controller)バルブ244を介して、真空排気装置としての真空ポンプ246が接続されている。APCバルブ244は、真空ポンプ246を作動させた状態で弁を開閉することにより、処理室201内の真空排気および真空排気停止を行うことができ、更に、真空ポンプ246を作動させた状態で、圧力センサ245により検出された圧力情報に基づいて弁開度を調節することにより、処理室201内の圧力を調整することができるように構成されているバルブである。主に、排気管231、APCバルブ244、圧力センサ245により、排気系(排気システム)が構成される。真空ポンプ246を排気系に含めて考えてもよい。
反応管203の下方には、反応管203の下端開口を気密に閉塞可能な炉口蓋体としてのシールキャップ219が設けられている。シールキャップ219は、反応管203の下端に垂直方向下側から当接されるように構成されている。シールキャップ219は、例えばSUS等の金属からなり、円盤状に形成されている。シールキャップ219の上面には、反応管203の下端と当接するシール部材としてのOリング220が設けられている。シールキャップ219の処理室201と反対側には、後述するボート217を回転させる回転機構267が設置されている。回転機構267の回転軸255は、シールキャップ219を貫通してボート217に接続されている。回転機構267は、ボート217を回転させることでウエハ200を回転させるように構成されている。シールキャップ219は、反応管203の外部に垂直に設置された昇降機構としてのボートエレベータ115によって垂直方向に昇降されるように構成されている。ボートエレベータ115は、シールキャップ219を昇降させることで、ボート217を処理室201内外に搬入および搬出することが可能なように構成されている。すなわち、ボートエレベータ115は、ボート217すなわちウエハ200を、処理室201内外に搬送する搬送装置(搬送機構)として構成されている。
基板支持具としてのボート217は、複数枚、例えば25〜200枚のウエハ200を、水平姿勢で、かつ、互いに中心を揃えた状態で垂直方向に整列させて多段に支持するように、すなわち、間隔を空けて配列させるように構成されている。ボート217は、例えば石英やSiC等の耐熱性材料からなる。ボート217の下部には、例えば石英やSiC等の耐熱性材料からなる断熱板218が水平姿勢で多段に支持されている。この構成により、ヒータ207からの熱がシールキャップ219側に伝わりにくくなっている。但し、本実施形態は上述の形態に限定されない。例えば、ボート217の下部に断熱板218を設けずに、石英やSiC等の耐熱性材料からなる筒状の部材として構成された断熱筒を設けてもよい。
反応管203内には、温度検出器としての温度センサ263が設置されている。温度センサ263により検出された温度情報に基づきヒータ207への通電具合を調整することで、処理室201内の温度が所望の温度分布となる。温度センサ263は、ノズル249a,249bと同様にL字型に構成されており、反応管203の内壁に沿って設けられている。
図3に示すように、制御部(制御手段)であるコントローラ121は、CPU(Central Processing Unit)121a、RAM(Random Access Memory)121b、記憶装置121c、I/Oポート121dを備えたコンピュータとして構成されている。RAM121b、記憶装置121c、I/Oポート121dは、内部バス121eを介して、CPU121aとデータ交換可能なように構成されている。コントローラ121には、例えばタッチパネル等として構成された入出力装置122が接続されている。
記憶装置121cは、例えばフラッシュメモリ、HDD(Hard Disk Drive)等で構成されている。記憶装置121c内には、基板処理装置の動作を制御する制御プログラムや、後述する基板処理の手順や条件等が記載されたプロセスレシピ等が、読み出し可能に格納されている。プロセスレシピは、後述する基板処理工程における各手順をコントローラ121に実行させ、所定の結果を得ることが出来るように組み合わされたものであり、プログラムとして機能する。以下、このプロセスレシピや制御プログラム等を総称して、単に、プログラムともいう。また、プロセスレシピを、単に、レシピともいう。本明細書においてプログラムという言葉を用いた場合は、レシピ単体のみを含む場合、制御プログラム単体のみを含む場合、または、それらの両方を含む場合がある。RAM121bは、CPU121aによって読み出されたプログラムやデータ等が一時的に保持されるメモリ領域(ワークエリア)として構成されている。
I/Oポート121dは、上述のMFC241a〜241e、バルブ243a〜243e、圧力センサ245、APCバルブ244、真空ポンプ246、ヒータ207、温度センサ263、回転機構267、ボートエレベータ115等に接続されている。
CPU121aは、記憶装置121cから制御プログラムを読み出して実行すると共に、入出力装置122からの操作コマンドの入力等に応じて記憶装置121cからレシピを読み出すように構成されている。CPU121aは、読み出したレシピの内容に沿うように、MFC241a〜241eによる各種ガスの流量調整動作、バルブ243a〜243eの開閉動作、APCバルブ244の開閉動作および圧力センサ245に基づくAPCバルブ244による圧力調整動作、真空ポンプ246の起動および停止、温度センサ263に基づくヒータ207の温度調整動作、回転機構267によるボート217の回転および回転速度調節動作、ボートエレベータ115によるボート217の昇降動作等を制御するように構成されている。
コントローラ121は、外部記憶装置(例えば、磁気テープ、フレキシブルディスクやハードディスク等の磁気ディスク、CDやDVD等の光ディスク、MO等の光磁気ディスク、USBメモリやメモリカード等の半導体メモリ)123に格納された上述のプログラムを、コンピュータにインストールすることにより構成することができる。記憶装置121cや外部記憶装置123は、コンピュータ読み取り可能な記録媒体として構成されている。以下、これらを総称して、単に、記録媒体ともいう。本明細書において記録媒体という言葉を用いた場合は、記憶装置121c単体のみを含む場合、外部記憶装置123単体のみを含む場合、または、それらの両方を含む場合がある。なお、コンピュータへのプログラムの提供は、外部記憶装置123を用いず、インターネットや専用回線等の通信手段を用いて行ってもよい。
(2)基板処理工程
上述の基板処理装置を用い、半導体装置(デバイス)の製造工程の一工程として、基板上にSi膜を形成し、さらにそのSi膜を熱処理するシーケンス例について、図4、図5(a)〜図5(g)を用いて説明する。以下の説明において、基板処理装置を構成する各部の動作はコントローラ121により制御される。
図4に示す成膜シーケンスでは、
基板としてのウエハ200に対して第1の処理ガスとしてDCSガスを供給するステップ1と、ウエハ200に対して第2の処理ガスとしてDSガスを供給するステップ2と、を交互に行うことで、ウエハ200上に、シード層としてSiを含む層、すなわち、Si層を形成するステップ(シードステップ)と、
ウエハ200に対して第3の処理ガスとしてMSガスを供給して、Si層上に、Siを含む膜、すなわち、Si膜を形成するステップ(CVD成膜ステップ)と、
を実施する。
また、図4に示す成膜シーケンスでは、ステップ1におけるウエハ200が存在する空間の圧力(P)を、ステップ2におけるウエハ200が存在する空間の圧力(P)よりも大きくする(P>Pとする)。
なお、図4に示す成膜シーケンスでは、上述のシードステップとCVD成膜ステップとを、表面に単結晶Siと絶縁膜とが露出したウエハ200に対して実施する。これにより、単結晶Si上に第1のSi膜をホモエピタキシャル成長させるとともに、絶縁膜上に第1のSi膜とは結晶構造が異なる第2のSi膜を成長させる。すなわち、図4に示す成膜シーケンスでは、3種類のシラン原料ガス(トリプルSiソース)を用いることで、単結晶Si上に、第1のSi膜上に第2のSi膜が形成されてなる積層構造(積層膜)を形成する。本実施形態では、この積層構造を有する膜を、Si膜とも称することとしている。
その後、本実施形態では、上述の積層構造を有するSi膜を熱処理(アニール)することで、第2のSi膜のうち第1のSi膜(ホモエピタキシャルSi膜)に接触する部分をホモエピタキシャル化させるステップ(アニールステップ)を行う。
本明細書では、これら一連のシーケンスを、便宜上、以下のように示すこともある。また、本明細書では、上述のシードステップを「パラレルシードステップ」と称することもあり、上述のアニールステップを「ANL」と称することもある。
〔(DCS→DS)×n→MS〕→ANL ⇒ Si
本明細書において「ウエハ」という言葉を用いた場合は、「ウエハそのもの」を意味する場合や、「ウエハとその表面に形成された所定の層や膜等との積層体(集合体)」を意味する場合、すなわち、表面に形成された所定の層や膜等を含めてウエハと称する場合がある。また、本明細書において「ウエハの表面」という言葉を用いた場合は、「ウエハそのものの表面(露出面)」を意味する場合や、「ウエハ上に形成された所定の層や膜等の表面、すなわち、積層体としてのウエハの最表面」を意味する場合がある。
従って、本明細書において「ウエハに対して所定のガスを供給する」と記載した場合は、「ウエハそのものの表面(露出面)に対して所定のガスを直接供給する」ことを意味する場合や、「ウエハ上に形成されている層や膜等に対して、すなわち、積層体としてのウエハの最表面に対して所定のガスを供給する」ことを意味する場合がある。また、本明細書において「ウエハ上に所定の層(または膜)を形成する」と記載した場合は、「ウエハそのものの表面(露出面)上に所定の層(または膜)を直接形成する」ことを意味する場合や、「ウエハ上に形成されている層や膜等の上、すなわち、積層体としてのウエハの最表面の上に所定の層(または膜)を形成する」ことを意味する場合がある。
また、本明細書において「基板」という言葉を用いた場合も、「ウエハ」という言葉を用いた場合と同義である。
(ウエハチャージおよびボートロード)
複数枚のウエハ200がボート217に装填(ウエハチャージ)される。その後、図1に示すように、複数枚のウエハ200を支持したボート217は、ボートエレベータ115によって持ち上げられて処理室201内へ搬入(ボートロード)される。この状態で、シールキャップ219は、Oリング220を介して反応管203の下端をシールした状態となる。
ウエハ200としては、例えば、単結晶Siにより構成されたSi基板、或いは、表面に単結晶Si膜が形成された基板を用いることができる。図12(a)の部分拡大図に示すように、ウエハ200の表面の一部には、例えば、シリコン酸化膜(SiO膜、以下、SiO膜ともいう)等の絶縁膜200aが予め形成されている。すなわち、ウエハ200の表面は、単結晶Siと絶縁膜200aとがそれぞれ露出した状態となっている。絶縁膜200aは、SiO膜の他、シリコン窒化膜(SiN膜)、シリコン炭化膜(SiC膜)、シリコン炭窒化膜(SiCN膜)、シリコン酸窒化膜(SiON膜)、シリコン酸炭化膜(SiOC膜)、シリコン酸炭窒化膜(SiOCN膜)、シリコン硼窒化膜(SiBN膜)、シリコン硼炭窒化膜(SiBCN膜)等のSi系絶縁膜や、アルミニウム酸化膜(AlO膜)、ハフニウム酸化膜(HfO膜)、ジルコニウム酸化膜(ZrO膜)、チタン酸化膜(TiO膜)等の金属系絶縁膜であってもよい。
図5(a)〜図5(g)は、図12(a)に示す表面構造を有するウエハ200を処理する場合、すなわち、表面に凹部が設けられており、凹部の底部が単結晶Siにより構成され、凹部の側部および上部が絶縁膜(SiO膜)200aにより構成されているウエハ200を処理する場合を示している。図5(a)〜図5(g)は、便宜上、ウエハ200の表面を部分的に拡大した図である。ウエハ200を処理室201内に搬入する前、ウエハ200の表面はフッ化水素(HF)等により予め洗浄される。但し、洗浄処理の後、処理室201内へ搬入するまでの間に、ウエハ200の表面は一時的に大気に晒されることとなる。そのため、図5(a)に示すように、処理室201内へ搬入されるウエハ200の表面の少なくとも一部には、自然酸化膜(SiO膜)200bが形成されることとなる。自然酸化膜200bは、凹部の底部、すなわち、露出した単結晶Siの一部を疎らに(アイランド状に)覆うように形成されることもあり、また、露出した単結晶Siの全域を連続的に(非アイランド状に)覆うように形成されることもある。
(圧力調整および温度調整)
処理室201内、すなわち、ウエハ200が存在する空間が所望の圧力(真空度)となるように、真空ポンプ246によって真空排気(減圧排気)される。この際、処理室201内の圧力は圧力センサ245で測定され、この測定された圧力情報に基づきAPCバルブ244がフィードバック制御される。真空ポンプ246は、少なくともウエハ200に対する処理が終了するまでの間は常時作動させた状態を維持する。また、処理室201内のウエハ200が所望の温度となるようにヒータ207によって加熱される。この際、処理室201内が所望の温度分布となるように、温度センサ263が検出した温度情報に基づきヒータ207への通電具合がフィードバック制御される。ヒータ207による処理室201内の加熱は、少なくともウエハ200に対する処理が終了するまでの間は継続して行われる。また、回転機構267によるボート217およびウエハ200の回転を開始する。回転機構267によるボート217およびウエハ200の回転は、少なくとも、ウエハ200に対する処理が終了するまでの間は継続して行われる。
(パラレルシードステップ)
その後、次の2つのステップ、すなわち、ステップ1,2を順次実行する。
[ステップ1]
このステップでは、処理室201内のウエハ200に対してDCSガスを供給する。
バルブ243aを開き、ガス供給管232a内にDCSガスを流す。DCSガスは、MFC241aにより流量調整され、ノズル249aを介して処理室201内へ供給され、排気管231から排気される。このとき、ウエハ200に対してDCSガスが供給されることとなる。このとき同時にバルブ243dを開き、ガス供給管232d内へNガスを流す。Nガスは、MFC241dにより流量調整され、DCSガスと一緒に処理室201内へ供給され、排気管231から排気される。また、ノズル249b内へのDCSガスの侵入を防止するため、バルブ243eを開き、ガス供給管232e内へNガスを流す。Nガスは、ガス供給管232b、ノズル249bを介して処理室201内へ供給され、排気管231から排気される。
ウエハ200に対してDCSガスを供給することで、DCSによるトリートメント効果を生じさせ、以下の処理を進行させることができる。これにより、ウエハ200の表面状態を、図5(b)に示す状態へと変化させることができる。
まず、凹部の底部、すなわち、単結晶Si上においては、電気陰性度の大きなハロゲン(Cl)を含むDCSを供給することで、単結晶Siの表面に形成された自然酸化膜200bにおける酸素(O)と、DCSにおけるClと、を引き合わせ、自然酸化膜200bに含まれるSi−O結合を切断することができる。すなわち、DCSが有する極性により、単結晶Siの表面を終端しているSi−O結合を切断することができる。また、DCSから分離することで生成された微量のCl(Clイオン)により、単結晶Siの表面を終端しているSi−O結合を切断することもできる。これらにより、単結晶Siの表面におけるSiの結合手は、フリーとなる。すなわち、単結晶Siの表面において、Siの共有結合のダングリングボンド(未結合手)を生じさせることができる。これにより、後述するホモエピタキシャル成長が進行しやすい環境が整うこととなる。なお、凹部の底部においては、上述の反応が進行することにより、表面に形成された自然酸化膜200bが除去され、単結晶Siの表面が露出することとなる。すなわち、DCSガスは、単結晶Siの表面から自然酸化膜200bを除去するクリーニングガス(洗浄ガス)として作用することとなる。
また、凹部の側部および上部、すなわち、絶縁膜(SiO膜)200a上においては、電気陰性度の大きなハロゲン(Cl)を含むDCSを供給することで、絶縁膜200aの表面におけるOと、DCSにおけるClと、が引き合い、絶縁膜200aに含まれるSi−O結合を切断することができる。すなわち、DCSが有する極性により、絶縁膜200aの表面に含まれるSi−O結合を切断することができる。また、DCSから分離することで生成された微量のClにより、絶縁膜200aの表面に含まれるSi−O結合を切断することもできる。これらにより、絶縁膜200aの表面に、Siの未結合手、すなわち、Siの吸着サイトを形成することができる。なお、SiO膜等の絶縁膜200a上には、本来、Siの未結合手は存在しないか、存在したとしても僅かである。そのため、この状態で、ウエハ200に対してDSガスを供給する後述のステップ2を行っても、絶縁膜200aの表面では、Siの核は成長しないか、たとえ成長したとしてもランダムな成長(アイランド状の成長)となる。
上述のトリートメント効果により、凹部の底部においてホモエピタキシャル成長が進行しやすい環境が整い、また、凹部の側部および上部においてSiの吸着サイトが形成されたら、バルブ243aを閉じ、DCSガスの供給を停止する。このとき、APCバルブ244は開いたままとして、真空ポンプ246により処理室201内を真空排気し、処理室201内に残留する未反応もしくは上述の反応に寄与した後のガスを処理室201内から排除する。このとき、バルブ243d,243eは開いたままとして、Nガスの処理室201内への供給を維持する。Nガスはパージガスとして作用し、これにより、処理室201内に残留するガスを処理室201内から排除する効果を高めることができる。
このとき、処理室201内に残留するガスを完全に排除しなくてもよく、処理室201内を完全にパージしなくてもよい。処理室201内に残留するガスが微量であれば、その後に行われるステップ2において悪影響が生じることはない。処理室201内へ供給するNガスの流量も大流量とする必要はなく、例えば、反応管203(処理室201)の容積と同程度の量のNガスを供給することで、ステップ2において悪影響が生じない程度のパージを行うことができる。このように、処理室201内を完全にパージしないことで、パージ時間を短縮し、スループットを向上させることができる。Nガスの消費も必要最小限に抑えることが可能となる。
[ステップ2]
ステップ1が終了した後、処理室201内のウエハ200に対してDSガスを供給する。
このステップでは、バルブ243b,243d,243eの開閉制御を、ステップ1におけるバルブ243a,243d,243eの開閉制御と同様の手順で行う。ガス供給管232b内を流れたDSガスは、MFC241bにより流量調整され、ノズル249bを介して処理室201内へ供給され、排気管231から排気される。このとき、ウエハ200に対してDSガスが供給されることとなる。
ウエハ200に対してDSガスを供給することで、以下の処理を進行させ、ウエハ200の表面状態を、図5(c)に示す状態、すなわち、2種類のシードがパラレルに形成された状態へと移行させることができる。
まず、凹部の底部、すなわち、単結晶Si上においては、ステップ1を行うことで形成されたSiの未結合手にDSに含まれるSiを結合させ、単結晶Si上に、Si結晶をエピタキシャル成長(気相エピタキシャル成長)させることができる。下地となる結晶と、この結晶上に成長する結晶と、が同じ材質(Si)であることから、この成長は、ホモエピタキシャル成長となる。ホモエピタキシャル成長では、下地となる結晶の上に、この結晶と同じ格子定数を持ち、同じ材料からなる結晶が、同一の結晶方位で成長する。そのため、ホモエピタキシャル成長では、下地となる結晶と、この結晶上に成長する結晶と、が異なる材質からなるヘテロエピタキシャル成長に比べ、欠陥の少ない、良質な結晶を得ることができる。このとき形成される核(或いは膜)を、後述する第1のSi膜(エピタキシャルSi膜)200eのシード(第1のシード)200cと考えることができる。
また、凹部の側部および上部、すなわち、絶縁膜200a上においては、ステップ1を行うことで形成された吸着サイトに、DSに含まれるSiを吸着させることができる。吸着サイトにSiが吸着することで形成される核の結晶構造は、アモルファス(非晶質)、ポリ(多結晶)、または、アモルファスとポリとの混晶となる。このとき形成される核を、後述する第2のSi膜200gのシード(第2のシード)200dと考えることができる。
第1のシード200c、第2のシード200dの形成、すなわち、2種類のシードの形成(パラレルシード処理)が完了したら、バルブ243bを閉じ、DSガスの供給を停止する。そして、ステップ1と同様の処理手順により、処理室201内に残留する未反応もしくは上述の反応に寄与した後のガスや反応副生成物を処理室201内から排除する。このとき、処理室201内に残留するガス等を完全に排除しなくてもよい点は、ステップ1と同様である。
なお、ステップ2を行うと、ウエハ200の表面の少なくとも一部、すなわち、シード200c,200dの表面の少なくとも一部が、DSガスに含まれるSi−H結合によって終端された状態となる場合がある。ウエハ200の表面を終端するSi−H結合は、次のステップ1においてウエハ200に対してDCSガスを供給することで切断することができる。すなわち、DCSから分離することで生成された微量のClにより、シード200c,200dの表面を終端しているSi−H結合を切断することができる。これにより、シード200c,200dの表面にSiの未結合手を形成することができる。すなわち、凹部の底部においてホモエピタキシャル成長が進行しやすい環境を再び整え、また、凹部の側部および上部においてSiの吸着サイトを再び形成することが可能となる。
また、ステップ2を行うと、ウエハ200の表面においてSiが異常成長する場合がある。例えば、ステップ2を行うと、ウエハ200の表面に吸着したSiが局所的に凝集する等し、シード200c,200dの表面に凹凸構造が形成される場合がある。但し、この異常成長したSi(凝集したSiからなる凸部分)は、次のステップ1でウエハ200に対してDCSガスを供給することで除去することができる。すなわち、DCSから分離することで生成された微量のClにより、異常成長したSiに含まれるSi−Si結合を切断し、この異常成長したSiをエッチングすることが可能となる。これにより、シード200c,200dの表面を平滑化させ、結果として、最終的に形成されるSi膜の表面ラフネス等を向上させることが可能となる。ここで表面ラフネスとは、ウエハ面内における膜の高低差を意味しており(表面粗さと同義であり)、その値が小さいほど表面が平滑であることを示しており、逆にその値が大きいほど表面が粗いことを示している。すなわち、表面ラフネスが向上するとは、膜の高低差が小さくなり、表面の平滑度が向上することを意味する。
ここで示した各効果は、上述したDCSによるトリートメント効果に含めて考えることができる。
[所定回数実施]
パラレルシードステップでは、上述したステップ1,2を、交互に、すなわち、同期させることなく非同時に行うサイクルを所定回数(1回以上)行う。パラレルシードステップを行うことで、以下の処理を進行させ、ウエハ200の表面状態を、図5(d)に示す状態へと移行させることができる。
まず、凹部の底部、すなわち、単結晶Si上においては、第1のSi膜200eを形成することができる。第1のSi膜200eは、単結晶Si上に形成された第1のシード200cを核として、Si結晶がホモエピタキシャル成長することで形成される。第1のSi膜200eの結晶構造は、下地の結晶性を継承した単結晶となる。すなわち、第1のSi膜200eは、下地の単結晶Siと同一の材料により構成され、同一の格子定数、同一の結晶方位を有する単結晶Si膜(エピタキシャルSi膜)となる。パラレルシードステップで形成される第1のSi膜200eをシード層と考えることもできる。この場合、シード層はエピタキシャルSi層で構成されることとなる。このエピタキシャルSi層で構成されるシード層を、第1のシード層と称することもできる。
また、凹部の側部および上部、すなわち、絶縁膜200a上においては、シード層200fを形成することができる。シード層200fは、絶縁膜200a上に第2のシード200dが高密度に成長することで形成され、絶縁膜200aの表面を緻密に覆う層となる。シード層200fの結晶構造は、アモルファス、ポリ、または、アモルファスとポリとの混晶となる。すなわち、シード層200fは、アモルファスSi層、ポリSi層、または、アモルファスとポリとの混晶Si層となる。シード層200fを第2のシード層と称することもできる。
このように、パラレルシードステップでは、単結晶Si上および絶縁膜200a上に、第1のシード層(エピタキシャルSi層)および第2のシード層(アモルファスSi層、ポリSi層、または、アモルファスとポリとの混晶Si層)が、それぞれパラレルに形成されることとなる。つまり、このステップでは、結晶構造が異なる2種類のSiシード層がパラレルに形成されることとなる。これが、このステップをパラレルシードステップと称する所以である。このステップでは、上述のトリートメント効果を適正に発揮させることで、第1のシード層および第2のシード層のそれぞれを、緻密な層とすることが可能となる。結果として、最終的に形成されるSi膜を、ピンホールや膜破れ(以下、これらを総称して膜破れ等とも呼ぶ)の少ない緻密な膜とすることが可能となる。なお、ピンホールとは、膜に対してエッチングガスやエッチング液等のエッチャントを供給した際に、この膜の下地側に向けてエッチャントが侵入していく経路のことをいう。また、膜破れとは、例えば、ピンホールよりも大きなスケールで生じる欠陥のことをいう。膜破れ等は、Si膜の膜厚を薄くする場合に特に生じやすくなる。そのため、トリートメント効果を生じさせる技術的意義は、Si膜の膜厚を薄くする場合に特に大きくなるといえる。
以下、パラレルシードステップの処理条件について説明する。ここに示す条件は、上述のトリートメント効果を適正に発揮させることが可能な条件でもある。
ステップ1において、MFC241aで制御するDCSガスの供給流量は、例えば10〜1000sccm、好ましくは10〜500sccmの範囲内の流量とする。DCSガスをウエハ200に対して供給する時間は、例えば0.5〜10分、好ましくは1〜5分の範囲内の時間とする。
ステップ2において、MFC241bで制御するDSガスの供給流量は、例えば10〜1000sccm、好ましくは10〜500sccmの範囲内の流量とする。DSガスをウエハ200に対して供給する時間は、例えば0.5〜10分、好ましくは1〜5分の範囲内の時間とする。
ステップ1,2において、MFC241d,241eで制御するNガスの供給流量は、それぞれ例えば100〜10000sccmの範囲内の流量とする。
ステップ1における処理室201内の圧力Pは、ステップ2における処理室201内の圧力Pよりも大きくする(P>Pとする)。このようにすることで、P≦Pとする場合よりも、上述のトリートメント効果を高めることが可能となる。
というのも、P>Pとすることで、P≦Pとする場合よりも、処理室201内に供給されたDCSガスの流速は低下することとなる。これにより、ウエハ200の表面とDCSとの接触時間を長くすることができ、加熱されたウエハ200からDCSへと伝わる熱エネルギーの量を増加させることが可能となる。これにより、DCSからのClの分離を促進させ、ウエハ200に対して供給されるClの量を増加させることが可能となる。結果として、トリートメント効果を高めることが可能となる。
また、P>Pとすることで、P≦Pとする場合よりも、ウエハ200に対して供給されるDCSの量が増加することとなる。また、P>Pとする場合、上述したように、ウエハ200の表面とDCSとが接触する時間が長く確保されることとなる。これらにより、DCSの極性による作用、すなわち、Si−O結合やSi−H結合の切断が促進され、結果として、トリートメント効果を高めることが可能となる。
なお、Pは、後述する第1の温度下では、例えば400Pa以上1000Pa以下の範囲内の圧力(第1の圧力)とするのがよい。
が400Pa未満となると、DCSから分離するClの量、すなわち、ウエハ200に対して供給されるClの量が不足したり、ウエハ200に対して供給されるDCSの量等が不足したりして、上述のトリートメント効果が得られなくなる場合がある。Pを400Pa以上とすることで、ウエハ200に対して供給されるClの量やDCSの量をそれぞれ充分に増やすことができ、上述のトリートメント効果が得られるようになる。
が1000Paを超えると、ステップ1で供給するDCSに含まれるSiがウエハ200上へ堆積する場合がある。この場合、単結晶Siの表面から自然酸化膜が除去される前にSiが堆積することとなる。そのため、単結晶Si上(自然酸化膜上)では、ホモエピタキシャル成長は進行せず、アモルファスSi膜やポリSi膜が成長することとなる。また、Pが1000Paを超えると、DCSの極性を利用した上述のトリートメント効果が得られなくなる場合もある。Pを1000Pa以下とすることで、上述の課題を解消することが可能となる。
また、Pは、後述する第1の温度下では、例えば250Pa以上350Pa以下の範囲内の圧力(第2の圧力)とするのがよい。
が250Pa未満となると、ステップ2で供給するDSが分解しにくくなり、ウエハ200上への第1のシード200cや第2のシード200dの形成が困難となる場合がある。Pを250Pa以上とすることで、上述の課題を解消することが可能となる。
が350Paを超えると、過剰な気相反応が生じることで、第1のシード200cや第2のシード200dの厚さの均一性や段差被覆性が悪化しやすくなり、その制御が困難となってしまう。また、処理室201内においてパーティクルが発生してしまう懸念がある。Pを350Pa以下とすることで、これらの課題を解消することが可能となる。
これらのことから、P>Pとするのがよく、Pは例えば400Pa以上1000Pa以下の範囲内の圧力とするのがよく、Pは例えば250Pa以上350Pa以下の範囲内の圧力とするのがよい。なお、Pは、後述するCVD成膜ステップにおける処理室201内の圧力(P)よりも大きくするのがよい。すなわち、P>P>Pとするのがよい。P,P,Pの関係をこのように設定し、このような圧力バランスを維持することで、上述のトリートメント効果をより高めることができるとともに、最終的に形成されるSi膜の膜厚均一性や段差被覆性を高めることができるようになる。
ステップ1,2におけるヒータ207の温度は、ウエハ200の温度が、例えば350〜450℃、好ましくは370〜390℃の範囲内の温度(第1の温度)となるような温度に設定する。
ウエハ200の温度が350℃未満となると、ステップ1において上述のトリートメント効果が得られなくなる場合があり、また、ステップ2においてDSが分解(熱分解)しにくくなる場合がある。ウエハ200の温度を350℃以上とすることで、これらの課題を解消することが可能となる。ウエハ200の温度を370℃以上とすることで、ステップ1において上述のトリートメント効果をより高め、また、ステップ2においてDSの分解をより促進させることが可能となる。
ウエハ200の温度が450℃を超えると、ステップ1で供給するDCSに含まれるSiがウエハ200上へ堆積する場合がある。この場合、単結晶Si上(自然酸化膜上)では、ホモエピタキシャル成長は進行せず、アモルファスSi膜やポリSi膜が成長することとなるのは上述した通りである。また、ウエハ200の温度が450℃を超えると、DCSの極性を利用した上述のトリートメント効果が得られなくなる場合もある。ウエハ200の温度を450℃以下とすることで、これらの課題を解消することが可能となる。ウエハ200の温度を390℃以下とすることで、DCSに含まれるSiのウエハ200上への堆積を確実に抑制しつつ、上述のトリートメント効果をより高めることが可能となる。
よって、ウエハ200の温度は、例えば350〜450℃、好ましくは370〜390℃の範囲内の温度とするのがよい。
ステップ1,2を交互に行うサイクルの実施回数は、例えば1〜20回、好ましくは、1〜10回の範囲内とする。これにより形成する第1のSi膜200eの厚さ、および、シード層200fの厚さは、それぞれ、例えば1〜50Å、好ましくは、5〜20Åの範囲内の厚さとする。
第1の処理ガスとしては、DCSガスの他、モノクロロシラン(SiHCl、略称:MCS)ガス、テトラクロロシラン(SiCl、略称:STC)ガス、トリクロロシラン(SiHCl、略称:TCS)ガス、ヘキサクロロジシラン(SiCl、略称:HCDS)ガス等のクロロシラン原料ガスを用いることができる。なお、ステップ1において、ウエハ200上へのSiの堆積を抑制しつつ、上述のSi−O結合の切断反応を促進させるには、第1の処理ガスとして、1分子中に含まれるSiの数が少なく、1分子中に含まれるハロゲン元素(Cl等)の数が多いハロシラン原料ガスを用いることが好ましい。また、ステップ1において、上述のSi−O結合の切断反応を適正に抑制するには、1分子中に含まれるハロゲン元素(Cl等)の数が少ないハロシラン原料ガスを用いることが好ましい。
第2の処理ガスとしては、DSガスの他、MSガス、トリシラン(Si)ガス、テトラシラン(Si10)ガス、ペンタシラン(Si12)ガス、ヘキサシラン(Si14)ガス等のハロゲン元素非含有のシラン原料ガスを用いることができる。
不活性ガスとしては、Nガスの他、例えば、Arガス、Heガス、Neガス、Xeガス等の希ガスを用いることができる。
(CVD成膜ステップ)
第1のSi膜200e、シード層200fを形成した後、処理室201内のウエハ200に対し、MSガスおよびPHガスを供給する。
このステップでは、バルブ243c,243d,243eの開閉制御を、ステップ1におけるバルブ243a,243d,243eの開閉制御と同様の手順で行う。ガス供給管232c内を流れたMSガスは、MFC241cにより流量調整され、ガス供給管232b、ノズル249bを介して処理室201内へ供給され、排気管231から排気される。またこのとき、バルブ243aを開き、ガス供給管232a内にPHガスを流す。PHガスは、MFC241aにより流量調整され、ノズル249aを介して処理室201内へ供給され、排気管231から排気される。このとき、ウエハ200に対してMSガスとPHガスとが一緒、かつ同時に供給されることとなる。
ウエハ200に対してMSガス、PHガスを供給することで、以下の処理を進行させ、ウエハ200の表面を、図5(e)、図5(f)に示す状態へと順に移行させることができる。
まず、図5(e)に示すように、凹部の底部、すなわち、単結晶Si上においては、パラレルシードステップを行うことで形成された第1のSi膜200eを、さらにホモエピタキシャル成長(気相エピタキシャル成長)させることができる。すなわち、図5(d)における第1のSi膜200e上に、さらに、第1のSi膜200eと同一の結晶構造を有するエピタキシャルSi膜を成長させることができる。MSガスと一緒にPHガスを供給することで、第1のSi膜200e中に、ドーパントとしてのP成分を添加することができる。
また、図5(e)に示すように、凹部の側部および上部、すなわち、絶縁膜200a上においては、パラレルシードステップを行うことで形成されたシード層200f上に、第2のSi膜200gを形成することができる。第2のSi膜200gの結晶構造は、アモルファス、ポリ、または、アモルファスとポリとの混晶となる。すなわち、第2のSi膜200gは、アモルファスSi膜、ポリSi膜、または、アモルファスとポリとの混晶Si膜となる。シード層200fは非常に薄く、また、第2のSi膜200gと結晶構造および材料が同一であることから、シード層200fを、第2のSi膜200gに含めて考えることもできる。MSガスと一緒にPHガスを供給することで、第2のSi膜200g中にも、ドーパントとしてのP成分を添加することができる。
上述の処理を継続することで、第2のSi膜200gの成長により、第1のSi膜200eの成長を停止させることができる。すなわち、図5(f)に示すように、凹部の側部から成長させた第2のSi膜200gにより、第1のSi膜200eの上部を覆うことで、第1のSi膜200eのホモエピタキシャル成長を停止させることができる。この状態で、凹部内、すなわち、ウエハ200上には、第1のSi膜200eの上に第2のSi膜200gが積層されてなる積層構造(積層膜)が形成されることとなる。凹部内は、この積層膜によって塞がれた状態、すなわち、埋め込まれた状態となる。上述したように、本明細書では、この積層構造を有する膜をSi膜とも称する。
積層膜が形成された後、バルブ243c,243aを閉じ、処理室201内へのMSガス、PHガスの供給を停止する。そして、上述のステップ1と同様の処理手順により、処理室201内に残留する未反応もしくは上述の反応に寄与した後のガスや反応副生成物を処理室201内から排除する。このとき、処理室201内に残留するガス等を完全に排除しなくてもよい点は、ステップ1と同様である。
以下、CVD成膜ステップの処理条件について説明する。
MFC241cで制御するMSガスの供給流量は、例えば10〜2000sccm、好ましくは500〜1000sccmの範囲内の流量とする。MSガスをウエハ200に対して供給する時間は、ウエハ200上に形成するSi膜の膜厚等によって適宜決定することができる。
MFC241aで制御するPHガスの供給流量は、ウエハ200上に形成するデバイスの仕様などによって適宜決定されるが、例えば0.1〜500sccm、好ましくは、1〜100sccmの範囲内の流量とする。PHガスをウエハ200に対して供給する時間は、ウエハ200上に形成するデバイスの仕様などによって適宜決定することができる。
MFC241d,241eで制御するNガスの供給流量は、それぞれ例えば100〜10000sccmの範囲内の流量とする。
処理室201内の圧力(P)は、上述したように、パラレルシードステップのステップ2における処理室201内の圧力(P)よりも小さくするのがよい。すなわち、P>P>Pとするのがよい。Pは、後述する第2の温度下では、例えば30Pa以上200Pa以下、好ましくは30Pa以上150Pa以下の範囲内の圧力(第3の圧力)とするのがよい。
が30Pa未満となると、第3の処理ガスの種類によってはガスが分解しにくくなり、結果として、第1のSi膜200eのホモエピタキシャル成長や、第2のSi膜200gの形成処理(以下、これらの処理をCVD成膜処理ともいう)を進行させることが困難となる場合がある。例えば、第3の処理ガスとしてDSガスやMSガスを用いる場合には、Pが30Pa未満となると、これらのガスが分解しにくくなり、上述のCVD成膜処理を進行させることが困難となることがある。Pを30Pa以上とすることで、上述の課題を解消することが可能となる。
が200Paを超え、例えば300Pa程度となると、過剰な気相反応が生じることで、膜厚均一性や段差被覆性が悪化しやすくなり、その制御が困難となってしまう。また、処理室201内においてパーティクルが発生してしまう懸念があり、ウエハ200上に形成される積層膜の膜質を低下させてしまう場合がある。Pを200Pa以下とすることで、これらの課題を解消することが可能となる。Pを150Pa以下とすることで、これらの課題をより確実に解消することが可能となる。
よって、Pは、例えば30Pa以上200Pa以下、好ましくは30Pa以上150Pa以下の範囲内の圧力とするのがよい。
ヒータ207の温度は、ウエハ200の温度が、上述の第1の温度と同等もしくはそれよりも高い温度(第2の温度)となるような温度に設定する。具体的には、ウエハ200の温度が、例えば350〜650℃、好ましくは400〜550℃の範囲内の温度(第2の温度)となるような温度に、ヒータ207の温度を設定する。
ウエハ200の温度が350℃未満となると、第3の処理ガスの種類によってはガスが分解しにくくなり、結果として、上述のCVD成膜処理を進行させることが困難となる場合がある。例えば、第3の処理ガスとしてDSガスを用いる場合には、ウエハ200の温度が350℃未満となると、DSが分解(熱分解)しにくくなり、上述のCVD成膜処理を進行させることが困難となる。ウエハ200の温度を350℃以上とすることで、これを解消することが可能となる。また、ウエハ200の温度を400℃以上とすることで、上述のCVD成膜処理を進行させることが容易となる。例えば、第3の処理ガスとしてDSガスを用いる場合には、ウエハ200の温度を400℃以上とすることで、DSを分解させやすくなり、上述のCVD成膜処理を確実に進行させることが可能となる。また、第3の処理ガスとしてMSガスを用いる場合には、ウエハ200の温度を450℃以上とすることで、MSを分解させやすくなり、上述のCVD成膜処理を確実に進行させることが可能となる。
ウエハ200の温度が650℃を超えると、過剰な気相反応が生じることで、膜厚均一性や段差被覆性が悪化しやすくなり、その制御が困難となってしまう。また、処理室201内においてパーティクルが発生してしまう懸念があり、ウエハ200上に形成される積層膜の膜質を低下させてしまう場合がある。ウエハ200の温度を650℃以下とすることで、上述の課題を解消することが可能となる。また、処理室201内におけるパーティクルの発生も抑制することが可能となる。特に、ウエハ200の温度を550℃以下とすることで、膜厚均一性や段差被覆性を確保しやすくなり、その制御が容易となる。
よって、ウエハ200の温度は、例えば350〜650℃、好ましくは400〜550℃の範囲内の温度(第2の温度)とするのがよい。なお、ウエハ200の温度を350〜520℃の範囲内の温度とした場合、第2のSi膜200gは、アモルファスSi膜となる傾向が強くなる。また、ウエハ200の温度を520〜530℃の範囲内の温度とした場合、第2のSi膜200gは、アモルファスとポリとの混晶Si膜となる傾向が強くなる。また、ウエハ200の温度を530〜650℃の範囲内の温度とした場合、第2のSi膜200gは、ポリSi膜となる傾向が強くなる。いずれの場合も、第1のSi膜200eは、エピタキシャルSi膜となる。
CVD成膜ステップで成長させる第1のSi膜200eの厚さ、および、第2のSi膜200gの厚さは、ウエハ200上に形成するデバイスの仕様などによって適宜決定されるが、例えば、それぞれ1〜5000Åの範囲内の厚さとすることができる。なお、それぞれのSi膜の厚さを1〜100Å、例えば、1〜50Åの範囲内の厚さとすることもできる。
第3の処理ガスとしては、MSガスの他、上述のハロゲン元素非含有の水素化ケイ素原料ガスや、上述のハロシラン原料ガスを好適に用いることができる。第1のSi膜200eおよび第2のSi膜200g中へのハロゲン元素の残留をそれぞれ抑制させる観点からは、第3の処理ガスとして、ハロゲン元素非含有の水素化ケイ素原料ガスを用いることが好ましい。また、第1のSi膜200eおよび第2のSi膜200gの成膜レートを向上させる観点からは、第3の処理ガスとして、反応性の高いハロシラン原料ガスを用いることが好ましい。なお、それぞれのSi膜の膜厚均一性を向上させる観点からは、第3の処理ガスとして、第2の処理ガスよりも低次の水素化ケイ素原料ガスを用いることが好ましい。すなわち、第2の処理ガスとして、第3の処理ガスよりも高次の水素化ケイ素を含むガスを用い、第3の処理ガスとして、第2の処理ガスよりも低次の水素化ケイ素を含むガスを用いるのが好ましい。
ドーパントガスとしては、PHガスの他、アルシン(AsH)ガス等のV族元素(P,As等)を含むガスを用いることができる。また、ドーパントガスとしては、V族元素を含むガスの他、ジボラン(B)ガス、トリクロロボラン(BCl)ガス等のIII族元素(B等)を含むガス等を用いることもできる。
不活性ガスとしては、Nガスの他、例えば、Arガス、Heガス、Neガス、Xeガス等の希ガスを用いることができる。
(アニールステップ)
第1のSi膜200e、第2のSi膜200gの形成が完了した後、ヒータ207の温度を適正に調整し、ウエハ200上に形成された第1のSi膜200e、第2のSi膜200gをそれぞれ熱処理する。
このステップは、バルブ243d,243eを開き、処理室201内へNガスを供給しながら行ってもよく、また、バルブ243d,243eを閉じ、処理室201へのNガスの供給を停止した状態で行ってもよい。いずれの場合も、このステップは、バルブ243a〜243cを閉じ、処理室201内へのシラン原料ガスの供給を停止した状態で行う。
アニールステップを行うことで、ウエハ200上に形成された第1のSi膜200eと第2のSi膜200gとの積層膜を、図5(g)に示す膜へと変化させることができる。すなわち、第2のSi膜200g(アモルファスSi膜、ポリSi膜、アモルファスとポリとの混晶Si膜)のうち第1のSi膜200e(ホモエピタキシャルSi膜)に接触する部分を、ホモエピタキシャル化させ(固相エピタキシャル成長させ)、ホモエピタキシャルSi膜に変質(改質)させることができる。つまり、第2のSi膜200gの一部の結晶状態を、第1のSi膜200eの結晶状態と同一の結晶状態に変化させることができる。このホモエピタキシャル化された領域については、第1のSi膜200eの一部と考えることができる。すなわち、アニールステップを行うことで、積層膜中における第1のSi膜200eが占める領域を拡大させることができる。
MFC241d,241eで制御するNガスの供給流量は、それぞれ例えば0〜10000sccmの範囲内の流量とする。
処理室201内の圧力は、大気圧未満の圧力とすることが好ましく、例えば、パラレルシードステップやCVD成膜ステップを行う際と同様、1〜1000Pa、好ましくは1〜100Paの範囲内の圧力とする。
ヒータ207の温度は、ウエハ200の温度が、上述の第2の温度と同等もしくはそれよりも高い温度(第3の温度)となるような温度に設定する。具体的には、ウエハ200の温度が、例えば500〜700℃、好ましくは550〜600℃の範囲内の温度(第3の温度)となるような温度に、ヒータ207の温度を設定する。
ウエハ200の温度が500℃未満となると、固相エピタキシャル成長が進行しにくくなり、第2のSi膜200gのうち第1のSi膜200eに接触する部分をホモエピタキシャル化させることが困難となる場合がある。ウエハ200の温度を500℃以上とすることで、これを解消することが可能となる。ウエハ200の温度を550℃以上とすることで、固相エピタキシャル成長の成長効率を高めることができ、第2のSi膜200gのうち第1のSi膜200eに接触する部分を、効率よくホモエピタキシャル化させることが可能となる。
ウエハ200の温度が700℃を超えると、第2のSi膜200gのうち第1のSi膜200eに接触する部分が、ホモエピタキシャル化することなくポリ化してしまう場合がある。ウエハ200の温度を700℃以下とすることで、これを解消することが可能となる。ウエハ200の温度を600℃以下とすることで、第2のSi膜200gのうち第1のSi膜200eに接触する部分を固相エピタキシャル成長させ、ホモエピタキシャル化させることが容易となる。
よって、ウエハ200の温度は、例えば500〜700℃、好ましくは550〜600℃の範囲内の温度(第3の温度)とするのがよい。なお、上述の温度帯では、ウエハ200の温度を低温寄りの温度とする方が、すなわち、低温寄りの温度でゆっくりと熱処理する方が、固相エピタキシャル成長をより適正に進行させることが可能となる。
不活性ガスとしては、Nガスの他、例えば、Arガス、Heガス、Neガス、Xeガス等の希ガスを用いることができる。
(パージ及び大気圧復帰)
熱処理が終了したら、ガス供給管232d,232eのそれぞれからNガスを処理室201内へ供給し、排気管231から排気する。Nガスはパージガスとして作用する。これにより、処理室201内が不活性ガスでパージされ、処理室201内に残留するガスや反応副生成物が処理室201内から除去される(アフターパージ)。その後、処理室201内の雰囲気が不活性ガスに置換され(不活性ガス置換)、処理室201内の圧力が常圧に復帰される(大気圧復帰)。
(ボートアンロード及びウエハディスチャージ)
ボートエレベータ115によりシールキャップ219が下降され、反応管203の下端が開口される。そして、処理済のウエハ200が、ボート217に支持された状態で、反応管203の下端から反応管203の外部に搬出される(ボートアンロード)。処理済のウエハ200は、ボート217より取出される(ウエハディスチャージ)。
(3)本実施形態による効果
本実施形態によれば、以下に示す1つ又は複数の効果が得られる。
(a)パラレルシードステップでは、表面に単結晶Siが露出したウエハ200に対し、ハロゲン元素を含むDCSガスを供給するステップ1を行うことで、DCSによるトリートメント効果により、単結晶Siの表面に形成された自然酸化膜200bを除去すると共に、単結晶Siの表面にSiの未結合手を生じさせることが可能となる。これにより、単結晶Si上へ、エピタキシャルSi膜(第1のSi膜200e)を成長させることが可能となる。結果として、ウエハ200の表面(単結晶Si)上に、第1のSi膜200eの上に第2のSi膜200gが積層されてなる膜、すなわち、下層側にエピタキシャルSi膜を含む積層膜を形成することが可能となる。この積層膜は、下層側にエピタキシャルSi膜を含むことから、アモルファスSi、ポリSi、または、アモルファスとポリとの混晶Siのみから構成されるSi単膜よりも、ウエハ200等とのコンタクト抵抗が低く、電気的特性に優れた良質な膜となる。なお、DCSガスの代わりに、水素化ケイ素原料ガスや、1分子中にアミノ基を含むアミノシラン原料ガス等の、ハロゲン元素非含有のシラン原料ガスを用いた場合には、単結晶Si上にエピタキシャルSi膜が成長しにくくなり、上述の効果を得ることは困難となる。
(b)パラレルシードステップでは、表面に絶縁膜200aが露出したウエハ200に対し、ハロゲン元素を含むDCSガスを供給するステップ1を行うことで、DCSによるトリートメント効果により、絶縁膜200aの表面に、Siの吸着サイトを形成することが可能となる。これにより、絶縁膜200a上への第2のシード200dの形成、すなわち、シード層200fの形成を確実に行うことが可能となる。結果として、ウエハ200の表面に凹部が設けられており、凹部の側部が絶縁膜200aにより構成されている場合において、凹部内への第2のSi膜200gの形成、すなわち、凹部内へのSi膜の埋め込みを、確実に行うことが可能となる。そして、ウエハ200上に形成する積層膜(Si膜)を、ピンホールの存在しない緻密な膜とすることができ、フッ化水素(HF)に対する耐性の高い膜とすることが可能となる。
(c)パラレルシードステップでは、ステップ1における処理室201内の圧力(P)を、ステップ2における処理室201内の圧力(P)よりも大きくする(P>P)ことで、P≦Pとする場合よりも、上述のトリートメント効果を高めることが可能となる。これにより、第1のシード層および第2のシード層のそれぞれを、緻密な層とすることが可能となり、結果として、最終的に形成されるSi膜を、膜破れ等の少ない緻密な膜とすることが可能となる。
(d)パラレルシードステップでは、ステップ2における処理室201内の圧力(P)を、CVD成膜ステップにおける処理室201内の圧力(P)よりも大きくする(P>P)ことで、上述のトリートメント効果を高め、また、最終的に形成されるSi膜の膜厚均一性や段差被覆性を高めることが可能となる。すなわち、各ステップにおける処理室201内の圧力P,P,Pを、P>P>Pの関係を満たすように設定し、この圧力バランスを保つことで、PをPよりも小さくする(P>P>P)場合や、PとPとを等しくする(P>P=P)場合よりも、上述のトリートメント効果を高め、また、最終的に形成されるSi膜の膜厚均一性や段差被覆性を高めることが可能となる。これにより、最終的に形成されるSi膜を、高い膜厚均一性および高い段差被覆性を有し、膜破れ等のより少ない、より緻密な膜とすることが可能となる。
(e)パラレルシードステップでは、ステップ1を行うことで、凹部の底部においてホモエピタキシャル成長の進行しやすい環境を整え、また、凹部の側部および上部においてSiの吸着サイトを形成することができる。これにより、ウエハ200上への第1のSi膜200eおよびシード層200fの形成を、遅滞なく開始させることが可能となる。結果として、積層膜(Si膜)のインキュベーションタイム(成長遅れ)を短縮させ、成膜処理の生産性を向上させることが可能となる。
(f)パラレルシードステップでは、DCSガスの供給とDSガスの供給とを交互に行うことで、第1のシード200cおよび第2のシード200dの密度をそれぞれ増やし、第1のSi膜200eおよびシード層200fがアイランド状に成長することを回避することが可能となる。これにより、第1のSi膜200eおよびシード層200fの段差被覆性を高めることができる。結果として、ウエハ200上に形成するSi膜を、膜破れ等の少ない緻密な膜とすることができ、HFに対する耐性の高い膜とすることが可能となる。
(g)パラレルシードステップでは、DCSガスの供給とDSガスの供給とを交互に行うことから、処理室201内における所望しない過剰な気相反応を抑制することができ、処理室201内で発生するパーティクルの量を低減させることが可能となる。
(h)パラレルシードステップとCVD成膜ステップとで、異なる分子構造(化学構造)を有するシラン原料ガス、すなわち、マテリアルの異なるシラン原料ガスを用いることで、最終的に形成する積層膜の成膜効率と膜厚均一性等の特性とを両立させることが可能となる。
例えば、パラレルシードステップにおいて、第2の処理ガスとして、1分子中に2つのSi原子を有し、CVD成膜ステップで用いるMSガスよりも熱分解温度が低く(分解しやすく)、吸着効率の高いDSガスを用いることで、第1のシード200cおよび第2のシード200dの生成効率をそれぞれ高めることが可能となる。これにより、第1のSi膜200eおよびシード層200fの形成効率をそれぞれ高めることが可能となる。すなわち、第2の処理ガスとしてDSガスを、第3の処理ガスとしてMSガスを用いることで、第2、第3の処理ガスとして共にMSガスを用いる場合よりも、ウエハ200上へ形成する積層膜の成膜効率を高めることが可能となる。
また例えば、CVD成膜ステップにおいて、第3の処理ガスとして、1分子中に1つのSi原子を有し、パラレルシードステップで用いるDSガスよりも熱分解温度が高く(分解しにくく)、吸着効率が低いMSガスを用いることで、第1のSi膜200eおよび第2のSi膜200gの成膜速度をそれぞれ適正に制御することが可能となる。これにより、第1のSi膜200eおよび第2のSi膜200gの面内膜厚均一性や段差被覆性等の特性をそれぞれ向上させることが可能となる。すなわち、第2の処理ガスとしてDSガスを、第3の処理ガスとしてMSガスを用いることで、第2、第3の処理ガスとして共にDSガスを用いる場合よりも、ウエハ200上へ形成する積層膜の面内膜厚均一性や段差被覆性等の特性を向上させることが可能となる。
(i)アニールステップを行うことにより、ウエハ200上に形成する積層膜の膜質を、さらに向上させることが可能となる。例えば、第2のSi膜200gのうち第1のSi膜200eに接触する部分をホモエピタキシャル化(固相エピタキシャル成長)させ、積層膜中における第1のSi膜200e(ホモエピタキシャルSi膜)が占める領域を拡大させることにより、積層膜のコンタクト抵抗をさらに低減させることが可能となる。また、例えば、アニールステップを行うことにより、積層膜をさらに緻密化させ、HF耐性のさらに高い膜とすることも可能となる。
(j)上述の効果は、第1の処理ガスとしてDCSガス以外のハロシラン原料ガスを用いる場合や、第2の処理ガスとしてDSガス以外の水素化ケイ素原料ガスを用いる場合や、第3の処理ガスとしてMSガス以外の水素化ケイ素原料ガスを用いる場合や、ドーパントガスとしてPHガス以外のドーパントガスを用いる場合にも、同様に得ることができる。
(4)変形例
本実施形態における成膜シーケンスは、上記に示した態様に限定されず、以下に示す変形例のように変更することができる。
(変形例1)
図6や以下に示す成膜シーケンスのように、パラレルシードステップでは、ステップ1,2を交互に行うサイクルを開始する前に、ウエハ200に対してDCSガスを供給するステップ(プリクリーニングステップ)を行うようにしてもよい。本変形例においても、各種処理条件を図4に示す成膜シーケンスの処理条件と同様に設定することで、図4に示す成膜シーケンスと同様の効果が得られる。また、プリクリーニングステップを行うことで、ウエハ200に対してDCSガスを供給することによる上述のトリートメント効果を、より確実に得ることができる。特に、プリクリーニングステップにおける処理室201内の圧力(P)を、Pよりも高い圧力であって、例えば、Pと同程度の圧力としたり(P=P>P)、Pよりも大きな圧力としたり(P>P>P)することで、上述のトリートメント効果を、より確実に得ることができる。また、プリクリーニングステップにおけるDCSガスの供給時間を、ステップ1におけるDCSガスの供給時間よりも長くすることで、上述のトリートメント効果を、より確実に得ることができる。
〔DCS→(DCS→DS)×n→MS〕→ANL ⇒ Si
(変形例2)
図7に示す成膜シーケンスのように、パラレルシードステップでは、ステップ1,2を交互に行うサイクルを所定回数行う際に、初回のサイクルのステップ1におけるDCSガスの供給時間を、その後のサイクルのステップ1におけるDCSガスの供給時間よりも長くしてもよい。本変形例においても、初回のサイクルのステップ1におけるDCSガスの供給時間以外の各種処理条件を図4に示す成膜シーケンスの処理条件と同様に設定することで、図4に示す成膜シーケンスと同様の効果が得られる。また、初回のサイクルのステップ1におけるDCSガスの供給時間をこのように設定することで、上述のトリートメント効果を、より確実に得ることができる。
(変形例3)
図8に示す成膜シーケンスのように、パラレルシードステップでは、ステップ1,2を交互に行うサイクルを所定回数行う際に、初回のサイクルのステップ1におけるDCSガスの供給流量を、その後のサイクルのステップ1におけるDCSガスの供給流量よりも多くしてもよい。本変形例においても、初回のサイクルのステップ1におけるDCSガスの供給流量以外の各種処理条件を図4に示す成膜シーケンスの処理条件と同様に設定することで、図4に示す成膜シーケンスと同様の効果が得られる。また、初回のサイクルのステップ1におけるDCSガスの供給流量をこのように設定することで、上述のトリートメント効果を、より確実に得ることができる。
(変形例4)
図9に示す成膜シーケンスのように、パラレルシードステップでは、ステップ1,2を交互に行うサイクルを所定回数行う際、サイクルを行う度に、ステップ1におけるDCSガスの供給流量を徐々に減少させるようにしてもよい。また、パラレルシードステップでは、ステップ1,2を交互に行うサイクルを所定回数行う際、サイクルを行う度に、ステップ1におけるDCSガスの供給時間を徐々に短縮させるようにしてもよい。本変形例においても、少なくともパラレルシードステップの実施期間のうち一部、好ましくはパラレルシードステップの初期における各種処理条件を図4に示す成膜シーケンスの処理条件と同様に設定することで、図4に示す成膜シーケンスや変形例1〜3と同様の効果が得られる。例えば、パラレルシードステップの初期においてP>Pという関係が成立していれば、パラレルシードステップの中期以降においてP≦Pとなったとしても、図4に示す成膜シーケンスや変形例1〜3と同様の効果が得られる。また、本変形例によれば、パラレルシードステップの途中からDCSガスの供給流量や供給時間を減らすことで、DCSガスの使用量を削減し、成膜コストを低減させることも可能となる。
(変形例5)
図10や以下に示す成膜シーケンスのように、パラレルシードステップでは、ステップ1を行った後、ステップ2を間欠的に複数回行うようにしてもよい。本変形例においても、各種処理条件を図4に示す成膜シーケンスの処理条件と同様に設定することで、図4に示す成膜シーケンスと同様の効果が得られる。また、パラレルシードステップの途中からDCSガスの供給を行わないようにすることで、DCSガスの使用量を低減させ、成膜コストを削減することも可能となる。なお、本変形例のステップ1におけるDCSガスの供給時間を、図4に示す成膜シーケンスのステップ1におけるDCSガスの供給時間よりも長くすることで、上述のトリートメント効果を、より確実に得ることができる。また、本変形例のステップ1におけるDCSガスの供給流量を、図4に示す成膜シーケンスのステップ1におけるDCSガスの供給流量よりも多くすることで、上述のトリートメント効果を、より確実に得ることができる。
〔DCS→DS×n→MS〕→ANL ⇒ Si
(変形例6)
図11や以下に示す成膜シーケンスのように、第2、第3の処理ガスとして、同一の分子構造を有するシラン原料ガス、すなわち、マテリアルの等しいシラン原料ガスを用いるようにしてもよい。図11は、第2、第3の処理ガスとして、共にDSガスを用いる場合を示している。本変形例においても、各種処理条件を図4に示す成膜シーケンスの処理条件と同様に設定することで、図4に示す成膜シーケンスと同様の効果が得られる。また、第2、第3の処理ガスとして、MSガスよりも熱分解温度が低い(吸着性が高い)DSガスを用いる場合、ウエハ200上に形成するSi膜の成膜速度を向上させ、成膜処理の生産性を向上させることも可能となる。また、第2、第3の処理ガスとして、DSガスよりも熱分解温度が高い(吸着性が低い)MSガスを用いる場合、ウエハ200上に形成するSi膜の段差被覆性や膜厚均一性を向上させることも可能となる。
〔(DCS→DS)×n→DS〕→ANL ⇒ Si
(変形例7)
第1の処理ガスとして、DCSガス以外のクロロシラン原料ガスを用いてもよい。以下、第1の処理ガスとして、HCDSガス、MCSガスを用いる成膜シーケンスを例示する。
〔(HCDS→DS)×n→MS〕→ANL ⇒ Si
〔(MCS→DS)×n→MS〕→ANL ⇒ Si
本変形例においても、各種処理条件を図4に示す成膜シーケンスの処理条件と同様に設定することで、図4に示す成膜シーケンスと同様の効果が得られる。なお、第1の処理ガスとして、DCSガスよりも1分子中に含まれるCl原子の数が多いHCDSガスを用いることで、図4に示す成膜シーケンスよりも、上述のトリートメント効果をさらに高めることが可能となる。また、第1の処理ガスとして、DCSガスよりも1分子中に含まれるCl原子の数が少ないMCSガスを用いることで、図4に示す成膜シーケンスよりも、上述のトリートメント効果を適正に抑制することが可能となる。
(変形例8)
第1の処理ガスとして、炭素(C)非含有のシラン原料ガスではなく、Cを含むシラン原料ガス、すなわち、Cソースとしても作用するシラン原料ガスを用いるようにしてもよい。以下、第1の処理ガスとして、1,1,2,2−テトラクロロ−1,2−ジメチルジシラン((CHSiCl、略称:TCDMDS)ガス、ビス(トリクロロシリル)メタン((SiClCH、略称:BTCSM)ガスを用いる成膜シーケンスを例示する。
〔(TCDMDS→DS)×n→MS〕→ANL ⇒ Si
〔(BTCSM→DS)×n→MS〕→ANL ⇒ Si
本変形例においても、各種処理条件を図4に示す成膜シーケンスの処理条件と同様に設定することで、図4に示す成膜シーケンスと同様の効果が得られる。また、本変形例によれば、パラレルシードステップで形成する第1のSi膜200eやシード層200f中に、Cを微量に添加することが可能となる。第1のSi膜200e中にCを添加することにより、第1のSi膜200eのポリ化を抑制し、この膜をエピタキシャルSi膜とすることが容易となる。また、シード層200f中にCを添加することにより、シード層200fを構成する結晶粒のグレインサイズを小さくすることができ、シード層200fを緻密な層とすることが容易となる。但し、ウエハ200上に形成するデバイスの仕様によっては、第1のSi膜200eやシード層200f中へのCの添加を回避したい場合もある。この場合には、図4に示す成膜シーケンス等のように、第1の処理ガスとして、C非含有のシラン原料ガスを用いることが好ましい。
(変形例9)
第1の処理ガスとして、Cl以外のハロゲン基を含むハロシラン原料ガス、例えば、F、Br、I等を含むハロシラン原料ガスを用いてもよい。例えば、第1の処理ガスとして、モノフルオロシラン(SiHF、略称:MFS)ガス、トリフルオロシラン(SiHF、略称:TFS)ガス、テトラフルオロシラン(SiF、略称:STF)ガス、ヘキサフルオロジシラン(Si、略称:HFDS)ガス等のフルオロシラン原料ガスや、モノブロモシラン(SiHBr、略称:MBS)ガス、トリブロモシラン(SiHBr、略称:TBS)ガス、テトラブロモシラン(SiBr、略称:STB)ガス、ヘキサブロモジシラン(SiBr、略称:HBDS)ガス等のブロモシラン原料ガスや、モノヨードシラン(SiHI、略称:MIS)ガス、トリヨードシラン(SiHI、略称:TIS)ガス、テトラヨードシラン(SiI、略称:STI)ガス、ヘキサヨードジシラン(Si、略称:HIDS)ガス等のヨードシラン原料ガスを用いてもよい。以下、第1の処理ガスとして、STFガス、STBガス、STIガスを用いる成膜シーケンスを例示する。
〔(STF→DS)×n→MS〕→ANL ⇒ Si
〔(STB→DS)×n→MS〕→ANL ⇒ Si
〔(STI→DS)×n→MS〕→ANL ⇒ Si
本変形例においても、各種処理条件を図4に示す成膜シーケンスの処理条件と同様に設定することで、図4に示す成膜シーケンスと同様の効果が得られる。但し、第1の処理ガスとしてFを含むガスを用いる場合、成膜の下地(単結晶Siの表面や絶縁膜200aの表面)がプリエッチングされてしまう場合がある。プリエッチングを抑制するには、第1の処理ガスとして、F以外のハロゲン基を含むハロシラン原料ガスを用いるのが好ましい。
(変形例10)
第1の処理ガスとして、Si非含有のクロロ基を含むクロロ系ガスを用いてもよい。また、Si非含有のCl以外のハロゲン基を含むハロゲン系ガスを用いてもよい。以下、第1の処理ガスとして、塩化水素(HCl)ガス、塩素(Cl)ガス、BClガス、フッ化塩素(ClF)ガスを用いる成膜シーケンスを例示する。
〔(HCl→DS)×n→MS〕→ANL ⇒ Si
〔(Cl→DS)×n→MS〕→ANL ⇒ Si
〔(BCl→DS)×n→MS〕→ANL ⇒ Si
〔(ClF→DS)×n→MS〕→ANL ⇒ Si
本変形例においても、各種処理条件を図4に示す成膜シーケンスの処理条件と同様に設定することで、図4に示す成膜シーケンスと同様の効果が得られる。但し、第1の処理ガスとしてSi非含有のハロゲン系ガスを用いる場合、成膜の下地がプリエッチングされてしまう場合がある。プリエッチングを抑制するには、第1の処理ガスとして、Siを含むハロゲン系ガス、例えば、クロロシラン原料ガス等を用いるのが好ましい。
(変形例11)
第2の処理ガスとして、Cおよび窒素(N)非含有のシラン原料ガスだけでなく、CおよびNを含むシラン原料ガス、すなわち、Cソースとしても作用し、Nソースとしても作用するシラン原料ガスを用いてもよい。例えば、第2の処理ガスとして、アミノシラン原料ガスを用いてもよい。アミノシラン原料ガスとしては、例えば、ブチルアミノシラン(BAS)ガス、ビスターシャリブチルアミノシラン(BTBAS)ガス、ジメチルアミノシラン(DMAS)ガス、ビスジメチルアミノシラン(BDMAS)ガス、トリスジメチルアミノシラン(3DMAS)ガス、ジエチルアミノシラン(DEAS)ガス、ビスジエチルアミノシラン(BDEAS)ガス、ジプロピルアミノシラン(DPAS)ガス、ジイソプロピルアミノシラン(DIPAS)ガス等を用いることができる。以下、第2の処理ガスとして、BTBASガス、3DMASガス、DIPASガスを用いる成膜シーケンスを例示する。
〔(HCDS→BTBAS)×n→MS〕→ANL ⇒ Si
〔(HCDS→3DMAS)×n→MS〕→ANL ⇒ Si
〔(HCDS→DIPAS)×n→MS〕→ANL ⇒ Si
本変形例においても、各種処理条件を図4に示す成膜シーケンスの処理条件と同様に設定することで、図4に示す成膜シーケンスと同様の効果が得られる。また、本変形例によれば、変形例8と同様に、パラレルシードステップで形成する第1のSi膜200eやシード層200f中に、C等を微量に添加することが可能となる。これにより、第1のSi膜200eをホモエピタキシャル成長させたり、シード層200fを緻密化させたりすることが容易となる。但し、ウエハ200上に形成するデバイスの仕様によっては、第1のSi膜200eやシード層200f中へのCやNの添加を回避したい場合もある。この場合には、図4に示す成膜シーケンス等のように、第2の処理ガスとして、CおよびN非含有のシラン原料ガスを用いることが好ましい。
(変形例12)
パラレルシードステップを実施する際は、ウエハ200に対して第1の処理ガスや第2の処理ガスと一緒に水素(H)ガスを供給するようにしてもよい。例えば、ステップ1においてウエハ200に対してDCSガスと一緒にHガスを供給するようにしてもよい。また、ステップ2においてウエハ200に対してDSガスと一緒にHガスを供給するようにしてもよい。Hガスは、例えばガス供給管232a〜232cのいずれかから供給することができる。MFC241a〜241cで制御するHガスの供給流量は、例えば100〜10000sccmの範囲内の流量とすることができる。
本変形例においても、各種処理条件を図4に示す成膜シーケンスの処理条件と同様に設定することで、図4に示す成膜シーケンスと同様の効果が得られる。また、本変形例によれば、上述のように処理ガスと一緒にHガスを流すことで、パラレルシードステップにおいてウエハ200上へのSiの吸着を適正に抑制することが可能となり、第1のシード層および第2のシード層の面内における厚さ均一性をそれぞれ向上させることが可能となる。結果として、最終的に形成されるSi膜を、膜破れ等のより少ない緻密な膜とすることが可能となる。
(変形例13)
CVD成膜ステップを実施する際は、ウエハ200に対して第3の処理ガスと一緒にHガスを供給するようにしてもよい。Hガスは、例えばガス供給管232a〜232cのいずれかから供給することができる。MFC241a〜241cで制御するHガスの供給流量は、例えば100〜10000sccmの範囲内の流量とすることができる。
本変形例においても、各種処理条件を図4に示す成膜シーケンスの処理条件と同様に設定することで、図4に示す成膜シーケンスと同様の効果が得られる。また、本変形例によれば、上述のように処理ガスと一緒にHガスを流すことで、CVD成膜ステップにおいてウエハ200上へのSiの吸着を適正に抑制することが可能となり、最終的に形成されるSi膜の面内膜厚均一性を向上させることが可能となる。なお、本変形例は、変形例12と組み合わせて行うこともできる。すなわち、パラレルシードステップおよびCVD成膜ステップのそれぞれにおいて、各種処理ガスと一緒にHガスを供給するようにしてもよい。なお、少なくともパラレルシードステップの開始からCVD成膜ステップが終了するまでの間、常時Hガスを供給するようにしてもよい。
<本発明の他の実施形態>
以上、本発明の実施形態を具体的に説明した。しかしながら、本発明は上述の実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。
例えば、上述の実施形態では、図12(a)に示す表面構造を有するウエハ200を処理する場合について説明したが、本発明はこのような態様に限定されない。
例えば、図12(b)に示すように、ウエハ200の表面に凹部が形成され、この凹部の開口部を囲うように絶縁膜200aが形成されている場合、すなわち、凹部の底部が単結晶Siにより形成され、凹部の側部が単結晶Siと絶縁膜200aとにより形成されている場合であっても、本発明は好適に適用可能である。また、例えば、図12(c)に示すように、ウエハ200の表面に凹部が形成され、この凹部内を埋め込むように絶縁膜200aが形成されている場合であっても、本発明は好適に適用可能である。また、例えば、図12(d)に示すように、ウエハ200の表面に凹部が形成され、この凹部の側部に絶縁膜200aが形成されている場合であっても、本発明は好適に適用可能である。
いずれの場合においても、上述の実施形態で示したパラレルシードステップ、CVD成膜ステップを行うことで、単結晶Si上に第1のSi膜200eをホモエピタキシャル成長させるとともに、絶縁膜200a上に第2のSi膜200gを成長させることができる。これにより、単結晶Si上に、第1のSi膜上に第2のSi膜が形成された積層構造(積層膜)を形成することができる。また、上述の実施形態で示したアニールステップを行うことで、積層膜中における第1のSi膜が占める領域を拡大させることもできる。
また例えば、上述の実施形態では、パラレルシードステップ〜アニールステップを同一の処理室内にて(in−situで)行う場合について説明したが、本発明はこのような態様に限定されない。例えば、パラレルシードステップおよびCVD成膜ステップと、アニールステップと、をそれぞれ異なる処理室内にて(ex−situで)行うこともできる。一連のステップをin−situで行えば、途中、ウエハ200が大気曝露されることなく、ウエハ200を真空下に置いたまま一貫して処理を行うことができ、安定した基板処理を行うことができる。一部のステップをex−situで行えば、それぞれの処理室内の温度を例えば各ステップでの処理温度又はそれに近い温度に予め設定しておくことができ、温度調整に要する時間を短縮させ、生産効率を高めることができる。
また例えば、上述の実施形態や変形例等では、第1のSi膜および第2のSi膜を形成した後、アニールステップを行う例について説明したが、アニールステップの実施は省略することができる。すなわち、上述の実施形態や変形例の手法によれば、アニールステップを行うことなく、すなわち、アズデポ(as−depo.)の状態で、単結晶Siと第2のSi膜との界面にエピタキシャルSi膜(第1のSi膜)を形成することができ、この構成(構造)を得るのにアニールステップを必ずしも行う必要はない。ただし、その場合であっても、アニールステップを行うことでエピタキシャル膜の領域を拡大することができ、コンタクト抵抗をさらに低減させることが可能となる。
上述の実施形態や変形例の手法は、揮発性半導体記憶装置(揮発性メモリ)であるダイナミックランダムアクセスメモリ(以下、DRAMとも称する)の製造工程に適用することができる。以下、DRAMの製造工程について、図15(a)〜図15(h)、図16(a)〜図16(g)を参照しつつ説明する。
なお、ここでは、便宜上、DRAMの製造工程の一部について説明することとし、それ以外の工程については説明を省略することとする。また、ここでは、便宜上、DRAMを構成する膜や構造の一部について説明することとし、それ以外の膜や構造については説明を省略することとする。
まず、図15(a)に示すように、SiO膜、SiN膜等をハードマスクとして、単結晶Si製のウエハの表面をエッチングし、ウエハの表面にトレンチを形成する。その後、図15(b)に示すように、トレンチが形成されたウエハの表面上に、SiO膜等をライナー膜として形成する。SiO膜は、例えばCVD法や熱酸化法により形成することができる。その後、図15(c)に示すように、表面にライナー膜が形成されたトレンチ内をSiO膜で埋め込む。SiO膜は、例えばCVD法により形成することができる。
トレンチの埋め込みを行った後、図15(d)に示すように、CMPにより表面の平坦化を行う。平坦化を行った後、図15(e)に示すように、ウエハ上に形成されているSiO膜やSiN膜等をドライエッチング等により除去する。その後、図15(f)に示すように、ライナー膜の付け直しを行う。すなわち、再度、トレンチの表面にライナー膜としてSiO膜等を形成する。SiO膜は、例えばCVD法により形成することができる。
その後、図15(g)に示すように、ライナー膜(SiO膜)上にワードライン用のタングステン(W)膜を形成し、W膜によりトレンチの埋め込みを行う。W膜は、例えばCVD法により形成することができる。トレンチ内へW膜を埋め込んだ後、ドライエッチング等により、W膜の一部(上部)を除去する。図15(g)は、トレンチ内に埋め込まれたW膜の一部を除去した状態を示している。その後、図15(h)に示すように、トレンチ内に埋め込まれ一部が除去されたW膜上にSiN膜を形成する。SiN膜は、例えばCVD法により形成することができる。SiN膜形成後、CMPにより表面の平坦化を行う。これにより、トレンチ内にW膜とSiN膜とが積層された構造を形成することができる。なお、図15(h)は、トレンチ内のW膜上にSiN膜を形成した後に、表面の平坦化を行った後の状態を示している。
その後、図16(a)に示すように、SiO膜、SiN膜等の層間絶縁膜を形成する。これらの膜は、例えばCVD法により形成することができる。その後、図16(b)に示すように、リソグラフィー、ドライエッチング等により、SiO膜上のSiN膜をパターニングする。そして、そのSiN膜をハードマスクとして、SiO膜に対しドライエッチングを行う。これにより、トレンチ内に形成されたSiN膜上のSiO膜を残し、他の部分のSiO膜を除去する。なお、ドライエッチング後は、トレンチ内に形成されたSiN膜上に、SiO膜と、SiO膜をドライエッチングする際にハードマスクとして用いたSiN膜とが残ることとなる。図16(b)は、SiO膜に対しドライエッチングを行った後の状態を示している。その後、図16(c)に示すように、SiO膜をドライエッチングする際にハードマスクとして用いたSiN膜をドライエッチングにより除去する。
その後、図16(d)に示すように、上述の実施形態や変形例と同様のパラレルシードステップを行うことで、ウエハの表面が露出した部分、すなわち単結晶Si上にホモエピタキシャルSi層で構成される第1のシード層(第1のSi膜)を形成すると共に、SiO膜上にアモルファスSi層、ポリSi層、または、アモルファスとポリとの混晶Si層で構成される第2のシード層を形成する。図16(d)では、単結晶Si上に、第1のシード層としてホモエピタキシャルSi(Epi−Si)層を形成し、SiO膜上に、第2のシード層としてアモルファスSi(a−Si)層を形成する例を示している。この場合、第1のシード層をエピタキシャルSiシード層と称することもできる。また、第2のシード層をアモルファスSiシード層と称することもできる。
その後、図16(e)に示すように、上述の実施形態や変形例と同様のCVD成膜ステップを行うことで、単結晶Si上の第1のシード層(第1のSi膜)を、さらにホモエピタキシャル成長させる(第1のシード層上にさらにホモエピタキシャルSi膜を成長させる)と共に、SiO膜上の第2のシード層上にアモルファスSi膜、ポリSi膜、または、アモルファスとポリとの混晶Si膜で構成される第2のSi膜を形成する。これにより、隣接するSiO膜と単結晶Siとで構成される凹部内をSi膜で埋め込むことができる。なお、単結晶Si上には、第1のSi膜上に第2のSi膜が積層されてなる積層構造を形成することができる。すなわち、単結晶Siと第2のSi膜との界面にエピタキシャルSi膜を形成することができる。図16(e)では、第1のSi膜としてエピタキシャルSi膜を形成し、第2のSi膜としてアモルファスSi膜を形成する例を示している。すなわち、図16(e)では、単結晶SiとアモルファスSi膜との界面にエピタキシャルSi膜を形成する例を示している。なお、このとき、上述の実施形態や変形例と同様、Si膜中にPやBやAs等のドーパントを添加することができる。この後、上述の実施形態や変形例と同様のアニールステップを行うことで、エピタキシャルSi膜の領域を拡大するようにしてもよい。なお、上述の実施形態や変形例の手法によれば、アニールステップを行うことなく、すなわち、アズデポ(as−depo.)で、エピタキシャルSi膜を形成することができるので、アニールステップを省略することができる。第1のSi膜および第2のSi膜はコンタクトプラグとして作用することとなる。
その後、図16(f)に示すように、CMPにより表面の平坦化を行う。平坦化を行った後、図16(g)に示すように、コンタクト部を形成し、その後、キャパシタ部を形成する。図16(g)の下部には、キャパシタ部やコンタクト部を含む積層構造を縦断面図で示しており、図16(g)の上部には、キャパシタ部のうち破線で示す部分の横断面図を示している。
このようにして、DRAMの主要部が形成されることとなる。
上述の実施形態や変形例の手法をDRAMの製造工程に適用する場合においてもコンタクト抵抗を大幅に低減させることが可能となり、電気的特性を大幅に改善することが可能となる。
上述の実施形態や変形例は、不揮発性半導体記憶装置(不揮発性メモリ)であるフラッシュメモリの製造工程に適用することができる。以下、フラッシュメモリの一種であるNAND型フラッシュメモリ、中でも、三次元NAND型フラッシュメモリ(以下、3DNANDとも称する)の製造工程について、図17(a)〜図17(h)を参照しつつ説明する。なお、三次元NAND型フラッシュメモリを、単に、三次元フラッシュメモリ(三次元不揮発性半導体記憶装置)と称することもできる。
なお、ここでは、便宜上、3DNANDの製造工程の一部について説明することとし、それ以外の工程については説明を省略することとする。また、ここでは、便宜上、3DNANDを構成する膜や構造の一部について説明することとし、それ以外の膜や構造については説明を省略することとする。
まず、図17(a)に示すように、単結晶Si製のウエハの表面上に、SiN膜とSiO膜とが交互に複数層積層されてなる多層積層膜(以下、単に積層膜とも称する)を形成する。ここでは、最下層および最上層をSiO膜とする例を示している。これらの膜は、例えばCVD法により形成することができる。図17(a)では、便宜上、積層数が9層である例を示しているが、本発明はこのような構成に限定されるものではない。例えば、積層数は20層以上であってもよく、30層以上、さらには40層以上であってもよい。
その後、図17(b)に示すように、積層膜に、ドライエッチング等により、チャネルホールを形成し、チャネルホール内にONO膜、すなわち、SiO膜/SiN膜/SiO膜の3層で構成される絶縁膜を形成する。これらの膜は、例えばCVD法により形成することができる。図17(b)は、積層膜に形成したチャネルホール内にONO膜を形成した状態を示している。
ONO膜のウエハとの接触部分が除去された状態で、図17(c)に示すように、上述の実施形態や変形例と同様のパラレルシードステップを行う。これにより、ウエハの表面が露出した部分、すなわち単結晶Si上にホモエピタキシャルSi層で構成される第1のシード層(第1のSi膜)を形成すると共に、ONO膜上(正確にはONO膜を構成するSiO膜上)にアモルファスSi層、ポリSi層、または、アモルファスとポリとの混晶Si層で構成される第2のシード層を形成する。図17(c)では、単結晶Si上に、第1のシード層としてホモエピタキシャルSi(Epi−Si)層を形成し、SiO膜上に、第2のシード層としてポリSi(Poly−Si)層を形成する例を示している。この場合、第1のシード層をエピタキシャルSiシード層と称することもできる。また、第2のシード層をポリSiシード層と称することもできる。
その後、図17(d)に示すように、上述の実施形態や変形例と同様のCVD成膜ステップを行うことで、単結晶Si上の第1のシード層(第1のSi膜)を、さらにホモエピタキシャル成長させる(第1のシード層上にさらにホモエピタキシャルSi膜を成長させる)と共に、ONO膜上の第2のシード層上にアモルファスSi膜、ポリSi膜、または、アモルファスとポリとの混晶Si膜で構成される第2のSi膜を形成する。図17(d)では、第1のSi膜としてホモエピタキシャルSi(Epi−Si)膜を形成し、第2のSi膜としてポリSi(Poly−Si)膜を形成する例を示している。すなわち、図17(d)では、単結晶Si上にエピタキシャルSi膜を形成し、ONO膜上にポリSi膜を形成する例を示している。なお、このとき、上述の実施形態や変形例と同様、Si膜中にPやBやAs等のドーパントを添加することができる。Si膜の膜厚は、10nm以下、例えば3〜10nmとすることができ、さらには、5nm以下、例えば3〜5nmとすることもできる。この後、上述の実施形態や変形例と同様のアニールステップを行うことで、エピタキシャルSi膜の領域を拡大するようにしてもよい。なお、上述の実施形態や変形例の手法によれば、アニールステップを行うことなく、すなわち、アズデポで、エピタキシャルSi膜を形成することができるので、アニールステップを省略することができる。第1のSi膜および第2のSi膜はチャネルとして作用することとなる。以下、このチャネルとして機能するSi膜(第1のSi膜、第2のSi膜)をチャネルSiとも称する。
その後、図17(e)に示すように、チャネルホール内の残りの部分、すなわち、第1のSi膜(エピタキシャルSi膜)と第2のSi膜(ポリSi膜)とで構成される凹部内をSiO膜で埋め込む。SiO膜は、例えばCVD法により形成することができる。
このようにして、チャネル部が形成されることとなる。
その後、図17(f)に示すように、SiN膜とSiO膜とが交互に複数層積層されてなる多層積層膜(積層膜)にトレンチを形成する。トレンチは、ドライエッチング等により形成することができる。その後、積層膜を構成するSiN膜をドライエッチング等により除去する。これにより、積層膜を構成していたSiO膜が残された状態となる。図17(f)は、積層膜にトレンチを形成した後に、SiN膜をドライエッチング等により除去した後の状態を示している。
その状態で、図17(g)に示すように、SiN膜を除去した部分、すなわち、上下に隣接するSiO膜の間に、コントロールゲートとして作用するTiN膜、W膜等の金属膜等を形成する。これらの膜は、例えばCVD法により形成することができる。その後、成膜の際にトレンチ内に形成された(上下に隣接するSiO膜の間からはみ出した)TiN膜、W膜等の金属膜等をドライエッチング等により除去する。これにより、トレンチが再形成されることとなる。図17(g)は、トレンチを再形成した後の状態を示している。
このようにして、SiO膜とコントロールゲート(TiN膜、W膜等)とが積層されてなるコントロールゲート部が形成されることとなる。
その状態で、図17(h)に示すように、トレンチ内をSiO膜等の膜で埋め込む。SiO膜は、例えばCVD法により形成することができる。その際、コントロールゲート部の上部やチャネル部の上部にもSiO膜等の膜が形成されることとなる。その後、ドライエッチング等により、チャネル部の上部にコンタクトホールを形成し、コンタクトホール内に、コンタクトとして作用する金属膜を形成する。図17(h)は、コンタクトホール内に金属膜を形成した後の状態を示している。
このようにして、3DNANDの主要部が形成されることとなる。
上述の実施形態や変形例の手法を3DNANDの製造工程に適用する場合においてもSiウエハとチャネルSiとのコンタクト抵抗を大幅に低減させることが可能となり、電気的特性を大幅に改善することが可能となる。
また、上述の実施形態や変形例の手法を3DNANDの製造工程に適用することにより、平坦で緻密なシード層(第1のシード層、第2のシード層)を形成することができ、薄くても平坦で緻密なSi膜(第1のSi膜、第2のSi膜)を形成することができることから、Si膜をピンホールの存在しない膜(ピンホールフリーの膜)とすることができる。これにより、Si膜形成後に行われるHF等を用いたウエット処理でSi膜の下地膜がエッチングされてしまうことを防止することが可能となる。また、薄くても平坦で緻密なSi膜を形成することができることから、第2のSi膜(ポリSi膜)の薄膜化が可能となり、それにより、結晶粒界での電荷のトラップ密度を低減させることができ、3DNANDのチャネルにて電子の移動度を上げることが可能となる。
基板処理に用いられるレシピ(処理手順や処理条件等が記載されたプログラム)は、処理内容(形成する膜の膜種、組成比、膜質、膜厚、処理手順、処理条件等)に応じて、それぞれ個別に用意し、電気通信回線や外部記憶装置123を介して記憶装置121c内に格納しておくことが好ましい。そして、処理を開始する際、CPU121aが、記憶装置121c内に格納された複数のレシピの中から、基板処理の内容に応じて、適正なレシピを適宜選択することが好ましい。これにより、1台の基板処理装置で様々な膜種、組成比、膜質、膜厚の膜を、再現性よく形成することができるようになる。また、オペレータの負担(処理手順や処理条件等の入力負担等)を低減でき、操作ミスを回避しつつ、処理を迅速に開始できるようになる。
上述のレシピは、新たに作成する場合に限らず、例えば、基板処理装置に既にインストールされていた既存のレシピを変更することで用意してもよい。レシピを変更する場合は、変更後のレシピを、電気通信回線や当該レシピを記録した記録媒体を介して、基板処理装置にインストールしてもよい。また、既存の基板処理装置が備える入出力装置122を操作し、基板処理装置に既にインストールされていた既存のレシピを直接変更するようにしてもよい。
上述の実施形態では、一度に複数枚の基板を処理するバッチ式の基板処理装置を用いて膜を形成する例について説明した。本発明は上述の実施形態に限定されず、例えば、一度に1枚または数枚の基板を処理する枚葉式の基板処理装置を用いて膜を形成する場合にも、好適に適用できる。また、上述の実施形態では、ホットウォール型の処理炉を有する基板処理装置を用いて膜を形成する例について説明した。本発明は上述の実施形態に限定されず、コールドウォール型の処理炉を有する基板処理装置を用いて膜を形成する場合にも、好適に適用できる。これらの場合においても、処理手順、処理条件は、例えば上述の実施形態と同様な処理手順、処理条件とすることができる。
例えば、図14(a)に示す処理炉302を備えた基板処理装置を用いて膜を形成する場合にも、本発明は好適に適用できる。処理炉302は、処理室301を形成する処理容器303と、処理室301内にガスをシャワー状に供給するガス供給部としてのシャワーヘッド303sと、1枚または数枚のウエハ200を水平姿勢で支持する支持台317と、支持台317を下方から支持する回転軸355と、支持台317に設けられたヒータ307と、を備えている。シャワーヘッド303sのインレット(ガス導入口)には、ガス供給ポート332a,332bが接続されている。ガス供給ポート332aには、上述の実施形態の第1供給系、ドーパントガス供給系と同様の供給系が接続されている。ガス供給ポート332bには、上述の実施形態の第2供給系、第3供給系と同様の供給系が接続されている。シャワーヘッド303sのアウトレット(ガス排出口)には、処理室301内にガスをシャワー状に供給するガス分散板が設けられている。シャワーヘッド303sは、処理室301内に搬入されたウエハ200の表面と対向(対面)する位置に設けられている。処理容器303には、処理室301内を排気する排気ポート331が設けられている。排気ポート331には、上述の実施形態の排気系と同様の排気系が接続されている。
また例えば、図14(b)に示す処理炉402を備えた基板処理装置を用いて膜を形成する場合にも、本発明は好適に適用できる。処理炉402は、処理室401を形成する処理容器403と、1枚または数枚のウエハ200を水平姿勢で支持する支持台417と、支持台417を下方から支持する回転軸455と、処理容器403内のウエハ200に向けて光照射を行うランプヒータ407と、ランプヒータ407の光を透過させる石英窓403wと、を備えている。処理容器403には、ガス供給ポート432a,432bが接続されている。ガス供給ポート432aには、上述の実施形態の第1供給系、ドーパントガス供給系と同様の供給系が接続されている。ガス供給ポート432bには、上述の実施形態の第2供給系、第3供給系と同様の供給系が接続されている。ガス供給ポート432a,432bは、処理室401内に搬入されたウエハ200の端部の側方、すなわち、処理室401内に搬入されたウエハ200の表面と対向しない位置にそれぞれ設けられている。処理容器403には、処理室401内を排気する排気ポート431が設けられている。排気ポート431には、上述の実施形態の排気系と同様の排気系が接続されている。
これらの基板処理装置を用いる場合においても、上述の実施形態や変形例と同様なシーケンス、処理条件にて成膜を行うことができ、上述の実施形態や変形例と同様の効果が得られる。
また、上述の実施形態や変形例等は、適宜組み合わせて用いることができる。また、このときの処理条件は、例えば上述の実施形態と同様な処理条件とすることができる。
以下、上述の実施形態や変形例で得られる効果を裏付ける実験結果について説明する。
実施例として、上述の実施形態における基板処理装置を用い、図4に示す成膜シーケンスにより、表面に絶縁膜が形成されたウエハ上にSi膜(アモルファスSi膜)を形成した。第1の処理ガスとしてはDCSガスを、第2の処理ガスとしてはDSガスを、第3の処理ガスとしてはMSガスを用いた。Pは400〜600Paの範囲内、Pは250〜350Paの範囲内、Pは30〜200Paの範囲内の圧力にそれぞれ設定した。すなわち、実施例では、処理室内の圧力をP>P>Pの関係を満たすように設定した。他の処理条件は、上述の実施形態に記載の処理条件範囲内の条件とした。
比較例として、上述の実施形態における基板処理装置を用い、図4に示す成膜シーケンスにより、表面に絶縁膜が形成されたウエハ上にSi膜(アモルファスSi膜)を形成した。第1の処理ガスとしてはDCSガスを、第2の処理ガスとしてはDSガスを、第3の処理ガスとしてはMSガスを用いた。処理条件は、Pを600Pa以上の圧力とした点を除き、実施例における処理条件と同様に設定した。このように、比較例では、処理室内の圧力をP>P>Pの関係を満たさないように設定した。
その後、実施例および比較例で形成したSi膜のそれぞれについて、表面ラフネスを測定した。測定は、ウエハ配列領域内の上部(TOP)、中央部(CEN)、下部(BTM)に装填されたウエハのそれぞれに対して行った。図13に、Si膜の表面ラフネスをHazeマップとして示す。Hazeマップは、黒いほど表面が粗いことを、白いほど表面が平滑であることをそれぞれ示している。
図13によれば、実施例のSi膜の方が、比較例のSi膜よりも、表面が平滑である(表面ラフネスが良好である)ことが分かる。これは、ウエハに対してDCSガスとDSガスとを交互に供給するシードステップにおいて、処理室内の圧力をP>Pの関係を満たすように設定することで、緻密なシード層を形成できたためと考えられる。
<本発明の好ましい態様>
以下、本発明の好ましい態様について付記する。
(付記1)
本発明の一態様によれば、
基板に対してハロゲン系の第1の処理ガスを供給する工程と、前記基板に対して非ハロゲン系の第2の処理ガスを供給する工程と、を交互に行うことで、前記基板上にシード層を形成する工程と、
前記基板に対して第3の処理ガスを供給して前記シード層上に膜を形成する工程と、
を有し、前記第1の処理ガスを供給する工程における前記基板が存在する空間の圧力(P)を、前記第2の処理ガスを供給する工程における前記基板が存在する空間の圧力(P)よりも大きくする(P>Pとする)半導体装置の製造方法、または、基板処理方法が提供される。
(付記2)
付記1に記載の方法であって、好ましくは、
前記第2の処理ガスを供給する工程における前記基板が存在する空間の圧力(P)を、前記第3の処理ガスを供給する工程における前記基板が存在する空間の圧力(P)よりも大きくする(P>P>Pとする)。
(付記3)
付記1または2に記載の方法であって、好ましくは、
前記第1の処理ガスを供給する工程における前記基板が存在する空間の圧力を、400Pa以上1000Pa以下とする。
(付記4)
付記1乃至3のいずれかに記載の方法であって、好ましくは、
前記第2の処理ガスを供給する工程における前記基板が存在する空間の圧力を、250Pa以上350Pa以下とする。
(付記5)
付記1乃至4のいずれかに記載の方法であって、好ましくは、
前記第3の処理ガスを供給する工程における前記基板が存在する空間の圧力を、30Pa以上200Pa以下とする。
(付記6)
付記1乃至5のいずれかに記載の方法であって、好ましくは、
前記第2の処理ガスの熱分解温度は、第3の処理ガスの熱分解温度よりも低い。
(付記7)
付記1乃至6のいずれかに記載の方法であって、好ましくは、
前記第1の処理ガスを供給する工程と、前記第2の処理ガスを供給する工程と、を交互に行う工程(前記シード層を形成する工程)では、前記基板の温度を第1の温度とし、
前記第3の処理ガスを供給する工程では、前記基板の温度を前記第1の温度と同等もしくはそれよりも高い第2の温度とする。
(付記8)
付記7に記載の方法であって、好ましくは、
前記第1の温度は前記第2の処理ガスが熱分解する温度であり、前記第2の温度は前記第3の処理ガスが熱分解する温度である。
より好ましくは、前記第1の温度は前記第1の処理ガスおよび前記第3の処理ガスが熱分解することなく前記第2の処理ガスが熱分解する温度であり、前記第2の温度は前記第2の処理ガスと前記第3の処理ガスとの両方が熱分解する温度である。さらに、前記第2の温度を、前記第1の処理ガスが熱分解しない温度としてもよい。なお、前記第2の温度を、前記第1の処理ガスが熱分解する温度とすることもできる。
(付記9)
付記1乃至8のいずれかに記載の方法であって、好ましくは、
前記第1の処理ガス、前記第2の処理ガス、および前記第3の処理ガスは、それぞれ、前記膜を構成する同一の元素(所定元素、主元素)を含む。
(付記10)
付記1乃至9のいずれかに記載の方法であって、好ましくは、
前記第1の処理ガス、前記第2の処理ガス、および前記第3の処理ガスは、それぞれ、前記膜を構成する主元素であるシリコンを含む。
(付記11)
付記1乃至10のいずれかに記載の方法であって、好ましくは、
前記第1の処理ガスは、クロロシラン(化合物)を含み、前記第2の処理ガスは、水素化ケイ素(化合物)を含み、前記第3の処理ガスは、水素化ケイ素(化合物)を含む。
(付記12)
付記11に記載の方法であって、好ましくは、
前記第2の処理ガスは、前記第3の処理ガスよりも高次の水素化ケイ素(化合物)を含み、前記第3の処理ガスは、前記第2の処理ガスよりも低次の水素化ケイ素(化合物)を含む。
(付記13)
付記1乃至12のいずれかに記載の方法であって、好ましくは、
前記第2の処理ガスは、第3の処理ガスと異なる分子構造(化学構造)を有する。すなわち、前記第2の処理ガスは、第3の処理ガスとはマテリアルが異なるガスである。
(付記14)
本発明の他の態様によれば、
基板を収容する処理室と、
前記処理室内の基板に対してハロゲン系の第1の処理ガスを供給する第1供給系と、
前記処理室内の基板に対して非ハロゲン系の第2の処理ガスを供給する第2供給系と、
前記処理室内の基板に対して第3の処理ガスを供給する第3供給系と、
前記処理室内の圧力を調整する圧力調整部と、
前記処理室内において、基板に対して前記第1の処理ガスを供給する処理と、前記基板に対して前記第2の処理ガスを供給する処理と、を交互に行うことで、前記基板上にシード層を形成する処理と、前記基板に対して前記第3の処理ガスを供給して前記シード層上に膜を形成する処理と、を行わせ、前記第1の処理ガスを供給する処理における前記基板が存在する空間の圧力を、前記第2の処理ガスを供給する処理における前記基板が存在する空間の圧力よりも大きくするように、前記第1供給系、前記第2供給系、前記第3供給系、および前記圧力調整部を制御するよう構成される制御部と、
を有する基板処理装置が提供される。
(付記15)
本発明のさらに他の態様によれば、
基板に対してハロゲン系の第1の処理ガスを供給する手順と、前記基板に対して非ハロゲン系の第2の処理ガスを供給する手順と、を交互に行うことで、前記基板上にシード層を形成する手順と、
前記基板に対して第3の処理ガスを供給して前記シード層上に膜を形成する手順と、
をコンピュータに実行させ、
前記第1の処理ガスを供給する手順における前記基板が存在する空間の圧力を、前記第2の処理ガスを供給する手順における前記基板が存在する空間の圧力よりも大きくするプログラム、または、該プログラムを記録したコンピュータ読み取り可能な記録媒体が提供される。
121 コントローラ(制御部)
200 ウエハ(基板)
200a 絶縁膜
200e 第1のシリコン膜
200g 第2のシリコン膜
201 処理室
202 処理炉
203 反応管
207 ヒータ
231 排気管
232a〜232e ガス供給管

Claims (5)

  1. 基板に対してハロゲン系の第1の処理ガスを供給する工程と、前記基板に対して非ハロゲン系の第2の処理ガスを供給する工程と、を交互に行うことで、前記基板上にシード層を形成する工程と、
    前記基板に対して第3の処理ガスを供給して前記シード層上に膜を形成する工程と、
    を有し、前記第1の処理ガスを供給する工程における前記基板が存在する空間の圧力を、前記第2の処理ガスを供給する工程における前記基板が存在する空間の圧力よりも大きくする半導体装置の製造方法。
  2. 前記第2の処理ガスを供給する工程における前記基板が存在する空間の圧力を、前記第3の処理ガスを供給する工程における前記基板が存在する空間の圧力よりも大きくする請求項1に記載の半導体装置の製造方法。
  3. 基板を収容する処理室と、
    前記処理室内の基板に対してハロゲン系の第1の処理ガスを供給する第1供給系と、
    前記処理室内の基板に対して非ハロゲン系の第2の処理ガスを供給する第2供給系と、
    前記処理室内の基板に対して第3の処理ガスを供給する第3供給系と、
    前記処理室内の圧力を調整する圧力調整部と、
    前記処理室内において、基板に対して前記第1の処理ガスを供給する処理と、前記基板に対して前記第2の処理ガスを供給する処理と、を交互に行うことで、前記基板上にシード層を形成する処理と、前記基板に対して前記第3の処理ガスを供給して前記シード層上に膜を形成する処理と、を行わせ、前記第1の処理ガスを供給する処理における前記基板が存在する空間の圧力を、前記第2の処理ガスを供給する処理における前記基板が存在する空間の圧力よりも大きくするように、前記第1供給系、前記第2供給系、前記第3供給系、および前記圧力調整部を制御するよう構成される制御部と、
    を有する基板処理装置。
  4. 基板に対してハロゲン系の第1の処理ガスを供給する手順と、前記基板に対して非ハロゲン系の第2の処理ガスを供給する手順と、を交互に行うことで、前記基板上にシード層を形成する手順と、
    前記基板に対して第3の処理ガスを供給して前記シード層上に膜を形成する手順と、
    をコンピュータに実行させ、
    前記第1の処理ガスを供給する手順における前記基板が存在する空間の圧力を、前記第2の処理ガスを供給する手順における前記基板が存在する空間の圧力よりも大きくするプログラム。
  5. 基板に対してハロゲン系の第1の処理ガスを供給する手順と、前記基板に対して非ハロゲン系の第2の処理ガスを供給する手順と、を交互に行うことで、前記基板上にシード層を形成する手順と、
    前記基板に対して第3の処理ガスを供給して前記シード層上に膜を形成する手順と、
    をコンピュータに実行させ、
    前記第1の処理ガスを供給する手順における前記基板が存在する空間の圧力を、前記第2の処理ガスを供給する手順における前記基板が存在する空間の圧力よりも大きくするプログラムを記録したコンピュータ読み取り可能な記録媒体。
JP2015253099A 2015-12-25 2015-12-25 半導体装置の製造方法、基板処理装置、プログラムおよび記録媒体 Active JP6594768B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2015253099A JP6594768B2 (ja) 2015-12-25 2015-12-25 半導体装置の製造方法、基板処理装置、プログラムおよび記録媒体
US15/386,994 US10134584B2 (en) 2015-12-25 2016-12-21 Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
CN202010198691.6A CN111370296B (zh) 2015-12-25 2016-12-21 半导体器件的制造方法及衬底处理装置
CN201611192433.7A CN106920737B (zh) 2015-12-25 2016-12-21 半导体器件的制造方法及衬底处理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015253099A JP6594768B2 (ja) 2015-12-25 2015-12-25 半導体装置の製造方法、基板処理装置、プログラムおよび記録媒体

Publications (2)

Publication Number Publication Date
JP2017117977A true JP2017117977A (ja) 2017-06-29
JP6594768B2 JP6594768B2 (ja) 2019-10-23

Family

ID=59087382

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015253099A Active JP6594768B2 (ja) 2015-12-25 2015-12-25 半導体装置の製造方法、基板処理装置、プログラムおよび記録媒体

Country Status (3)

Country Link
US (1) US10134584B2 (ja)
JP (1) JP6594768B2 (ja)
CN (2) CN106920737B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190030169A (ko) 2017-09-13 2019-03-21 도쿄엘렉트론가부시키가이샤 실리콘 산화막을 형성하는 방법 및 장치, 및 기억 매체
KR20190049501A (ko) 2017-10-31 2019-05-09 도쿄엘렉트론가부시키가이샤 실리콘 산화막을 형성하는 방법 및 장치
JP2020027926A (ja) * 2018-08-17 2020-02-20 東京エレクトロン株式会社 成膜方法及び成膜装置
KR20230133180A (ko) 2022-03-09 2023-09-19 가부시키가이샤 코쿠사이 엘렉트릭 기판 처리 방법, 반도체 장치의 제조 방법, 프로그램 및 기판 처리 장치
KR20230136506A (ko) 2022-03-18 2023-09-26 가부시키가이샤 코쿠사이 엘렉트릭 기판 처리 방법, 반도체 장치의 제조 방법, 프로그램 및 기판 처리 장치

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6594768B2 (ja) 2015-12-25 2019-10-23 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置、プログラムおよび記録媒体
JP6560991B2 (ja) * 2016-01-29 2019-08-14 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置およびプログラム
JP6561001B2 (ja) * 2016-03-09 2019-08-14 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置、ガス供給系およびプログラム
JP6814057B2 (ja) * 2017-01-27 2021-01-13 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置、およびプログラム
JP7058575B2 (ja) 2018-09-12 2022-04-22 株式会社Kokusai Electric 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011119644A (ja) * 2009-10-30 2011-06-16 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置
JP2012146955A (ja) * 2010-12-21 2012-08-02 Tokyo Electron Ltd 窒化シリコン膜の成膜方法及び成膜装置
JP2014127524A (ja) * 2012-12-25 2014-07-07 Hitachi Kokusai Electric Inc 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP2014175320A (ja) * 2013-03-05 2014-09-22 Hitachi Kokusai Electric Inc 半導体装置の製造方法、基板処理装置およびプログラム
JP2015045082A (ja) * 2013-07-31 2015-03-12 東京エレクトロン株式会社 シリコン膜の成膜方法、薄膜の成膜方法および断面形状制御方法
JP2015146430A (ja) * 2015-03-04 2015-08-13 東京エレクトロン株式会社 アモルファスシリコン膜の成膜方法および成膜装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6204142B1 (en) * 1998-08-24 2001-03-20 Micron Technology, Inc. Methods to form electronic devices
US7070687B2 (en) 2001-08-14 2006-07-04 Intel Corporation Apparatus and method of surface treatment for electrolytic and electroless plating of metals in integrated circuit manufacturing
KR100505680B1 (ko) 2003-03-27 2005-08-03 삼성전자주식회사 루테늄층을 갖는 반도체 메모리 소자의 제조방법 및루테늄층제조장치
US7235492B2 (en) * 2005-01-31 2007-06-26 Applied Materials, Inc. Low temperature etchant for treatment of silicon-containing surfaces
JP4640800B2 (ja) * 2005-06-22 2011-03-02 東京エレクトロン株式会社 被処理体の処理方法、処理装置、薄膜形成方法、薄膜形成装置及びプログラム
US20080142046A1 (en) * 2006-12-13 2008-06-19 Andrew David Johnson Thermal F2 etch process for cleaning CVD chambers
JP5023004B2 (ja) * 2008-06-30 2012-09-12 株式会社日立国際電気 基板処理方法及び基板処理装置
JP2011082493A (ja) * 2009-09-14 2011-04-21 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置
JP5393895B2 (ja) 2010-09-01 2014-01-22 株式会社日立国際電気 半導体装置の製造方法及び基板処理装置
US9196473B2 (en) * 2010-12-27 2015-11-24 Hitachi Kokusai Electric Inc. Method of manufacturing an oxynitride film for a semiconductor device
US8853086B2 (en) * 2011-05-20 2014-10-07 Applied Materials, Inc. Methods for pretreatment of group III-nitride depositions
JP5514162B2 (ja) * 2011-07-22 2014-06-04 東京エレクトロン株式会社 アモルファスシリコン膜の成膜方法および成膜装置
US8993072B2 (en) * 2011-09-27 2015-03-31 Air Products And Chemicals, Inc. Halogenated organoaminosilane precursors and methods for depositing films comprising same
JP5815443B2 (ja) 2012-03-19 2015-11-17 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
JP6035161B2 (ja) * 2012-03-21 2016-11-30 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP6022272B2 (ja) 2012-09-14 2016-11-09 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP5902073B2 (ja) 2012-09-25 2016-04-13 株式会社日立国際電気 半導体装置の製造方法、基板処理方法及び基板処理装置
JP6594768B2 (ja) 2015-12-25 2019-10-23 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置、プログラムおよび記録媒体

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011119644A (ja) * 2009-10-30 2011-06-16 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置
JP2012146955A (ja) * 2010-12-21 2012-08-02 Tokyo Electron Ltd 窒化シリコン膜の成膜方法及び成膜装置
JP2014127524A (ja) * 2012-12-25 2014-07-07 Hitachi Kokusai Electric Inc 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP2014175320A (ja) * 2013-03-05 2014-09-22 Hitachi Kokusai Electric Inc 半導体装置の製造方法、基板処理装置およびプログラム
JP2015045082A (ja) * 2013-07-31 2015-03-12 東京エレクトロン株式会社 シリコン膜の成膜方法、薄膜の成膜方法および断面形状制御方法
JP2015146430A (ja) * 2015-03-04 2015-08-13 東京エレクトロン株式会社 アモルファスシリコン膜の成膜方法および成膜装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190030169A (ko) 2017-09-13 2019-03-21 도쿄엘렉트론가부시키가이샤 실리콘 산화막을 형성하는 방법 및 장치, 및 기억 매체
US10553686B2 (en) 2017-09-13 2020-02-04 Tokyo Electronc Limited Method and apparatus for forming silicon oxide film, and storage medium
KR20190049501A (ko) 2017-10-31 2019-05-09 도쿄엘렉트론가부시키가이샤 실리콘 산화막을 형성하는 방법 및 장치
US10964530B2 (en) 2017-10-31 2021-03-30 Tokyo Electron Limited Method of forming blocking silicon oxide film, and storage medium
JP2020027926A (ja) * 2018-08-17 2020-02-20 東京エレクトロン株式会社 成膜方法及び成膜装置
JP7065728B2 (ja) 2018-08-17 2022-05-12 東京エレクトロン株式会社 成膜方法及び成膜装置
KR20230133180A (ko) 2022-03-09 2023-09-19 가부시키가이샤 코쿠사이 엘렉트릭 기판 처리 방법, 반도체 장치의 제조 방법, 프로그램 및 기판 처리 장치
KR20230136506A (ko) 2022-03-18 2023-09-26 가부시키가이샤 코쿠사이 엘렉트릭 기판 처리 방법, 반도체 장치의 제조 방법, 프로그램 및 기판 처리 장치

Also Published As

Publication number Publication date
CN106920737B (zh) 2020-10-30
US20170186604A1 (en) 2017-06-29
CN106920737A (zh) 2017-07-04
CN111370296B (zh) 2024-04-09
US10134584B2 (en) 2018-11-20
JP6594768B2 (ja) 2019-10-23
CN111370296A (zh) 2020-07-03

Similar Documents

Publication Publication Date Title
JP6594768B2 (ja) 半導体装置の製造方法、基板処理装置、プログラムおよび記録媒体
JP6585551B2 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
JP6100854B2 (ja) 半導体装置の製造方法、基板処理装置、ガス供給システムおよびプログラム
US9941119B2 (en) Method of forming silicon layer in manufacturing semiconductor device and recording medium
JP6560991B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP6561001B2 (ja) 半導体装置の製造方法、基板処理装置、ガス供給系およびプログラム
KR101968817B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치, 및 프로그램
US10262872B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
JP6546872B2 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
US10529560B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus and recording medium

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20180727

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180809

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180907

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20180912

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190709

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190711

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190902

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190917

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190925

R150 Certificate of patent or registration of utility model

Ref document number: 6594768

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250