KR20190049501A - 실리콘 산화막을 형성하는 방법 및 장치 - Google Patents

실리콘 산화막을 형성하는 방법 및 장치 Download PDF

Info

Publication number
KR20190049501A
KR20190049501A KR1020180128601A KR20180128601A KR20190049501A KR 20190049501 A KR20190049501 A KR 20190049501A KR 1020180128601 A KR1020180128601 A KR 1020180128601A KR 20180128601 A KR20180128601 A KR 20180128601A KR 20190049501 A KR20190049501 A KR 20190049501A
Authority
KR
South Korea
Prior art keywords
film
gas
silicon oxide
oxide film
processed
Prior art date
Application number
KR1020180128601A
Other languages
English (en)
Other versions
KR102415040B1 (ko
Inventor
고경석
히로미 시마
에이지 기카마
게이스케 스즈키
신고 히시야
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20190049501A publication Critical patent/KR20190049501A/ko
Application granted granted Critical
Publication of KR102415040B1 publication Critical patent/KR102415040B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32105—Oxidation of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H01L27/11524—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Abstract

실리콘 산화막 및 실리콘 질화막이 노출된 피처리면 상에, 얇고 또한 균일한 막 두께의 실리콘 산화막을 형성한다. 실리콘 산화막과 실리콘 질화막이 노출된 피처리면에 실리콘 산화막을 형성하는 방법은, 실리콘 산화막과 실리콘 질화막이 노출된 피처리면을 갖는 피처리체를 감압 하의 처리 용기 내에 배치된 상태로 하는 제1 공정과, 실리콘 산화막과 상기 실리콘 질화막이 노출된 피처리면에 희생막이 되는 스페이서 폴리실리콘막을 성막하는 제2 공정과, 이어서 피처리체에 열에너지와 산소 라디칼 및 수소 라디칼을 공급하여, 스페이서 폴리실리콘막을 실리콘 산화막으로 치환하는 제3 공정을 갖는다.

Description

실리콘 산화막을 형성하는 방법 및 장치{METHOD AND APPARATUS FOR FORMING SILICON OXIDE FILM}
본 발명은, 실리콘 산화막 및 실리콘 질화막이 노출된 피처리면 상에 실리콘 산화막을 형성하는 방법 및 장치에 관한 것이다.
예를 들어, 3D-NAND형 불휘발성 반도체 장치의 제조 과정에서는, 실리콘 산화막(SiO2막)과 실리콘 질화막(SiN막)을 다층 적층한 적층막을 형성하고, 적층 방향으로 메모리 홀(채널 홀)을 형성하고, 메모리 홀 내에 SiO2막, SiN막, SiO2막을 CVD나 ALD 등에 의해 순서대로 형성하고, 또한 폴리실리콘막을 형성한 후, 메모리 홀의 중앙부를 SiO2막으로 매립함으로써 채널부를 형성한다. 그 후, 적층막의 적층 방향으로 트렌치를 형성한 후, 그 트렌치를 통해서 SiN막을 습식 에칭에 의해 제거하고, SiN막을 제거한 후의 스페이스에 TiN막을 개재해서 게이트 전극이 되는 텅스텐막을 매립하고, 트렌치 내를 SiO2막 등으로 매립한다(예를 들어 특허문헌 1의 단락 0199 내지 0210, 도 17 참조).
일본 특허 공개 제2017-117977호 공보
그런데, 최근 들어, 반도체 소자의 디자인 룰이 점점 미세화되고 있어, 메모리 홀이 형성된 SiO2막과 SiN막의 적층막의 표면에, CVD나 ALD에 의해 SiO2막을 형성하는 경우, 얇고 균일한 막을 형성할 것이 요구되고 있다.
그러나, SiO2막과 SiN막의 적층막의 표면에 CVD나 ALD에 의해 SiO2막을 형성하는 경우에는, 적층막 내의 SiO2막의 표면에 서브 옥시드(그로운 옥시드)가 형성되어, SiN막보다도 인큐베이션 타임이 길어지기 때문에, 적층막의 표면에 형성되는 SiO2막은, 적층막의 SiO2막 부분에서 얇고, SiN막 부분에서 두꺼워져, SiO2막을 얇고 균일한 막 두께로 형성하는 것은 곤란하다.
따라서, 본 발명은 실리콘 산화막 및 실리콘 질화막이 노출된 피처리면 상에, 얇고 또한 균일한 막 두께의 실리콘 산화막을 형성할 수 있는 기술을 제공하는 것을 과제로 한다.
상기 과제를 해결하기 위해서, 본 발명의 제1 관점은, 실리콘 산화막과 실리콘 질화막이 노출된 피처리면에 실리콘 산화막을 형성하는 방법이며, 실리콘 산화막과 실리콘 질화막이 노출된 피처리면을 갖는 피처리체를 감압 하의 처리 용기 내에 배치된 상태로 하는 제1 공정과, 상기 실리콘 산화막과 상기 실리콘 질화막이 노출된 피처리면에 희생막이 되는 스페이서 폴리실리콘막을 성막하는 제2 공정과, 이어서 상기 피처리체에 열에너지와 산소 라디칼 및 수소 라디칼을 공급하여, 상기 스페이서 폴리실리콘막을 실리콘 산화막으로 치환하는 제3 공정을 갖는 방법을 제공한다.
상기 제3 공정은, 상기 피처리체를 800 내지 900℃의 범위의 온도로 가열하면서, 산소 가스 및 수소 가스를 공급함으로써, 산소 라디칼 및 수소 라디칼을 생성하고, 상기 산소 라디칼 및 상기 수소 라디칼에 의해, 상기 스페이서 폴리실리콘막을 상기 실리콘 산화막으로 치환하는 것이어도 된다.
상기 제2 공정은, 상기 처리 용기 내에 실리콘 원료 가스를 공급해서 CVD에 의해 상기 폴리실리콘막을 성막함으로써 행할 수 있다. 상기 제2 공정은, 상기 실리콘 원료 가스로서 염소 함유 실란계 가스, 실란계 가스, 또는 아미노실란계 가스를 사용해서 행할 수 있다.
상기 제3 공정 후, 치환에 의해 형성된 상기 실리콘 산화막 상에, 막 두께 조정용 실리콘 산화막을 성막하는 제4 공정을 더 가져도 된다. 상기 제4 공정은, 실리콘 원료 가스와 산화종을 교대로 공급하는 ALD에 의해 상기 막 두께 조정용 실리콘 산화막을 성막해도 된다. 이 경우에, 상기 피처리체를 700 내지 750℃로 가열하면서, 산소 가스 및 수소 가스를 공급함으로써 생성된 산소 라디칼 및 수소 라디칼을 산화종으로서 사용할 수 있다. 또한, 산화종으로서 오존 가스를 사용할 수도 있다. 상기 제4 공정에서, 실리콘 원료 가스로서 염소 함유 실란계 가스를 사용할 수 있다.
실리콘 산화막과 실리콘 질화막이 노출된 피처리면은, 상기 피처리체로서의 3D-NAND형 불휘발성 반도체 장치를 형성하는 반도체 웨이퍼에 있어서, 상기 실리콘 산화막과 희생막으로서의 상기 실리콘 질화막의 적층막에 적층 방향으로 형성된 메모리 홀에 노출되는 상기 적층막의 표면이며, 상기 피처리면에 형성되는 실리콘 산화막은, 블로킹 옥시드막으로 할 수 있다.
본 발명의 제2 관점은, 실리콘 산화막과 실리콘 질화막이 노출된 피처리면에 실리콘 산화막을 형성하는 장치이며, 상기 실리콘 산화막과 실리콘 질화막이 노출된 피처리면을 갖는 피처리체를 수용하는 처리 용기와, 상기 처리 용기 내에 소정의 가스를 공급하는 가스 공급부와, 상기 처리 용기 내를 가열하는 가열 기구와, 상기 처리 용기 내를 배기해서 감압 상태로 하는 배기 기구와, 상기 가스 공급부, 상기 가열 기구, 및 상기 배기 기구를 제어하는 제어부를 구비하고, 상기 제어부는, 상기 피처리체가 상기 처리 용기 내에 배치된 상태에서, 상기 처리 용기 내를 소정의 감압 하에 유지하고, 상기 실리콘 산화막과 상기 실리콘 질화막이 노출된 피처리면에 실리콘 원료 가스를 사용해서 희생막이 되는 스페이서 폴리실리콘막을 성막하고, 이어서 상기 피처리체에 열에너지와 산소 라디칼 및 수소 라디칼을 공급하여, 상기 스페이서 폴리실리콘막을 실리콘 산화막으로 치환하도록, 상기 가스 공급부, 상기 가열 기구, 및 상기 배기 기구를 제어하는 장치를 제공한다.
본 발명의 제3 관점은, 컴퓨터 상에서 동작하고, 실리콘 산화막과 실리콘 질화막이 노출된 피처리면에 실리콘 산화막을 형성하는 장치를 제어하기 위한 프로그램이 기억된 기억 매체이며, 상기 프로그램은, 실행 시에, 상기 제1 관점의 방법이 행해지도록, 컴퓨터에 상기 장치를 제어시키는 기억 매체를 제공한다.
본 발명에 따르면, 실리콘 산화막과 실리콘 질화막이 노출된 피처리면에 최초로 스페이서 폴리실리콘막을 성막하고, 그것을 실리콘 산화막으로 치환하므로, 서브 옥시드(그로운 옥시드)의 생성이 억제되어, 얇고 또한 균일한 막 두께의 실리콘 산화막을 형성할 수 있다.
도 1은 본 발명의 일 실시 형태에 관한 실리콘 산화막을 형성하는 방법이 적용되는 3D-NAND형 불휘발성 반도체 장치의 제조 공정을 도시하는 공정 단면도이다.
도 2는 본 발명의 일 실시 형태에 관한 실리콘 산화막을 형성하는 방법이 적용되는 3D-NAND형 불휘발성 반도체 장치의 제조 공정을 도시하는 공정 단면도이다.
도 3은 본 발명의 일 실시 형태에 관한 실리콘 산화막을 형성하는 방법을 나타내는 흐름도이다.
도 4는 본 발명의 일 실시 형태에 관한 실리콘 산화막을 형성하는 방법을 도시하는 공정 단면도이다.
도 5는 본 발명의 일 실시 형태에 관한 실리콘 산화막을 형성하는 방법의 온도 흐름도의 예를 나타내는 도이다.
도 6은 SiO2막과 SiN막의 표면에, ALD에 의해 블로킹 옥시드막이 되는 SiO2막을 직접 형성한 경우의 상태를 도시하는 단면도이다.
도 7은 본 발명에 따른 실리콘 산화막을 형성하는 방법을 행할 수 있는 처리 장치의 제1 예를 도시하는 종단면도이다.
도 8은 본 발명에 따른 실리콘 산화막을 형성하는 방법을 행할 수 있는 처리 장치의 제1 예를 나타내는 수평 단면도이다.
도 9는 도 7의 장치의 내부관에 형성되는 배기구의 형상 예를 도시하는 도면이다.
도 10은 본 발명에 따른 실리콘 산화막을 형성하는 방법을 행할 수 있는 처리 장치의 제2 예를 도시하는 종단면도이다.
도 11은 본 발명에 따른 실리콘 산화막을 형성하는 방법을 행할 수 있는 처리 장치의 제2 예를 나타내는 수평 단면도이다.
이하, 첨부 도면을 참조하여 본 발명의 실시 형태에 대해서 설명한다.
<실리콘 산화막의 형성 방법의 적용예>
먼저, 본 발명의 일 실시 형태에 관한 실리콘 산화막을 형성하는 방법의 적용예에 대해서 설명한다. 도 1은, 본 발명의 일 실시 형태에 관한 실리콘 산화막을 형성하는 방법이 적용되는 3D-NAND형 불휘발성 반도체 장치의 제조 공정을 도시하는 공정 단면도이다.
도 1의 (a)는 반도체 기판(실리콘 기판)(10) 상에 절연막인 SiO2막(12) 및 희생막인 SiN막(14)을 다층 적층해서 적층체를 형성한 후, 적층 방향으로 반도체 기판(10)까지 관통하는 메모리 홀(20)이 형성된 상태의 피처리체인 반도체 웨이퍼(W)를 나타낸다.
이 상태에서, 메모리 홀(20)에 노출되는 SiO2막(12) 및 SiN막(14)의 피처리면에, 본 실시 형태의 실리콘 산화막인 블로킹 옥시드막(21)을 형성한다(도 1의 (b)).
블로킹 옥시드막(21)의 형성에 이어서, SiN막으로 이루어지는 전하 축적층(22), SiO2막으로 이루어지는 터널 산화막(23), 폴리실리콘으로 이루어지는 채널 바디(24)를 형성하고, 메모리 홀(20)의 중앙에 잔존한 홀 부분에 코어 절연막(25)을 매립하여, 메모리부(30)를 형성한다(도 1의 (c)).
이어서, 적층 방향으로 트렌치(40)를 형성하고, 트렌치(40)를 통해서 희생막인 SiN막을 에칭 제거하고(도 2의 (a)), 이어서 SiN막을 에칭 제거한 스페이스에, 블로킹 Al2O3막 및 배리어막이 되는 TiN막(모두 도시하지 않음)을 형성한 후, 게이트 전극이 되는 텅스텐막(41)을 매립하고(도 2의 (b)), 트렌치(40) 내에 실리콘 산화막(42)을 매립한다(도 2의 (c)).
<블로킹 옥시드막의 형성 방법>
이어서, 상기 3D-NAND형 불휘발성 반도체 장치의 제조 공정에서 실시되는, 본 발명의 일 실시 형태에 관한 실리콘 산화막(블로킹 옥시드막)을 형성하는 방법에 대해서 설명한다. 블로킹 옥시드막은, 희생막인 SiN막(14)을 습식 에칭에 의해 제거할 때, SiN막으로 이루어지는 전하 축적층(22)이 에칭되는 것을 방지하기 위한 것이다.
도 3은, 본 발명의 일 실시 형태에 관한 실리콘 산화막(블로킹 옥시드막)을 형성하는 방법을 나타내는 흐름도, 도 4는 그때의 공정 단면도이다.
최초로, 도 1의 (a)의 구조를 갖는 웨이퍼(W)를 처리 용기 내에 배치한다(스텝 1). 처리 용기 내는 감압 상태가 된다.
이어서, 메모리 홀(20)의 SiO2막(12)과 SiN막(14)의 노출면에 스페이서 폴리실리콘막(희생막)(43)을 성막한다(스텝 2, 도 4의 (a)).
스페이서 폴리실리콘막(43)의 성막은, CVD에 의해 행하는 것이 바람직하다. CVD에 의한 성막은, 처리 용기 내에 웨이퍼(W)를 배치하고, 웨이퍼(W)를 소정 온도로 가열하면서 처리 용기 내를 진공 상태로 하여, 처리 용기 내에 Si 원료 가스를 공급함으로써 행하여진다. Si 원료 가스 외에도, 인(P)이나 보론(B) 등의 도프 가스를 공급해도 된다.
Si 원료로서는, 디클로로실란(DCS; SiH2Cl2), 모노클로로실란(MCS; SiClH3), 트리클로로실란(TCS; SiHCl3), 실리콘테트라클로라이드(STC; SiCl4), 헥사클로로디실란(HCD; Si2Cl6) 등의 염소 함유 실란계 화합물, 모노실란(SiH4), 디실란(Si2H6) 등의 실란계 화합물, 트리스디메틸아미노실란(TDMAS), 부틸아미노실란(BAS), 비스tert-부틸아미노실란(BTBAS), 디메틸아미노실란(DMAS), 비스디메틸아미노실란(BDMAS), 디이소프로필아미노실란(DIPAS) 등의 아미노실란계 화합물을 사용할 수 있다. 이들 중에서는 HCD, DCS, TDMAS가 바람직하다.
이때의 온도는, 예를 들어 HCD의 경우에는, 600 내지 760℃, 예를 들어 680℃가 바람직하다. DCS의 경우에는, 600 내지 760℃, 예를 들어 600℃가 바람직하다. TDMAS의 경우에는, 600 내지 760℃, 예를 들어 630℃가 바람직하다. 또한, 압력은 0.5 내지 10Torr(66.7 내지 1333Pa)가 바람직하다.
이 스페이서 폴리실리콘막(43)의 막 두께는, 다음 공정의 치환 반응을 충분히 행할 수 있을 정도의 얇은 막일 필요가 있으며, 1 내지 4nm 정도의 두께인 것이 바람직하다.
이어서, 스페이서 폴리실리콘막을 열에너지 및 산소 라디칼(O*) 및 수소 라디칼(H*)에 의해 SiO2막으로 치환한다(스텝 3). 이때, 열에너지 및 O*, H*에 의해, 이하의 (1)식에 나타내는 치환 반응이 발생하여, 폴리실리콘막이 SiO2막으로 치환된다고 생각된다.
2Si+2H2+O2→SiO2+SiH4 … (1)
즉, 열에너지와 O* 및 H*을 이용하여, Si-Si의 결합을 Si-O로 치환한다. 구체적으로는, 바람직하게는 처리 용기 내의 압력을 0.5 내지 10Torr(66.7 내지 1333Pa)로 하고, 웨이퍼(W)를 800 내지 900℃라는 고온으로 가열해서 열에너지를 부여하면서, O2 가스 및 H2 가스를 공급함으로써, 저압 라디칼 산화(LPRO)의 원리로 O* 및 H*을 생성시키고, 도 4의 (b)에 도시하는 바와 같이, 스페이서 폴리실리콘막(43)에 공급함으로써, 열에너지와 라디칼에 의해 스페이서 폴리실리콘막(43) 중에서 상기 (1)식과 같은 반응이 발생하여, 스페이서 폴리실리콘막(43)의 일부가 SiO2로 치환되어 치환 SiO2막(44)이 형성됨과 함께, SiH4 가스가 생성된다. 이상의 반응이 계속되어, 최종적으로는, 도 4의 (c)와 같이, 스페이서 폴리실리콘막(43)의 전체가 치환 SiO2막(44)으로 된다(치환 SiO2막(44)의 형성). 이때, 치환 SiO2막(44)은, 스페이서 폴리실리콘막(43)보다도 다소 증막된다. 예를 들어 두께 3nm의 스페이서 폴리실리콘막(43)은, 두께 5nm 정도의 치환 SiO2막(44)으로 된다.
실제로, 두께 3nm의 스페이서 폴리실리콘막을 성막하고, 상기 방법으로 치환 처리를 행한 후, SIMS에 의해 원소 분석을 행한 결과, 폴리실리콘막이 거의 완전하게 SiO2막으로 치환되어 있는 것이 확인되었다.
이어서, 막 두께 조정용 SiO2막(45)을 성막한다(스텝 4, 도 4의 (d)). 막 두께 조정용 SiO2막(45)은, 블로킹 옥시드막(21)의 막 두께를 조정하기 위한 것이며, ALD로 성막하는 것이 바람직하다. 즉, 스페이서 폴리실리콘막(43)은, 완전히 SiO2막으로 치환시킨다는 관점 및 막 두께 조정을 가능하게 한다는 관점에서 얇게 형성하고, 스페이서 폴리실리콘막(43)을 치환 반응에 의해 치환 SiO2막(44)으로 한 후, 부족한 막 두께를 막 두께 조정용 SiO2막(45)으로 보충해서 소정 두께의 블로킹 옥시드막(21)을 형성한다.
ALD에 의해 막 두께 조정용 SiO2막(45)을 성막할 때는, 처리 용기 내에, Si 원료 가스와, 산화종을 포함하는 산화제를, 퍼지를 사이에 끼워 교대로 공급하여, Si 원료의 흡착과 산화 처리를 반복한다. 퍼지는 처리 용기 내에 Ar 가스와 같은 희가스나 N2 가스 등의 불활성 가스를 공급함으로써, 종전의 공정의 잔류 가스를 처리 용기로부터 배출하는 공정이다.
이때의 ALD에 의한 성막은, 이하의 2종류의 방법을 사용할 수 있다. 제1 방법으로서는, 저압 라디칼 산화(LPRO)를 사용하는 것이며, 제2 방법으로서는, 산화제로서 오존(O3) 가스를 사용하는 것이다.
제1 방법은, O2 가스 및 H2 가스를 700 내지 750℃의 고온에서 라디칼화하여 산소 라디칼(O*) 및 수소 라디칼(H*)을 생성해서 이들을 산화제로서 사용하는 것이다. 이때, O2 가스 유량/(O2 가스+H2 가스 유량)이 50 내지 90％가 바람직하다. 제1 방법에서는, 막질이 양호한 SiO2막을 형성할 수 있어, 양호한 습식 에칭 내성을 얻을 수 있다.
제2 방법은, 산화제로서 O3 가스를 사용해서 600 내지 650℃에서 SiO2막을 형성하는 것이며, 수소를 사용하지 않으므로 막 내 수소가 적은 SiO2막을 얻을 수 있고, 습식 에칭 내성은 제1 방법에 의한 SiO2막보다는 떨어지지만, 건식 에칭 내성이 높아, 그 후의 공정에 건식 에칭을 포함하는 경우에는 유리하다.
상기 제1 방법 및 제2 방법 모두, 압력은 1 내지 10Torr(133 내지 1333Pa)가 바람직하고, 막 두께는 20nm 이하가 바람직하다. 또한, Si 원료로서는, 염소 함유 실란계 화합물, 실란계 화합물, 아미노실란계 화합물을 사용할 수 있고, 이들 중에서는 염소 함유 실란계 화합물이 바람직하다. 염소 함유 실란계 화합물로서는, DCS, MCS, TCS, STC, HCD를 사용할 수 있다. 이들 중에서는, HCD가 바람직하다.
또한, 치환 SiO2막(44)의 두께가 블로킹 옥시드막(21)으로서 충분한 두께인 경우에는, 치환 SiO2막(44)으로만 블로킹 옥시드막(21)을 형성할 수 있어, 막 두께 조정용 SiO2막(45)은 불필요하다.
이상의 스텝 1 내지 4에 의해 블로킹 옥시드막(21)이 형성되는데, 이때의 스텝 2 내지 4의 온도 흐름도의 예를 도 5에 도시한다. 도 5의 (a)는 스텝 4에서 제1 방법을 취했을 경우, 도 5의 (b)는 스텝 4에서 제2 방법을 취했을 경우를 나타낸다. 스텝 2 내지 4는 온도 변화가 있지만, 그 자리에서(in-situ) 행하는 것이 바람직하다.
도 6에 도시하는 종래 기술과 같이, SiO2막(12)과 SiN막(14)의 표면에, ALD에 의해 블로킹 옥시드막이 되는 SiO2막(50)을 직접 형성한 경우에는, SiO2막(12)에 서브 옥시드(그로운 옥시드)(51)가 형성되기 때문에, SiO2막(12)의 인큐베이션 타임이 SiN막(14)보다도 길어지므로, 형성되는 SiO2막(50)의 막 두께는, SiO2막(12) 부분에서 얇고, SiN막(14) 부분에서 두꺼워져, SiO2막(50)을 얇고 균일한 막 두께로 형성하는 것은 곤란하다.
이에 반해, 본 실시 형태에서는, 최초로, SiO2막(12)과 SiN막(14)의 표면에 스페이서 폴리실리콘막(43)을 성막하므로, 그로운 옥시드가 생성되지 않아, 얇고 균일한 막 형성을 행할 수 있다. 그리고, 이 스페이서 폴리실리콘막(43)을 고온에서 O* 및 H*에 의한 라디칼 처리를 행하여, 폴리실리콘(Si)으로부터 SiO2에의 치환 반응을 발생시키므로, 얇고 균일한 막 두께를 유지한 채 치환 SiO2막(44)을 형성할 수 있다. 이 치환 SiO2막(44) 및 필요에 따라 ALD 등으로 형성되는 막 두께 조정용 SiO2막(45)에 의해 형성된 블로킹 옥시드막(21)은, 원하는 얇은 막 두께로 균일하게 형성할 수 있다.
또한, 막 두께 조정용 SiO2막(45)을 사용함으로써, 스페이서 폴리실리콘막(43)을 최대한 얇게 형성해서 확실하게 SiO2막으로 치환한 뒤에, 원하는 막 두께의 블로킹 옥시드막(21)을 형성할 수 있다.
<처리 장치>
이어서, 상기 실시 형태에 따른 실리콘 산화막(블로킹 옥시드막)을 형성하는 방법을 실시하기 위한 처리 장치에 대해서 설명한다.
[처리 장치의 제1 예]
먼저, 스텝 4를 상기 제1 방법에 의해 행할 수 있는 처리 장치의 제1 예에 대해서 설명한다. 도 7은 처리 장치의 제1 예를 도시하는 종단면도, 도 8은 그 수평 단면도이다.
본 예의 처리 장치(100)는, 핫월 타입의 성막 장치인 가열로로서 구성되어 있고, 외부관(101a) 및 내부관(101b)으로 이루어지는 이중관 구조의 반응관으로서 구성된 천장이 있는 처리 용기(101)를 갖고 있다. 이 처리 용기(101) 전체는, 예를 들어 석영에 의해 형성되어 있다. 처리 용기(101)의 내부관(101b) 중에는, 50 내지 150매의 웨이퍼(W)가 다단으로 적재된 석영제의 웨이퍼 보트(105)가 배치된다. 처리 용기(101)의 외측에는, 하면측이 개구되는 대략 원통형의 본체부(102)가 설치되어 있고, 본체부(102)의 내벽면에는, 둘레 방향에 걸쳐서 히터를 갖는 가열 기구(152)가 설치되어 있다. 본체부(102)는 베이스 플레이트(112)에 지지되어 있다.
처리 용기(101)의 외부관(101a)의 하단 개구부에는, 예를 들어 스테인레스 스틸에 의해 원통체 형상으로 성형된 매니폴드(103)가 O링 등의 시일 부재(도시하지 않음)를 개재해서 연결되어 있다.
상기 매니폴드(103)는 처리 용기(101)의 외부관(101a)을 지지하고 있고, 이 매니폴드(103)의 하방으로부터, 웨이퍼 보트(105)가, 처리 용기(101)의 내부관(101b) 내에 삽입된다. 매니폴드(103)의 저부는 덮개부(109)에 의해 폐쇄되도록 되어 있다.
웨이퍼 보트(105)는, 석영제의 보온통(107)에 적재되어 있고, 보온통(107)에는 덮개부(109)를 관통해서 회전축(110)이 설치되어 있고, 회전축(110)은 모터 등의 회전 구동 기구(113)에 의해 회전 가능하게 되어 있다. 이에 의해, 회전 구동 기구(113)에 의해, 보온통(107)을 통해서 웨이퍼 보트(105)를 회전 가능하게 되어 있다. 또한, 보온통(107)을 상기 덮개부(109)측에 고정해서 설치하여, 웨이퍼 보트(105)를 회전시키지 않고 웨이퍼(W)의 처리를 행하도록 해도 된다.
처리 장치(100)는, 각종 가스를 공급하는 가스 공급 기구(120)를 갖고 있다. 가스 공급 기구(120)는, HCD 가스를 공급하는 HCD 가스 공급원(121), O2 가스를 공급하는 O2 가스 공급원(122), H2 가스를 공급하는 H2 가스 공급원(123), 불활성 가스인 N2 가스를 공급하는 N2 가스 공급원(125)을 갖고 있다. HCD 가스 대신에 DCS 가스, TDMAS 가스를 사용해도 된다.
HCD 가스 공급원(121)에는, 배관(126)이 접속되고, 배관(126)에는, 매니폴드(103) 및 처리 용기(101)의 내부관(101b)의 측벽을 관통해서 내부관(101b) 내에서 상측 방향으로 굴곡되어 수직으로 연장되는 석영제의 가스 분산 노즐(127)이 접속되어 있다. O2 가스 공급원(122)에는, 배관(128)이 접속되고, 배관(128)에는, 매니폴드(103) 및 내부관(101b)의 측벽을 관통해서 내부관(101b) 내에서 상측 방향으로 굴곡되어 수직으로 연장되는 석영제의 가스 분산 노즐(129)이 접속되어 있다. H2 가스 공급원(123)에는, 배관(130)이 접속되고, 배관(130)에는, 매니폴드(103) 및 내부관(101b)의 측벽을 관통해서 내부관(101b) 내에서 상측 방향으로 굴곡되어 수직으로 연장되는 석영제의 가스 분산 노즐(131)이 접속되어 있다. N2 가스 공급원(125)에는, 배관(134)이 접속되고, 배관(134)에는, 매니폴드(103) 및 내부관(101b)의 측벽을 관통해서 처리 용기(101) 내에 이르는 직선상을 이루는 석영제의 가스 노즐(135)이 접속되어 있다.
배관(126)에는, 개폐 밸브(126a) 및 그 상류측에 매스 플로우 컨트롤러와 같은 유량 제어기(126b)가 설치되어 있다. 또한, 배관(128, 130, 134)에도 마찬가지로, 각각 개폐 밸브(128a, 130a, 134a) 및 유량 제어기(128b, 130b, 134b)가 설치되어 있다.
가스 분산 노즐(127, 129 및 131)의 수직 부분에는, 웨이퍼 보트(105)의 웨이퍼 지지 범위에 대응하는 상하 방향의 길이에 걸쳐, 각 웨이퍼(W)에 대응해서 복수의 가스 토출 구멍(127a, 129a 및 131a)이 소정의 간격으로 형성되어 있다(도 7에서는 가스 토출 구멍(131a)만 도시). 이에 의해, 각 가스 토출 구멍(127a, 129a 및 131a)으로부터 수평 방향으로 처리 용기(101)를 향해서 대략 균일하게 가스를 토출할 수 있다.
처리 용기(101)의 내부관(101b)의, 가스 분산 노즐(127, 129, 131)의 배치 위치에 대향하는 부분에는, 처리 용기(101) 내를 진공 배기하기 위한 배기구(147)가 마련되어 있다. 도 9의 (a)에 도시하는 바와 같이, 이 배기구(147)는 웨이퍼 보트(105)에 대응해서 상하로 가늘고 길게 형성되어 있다. 한편, 처리 용기(101)의 외부관(101a)에는, 배기구(147) 근방 부분에 배기 포트(111)가 형성되어 있고, 배기 포트(111)에는, 처리 용기(101)를 배기하기 위한 배기관(149)이 접속되어 있다. 배기관(149)에는, 처리 용기(101) 내의 압력을 제어하는 압력 제어 밸브(150) 및 진공 펌프 등을 포함하는 배기 장치(151)가 접속되어 있어, 배기 장치(151)에 의해 배기관(149)을 통해서 처리 용기(101) 내가 배기된다. 또한, 도 9의 (a)의 긴 구멍 형상의 배기구(147) 대신에 도 9의 (b)와 같은 슬릿 형상의 배기구(147a), 도 9의 (c)와 같은 구멍 형상의 배기구(147b)를 마련해도 된다.
이 처리 용기(101) 및 그 내부의 웨이퍼(W)는, 상술한 본체부(102)의 내측의 가열 기구(152)에 급전됨으로써, 소정 온도로 가열된다.
처리 장치(100)는 제어부(160)를 갖고 있다. 제어부(160)는, 처리 장치(100)의 각 구성부, 예를 들어 밸브류, 유량 제어기인 매스 플로우 컨트롤러, 승강 기구 등의 구동 기구, 가열 기구(152) 등을 제어한다. 제어부(160)는, CPU를 갖는 주 제어부와, 입력 장치, 출력 장치, 표시 장치 및 기억 장치를 갖고 있다. 기억 장치에는, 처리 장치(100)에서 실행되는 처리를 제어하기 위한 프로그램, 즉 처리 레시피가 저장된 기억 매체가 세트되고, 주 제어부는, 기억 매체에 기억되어 있는 소정의 처리 레시피를 호출하여, 그 처리 레시피에 기초해서 처리 장치(100)에 소정의 처리를 행하게 하도록 제어한다.
이어서, 상기 제1 예의 처리 장치(100)를 사용한, SiO2막(블로킹 옥시드막)을 형성하는 방법에 대해서 설명한다.
성막 시에는, 제어부(160)에서 기억 매체에 기억된 처리 레시피에 기초하여 이하와 같이 행하여진다.
최초로, 대기 분위기에서, 도 1의 (a)에 도시하는 구조를 갖는 웨이퍼(W)를 복수매, 예를 들어 50 내지 150매 웨이퍼 보트(105)에 탑재하고, 그 웨이퍼 보트(105)를 처리 장치(100) 내의 처리 용기(101) 내에 하방으로부터 삽입함으로써, 복수의 웨이퍼(W)를 처리 용기(101)의 내부관(101b) 내에 수용한다. 그리고, 덮개부(109)로 매니폴드(103)의 하단 개구부를 폐쇄함으로써 처리 용기(101) 내의 공간을 밀폐 공간으로 한다.
이어서, 처리 용기(101) 내를 배기 장치(151)에 의해 배기해서 압력을 1 내지 10Torr(133 내지 1333Pa)의 범위의 소정의 압력으로 제어하면서, N2 가스 공급원(125)으로부터 처리 용기(101) 내에 불활성 가스인 N2 가스를 공급하여, 소정의 감압 상태의 N2 가스 분위기로 하고, 가열 기구(152)에 의해 웨이퍼(W)의 온도를 600 내지 760℃의 범위의 소정의 온도, 예를 들어 680℃로 승온한다.
웨이퍼(W)의 온도가 소정의 온도에 달한 시점에서, N2 가스의 공급을 계속한 채, HCD 가스 공급원(121)으로부터 배관(126), 가스 분산 노즐(127)을 통해서, 가스 토출 구멍(127a)으로부터 HCD 가스를 웨이퍼(W)의 표면을 따라 공급하여, CVD에 의해 웨이퍼(W)의 SiO2막 및 SiN막의 표면에 스페이서 폴리실리콘막을 형성한다.
이어서, 처리 용기(101) 내에 N2 가스를 공급해서 처리 용기(101) 내를 퍼지하고, 가열 기구(152)에 의해 웨이퍼 온도를 800 내지 900℃의 범위의 소정 온도까지 상승시킨 후, O2 가스 공급원(122) 및 H2 가스 공급원(123)으로부터, 각각 배관(128), 가스 분산 노즐(129) 및 배관(130), 가스 분산 노즐(131)을 통해서 O2 가스 및 H2 가스를 웨이퍼(W)에 공급하여, 800 내지 900℃의 고온에 의해 LPRO의 원리로 O* 및 H*을 생성하고, 열에너지와 이들 라디칼에 의해, 스페이서 폴리실리콘막을 SiO2막(치환 SiO2막)으로 치환한다.
이어서, 처리 용기(101) 내를 N2 가스로 퍼지하고, 처리 용기(101) 내에 N2 가스를 공급한 채의 상태에서, 웨이퍼 온도를 700 내지 750℃의 범위의 소정 온도로 제어하고, HCD 가스 공급원(121)으로부터 배관(126), 분산 노즐(127)을 통해서, 가스 토출 구멍(127a)으로부터 HCD 가스를 웨이퍼(W)의 표면을 따라 공급해서 웨이퍼(W)의 표면에 흡착시키고, 이어서 HCD 가스의 공급을 정지하고 N2 가스에 의해 처리 용기(101) 내를 퍼지한 후, O2 가스 공급원(122) 및 H2 가스 공급원(123)으로부터, 각각 배관(128), 가스 분산 노즐(129) 및 배관(130), 가스 분산 노즐(131)을 통해서 O2 가스 및 H2 가스를 웨이퍼(W)에 공급하여, O* 및 H*을 생성시켜, 흡착된 Si를 저압 라디칼 산화(LPRO)시키고, 이어서 O2 가스 및 H2 가스를 정지하고 N2 가스에 의해 처리 용기(101) 내를 퍼지하는 동작을 소정 횟수 반복하여, ALD에 의해 치환 SiO2막 상에, 막 두께 조정용 SiO2막을 소정의 두께로 형성한다. 이에 의해, 치환 SiO2막과 막 두께 조정용 SiO2막으로 이루어지는 블로킹 옥시드막이 형성된다.
이상의 처리가 종료된 후, 처리 용기(101) 내를 N2 가스에 의해 퍼지하고, 이어서 처리 용기(101) 내를 대기압으로 복귀시키고, 웨이퍼 보트(105)를 하방으로 반출한다.
본 예의 처리 장치에 의하면, 상기 스텝 2 내지 4를 그 자리에서 행할 수 있으므로, 양질의 블로킹 옥시드막을 생산성 높게 형성할 수 있다. 또한, 막 두께 조정용 SiO2막은 성막 온도가 700 내지 750℃로 높으므로, 고품질로 습식 에칭 내성이 높은 막으로 할 수 있다.
[처리 장치의 제2 예]
이어서, 스텝 4를 상기 제2 방법에 의해 행할 수 있는 처리 장치의 제2 예에 대해서 설명한다. 도 10은 처리 장치의 제2 예를 도시하는 종단면도, 도 11은 그 수평 단면도이다.
본 예의 처리 장치(100')는, 기본 구성은 제1 예의 처리 장치(100)와 마찬가지로 구성되어 있지만, 제1 예의 처리 장치(100)의 가스 공급 기구(120)와는 상이한 구성의 가스 공급 기구(120')를 갖고 있다. 가스 공급 기구(120')는, 가스 공급 기구(120)의 구성을 모두 갖는 것 외에, O3 가스 공급원(171), O3 가스 공급원(171)에 접속되는 배관(172), 배관(172)에 접속되어, 매니폴드(103) 및 내부관(101b)의 측벽을 관통해서 처리 용기(101) 내에서 상측 방향으로 굴곡되어 수직으로 연장되는 석영제의 가스 분산 노즐(173)을 더 갖는다. 가스 분산 노즐(173)의 수직 부분에는, 웨이퍼 보트(105)의 웨이퍼 지지 범위에 대응하는 상하 방향의 길이에 걸쳐서, 각 웨이퍼(W)에 대응해서 복수의 가스 토출 구멍(173a)이 소정의 간격으로 형성되어 있다. 배관(172)에는, 개폐 밸브(172a) 및 그 상류측에 매스 플로우 컨트롤러와 같은 유량 제어기(172b)가 설치되어 있다. 다른 구성은 처리 장치(100)와 동일하므로 설명을 생략한다.
이어서, 상기 제2 예의 처리 장치(100')를 사용한, SiO2막(블로킹 옥시드막)을 형성하는 방법에 대해서 설명한다.
본 예에서는, 치환 SiO2막의 형성까지는, 처리 장치(100)와 완전히 마찬가지로 행하여진다.
막 두께 조정용 SiO2막의 형성에 있어서는, 처리 용기(101) 내를 N2 가스로 퍼지하고, 처리 용기(101) 내에 N2 가스를 공급한 채의 상태에서, 웨이퍼 온도를 600 내지 650℃의 범위의 소정 온도로 제어하고, HCD 가스 공급원(121)으로부터 배관(126), 분산 노즐(127)을 통해서, 가스 토출 구멍(127a)으로부터 HCD 가스를 웨이퍼(W)의 표면을 따라 공급해서 웨이퍼(W)의 표면에 흡착시키고, 이어서 HCD 가스의 공급을 정지하고 N2 가스에 의해 처리 용기(101) 내를 퍼지한 후, O3 가스 공급원(171)으로부터 배관(172) 및 가스 분산 노즐(173)을 통해서 O3 가스를 웨이퍼(W)에 공급하여, 흡착된 Si를 산화시키고, 이어서 O3 가스를 정지하고 N2 가스에 의해 처리 용기(101) 내를 퍼지하는 동작을 소정 횟수 반복하여, ALD에 의해 치환 SiO2막 상에 막 두께 조정용 SiO2막을 소정의 두께로 형성한다. 이에 의해, 치환 SiO2막과 막 두께 조정용 SiO2막으로 이루어지는 블로킹 옥시드막이 형성된다.
이상의 처리가 종료된 후, 처리 용기(101) 내를 N2 가스에 의해 퍼지하고, 이어서 처리 용기(101) 내를 대기압으로 복귀시키고, 웨이퍼 보트(105)를 하방으로 반출한다.
본 예의 처리 장치에 의하면, 상기 스텝 2 내지 4를 그 자리에서 행할 수 있으므로, 양질의 블로킹 옥시드막을 생산성 높게 형성할 수 있다. 또한, 막 두께 조정용 SiO2막은, 제1 예의 경우보다도 성막 온도가 낮으므로 습식 에칭 내성은 제1 예의 처리 장치의 경우보다도 떨어지지만, 막내의 H의 양을 제1 예보다도 적게 할 수 있으므로, 건식 에칭 내성을 높게 할 수 있다.
<다른 적용>
이상, 본 발명의 실시 형태에 대해서 설명했지만, 본 발명은 상기 실시 형태에 한정되지 않고, 그 요지를 일탈하지 않는 범위에서 다양하게 변형 가능하다.
예를 들어, 상기 실시 형태에서는, 3D-NAND형 불휘발성 반도체 장치를 형성할 때, SiO2막과 SiN막의 적층막에 형성된 메모리 홀의 SiO2막과 SiN막의 노출면에 블로킹 옥시드막을 형성하는 경우에 본 발명을 적용한 예를 나타냈지만, 이에 한정하지 않고, SiO2막과 SiN막의 표면에 균일하게 SiO2막을 형성하는 경우라면 적용 가능하다.
또한, 상기 실시 형태에서는, 막 두께 조정용 SiO2막을 ALD에 의해 형성한 예를 나타냈지만, ALD에 한하지 않고 CVD 등의 다른 방법으로 형성해도 된다.
또한, 상기 실시 형태에서는, 처리 장치로서 종형의 뱃치식 장치를 적용한 예에 대해서 나타냈지만, 이에 한정하지 않고, 횡형의 뱃치식 장치, 매엽 장치, 회전 테이블 상에 복수매의 피처리체를 실어 처리를 행하는 세미 뱃치식 장치를 사용할 수도 있다.
10; 반도체 기판 12; SiO2막
14; SiN막 21; 블로킹 옥시드막
43; 스페이서 폴리실리콘막(희생막) 44; 치환 SiO2막
45; 막 두께 조정용 SiO2막 100, 100'; 처리 장치
101; 처리 용기 101a; 외부관
101b; 내부관 102; 본체부
120, 120'; 가스 공급 기구 147, 147a, 147b; 배기구
151; 배기 장치 152; 가열 기구
160; 제어부 W; 반도체 웨이퍼(피처리체)

Claims (17)

  1. 실리콘 산화막과 실리콘 질화막이 노출된 피처리면에 블로킹 실리콘 산화막을 형성하는 방법이며,
    실리콘 산화막과 실리콘 질화막이 노출된 피처리면을 갖는 피처리체를 감압 하의 처리 용기 내에 배치된 상태로 하는 제1 공정과,
    상기 실리콘 산화막과 상기 실리콘 질화막이 노출된 피처리면에 희생막이 되는 스페이서 폴리실리콘막을 성막하는 제2 공정과,
    이어서, 상기 피처리체에 열에너지와 산소 라디칼 및 수소 라디칼을 공급하여, 상기 스페이서 폴리실리콘막을 치환 실리콘 산화막으로 치환하는 제3 공정
    을 포함하는 방법.
  2. 제1항에 있어서,
    상기 제3 공정은, 상기 피처리체를 800 내지 900℃의 범위의 온도로 가열하면서, 산소 가스 및 수소 가스를 공급함으로써, 산소 라디칼 및 수소 라디칼을 생성하고, 상기 산소 라디칼 및 상기 수소 라디칼에 의해, 상기 스페이서 폴리실리콘막을 상기 치환 실리콘 산화막으로 치환하는, 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 제2 공정은, 상기 처리 용기 내에 실리콘 원료 가스를 공급해서 CVD에 의해 상기 폴리실리콘막을 성막하는, 방법.
  4. 제3항에 있어서,
    상기 제2 공정은, 상기 실리콘 원료 가스로서 염소 함유 실란계 가스, 실란계 가스 또는 아미노실란계 가스를 사용해서 행하여지는, 방법.
  5. 제1항 또는 제2항에 있어서,
    상기 제3 공정 후, 상기 치환 실리콘 산화막 상에 막 두께 조정용 실리콘 산화막을 성막하는 제4 공정을 더 포함하는, 방법.
  6. 제5항에 있어서,
    상기 제4 공정은, 실리콘 원료 가스와 산화종을 교대로 공급하는 ALD에 의해 상기 막 두께 조정용 실리콘 산화막을 성막하는, 방법.
  7. 제6항에 있어서,
    상기 제4 공정은, 상기 피처리체를 700 내지 750℃로 가열하면서, 산소 가스 및 수소 가스를 공급함으로써 생성된 산소 라디칼 및 수소 라디칼을 산화종으로서 사용하는, 방법.
  8. 제6항에 있어서,
    상기 제4 공정은, 산화종으로서 오존 가스를 사용하는, 방법.
  9. 제6항에 있어서,
    상기 제4 공정은, 실리콘 원료 가스로서, 염소 함유 실란계 가스를 사용하는, 방법.
  10. 제1항 또는 제2항에 있어서,
    실리콘 산화막과 실리콘 질화막이 노출된 피처리면은, 상기 피처리체로서의 3D-NAND형 불휘발성 반도체 장치를 형성하는 반도체 웨이퍼에 있어서, 상기 실리콘 산화막과 희생막으로서의 상기 실리콘 질화막의 적층막에 적층 방향으로 형성된 메모리 홀에 노출되는 상기 적층막의 표면인, 방법.
  11. 실리콘 산화막과 실리콘 질화막이 노출된 피처리면에 블로킹 실리콘 산화막을 형성하는 장치이며,
    상기 실리콘 산화막과 실리콘 질화막이 노출된 피처리면을 갖는 피처리체를 수용하는 처리 용기와,
    상기 처리 용기 내에 소정의 가스를 공급하는 가스 공급부와,
    상기 처리 용기 내를 가열하는 가열 기구와,
    상기 처리 용기 내를 배기해서 감압 상태로 하는 배기 기구와,
    상기 가스 공급부, 상기 가열 기구 및 상기 배기 기구를 제어하는 제어부
    를 포함하고,
    상기 제어부는,
    상기 피처리체가 상기 처리 용기 내에 배치된 상태에서, 상기 처리 용기 내를 소정의 감압 하에 유지하고,
    상기 실리콘 산화막과 상기 실리콘 질화막이 노출된 피처리면에 실리콘 원료 가스를 사용해서 희생막이 되는 스페이서 폴리실리콘막을 성막하고,
    이어서, 상기 피처리체에 열에너지와 산소 라디칼 및 수소 라디칼을 공급하여, 상기 스페이서 폴리실리콘막을 치환 실리콘 산화막으로 치환하도록, 상기 가스 공급부, 상기 가열 기구 및 상기 배기 기구를 제어하는, 장치.
  12. 제11항에 있어서,
    상기 제어부는, 상기 스페이서 폴리실리콘막을 상기 치환 실리콘 산화막으로 치환할 때, 상기 피처리체를 800 내지 900℃의 범위의 온도로 가열하면서, 산소 가스 및 수소 가스를 공급함으로써, 산소 라디칼 및 수소 라디칼을 생성하여, 상기 산소 라디칼 및 상기 수소 라디칼에 의해, 상기 스페이서 폴리실리콘막이 상기 치환 실리콘 산화막으로 치환되도록 제어하는, 장치.
  13. 제11항 또는 제12항에 있어서,
    상기 제어부는, 상기 스페이서 폴리실리콘막을 성막할 때, 상기 실리콘 원료 가스로서 염소 함유 실란계 가스, 실란계 가스 또는 아미노실란계 가스를 공급해서 CVD에 의해 성막하도록 제어하는, 장치.
  14. 제11항 또는 제12항에 있어서,
    상기 제어부는, 상기 스페이서 폴리실리콘막을 상기 치환 실리콘 산화막으로 치환한 후, 실리콘 원료 가스와, 산화종과 교대로 공급하는 ALD에 의해 막 두께 조정용 실리콘 산화막을 성막하도록 제어하는, 장치.
  15. 제14항에 있어서,
    상기 제어부는, 상기 막 두께 조정용 실리콘 산화막을 성막할 때, 상기 피처리체를 700 내지 750℃로 가열하면서, 산소 가스 및 수소 가스를 공급함으로써 산소 라디칼 및 수소 라디칼을 생성시켜, 상기 산화종으로서 사용하도록 제어하는, 장치.
  16. 제14항에 있어서,
    상기 가스 공급부는, 상기 막 두께 조정용 실리콘 산화막을 성막할 때, 상기 산화종으로서 오존 가스를 공급하는, 장치.
  17. 컴퓨터 상에서 동작하고, 실리콘 산화막과 실리콘 질화막이 노출된 피처리면에 블로킹 실리콘 산화막을 형성하는 장치를 제어하기 위한 프로그램이 기억된 기억 매체이며, 상기 프로그램은, 실행 시에, 제1항 또는 제2항의 방법이 행해지도록, 컴퓨터에 상기 장치를 제어시키는, 기억 매체.
KR1020180128601A 2017-10-31 2018-10-26 실리콘 산화막을 형성하는 방법 및 장치 KR102415040B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2017-210435 2017-10-31
JP2017210435A JP6956592B2 (ja) 2017-10-31 2017-10-31 シリコン酸化膜を形成する方法および装置

Publications (2)

Publication Number Publication Date
KR20190049501A true KR20190049501A (ko) 2019-05-09
KR102415040B1 KR102415040B1 (ko) 2022-07-01

Family

ID=66244222

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180128601A KR102415040B1 (ko) 2017-10-31 2018-10-26 실리콘 산화막을 형성하는 방법 및 장치

Country Status (4)

Country Link
US (1) US10964530B2 (ko)
JP (1) JP6956592B2 (ko)
KR (1) KR102415040B1 (ko)
CN (1) CN109727843B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200140432A (ko) * 2019-06-05 2020-12-16 인천대학교 산학협력단 선택적 증착에 의한 메모리 소자 결함 회복 방법

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210012786A (ko) * 2019-07-26 2021-02-03 에스케이하이닉스 주식회사 수직형 반도체 장치 및 그 제조 방법
CN110600478B (zh) * 2019-08-28 2022-03-18 长江存储科技有限责任公司 一种三维存储器的制备方法及三维存储器
US11251080B2 (en) * 2019-12-02 2022-02-15 Tokyo Electron Limited Method of making 3D circuits with integrated stacked 3D metal lines for high density circuits
US11587789B2 (en) * 2020-03-06 2023-02-21 Applied Materials, Inc. System and method for radical and thermal processing of substrates
CN112404026B (zh) * 2020-09-11 2022-03-01 上海金堂轻纺新材料科技有限公司 一种除油污废水循环利用的工艺
CN112838093A (zh) * 2021-01-04 2021-05-25 长江存储科技有限责任公司 半导体器件的制造方法
CN113410126B (zh) * 2021-06-18 2024-03-08 上海华虹宏力半导体制造有限公司 热氧化工艺中自动调控硅氧化膜厚度的方法和系统

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002353214A (ja) * 2001-05-24 2002-12-06 Nec Corp 半導体装置の製造方法
JP2014187393A (ja) * 2009-11-20 2014-10-02 Hitachi Kokusai Electric Inc 半導体装置の製造方法、基板処理方法および基板処理装置
US9305849B1 (en) * 2014-11-12 2016-04-05 Sandisk Technologies Inc. Method of making a three dimensional NAND device
JP2017085165A (ja) * 2013-07-31 2017-05-18 東京エレクトロン株式会社 シリコン膜の成膜方法
JP2017117977A (ja) 2015-12-25 2017-06-29 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、プログラムおよび記録媒体

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4716131A (en) * 1983-11-28 1987-12-29 Nec Corporation Method of manufacturing semiconductor device having polycrystalline silicon layer with metal silicide film
US5658822A (en) * 1996-03-29 1997-08-19 Vanguard International Semiconductor Corporation Locos method with double polysilicon/silicon nitride spacer
US6177318B1 (en) * 1999-10-18 2001-01-23 Halo Lsi Design & Device Technology, Inc. Integration method for sidewall split gate monos transistor
US6323127B1 (en) * 2000-06-22 2001-11-27 International Business Machines Corporation Capacitor formed with Pt electrodes having a 3D cup-like shape with roughened inner and outer surfaces
EP2988331B1 (en) * 2000-08-14 2019-01-09 SanDisk Technologies LLC Semiconductor memory device
KR100442883B1 (ko) * 2002-09-11 2004-08-02 삼성전자주식회사 측벽 게이트와 ｓｏｎｏｓ 셀 구조를 갖는 불휘발성메모리 소자의 제조 방법
JP4760081B2 (ja) * 2004-04-21 2011-08-31 株式会社デンソー 半導体装置及びその製造方法
JP2006134941A (ja) * 2004-11-02 2006-05-25 Sharp Corp 半導体装置の製造方法
JP4456533B2 (ja) * 2005-06-14 2010-04-28 東京エレクトロン株式会社 シリコン酸化膜の形成方法、シリコン酸化膜の形成装置及びプログラム
US7435646B2 (en) * 2005-08-22 2008-10-14 Freescale Semiconductor, Inc. Method for forming floating gates within NVM process
KR100757335B1 (ko) * 2006-10-18 2007-09-11 삼성전자주식회사 불휘발성 메모리 장치 및 이를 제조하는 방법
JP2008177277A (ja) * 2007-01-17 2008-07-31 Toshiba Corp フラッシュメモリ及びフラッシュメモリの製造方法
US20090003083A1 (en) * 2007-06-28 2009-01-01 Sandisk 3D Llc Memory cell with voltage modulated sidewall poly resistor
US7701746B2 (en) * 2007-06-28 2010-04-20 Sandisk 3D, Llc Method of making memory cell with voltage modulated sidewall poly resistor
JP5629120B2 (ja) * 2010-04-26 2014-11-19 ルネサスエレクトロニクス株式会社 半導体装置
US9685320B2 (en) * 2010-09-23 2017-06-20 Lam Research Corporation Methods for depositing silicon oxide
US8940608B2 (en) * 2012-06-21 2015-01-27 GlobalFoundries, Inc. Methods for fabricating integrated circuits with drift regions and replacement gates
KR101924862B1 (ko) * 2012-08-31 2018-12-05 에스케이하이닉스 주식회사 반도체 소자 및 제조 방법
JP2015103698A (ja) * 2013-11-26 2015-06-04 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
KR20150062768A (ko) * 2013-11-29 2015-06-08 삼성전자주식회사 이중 블로킹 절연막들을 갖는 반도체 메모리 소자를 제조하는 방법
US9190272B1 (en) * 2014-07-15 2015-11-17 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same
US10014317B2 (en) * 2014-09-23 2018-07-03 Haibing Peng Three-dimensional non-volatile NOR-type flash memory
US9920427B2 (en) * 2015-02-02 2018-03-20 Toshiba Memory Corporation Semiconductor manufacturing apparatus and manufacturing method of semiconductor device
KR102579784B1 (ko) * 2015-05-01 2023-09-15 어플라이드 머티어리얼스, 인코포레이티드 표면 블록 화학작용을 이용한 박막 유전체의 선택적 증착
US9595444B2 (en) * 2015-05-14 2017-03-14 Sandisk Technologies Llc Floating gate separation in NAND flash memory
US10269821B2 (en) * 2015-08-26 2019-04-23 Toshiba Memory Corporation Three-dimensional semiconductor memory device and method for manufacturing the same
US20170062456A1 (en) * 2015-08-31 2017-03-02 Cypress Semiconductor Corporation Vertical division of three-dimensional memory device
US9911488B2 (en) * 2015-10-22 2018-03-06 Sandisk Technologies Llc Three dimensional non-volatile memory with shorting source line/bit line pairs
US10032935B2 (en) 2016-03-16 2018-07-24 Toshiba Memory Corporation Semiconductor memory device with charge-diffusion-less transistors
US10020314B1 (en) * 2017-03-02 2018-07-10 Sandisk Technologies Llc Forming memory cell film in stack opening
US9978772B1 (en) * 2017-03-14 2018-05-22 Micron Technology, Inc. Memory cells and integrated structures
JP6929173B2 (ja) * 2017-09-13 2021-09-01 東京エレクトロン株式会社 シリコン酸化膜を形成する方法および装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002353214A (ja) * 2001-05-24 2002-12-06 Nec Corp 半導体装置の製造方法
JP2014187393A (ja) * 2009-11-20 2014-10-02 Hitachi Kokusai Electric Inc 半導体装置の製造方法、基板処理方法および基板処理装置
JP2017085165A (ja) * 2013-07-31 2017-05-18 東京エレクトロン株式会社 シリコン膜の成膜方法
US9305849B1 (en) * 2014-11-12 2016-04-05 Sandisk Technologies Inc. Method of making a three dimensional NAND device
JP2017117977A (ja) 2015-12-25 2017-06-29 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、プログラムおよび記録媒体

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200140432A (ko) * 2019-06-05 2020-12-16 인천대학교 산학협력단 선택적 증착에 의한 메모리 소자 결함 회복 방법

Also Published As

Publication number Publication date
US20190131126A1 (en) 2019-05-02
JP6956592B2 (ja) 2021-11-02
US10964530B2 (en) 2021-03-30
CN109727843A (zh) 2019-05-07
JP2019083271A (ja) 2019-05-30
CN109727843B (zh) 2023-10-20
KR102415040B1 (ko) 2022-07-01

Similar Documents

Publication Publication Date Title
KR102415040B1 (ko) 실리콘 산화막을 형성하는 방법 및 장치
JP7050985B2 (ja) 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム
KR102313842B1 (ko) 실리콘 산화막을 형성하는 방법 및 장치, 및 기억 매체
US9269566B2 (en) Substrate processing apparatus
KR102158903B1 (ko) 질화막의 형성 방법 및 형성 장치
KR102297200B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
KR20210015679A (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
CN109385616B (zh) 向钨膜上形成氧化硅膜的方法、装置以及存储介质
KR102314998B1 (ko) 실리콘막의 형성 방법 및 형성 장치
KR20210109465A (ko) 반도체 장치의 제조 방법, 기판 처리 장치, 및 프로그램
KR102470917B1 (ko) 성막 방법 및 성막 장치
KR20240005996A (ko) 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 장치, 및 프로그램
CN111837223A (zh) 基板处理装置、半导体装置的制造方法和程序
JP7186909B2 (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
JP7135190B2 (ja) 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム
JP2023159475A (ja) 基板処理装置、半導体装置の製造方法及びプログラム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant