JP6367734B2 - 凹部を充填する方法及び処理装置 - Google Patents

凹部を充填する方法及び処理装置 Download PDF

Info

Publication number
JP6367734B2
JP6367734B2 JP2015029732A JP2015029732A JP6367734B2 JP 6367734 B2 JP6367734 B2 JP 6367734B2 JP 2015029732 A JP2015029732 A JP 2015029732A JP 2015029732 A JP2015029732 A JP 2015029732A JP 6367734 B2 JP6367734 B2 JP 6367734B2
Authority
JP
Japan
Prior art keywords
gas
thin film
container
pressure
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015029732A
Other languages
English (en)
Other versions
JP2016152351A (ja
Inventor
洋一郎 千葉
洋一郎 千葉
匠 山田
匠 山田
鈴木　大介
大介 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2015029732A priority Critical patent/JP6367734B2/ja
Priority to US15/041,144 priority patent/US9653555B2/en
Priority to KR1020160017331A priority patent/KR101923767B1/ko
Priority to TW105104370A priority patent/TWI628700B/zh
Priority to CN201610091405.XA priority patent/CN105895512B/zh
Publication of JP2016152351A publication Critical patent/JP2016152351A/ja
Application granted granted Critical
Publication of JP6367734B2 publication Critical patent/JP6367734B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/04—Pattern deposit, e.g. by using masks
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3215—Doping the layers
    • H01L21/32155—Doping polycristalline - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Description

本発明の実施形態は、凹部を充填する方法及び処理装置に関する。
半導体デバイスの製造では、半導体ウェハの表面に設けられるホールまたはトレンチなどの凹部内にシリコンなどの半導体材料を充填する処理が行われる場合がある。半導体ウェハは、半導体基板と半導体基板上に形成される絶縁膜とを備え、凹部は絶縁膜の表面（半導体ウェハの表面）に形成される。凹部内に充填される半導体材料は、半導体基板の材料と同様であり、例えば、電極として利用される場合がある。
特許文献１には、半導体ウェハである被処理体の絶縁膜に形成される凹部を充填する方法及び装置についての技術が記載されている。特許文献１の方法は、凹部を画成する壁面に沿って不純物を含有する第１のアモルファスシリコン膜を形成する工程と、第１のアモルファスシリコン膜上に第２のアモルファスシリコン膜を形成する工程と、第２のアモルファスシリコンの形成後に被処理体をアニールする工程と、を備える。
特開２０１４−２２９８５７号公報
半導体ウェハの表面に設けられる凹部は、絶縁膜を貫通し、この絶縁膜の下地となる半導体基板の内部まで延在するように形成されることがある。このような凹部は、絶縁膜及び半導体基板のエッチングによって形成される。本願発明者は、かかる凹部の底部に向けて半導体材料を移動させて当該半導体材料から半導体基板の結晶に応じたエピタキシャル領域を形成することにより当該凹部を充填する技術を研究している。この研究において、本願発明者は、固相エピタキシャル成長によって凹部を埋め込む方法では、凹部の内壁面にエピタキシャル成長が行われない領域が含まれる場合には、この領域でエピタキシャル成長が行われない結果、凹部ではエピタキシャル領域による充填が十分に行われずに空隙が部分的に形成され得ることを見い出している。したがって、半導体材料のエピタキシャル成長によって凹部を充填する技術では、凹部内の空隙の形成を抑制することが必要となっている。
一態様においては、被処理体の凹部を充填する方法が提供される。被処理体は、半導体基板及び該半導体基板上に設けられた絶縁膜を備えることができる。凹部は、絶縁膜を貫通して半導体基板の内部まで延在していることができる。本態様に係る方法は、（ａ）凹部を画成する壁面に沿って半導体材料の第１の薄膜を形成する工程と、（ｂ）第１の薄膜を気相ドーピングする工程と、（ｃ）被処理体を容器内においてアニールすることにより、気相ドーピングされた第１の薄膜を移動させずに、凹部を画成する半導体基板の面に沿って、第１の薄膜の半導体材料から半導体基板の結晶に応じたエピタキシャル領域を形成する工程（以下、「第１工程」という）と、（ｄ）凹部を画成する壁面に沿って半導体材料の第２の薄膜を形成する工程（以下、「第２工程」という）と、（ｅ）被処理体を容器内においてアニールすることにより、凹部の底に向けて移動させた第２の薄膜の半導体材料からエピタキシャル領域を更に形成する工程（以下、「第３工程」という）と、を備えることができる。
上記方法によれば、半導体材料の第１の薄膜は気相ドーピングされた後にアニールされるので、気相ドーピングによって第１の薄膜の表面にはドーピング層が形成され、このドーピング層により第１の薄膜の半導体材料においてマイグレーションの発生が抑制され、よって、第１の薄膜を実質的に移動させずに凹部を画成する半導体基板の面に沿って半導体基板の結晶に応じたエピタキシャル領域を第１の薄膜の半導体材料から形成できる。第１の薄膜が設けられる壁面に、第１の薄膜からエピタキシャル成長できる領域と共にエピタキシャル成長できない領域が含まれる場合であっても、このような二つの領域が共に第１の薄膜によって覆われていれば、上記のドーピング層によって第１の薄膜の半導体材料においてマイグレーションの発生が抑制されるので、エピタキシャル成長できない領域上においても（エピタキシャル成長できない領域の有無に依存せずに）第１の薄膜の半導体材料からエピタキシャル層の形成が可能となる。
一実施形態において、第１の薄膜を構成する半導体材料及び第２の薄膜を構成する半導体材料は、シリコン、ゲルマニウム、又はシリコンゲルマニウムであってもよい。一実施形態において、第１の薄膜及び第２の薄膜は、アモルファス半導体膜であってもよく、例えば、アモルファス状態のシリコン膜、ゲルマニウム膜、又はシリコンゲルマニウム膜であってもよく、この場合に、半導体基板は、単結晶半導体基板又は多結晶半導体基板であってもよく、例えば、単結晶シリコン基板又は多結晶シリコン基板であってもよい。一実施形態においては、第１の薄膜及び第２の薄膜は、多結晶半導体膜であってもよく、例えば、多結晶のシリコン膜、ゲルマニウム膜、又はシリコンゲルマニウム膜であってもよく、この場合に、半導体基板は、単結晶半導体基板であってもよく、例えば、単結晶シリコン基板であってもよい。
一実施形態において、エピタキシャル領域を形成する第１工程は、第１の圧力に設定された容器内で被処理体をアニールすることができ、エピタキシャル領域を更に形成する第３工程は、第２の圧力に設定された容器内で被処理体をアニールすることができ、第１の圧力の範囲は、第２の圧力の範囲を含むことができる。従って、第１の圧力が、気相ドーピングされていない状態でアニールが行われた場合に半導体材料にマイグレーションが発生するような第２の圧力を含む比較的に広範な範囲の圧力であっても、第１の薄膜は、アニール前に気相ドーピングされるので、第１の薄膜の半導体材料においてアニール時におけるマイグレーションの発生を抑制できる。
一実施形態において、第１の圧力は、１．３×１０−８Ｐａより高く、且つ、１．０×１０５Ｐａ以下の圧力であることができる。第２の圧力は、１．３×１０−８Ｐａ以上であり、且つ、１．３×１０２Ｐａ以下の圧力であることができる。このように、第１の圧力が第２の圧力の範囲を含む比較的に広範は範囲の圧力であっても、マイグレーションの発生を抑制できる。
一実施形態において、エピタキシャル領域を形成する第１工程と第２の薄膜を形成する第２工程との間に、第１の薄膜をエッチングする工程を更に備えることができる。従って、エピタキシャル成長に寄与せずに残された第１の薄膜が、エピタキシャル領域を形成する工程と第２の薄膜を形成する工程との間において、除去される。
一実施形態において、エピタキシャル領域を更に形成する第３工程の後に、第２の薄膜をエッチングする工程（以下、「第４工程」という）を更に備えることができる。一実施形態において、第２工程〜第４工程を含むシーケンスが繰り返し実行されてもよい。従って、エピタキシャル成長に寄与せずに残された第２の薄膜が、エピタキシャル領域を更に形成する工程の後において、除去される。
別の一態様においては、上述した方法の実施に用いることが可能な処理装置が提供される。この処理装置は、容器と、半導体材料の第１の薄膜を形成するための第１のガス、半導体材料の第２の薄膜を形成するための第２のガス、及び気相ドーピングに用いる第３のガスを容器内に供給するよう構成されたガス供給部と、容器内の空間を加熱するための加熱装置と、ガス供給部、及び加熱装置を制御する制御部と、を備えることができ、制御部は、ガス供給部に第１のガスを容器内に供給させる第１の制御を実行することができ、第１の制御の実行後に、ガス供給部に第３のガスを容器内に供給させる第２の制御を実行することができ、第２の制御の実行後に、加熱装置に容器内の空間を加熱させる第３の制御を実行することができ、第３の制御の実行後に、ガス供給部に第２のガスを容器内に供給させる第４の制御を実行することができ、第４の制御の実行後に、加熱装置に前記容器内の空間を加熱させる第５の制御を実行することができる。
上記の処理装置によれば、制御部は、第１の薄膜を形成するための第１のガスを容器に供給し、引き続き、気相ドーピングに用いる第３のガスを容器に供給して気相ドーピングを行った後に容器を加熱するので、気相ドーピングによって第１の薄膜の表面にはドーピング層が形成され、このドーピング層により容器内の第１の薄膜の半導体材料においてマイグレーションの発生が抑制され、よって、第１の薄膜を実質的に移動させずに第１の薄膜の半導体材料からエピタキシャル領域を形成できる。更に、第１の薄膜が設けられる面に、第１の薄膜からエピタキシャル成長できる領域と共にエピタキシャル成長できない領域が含まれる場合であっても、このような二つの領域が共に第１の薄膜によって覆われていれば、上記のドーピング層により第１の薄膜の半導体材料においてマイグレーションの発生が抑制されるので、エピタキシャル成長できない領域上においても（エピタキシャル成長できない領域の有無に依存せずに）、第１の薄膜の半導体材料からエピタキシャル層の形成が可能となる。
一実施形態において、第１のガス及び第２のガスは、原料ガス、即ち、シリコン含有ガス、ゲルマン含有ガス、又はシリコン含有ガスとゲルマン含有ガスの混合ガスを含んでいてもよい。一実施形態において、第３のガスは、ホスフィン（ＰＨ３）、ジボラン（Ｂ２Ｈ６）、三塩化ホウ素（ＢＣｌ３）、又はアルシン（ＡｓＨ３）を含んでいてもよい。
一実施形態において、容器内の空間を減圧するための排気装置を更に備えることができ、制御部は、排気装置を更に制御することができ、第３の制御において、排気装置に容器内の空間の圧力を第１の圧力に設定させることができ、且つ、加熱装置に容器内の空間を加熱させることができ、第５の制御において、排気装置に容器内の空間の圧力を第２の圧力に設定させることができ、且つ、加熱装置に容器内の空間を加熱させることができ、第１の圧力の範囲は、第２の圧力の範囲を含むことができる。従って、第１の圧力が、気相ドーピングされていない状態で加熱が行われた場合に半導体材料にマイグレーションが発生するような第２の圧力を含む比較的に広範な範囲の圧力であっても、加熱前に気相ドーピングが行われるので、第１の薄膜の半導体材料において加熱時におけるマイグレーションの発生を抑制できる。
一実施形態において、第１の圧力は、１．３×１０−８Ｐａより高く、且つ、１．０×１０５Ｐａ以下の圧力であることができる。第２の圧力は、１．３×１０−８Ｐａ以上であり、且つ、１．３×１０２Ｐａ以下の圧力であることができる。このように、第１の圧力が第２の圧力の範囲を含む比較的に広範は範囲の圧力であっても、マイグレーションの発生を抑制できる。
一実施形態において、ガス供給部は、第１の薄膜をエッチングするための第４のガスを容器内に更に供給するよう構成されていることができ、制御部は、第３の制御の実行と第４の制御の実行との間に、ガス供給部に第４のガスを容器内に供給させる第６の制御を更に実行することができる。一実施形態において、第４のガスは、Ｃｌ２、ＨＣｌ、Ｆ２、Ｂｒ２、及び、ＨＢｒのうち一種以上を含有するガスであり得る。従って、第３の制御の実行の後においてエピタキシャル成長に寄与せずに残された第１の薄膜が、第３の制御の実行と第４の制御の実行との間において除去される。
一実施形態において、ガス供給部は、第２の薄膜をエッチングするための第５のガスを容器内に更に供給するよう構成されていることができ、制御部は、第５の制御の実行の後に、ガス供給部に第５のガスを容器内に供給させる第７の制御を更に実行することができる。一実施形態において、制御部は、第４の制御、第５の制御、及び第７の制御を含むシーケンスを繰り返し実行してもよい。一実施形態において、第５のガスは、Ｃｌ２、ＨＣｌ、Ｆ２、Ｂｒ２、及び、ＨＢｒのうち一種以上を含有するガスであり得る。従って、第５の制御の実行の後においてエピタキシャル成長に寄与せずに残された第２の薄膜が、第５の制御の実行の後において除去される。
以上説明したように、半導体材料のエピタキシャル成長によって凹部を充填する技術において、空隙の形成を抑制することが可能となる。
図１は、一実施形態に係る凹部を充填する方法を示す流れ図である。 図２は、図１に示す方法の実施前の初期状態、及び、当該方法の各工程の実行後の被処理体を例示する断面図である。 図３は、図１に示す方法の各工程の実行後の被処理体を例示する断面図である。 図４は、図１に示す方法の実施に用いることが可能な処理装置を概略的に示す図である。 図５は、図４に示す処理装置の制御部の構成を示す例示的な図である。
以下、図面を参照して種々の実施形態について詳細に説明する。なお、各図面において同一又は相当の部分に対しては同一の符号を附すこととする。
図１は、一実施形態に係る凹部を充填する方法を示す流れ図である。また、図２は、図１に示す方法の実施前の初期状態、及び、当該方法の各工程の実行後の被処理体を例示する断面図であり、図３は、図１に示す方法の各工程の実行後の被処理体を例示する断面図である。図１に示す方法ＭＴは、被処理体の凹部内において半導体材料をエピタキシャル成長させることによって、当該凹部を充填するものである。
方法ＭＴの適用前の初期状態において、被処理体（以下、「ウェハＷ」ということがある）は、図２の（ａ）に示す構成を備える。即ち、ウェハＷは、半導体基板ＳＢと絶縁膜ＩＦとを備える。半導体基板ＳＢは、単結晶半導体基板または多結晶半導体基板であり、例えば、単結晶シリコン基板または多結晶シリコン基板である。絶縁膜ＩＦは、半導体基板ＳＢ上に設けられている。絶縁膜ＩＦは、上面ＴＷを備える。絶縁膜ＩＦは、例えば、酸化シリコン（ＳｉＯ２）または窒化シリコン（Ｓｉ３Ｎ４）から構成されている。
ウェハＷには、トレンチ又はホール（コンタクトホール等）といった凹部ＤＲが形成されている。凹部ＤＲは、上面ＴＷから絶縁膜ＩＦを膜厚方向に貫通しており、更に半導体基板ＳＢの内部まで延在している。凹部ＤＲは、例えば、１９０ｎｍ〜２１０ｎｍ程度の深さ、４０ｎｍ〜５０ｎｍ程度の幅を備えることができる。凹部ＤＲは、側壁面ＳＷ、及び底面ＢＷなどによって画成される。側壁面ＳＷは、凹部ＤＲを側方から画成し、底面ＢＷは、凹部ＤＲを下方から画成する。側壁面ＳＷは、面ＤＳを含む。面ＤＳは、半導体基板ＳＢにおいて凹部ＤＲを側方から画成する。この凹部ＤＲは、絶縁膜ＩＦの上にマスクを形成し、この絶縁膜ＩＦと半導体基板ＳＢとをエッチングすることによって、形成することができる。かかるエッチングによって、半導体基板ＳＢの凹部ＤＲを画成する面ＤＳには、ダメージを有する領域、即ちダメージ領域ＤＭが発生し得る。ダメージ領域ＤＭは、面ＤＳにおける他の領域（エピタキシャル成長が行われる領域）とは異なる状態を有する領域（エピタキシャル成長が行われない領域）であり、例えば、エッチングガスに含まれる成分（例えば、カーボン）が除去されずに残されることによって形成され得る。なお、ダメージ領域ＤＭは、エピタキシャル成長が行われない領域であればよく、エッチング時に生じるダメージによるものに限らずに半導体基板ＳＢとは異なる材料の領域等であることができる。
図２の（ａ）に示すウェハＷに対して、方法ＭＴでは、工程ＳＴ１、工程ＳＴ２、工程ＳＴ３、工程ＳＴ５、及び工程ＳＴ６が実行される。また、一実施形態では、工程ＳＴ５及び工程ＳＴ６を含むシーケンスＳＱが繰り返されてもよい。また、一実施形態では、工程ＳＴ４、及び工程ＳＴ７のうち一以上の工程が更に実行されてもよい。工程ＳＴ７はシーケンスＳＱに含まれる。
方法ＭＴの実施に用いることが可能な処理装置の実施形態について説明する。図４は、図１に示す方法の実施に用いることが可能な処理装置を概略的に示す図である。図４に示す処理装置１０は、容器１２、内管１４、外管１６、マニホールド１８、支持リング２０、蓋体２２、ボートエレベータ２４、ウエハボート２６、断熱体２８、ヒータ３０、ガス導入管３２、排気口３４、パージガス供給管３６、排気管３８、バルブ４０、排気装置４２、制御部１００、及びガス供給部ＧＦを備える。
容器１２は、二重管構造を備える。容器１２は、内管１４及び外管１６を備える。容器１２は、略円筒形状を有する反応管である。容器１２の長手方向は、垂直方向に向いている。内管１４及び外管１６は、耐熱性及び耐腐食性に優れた材料、例えば、石英により形成されている。
内管１４は、略円筒形状を備える。内管１４は、上端及び下端を含んでおり、これら上端及び下端は開放されている。外管１６は、内管１４を覆うように内管１４と略同軸に設けられている。外管１６と内管１４との間には一定の間隔が設けられている。外管１６の上端は閉塞されており、外管１６の下端は開放されている。
外管１６の下方には、マニホールド１８が設けられている。マニホールド１８は、筒状に形成されており、例えば、ステンレス鋼（ＳＵＳ）から構成されている。マニホールド１８は、外管１６の下端と気密に接続されている。マニホールド１８の内壁には、支持リング２０が一体に形成されている。支持リング２０は、マニホールド１８の内壁から内側に突出している。支持リング２０は、内管１４を支持している。
マニホールド１８の下方には、蓋体２２が設けられている。蓋体２２は、ボートエレベータ２４に接続されており、ボートエレベータによって上下動可能に構成されている。ボートエレベータ２４によって蓋体２２が上昇すると、マニホールド１８の下方側（即ち、炉口部分）が閉鎖される。ボートエレベータ２４によって蓋体２２が下降すると、マニホールド１８の下方側（即ち、炉口部分）が開口される。
蓋体２２上には、ウエハボート２６が載置されている。ウエハボート２６は、例えば、石英から構成される。ウエハボート２６は、複数のウェハＷを垂直方向に所定の間隔をおいて支持するよう構成されている。
容器１２の周囲には、容器１２を取り囲むように、断熱体２８が設けられている。断熱体２８の内壁面には、ヒータ３０（加熱装置）が設けられている。ヒータ３０は、例えば、抵抗発熱体から構成されている。ヒータ３０により、容器１２の内部の空間が所定の温度に加熱され、容器１２の内部の空間に収容されたウェハＷが加熱される。
マニホールド１８の側面には、一以上のガス導入管３２が接続されている。ガス導入管３２は、例えば、支持リング２０より下方においてマニホールド１８の側面に接続されている。このガス導入管３２によって構成されるガスラインは、容器１２の内部に連通している。
ガス導入管３２には、ガス供給部ＧＦが接続されている。ガス供給部ＧＦは、一実施形態においては、ガスソースＧＳ１，ＧＳ２，ＧＳ３，ＧＳ４，ＧＳ５、バルブＶ１１，Ｖ２１，Ｖ２１，Ｖ２２，Ｖ３１，Ｖ３２，Ｖ４１，Ｖ４２，Ｖ５１，Ｖ５２、及び、マスフローコントローラといった流量制御器ＦＣ１，ＦＣ２，ＦＣ３，ＦＣ４，ＦＣ５を備える。ガスソースＧＳ１は、バルブＶ１１、流量制御器ＦＣ１、及びバルブＶ１２を介して、ガス導入管３２に接続されている。ガスソースＧＳ２は、バルブＶ２１、流量制御器ＦＣ２、及びバルブＶ２２を介して、ガス導入管３２に接続されている。ガスソースＧＳ３は、バルブＶ３１、流量制御器ＦＣ３、及びバルブＶ３２を介して、ガス導入管３２に接続されている。ガスソースＧＳ４は、バルブＶ４１、流量制御器ＦＣ４、及びバルブＶ４２を介して、ガス導入管３２に接続されている。ガスソースＧＳ５は、バルブＶ５１、流量制御器ＦＣ５、及びバルブＶ５２を介して、ガス導入管３２に接続されている。
ガス供給部ＧＦは、特に、半導体材料の第１の薄膜ＴＦ１を形成するための第１のガス、半導体材料の第２の薄膜ＴＦ２を形成するための第２のガス、及び気相ドーピングに用いる第３のガスを容器１２の内側に供給するよう構成される。ガス供給部ＧＦは、更に、第１の薄膜ＴＦ１をエッチングするための第４のガスを容器１２の内側に供給するよう構成されており、第２の薄膜ＴＦ２をエッチングするための第５のガスを容器１２の内側に供給するよう構成されている。第１のガスは、後述する工程ＳＴ１において利用され、第２のガスは、工程ＳＴ５において利用される。第３のガスは、後述する工程ＳＴ２の気相ドーピング（ＧＰＤ；Gas Phase Doping）等において利用される。第４のガスは、後述する工程ＳＴ４において利用され、第５のガスは、後述する工程ＳＴ７において利用される。
ガスソースＧＳ１は、第１のガスと第２のガスとに含まれる原料ガスのソースである。ガスソースＧＳ１は、シリコン含有ガス、ゲルマン含有ガス、又は、シリコン含有ガスとゲルマン含有ガスの混合ガスのソースであり得る。具体的には、ガスソースＧＳ１は、工程ＳＴ１及び工程ＳＴ５において形成される薄膜がシリコンから構成される場合には、シリコン含有ガスのソースである。シリコン含有ガスは、モノシランガス、ジシランガス、又はアミノシラン系ガスであり得る。ガスソースＧＳ１は、工程ＳＴ１及び工程ＳＴ５において形成される薄膜がゲルマニウムから構成される場合には、モノゲルマンといったゲルマン含有ガスのソースである。ガスソースＧＳ１は、工程ＳＴ１及び工程ＳＴ５において形成される薄膜がシリコンゲルマニウムから構成される場合には、上述したシリコン含有ガス及びゲルマン含有ガスの混合ガスのソースであり得る。
ガスソースＧＳ２は、第３のガスである不純物源のガスのソースである。不純物としては、例えば、ヒ素（Ａｓ）、ボロン（Ｂ）、又はＰ（リン）が例示される。不純物源のガスとしては、例えば、ホスフィン（ＰＨ３）、ジボラン（Ｂ２Ｈ６）、三塩化ホウ素（ＢＣｌ３）、又はアルシン（ＡｓＨ３）が用いられ得る。
ガスソースＧＳ３は、添加ガスのソースである。このような添加ガスとしては、Ｃ２Ｈ４ガス、Ｎ２Ｏガス、ＮＯガス、又はＮＨ３ガスが例示される。なお、添加ガスには、Ｃ２Ｈ４ガス、Ｎ２Ｏガス、ＮＯガス、及びＮＨ３ガスのうち一以上のガスを用いることが可能である。
ガスソースＧＳ４は、アニールにおいて用いられ得る不活性ガスのソースである。このような不活性ガスとしては、水素ガス（Ｈ２ガス）又は窒素ガス（Ｎ２ガス）等が例示され得る。
ガスソースＧＳ５は、工程ＳＴ４において用いられる第４のガス、及び工程ＳＴ７において用いられる第５のガス、に含まれるエッチングガスのソースである。このようなエッチングガスとしては、Ｃｌ２、ＨＣｌ、Ｆ２、Ｂｒ２、及び、ＨＢｒのうち一種以上を含有するガスを用いることが可能である。なお、エッチングガスには、絶縁膜ＩＦ及びエピタキシャル領域ＥＰＲに対して、後述する第１の薄膜ＴＦ１及び第２の薄膜ＴＦ２を選択的にエッチングすることが可能なガスであれば、任意のガスを用いることが可能である。
図４に示すように、マニホールド１８の側面には容器１２内のガスを排気するための排気口３４が設けられている。排気口３４は、支持リング２０より上方に設けられており、容器１２内の内管１４と外管１６との間に形成された空間に連通している。よって、内管１４で発生する排ガス等は、内管１４と外管１６との間の空間を通って排気口３４に流れるようになっている。
マニホールド１８には、パージガス供給管３６が接続されている。パージガス供給管３６は、排気口３４の下方において、マニホールド１８に接続されている。パージガス供給管３６には、パージガス供給源が接続されており、パージガス供給源からパージガス供給管３６を介してパージガス、例えば、窒素ガスが容器１２内に供給される。
排気口３４には、排気管３８が気密に接続されている。排気管３８には、排気管３８の上流側から、バルブ４０、及び真空ポンプといった排気装置４２が介設されている。バルブ４０は、排気管３８の開度を調整して、容器１２内の圧力を所定の圧力に制御する。排気装置４２は、容器１２の内側の空間を減圧するための装置である。排気装置４２は、排気管３８を介して容器１２内のガスを排気するとともに、容器１２内の圧力を調整する。なお、排気管３８には、トラップ、スクラバー等が介設されていてもよく、処理装置１０は、容器１２から排気された排ガスを、無害化した後に、処理装置１０外に排気するように構成されていてもよい。
処理装置１０は、処理装置１０の各部の制御を実行する制御部１００を備えている。図５に制御部１００の構成を示す。図５に示すように、制御部１００は、主制御部１１０、操作パネル１２１、温度センサ（群）１２２、圧力計（群）１２３、ヒータコントローラ１２４、流量制御部１２５、及びバルブ制御部１２６を備えている。制御部１００は、特に、ガス供給部ＧＦ、ヒータ３０、及び排気装置４２を制御する。
主制御部１１０には、操作パネル１２１、温度センサ（群）１２２、圧力計（群）１２３、ヒータコントローラ１２４、流量制御部１２５、バルブ制御部１２６等が接続されている。
操作パネル１２１は、表示画面及び操作ボタンを備え、オペレータの操作指示を主制御部１１０に伝達する。操作パネル１２１は、主制御部１１０からの様々な情報を表示画面に表示する。
温度センサ（群）１２２は、容器１２内、ガス導入管３２内、排気管３８内等の各部の温度を測定し、その測定値を主制御部１１０に通知する。圧力計（群）１２３は、容器１２内、ガス導入管３２内、排気管３８内等の各部の圧力を測定し、その測定値を主制御部１１０に通知する。
ヒータコントローラ１２４は、ヒータ３０を個別に制御するためのものであり、主制御部１１０からの指示に応答して、ヒータ３０に通電してヒータ３０を加熱する。ヒータコントローラ１２４は、ヒータ３０の消費電力を個別に測定して、主制御部１１０に通知する。
流量制御部１２５は、ガス供給部ＧＦの流量制御器ＦＣ１〜ＦＣ５を制御して、ガス導入管３２に流すガスの流量を主制御部１１０から指示された量に設定する。流量制御部１２５は、実際に流れたガスの流量を測定して、主制御部１１０に通知する。バルブ制御部１２６は、各バルブの開度を主制御部１１０から指示された値に制御する。
主制御部１１０は、レシピ記憶部１１１と、ＲＯＭ１１２と、ＲＡＭ１１３と、Ｉ／Ｏポート１１４と、ＣＰＵ１１５と、これらを相互に接続するバス１１６とを備える。
レシピ記憶部１１１には、セットアップ用レシピと複数のプロセス用レシピとが記憶されている。処理装置１０の製造当初は、セットアップ用レシピのみが格納される。セットアップ用レシピは、各処理装置に応じた熱モデル等を生成する際に実行されるものである。プロセス用レシピは、ユーザが実際に行うプロセス毎に用意されるレシピであり、例えば容器１２へのウェハＷのロードから、処理済みのウェハＷをアンロードするまでの、各部の温度の変化と、容器１２内の圧力変化と、ガスの供給の開始及び停止のタイミングと、ガスの供給量とを含む様々な条件等を規定する。
ＲＯＭ１１２は、ＥＥＰＲＯＭ、フラッシュメモリ、及びハードディスクなどから構成され、ＣＰＵ１１５の動作プログラム等を記憶する記録媒体である。ＲＡＭ１１３は、ＣＰＵ１１５のワークエリア等として機能する。
Ｉ／Ｏポート１１４は、操作パネル１２１、温度センサ（群）１２２、圧力計（群）１２３、ヒータコントローラ１２４、流量制御部１２５、及びバルブ制御部１２６等に接続され、データや信号の入出力を制御する。
ＣＰＵ１１５は、主制御部１１０の中枢を構成し、ＲＯＭ１１２に記憶された制御プログラムを実行し、操作パネル１２１からの指示に従って、レシピ記憶部１１１に記憶されているレシピ（プロセス用レシピ）に沿って、処理装置１０の動作を統括的に制御する。すなわち、ＣＰＵ１１５は、温度センサ（群）１２２、圧力計（群）１２３、流量制御部１２５等に容器１２内、ガス導入管３２内、及び、排気管３８内の各部の温度、圧力、流量等を測定させ、この測定データに基づいて、ヒータコントローラ１２４、流量制御部１２５、バルブ制御部１２６等に制御信号等を出力し、上記各部がプロセス用レシピに従うように制御する。バス１１６は、各部の間で情報を伝達する。
以下、このような処理装置１０を用いて実施することが可能な上述の方法ＭＴを、再び図１〜図３を参照して説明する。
一実施形態の方法ＭＴでは、まず、図１に示す工程ＳＴ１が実行される。工程ＳＴ１では、図２の（ｂ）に示すように、第１の薄膜ＴＦ１が形成される。第１の薄膜ＴＦ１は、アモルファス半導体膜であることができ、例えば、アモルファス状態（非晶質）のシリコン膜、ゲルマニウム膜、又はシリコンゲルマニウム膜であることができ、この場合に、半導体基板ＳＢは、単結晶半導体基板又は多結晶半導体基板であってもよく、例えば、単結晶シリコン基板又は多結晶シリコン基板であることができる。第１の薄膜ＴＦ１は、多結晶半導体膜であることもでき、例えば、多結晶のシリコン膜、ゲルマニウム膜、又はシリコンゲルマニウム膜であることができ、この場合に、半導体基板ＳＢは、単結晶半導体基板であることができ、例えば、単結晶シリコン基板であることができる。
第１の薄膜ＴＦ１は、凹部ＤＲを閉塞しないように、凹部ＤＲを画成する壁面に沿って形成される。第１の薄膜ＴＦ１は、側壁面ＳＷ、底面ＢＷ、及び上面ＴＷに沿って形成される。第１の薄膜ＴＦ１は、側壁面ＳＷ、底面ＢＷ、及び上面ＴＷに直接的に形成されることができる。第１の薄膜ＴＦ１は、半導体基板ＳＢにおいて凹部ＤＲを画成する面ＤＳに形成された全てのダメージ領域ＤＭを覆うように形成される。第１の薄膜ＴＦ１の膜厚は、例えば、１０ｎｍ〜１３ｎｍ程度の膜厚に設定される。なお、工程ＳＴ１における第１の薄膜ＴＦ１の形成時には、不純物を含有させない。
工程ＳＴ１では、第１の薄膜ＴＦ１の形成のために、ウェハＷを収容した容器１２の内側に第１のガスが供給される。第１のガスは、原料ガス、即ち、シリコン含有ガス、ゲルマン含有ガス、又はシリコン含有ガスとゲルマン含有ガスの混合ガスを含む。工程ＳＴ１では、容器１２の内側の圧力が所定の圧力に設定され、また、容器１２の内側の温度が所定の温度に設定される。工程ＳＴ１では、原料ガスは、例えば、５０ｓｃｃｍ〜５０００ｓｃｃｍ程度の範囲内の流量で容器内に供給される。工程ＳＴ１では、容器１２の内側の圧力は、例えば、１．０×１０−１Ｔｏｒｒ（１３Ｐａ）〜１０Ｔｏｒｒ（１．３×１０３Ｐａ）程度の範囲内の圧力に設定され、容器１２の内側の温度は、例えば、３００℃〜７００℃程度の範囲内の温度に設定される。
第１のガスは、添加ガスを更に含んでいてもよい。添加ガスは、例えば、Ｃ２Ｈ４ガス、Ｎ２Ｏガス、ＮＯガス、及びＮＨ３ガスのうち一以上のガスを含み得る。工程ＳＴ１では、添加ガスの流量は、例えば、５ｓｃｃｍ〜１０００ｓｃｃｍ程度の範囲内の流量に設定される。なお、第１のガスは、ガスソースＧＳ２によって供給される不純物源のガスを含まない。
工程ＳＴ１を処理装置１０を用いて実行する場合には、制御部１００は以下に説明する制御（第１の制御）を実行する。第１の制御において、制御部１００は、ガス供給部ＧＦに第１のガスを容器１２の内側に供給させる。具体的には、第１の制御において、制御部１００は、ガスソースＧＳ１から容器１２の内側に所定流量の原料ガスが供給されるよう、バルブＶ１１、流量制御器ＦＣ１、バルブＶ１２を制御し、容器１２の内側の圧力が所定の圧力に設定されるよう、排気装置４２を制御し、容器１２の内側の空間の温度が所定の温度に設定されるよう、ヒータ３０を制御する。工程ＳＴ１において、添加ガスを用いる場合には、制御部１００は、ガスソースＧＳ３から容器１２の内側に所定流量の添加ガスが供給されるよう、バルブＶ３１、流量制御器ＦＣ３、及びバルブＶ３２を制御することができる。
工程ＳＴ１に続く図１に示す工程ＳＴ２では、第１の薄膜ＴＦ１に対しＧＰＤを行い、図２の（ｃ）に示すように、第１の薄膜ＴＦ１の表面から不純物がドープされて、不純物濃度が比較的に高いドーピング層ＳＦが第１の薄膜ＴＦ１の表面を覆うように形成される。なお、不純物は、ドーピング層ＳＦのみにあるのではなく、ドーピング層ＳＦよりも濃度は低いが第１の薄膜ＴＦ１の内部にわたって拡散されている。工程ＳＴ２では、ＧＰＤを行うために、ウェハＷを収容した容器１２の内側に第３のガスが供給される。第３のガスは、不純物源のガスのソースである。不純物としては、例えば、ヒ素（Ａｓ）、ボロン（Ｂ）、又はＰ（リン）が例示される。不純物源のガスとしては、例えば、ホスフィン（ＰＨ３）、ジボラン（Ｂ２Ｈ６）、三塩化ホウ素（ＢＣｌ３）、又はアルシン（ＡｓＨ３）が用いられ得る。工程ＳＴ２では、不純物源のガスは、例えば、５ｓｃｃｍ〜５０００ｓｃｃｍ程度の範囲内の流量に設定される。工程ＳＴ２では、容器１２の内側の圧力は、例えば、１．０×１０−１Ｔｏｒｒ（１３Ｐａ）〜１０Ｔｏｒｒ（１．３×１０３Ｐａ）程度の範囲内の圧力に設定され、容器１２の内側の温度は、例えば、３００℃〜７００℃程度の範囲内の温度に設定される。
工程ＳＴ２を処理装置１０を用いて実行する場合には、制御部１００は以下に説明する制御（第２の制御）を実行する。第２の制御において、制御部１００は、ガス供給部ＧＦに第３のガスを容器１２の内側に供給させる。具体的には、第２の制御において、制御部１００は、ガスソースＧＳ２から容器１２の内側に所定流量の不純物源のガスが供給されるよう、バルブＶ２１、流量制御器ＦＣ２、バルブＶ２２を制御し、容器１２の内側の圧力が所定の圧力に設定されるよう、排気装置４２を制御し、容器１２の内側の空間の温度が所定の温度に設定されるよう、ヒータ３０を制御する。
工程ＳＴ２に続く図１に示す工程ＳＴ３では、図２の（ｄ）に示すように、第１の薄膜ＴＦ１の一部分からエピタキシャル領域ＥＰＲが形成される。工程ＳＴ３では、ウェハＷを容器１２内においてアニールすることにより、ＧＰＤされた第１の薄膜ＴＦ１を移動させずに、凹部ＤＲを画成する半導体基板ＳＢの面に沿って、第１の薄膜ＴＦ１の半導体材料から半導体基板ＳＢの結晶に応じたエピタキシャル領域を形成する。
具体的には、工程ＳＴ２においてＧＰＤが表面に施された第１の薄膜ＴＦ１を実質的に移動させずに（即ちマイグレーションを抑制しつつ）、ＧＰＤが施された第１の薄膜ＴＦ１がダメージ領域ＤＭを覆った状態で、ＧＰＤが施された第１の薄膜ＴＦ１の半導体材料から半導体基板ＳＢの結晶に応じたエピタキシャル領域ＥＰＲが、固相エピタキシャル成長によって形成される。即ち、ＧＰＤが施された第１の薄膜ＴＦ１の半導体材料から、半導体基板ＳＢの結晶構造と同じ結晶構造を有するエピタキシャル領域ＥＰＲが、半導体基板ＳＢにおいて凹部ＤＲを画成しダメージ領域ＤＭを含む壁面（面ＤＳ及び底面ＢＷ）の全体を覆うように、固相エピタキシャル成長によって形成される。エピタキシャル領域ＥＰＲは、凹部ＤＲを画成する半導体基板ＳＢの面ＤＳ及び底面ＢＷに沿って延在する。エピタキシャル領域ＥＰＲは、ガスソースＧＳ２から供給される不純物を含有する。
エピタキシャル領域ＥＰＲの形成のために、工程ＳＴ３では、第１の圧力に設定された容器１２の内側においてウェハＷがアニールされる。具体的には、工程ＳＴ３において、ウェハＷを収容した容器１２の内側の温度が所定温度に設定される。例えば、容器１２の内側の温度は３００〜６００℃程度の範囲内の温度に設定される。工程ＳＴ３では、容器１２の内側の圧力が第１の圧力に設定される。第１の圧力は、例えば１．０×１０−１０Ｔｏｒｒ（１．３×１０−８Ｐａ）より高い圧力である。第１の圧力は、例えば７．６×１０２Ｔｏｒｒ以下（１．０×１０５Ｐａ以下）の圧力であり得る。即ち、第１の薄膜ＴＦ１にＧＰＤが施されていない場合であれば、アニールによって第１の薄膜ＴＦ１にマイグレーションが生じて半導体基板ＳＢにおいて凹部ＤＲを画成する壁面に沿ってエピタキシャル領域ＥＰＲが形成されないような圧力（１．０×１０−１０Ｔｏｒｒ（１．３×１０−８Ｐａ）〜１．０Ｔｏｒｒ（１．３×１０２Ｐａ）程度の範囲内の圧力）のもとであっても、第１の薄膜ＴＦ１にＧＰＤを施すことによって、マイグレーションが抑制されて半導体基板ＳＢにおいて凹部ＤＲを画成する壁面に沿ってエピタキシャル領域ＥＰＲが形成される。なお、工程ＳＴ３においては、水素ガス又は窒素ガス等の不活性ガスが容器内に供給されてもよい。
工程ＳＴ３を処理装置１０を用いて実行する場合には、制御部１００は以下に説明する制御（第３の制御）を実行する。第３の制御において、制御部１００は、第２の制御の実行後に、ヒータ３０に容器１２の内側の空間を加熱させる。より詳細には、第３の制御において、制御部１００は、第２の制御の実行後に、排気装置４２に容器１２の内側の空間の圧力を第１の圧力に設定させ、且つ、ヒータ３０に容器１２の内側の空間を加熱させる。具体的には、第３の制御において、制御部１００は、容器１２の内側の圧力が第１の圧力に設定されるよう、排気装置４２を制御し、容器１２の内側の空間の温度が所定の温度に設定されるよう、ヒータ３０を制御する。第３の制御において、不活性ガスを用いる場合には、制御部１００は、ガスソースＧＳ４から容器１２の内側に所定流量の不活性ガスが供給されるよう、バルブＶ４１、流量制御器ＦＣ４、バルブＶ４２を制御する。
工程ＳＴ３に続く図１に示す工程ＳＴ４では、図３の（ａ）に示すように、エピタキシャル領域ＥＰＲを構成せずに残された第１の薄膜ＴＦ１の残部がエッチングされる。工程ＳＴ４では、ウェハＷを収容した容器１２の内側に第４のガスが所定の流量で供給される。第４のガスは、Ｃｌ２、ＨＣｌ、Ｆ２、Ｂｒ２、及びＨＢｒのうち一種以上を含有し得る。第４のガスの流量は、例えば、１０ｓｃｃｍ〜５０００ｓｃｃｍ程度の範囲内の流量である。工程ＳＴ４では、容器１２の内側の圧力が所定の圧力に設定され、容器内の温度が所定の温度に設定される。工程ＳＴ４における容器１２の内側の圧力は、例えば、１．０×１０−１０Ｔｏｒｒ（１．３×１０−８Ｐａ）〜１．０×１０２Ｔｏｒｒ（１．３×１０４Ｐａ）程度の範囲内の圧力であり、工程ＳＴ４における容器内の温度は、例えば、２００℃〜７００℃程度の範囲内の温度である。第４のガスによる第１の薄膜ＴＦ１のエッチングレートは、第４のガスによるエピタキシャル領域ＥＰＲのエッチングレートよりも高い。したがって、工程ＳＴ４の結果、図３の（ａ）に示すように、エピタキシャル領域ＥＰＲを残したまま、第１の薄膜ＴＦ１を選択的に除去することが可能となる。
工程ＳＴ４を処理装置１０を用いて実行する場合には、制御部１００は以下に説明する制御（第６の制御）を実行する。第６の制御において、制御部１００は、第３の制御の実行と後述の第４の制御の実行との間に、ガス供給部ＧＦに第４のガスを容器１２の内側に供給させる。具体的には、第６の制御において、制御部１００は、ガスソースＧＳ５から容器１２の内側に所定流量の第４のガスが供給されるよう、バルブＶ５１、流量制御器ＦＣ５、バルブＶ５２を制御し、容器１２の内側の圧力が所定の圧力に設定されるよう、排気装置４２を制御し、容器１２の内側の空間の温度が所定の温度に設定されるよう、ヒータ３０を制御する。
なお、工程ＳＴ４における第１の薄膜ＴＦ１及びエピタキシャル領域ＥＰＲには、工程ＳＴ２で行われるＧＰＤによって、ガスソースＧＳ２から供給される不純物が同様の濃度で含有されている。また、工程ＳＴ３において行われるアニールによって、側壁面ＳＷにある第１の薄膜ＴＦ１の残部が多結晶となっている領域を含む場合が考えられるが、このように第１の薄膜ＴＦ１の残部が多結晶の領域を含有する場合であっても、このような多結晶の領域のほうがエピタキシャル領域ＥＰＲよりもエッチングレートは高いので、工程ＳＴ４で行われるエッチングによって、エピタキシャル領域ＥＰＲを残したまま、多結晶の領域を含む第１の薄膜ＴＦ１の残部を選択的に除去することが可能である。
工程ＳＴ４に続く図１に示す工程ＳＴ５では、図３の（ｂ）に示すように、第２の薄膜ＴＦ２が形成される。第２の薄膜ＴＦ２は、アモルファス半導体膜であることができ、例えば、アモルファス状態（非晶質）のシリコン膜、ゲルマニウム膜、又はシリコンゲルマニウム膜であることができ、この場合に、半導体基板ＳＢは、単結晶半導体基板又は多結晶半導体基板であってもよく、例えば、単結晶シリコン基板又は多結晶シリコン基板であることができる。なお、第２の薄膜ＴＦ２は、多結晶半導体膜であることもでき、例えば、多結晶のシリコン膜、ゲルマニウム膜、又はシリコンゲルマニウム膜であることができ、この場合に、半導体基板ＳＢは、単結晶半導体基板であることができ、例えば、単結晶シリコン基板であることができる。第２の薄膜ＴＦ２は、凹部ＤＲを閉塞しにように、凹部ＤＲを画成する面に沿って形成される。第２の薄膜ＴＦ２の膜厚は、例えば、１０ｎｍ〜１３ｎｍ程度の膜厚に設定される。工程ＳＴ５における第２の薄膜ＴＦ２の形成のための処理は、工程ＳＴ１における第１の薄膜ＴＦ１の形成のために処理と同様であり、第１のガスと同様の第２のガスが用いられる。工程ＳＴ５を処理装置１０を用いて実行する場合には、上述した第１の制御と同様の第４の制御が、制御部１００によって実行される。第４の制御において、制御部１００は、第６の制御の実行後に、ガス供給部ＧＦに第２のガスを容器１２の内側に供給させる。
なお、第２の薄膜ＴＦ２は、不純物を含有していてもよい。第２の薄膜ＴＦ２が含有する不純物としては、ガスソースＧＳ２によって供給されるものであり、例えば、ヒ素（Ａｓ）、ボロン（Ｂ）、又はＰ（リン）が例示され、この不純物源のガスとしては、例えば、ホスフィン（ＰＨ３）、ジボラン（Ｂ２Ｈ６）、三塩化ホウ素（ＢＣｌ３）、又はアルシン（ＡｓＨ３）が用いられ得る。この場合、工程ＳＴ５において、第２のガスは、不純物源のガスを更に含む。工程ＳＴ５において、不純物源のガスは、例えば、５ｓｃｃｍ〜５０００ｓｃｃｍ程度の範囲内の流量である。そして、制御部１００は、ガスソースＧＳ２から容器１２の内側に所定流量の不純物源のガスが供給されるよう、バルブＶ２１、流量制御器ＦＣ２、バルブＶ２２を制御することができる。
工程ＳＴ５に続く図１に示す工程ＳＴ６では、図３の（ｃ）に示すように、第２の薄膜ＴＦ２の半導体材料からエピタキシャル領域ＥＰＲが更に形成される。工程ＳＴ６では、ウェハＷを容器１２内においてアニールすることにより、凹部ＤＲの底に向けて移動させた第２の薄膜ＴＦ２の半導体材料から、エピタキシャル領域を更に形成する。具体的に、工程ＳＴ６では、マイグレーションが生じて第２の薄膜ＴＦ２の半導体材料が凹部ＤＲの底に向けて移動され、移動した半導体材料が既に存在しているエピタキシャル領域ＥＰＲの結晶構造と同じ結晶構造を有するよう、固相エピタキシャル成長によってエピタキシャル領域を更に成長する。これにより、凹部ＤＲにおいてエピタキシャル領域ＥＰＲが拡大される。
工程ＳＴ６では、第２の圧力に設定された容器１２の内側においてウェハＷがアニールされる。具体的には、工程ＳＴ６において、ウェハＷを収容した容器１２の内側の温度が所定温度に設定される。例えば、容器１２の内側の温度は３００〜６００℃程度の範囲内の温度に設定される。工程ＳＴ６では、容器１２の内側の圧力が第２の圧力に設定される。第２の圧力は、例えば、１．０×１０−１０Ｔｏｒｒ以上（１．３×１０−８Ｐａ以上）の圧力である。第２の圧力は、例えば、１．０Ｔｏｒｒ以下（１．３×１０２Ｐａ以下）の圧力である。このように、第２の圧力の範囲は、第１の圧力の範囲に含まれることができる。なお、工程ＳＴ６においては、水素ガス又は窒素ガス等の不活性ガスが容器内に供給されてもよい。
工程ＳＴ６を処理装置１０を用いて実行する場合には、制御部１００は以下に説明する制御（第５の制御）を実行する。第５の制御において、制御部１００は、第４の制御の実行後に、ヒータ３０に容器１２の内側の空間を加熱させる。より詳細には、第５の制御において、制御部１００は、第４の制御の実行後に、排気装置４２に容器１２の内側の空間の圧力を第２の圧力に設定させ、且つ、ヒータ３０に容器１２の内側の空間を加熱させる。具体的には、第５の制御において、制御部１００は、容器１２の内側の圧力が第２の圧力に設定されるよう、排気装置４２を制御し、容器１２の内側の空間の温度が所定の温度に設定されるよう、ヒータ３０を制御する。不活性ガスを用いる場合には、制御部１００は、ガスソースＧＳ４から容器１２の内側に所定流量の不活性ガスが供給されるよう、バルブＶ４１、流量制御器ＦＣ４、バルブＶ４２を制御する。
工程ＳＴ６に続く図１に示す工程ＳＴ７では、図３の（ｄ）に示すように、エピタキシャル領域ＥＰＲを構成せずに残された第２の薄膜ＴＦ２の残部がエッチングされる。工程ＳＴ７では、ウェハＷを収容した容器１２の内側に第５のガスが所定の流量で供給される。第５のガスは、工程ＳＴ４の第４のガスと同様であり、Ｃｌ２、ＨＣｌ、Ｆ２、Ｂｒ２、及びＨＢｒのうち一種以上を含有し得る。第５のガスの流量は、例えば、１０ｓｃｃｍ〜５０００ｓｃｃｍ程度の範囲内の流量である。工程ＳＴ７では、容器１２の内側の圧力が所定の圧力に設定され、容器内の温度が所定の温度に設定される。工程ＳＴ７における容器１２の内側の圧力は、例えば、１．０×１０−１０Ｔｏｒｒ（１．３×１０−８Ｐａ）〜１．０×１０２Ｔｏｒｒ（１．３×１０４Ｐａ）程度の範囲内の圧力であり、工程ＳＴ７における容器内の温度は、例えば、２００℃〜７００℃程度の範囲内の温度である。第５のガスによる第２の薄膜ＴＦ２のエッチングレートは、第５のガスによるエピタキシャル領域ＥＰＲのエッチングレートよりも高い。したがって、工程ＳＴ７の結果、図３の（ｄ）に示すように、エピタキシャル領域ＥＰＲを残したまま、第２の薄膜ＴＦ２を選択的に除去することが可能となる。
工程ＳＴ７を処理装置１０を用いて実行する場合には、制御部１００は以下に説明する制御（第７の制御）を実行する。第７の制御において、制御部１００は、第５の制御の実行の後に、ガス供給部ＧＦに第５のガスを容器１２の内側に供給させる。具体的には、第７の制御において、制御部１００は、ガスソースＧＳ５から容器１２の内側に所定流量の第５のガスが供給されるよう、バルブＶ５１、流量制御器ＦＣ５、バルブＶ５２を制御し、容器１２の内側の圧力が所定の圧力に設定されるよう、排気装置４２を制御し、容器１２の内側の空間の温度が所定の温度に設定されるよう、ヒータ３０を制御する。
なお、工程ＳＴ７における第２の薄膜ＴＦ２及びエピタキシャル領域ＥＰＲには、工程ＳＴ５において不純物源のガスを第２のガスに含めた場合には、ガスソースＧＳ２から供給される不純物が同様の濃度で含有されている。また、工程ＳＴ６において行われるアニールによって、側壁面ＳＷにある第２の薄膜ＴＦ２の残部が多結晶となっている領域を含む場合が考えられるが、このように第２の薄膜ＴＦ２の残部が多結晶の領域を含有する場合であっても、このような多結晶の領域のほうがエピタキシャル領域ＥＰＲよりもエッチングレートは高いので、工程ＳＴ７で行われるエッチングによって、エピタキシャル領域ＥＰＲを残したまま、多結晶の領域を含む第２の薄膜ＴＦ２の残部を選択的に除去することが可能である。
工程ＳＴ７に続く図１に示す工程ＳＴａでは、終了条件が満たされるか否かが判定される。終了条件は、工程ＳＴ５、工程ＳＴ６、及び工程ＳＴ７を含むシーケンスＳＱの繰り返しが所定回数に至っているときに満たされるものと判定される。なお、所定回数は１回以上の回数である。工程ＳＴａにおいて、終了条件が満たされないと判定されると、シーケンスＳＱが再び実行される。一方、工程ＳＴａにおいて終了条件が満たされると判定されると、方法ＭＴは終了する。
工程ＳＴ２においてダメージ領域ＤＭを含む面ＤＳを覆う第１の薄膜ＴＦ１の表面にＧＰＤが施されるので、比較的に低い圧力（例えば、第１の薄膜ＴＦ１にＧＰＤが施されない場合に第１の薄膜ＴＦ１にマイグレーションが生じるような圧力）のもとで工程ＳＴ３のアニールが行われても、第１の薄膜ＴＦ１を構成する半導体材料は、マイグレーションが抑制されて実質的に移動することなくダメージ領域ＤＭを覆った状態で結晶化される。したがって、半導体基板ＳＢにおいて凹部ＤＲを画成する面ＤＳにダメージ領域ＤＭなどエピタキシャル成長ができない領域が存在しても、このような領域を覆うように面ＤＳに沿ってエピタキシャル領域ＥＰＲを形成できる。従って、空隙を伴わずにエピタキシャル領域ＥＰＲで凹部ＤＲを充填することができる。凹部ＤＲに充填されるエピタキシャル領域に空隙が発生することを抑制できる。
上記した処理装置１０によれば、制御部１００は、第１の薄膜ＴＦ１を形成するための第１のガスを容器１２に供給し、引き続き、ＧＰＤに用いる第３のガスを容器１２に供給してＧＰＤを行った後に容器１２を加熱するので、第１の薄膜ＴＦ１の表面にＧＰＤにより形成されるドーピング層ＳＦによって容器１２の内側にある第１の薄膜ＴＦ１の半導体材料においてマイグレーションの発生が抑制され、よって、第１の薄膜ＴＦ１を実質的に移動させずに第１の薄膜ＴＦ１の半導体材料からエピタキシャル領域を形成できる。特に、第１の薄膜ＴＦ１が設けられる面（凹部ＤＲを画成する側壁面ＳＷ及び底面ＢＷ）に、第１の薄膜からエピタキシャル成長できる領域と共にエピタキシャル成長できない領域（ダメージ領域ＤＭ）が含まれる場合であっても、このような二つの領域が共に第１の薄膜ＴＦ１によって覆われていれば、ＧＰＤによって第１の薄膜ＴＦ１の表面に形成されるドーピング層ＳＦにより第１の薄膜ＴＦ１の半導体材料においてマイグレーションの発生が抑制されるので、エピタキシャル成長できない領域上においても（エピタキシャル成長できない領域の有無に依存せずに）第１の薄膜ＴＦ１の半導体材料からエピタキシャル層の形成が可能となる。
更に、第３の制御において用いられる第１の圧力が、ＧＰＤされていない状態でアニールが行われた場合に半導体材料にマイグレーションが発生するような第５の制御において用いられる第２の圧力を含む比較的に広範な範囲の圧力であっても、第１の薄膜ＴＦ１は、アニール前にＧＰＤされるので、第１の薄膜ＴＦ１の半導体材料においてアニール時におけるマイグレーションの発生を抑制できる。
また、上記した方法ＭＴによれば、第１の薄膜ＴＦ１はＧＰＤされた後にアニールされるので、ＧＰＤによって第１の薄膜ＴＦ１の表面に形成されるドーピング層ＳＦにより第１の薄膜ＴＦ１の半導体材料においてマイグレーションの発生が抑制され、よって、第１の薄膜ＴＦ１を実質的に移動させずに凹部ＤＲを画成する半導体基板ＳＢの壁面（側壁面ＳＷ及び底面ＢＷ）に沿って半導体基板ＳＢの結晶に応じたエピタキシャル領域ＥＰＲを第１の薄膜ＴＦ１の半導体材料から形成できる。特に、第１の薄膜ＴＦ１が設けられる半導体基板ＳＢの壁面に、第１の薄膜ＴＦ１からエピタキシャル成長できる領域と共にエピタキシャル成長できない領域（例えばダメージ領域ＤＭ）が含まれる場合であっても、このような二つの領域が共に第１の薄膜ＴＦ１によって覆われていれば、ＧＰＤによって第１の薄膜ＴＦ１の表面に形成されるドーピング層ＳＦにより第１の薄膜ＴＦ１の半導体材料においてマイグレーションの発生が抑制されるので、エピタキシャル成長できない領域上においても（エピタキシャル成長できない領域の有無に依存せずに）第１の薄膜ＴＦ１の半導体材料からエピタキシャル層の形成が可能となる。
更に、工程ＳＴ３において用いられる第１の圧力が、ＧＰＤされていない状態でアニールが行われた場合に半導体材料にマイグレーションが発生するような工程ＳＴ６において用いられる第２の圧力を含む比較的に広範な範囲の圧力であっても、第１の薄膜ＴＦ１は、アニール前にＧＰＤされるので、第１の薄膜ＴＦ１の半導体材料においてアニール時におけるマイグレーションの発生を抑制できる。
以上、好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置及び詳細において変更され得ることは、当業者によって認識される。本発明は、本実施の形態に開示された特定の構成に限定されるものではない。したがって、特許請求の範囲及びその精神の範囲から来る全ての修正及び変更に権利を請求する。
本発明に係る凹部を充填する方法及び処理装置は、例えば、半導体ウェハの表面に設けられるホールまたはトレンチなどの凹部を半導体エピタキシャル成長によって充填する場合において、この凹部内の空隙の形成を抑制するために用いられることができる。
１０…処理装置、１００…制御部、１１０…主制御部、１１１…レシピ記憶部、１１２…ＲＯＭ、１１３…ＲＡＭ、１１４…Ｉ／Ｏポート、１１５…ＣＰＵ、１１６…バス、１２…容器、１２１…操作パネル、１２２…温度センサ（群）、１２３…圧力計（群）、１２４…ヒータコントローラ、１２５…流量制御部、１２６…バルブ制御部、１４…内管、１６…外管、１８…マニホールド、２０…支持リング、２２…蓋体、２４…ボートエレベータ、２６…ウエハボート、２８…断熱体、３０…ヒータ、３２…ガス導入管、３４…排気口、３６…パージガス供給管、３８…排気管、４０…バルブ、４２…排気装置、ＢＷ…底面、ＤＭ…ダメージ領域、ＤＲ…凹部、ＤＳ…面、ＥＰＲ…エピタキシャル領域、ＦＣ１，ＦＣ２，ＦＣ３，ＦＣ４，ＦＣ５…流量制御器、ＧＦ…ガス供給部、ＧＳ１，ＧＳ２，ＧＳ３，ＧＳ４，ＧＳ５…ガスソース、ＩＦ…絶縁膜、ＭＴ…方法、ＳＢ…半導体基板、ＳＦ…ドーピング層、ＳＷ…側壁面、ＴＦ１…第１の薄膜、ＴＦ２…第２の薄膜、ＴＷ…上面、Ｖ１１，Ｖ１２，Ｖ２１，Ｖ２２，Ｖ３１，Ｖ３２，Ｖ４１，Ｖ４２，Ｖ５１，Ｖ５２…バルブ、Ｗ…ウェハ。

Claims (5)

  1. 被処理体の凹部を充填する方法であって、該被処理体は、半導体基板及び該半導体基板上に設けられた絶縁膜を備え、前記凹部は、前記絶縁膜を貫通して前記半導体基板の内部まで延在しており、該方法は、
    前記凹部を画成する壁面に沿って半導体材料の第１の薄膜を形成する工程と、
    前記第１の薄膜を気相ドーピングする工程と、
    前記被処理体を容器内においてアニールすることにより、気相ドーピングされた前記第１の薄膜を移動させずに、前記凹部を画成する前記半導体基板の面に沿って、前記第１の薄膜の半導体材料から前記半導体基板の結晶に応じたエピタキシャル領域を形成する工程と、
    前記凹部を画成する壁面に沿って半導体材料の第２の薄膜を形成する工程と、
    前記被処理体を前記容器内においてアニールすることにより、前記凹部の底に向けて移動させた前記第２の薄膜の半導体材料からエピタキシャル領域を更に形成する工程と、を備え、
    前記第１の薄膜の半導体材料は、アモルファス状態のシリコン膜、ゲルマニウム膜、又はシリコンゲルマニウム膜、或いは、多結晶のシリコン膜、ゲルマニウム膜、又はシリコンゲルマニウム膜であり、
    前記気相ドーピングに用いられるガスは、ホスフィン（ＰＨ ３ ）、ジボラン（Ｂ ２ Ｈ ６ ）、三塩化ホウ素（ＢＣｌ ３ ）、又はアルシン（ＡｓＨ ３ ）である、方法。
  2. 前記エピタキシャル領域を形成する前記工程は、第１の圧力に設定された前記容器内で前記被処理体をアニールし、
    前記エピタキシャル領域を更に形成する前記工程は、第２の圧力に設定された前記容器内で前記被処理体をアニールし、
    前記第１の圧力の範囲は、前記第２の圧力の範囲を含む、請求項１に記載の方法。
  3. 前記第１の圧力は、１．３×１０−８Ｐａより高く、且つ、１．０×１０５Ｐａ以下の圧力であり、
    前記第２の圧力は、１．３×１０−８Ｐａ以上であり、且つ、１．３×１０２Ｐａ以下の圧力である、請求項２に記載の方法。
  4. 前記エピタキシャル領域を形成する前記工程と前記第２の薄膜を形成する前記工程との間に、前記第１の薄膜をエッチングする工程を更に備える、請求項１〜請求項３の何れか一項に記載の方法。
  5. 前記エピタキシャル領域を更に形成する前記工程の後に、前記第２の薄膜をエッチングする工程を更に備える、請求項１〜請求項４の何れか一項に記載の方法。
JP2015029732A 2015-02-18 2015-02-18 凹部を充填する方法及び処理装置 Active JP6367734B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2015029732A JP6367734B2 (ja) 2015-02-18 2015-02-18 凹部を充填する方法及び処理装置
US15/041,144 US9653555B2 (en) 2015-02-18 2016-02-11 Depression filling method and processing apparatus
KR1020160017331A KR101923767B1 (ko) 2015-02-18 2016-02-15 오목부를 충전하는 방법 및 처리 장치
TW105104370A TWI628700B (zh) 2015-02-18 2016-02-16 凹部之充填方法及半導體材料之處理裝置
CN201610091405.XA CN105895512B (zh) 2015-02-18 2016-02-18 填充凹部的方法以及处理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015029732A JP6367734B2 (ja) 2015-02-18 2015-02-18 凹部を充填する方法及び処理装置

Publications (2)

Publication Number Publication Date
JP2016152351A JP2016152351A (ja) 2016-08-22
JP6367734B2 true JP6367734B2 (ja) 2018-08-01

Family

ID=56622345

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015029732A Active JP6367734B2 (ja) 2015-02-18 2015-02-18 凹部を充填する方法及び処理装置

Country Status (5)

Country Link
US (1) US9653555B2 (ja)
JP (1) JP6367734B2 (ja)
KR (1) KR101923767B1 (ja)
CN (1) CN105895512B (ja)
TW (1) TWI628700B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6807775B2 (ja) * 2017-02-28 2021-01-06 東京エレクトロン株式会社 成膜方法及びプラズマ処理装置
CN110892505B (zh) * 2017-07-12 2023-05-16 应用材料公司 用于硅间隙填充的循环保形沉积/退火/蚀刻
CN113284851A (zh) 2020-05-08 2021-08-20 台湾积体电路制造股份有限公司 制造半导体器件的方法
US11404322B2 (en) 2020-05-08 2022-08-02 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a semiconductor device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4773716B2 (ja) * 2004-03-31 2011-09-14 株式会社デンソー 半導体基板の製造方法
KR100634260B1 (ko) * 2005-07-29 2006-10-13 삼성전자주식회사 박막 형성 방법 및 이를 이용하는 반도체 소자 형성 방법
JP2011091242A (ja) 2009-10-23 2011-05-06 Elpida Memory Inc 半導体装置の製造方法
JP2012004542A (ja) * 2010-05-20 2012-01-05 Tokyo Electron Ltd シリコン膜の形成方法およびその形成装置
JP5490753B2 (ja) * 2010-07-29 2014-05-14 東京エレクトロン株式会社 トレンチの埋め込み方法および成膜システム
JP5675331B2 (ja) * 2010-12-27 2015-02-25 東京エレクトロン株式会社 トレンチの埋め込み方法
JP5569480B2 (ja) * 2011-07-21 2014-08-13 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子
JP6059085B2 (ja) 2013-05-27 2017-01-11 東京エレクトロン株式会社 トレンチを充填する方法及び処理装置
JP6150724B2 (ja) * 2013-12-27 2017-06-21 東京エレクトロン株式会社 凹部を充填する方法

Also Published As

Publication number Publication date
JP2016152351A (ja) 2016-08-22
KR101923767B1 (ko) 2018-11-29
TW201703117A (zh) 2017-01-16
CN105895512A (zh) 2016-08-24
US20160240618A1 (en) 2016-08-18
CN105895512B (zh) 2020-01-21
TWI628700B (zh) 2018-07-01
US9653555B2 (en) 2017-05-16
KR20160101865A (ko) 2016-08-26

Similar Documents

Publication Publication Date Title
JP6150724B2 (ja) 凹部を充填する方法
JP6059085B2 (ja) トレンチを充填する方法及び処理装置
JP6174943B2 (ja) 凹部を充填する方法
JP5864360B2 (ja) シリコン膜の形成方法およびその形成装置
JP6367734B2 (ja) 凹部を充填する方法及び処理装置
KR20150016102A (ko) 실리콘막의 형성 방법 및 형성 장치
JP6397307B2 (ja) 凹部を充填する方法
JP6392683B2 (ja) 凹部を充填する方法及び処理装置
JP2016092051A (ja) 凹部を充填する方法及び処理装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170807

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180521

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180529

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180608

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180703

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180705

R150 Certificate of patent or registration of utility model

Ref document number: 6367734

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250