KR100313385B1 - 실리콘산화막열처리방법및장치 - Google Patents

실리콘산화막열처리방법및장치 Download PDF

Info

Publication number
KR100313385B1
KR100313385B1 KR1019950025058A KR19950025058A KR100313385B1 KR 100313385 B1 KR100313385 B1 KR 100313385B1 KR 1019950025058 A KR1019950025058 A KR 1019950025058A KR 19950025058 A KR19950025058 A KR 19950025058A KR 100313385 B1 KR100313385 B1 KR 100313385B1
Authority
KR
South Korea
Prior art keywords
silicon oxide
oxide film
heat treatment
chamber
substrate
Prior art date
Application number
KR1019950025058A
Other languages
English (en)
Inventor
야마자끼슌페이
다께무라야스히꼬
사까마미쯔노리
사또토모히꼬
테라모또사또시
사까이시게후미
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP6212033A external-priority patent/JPH0855848A/ja
Priority claimed from JP21203294A external-priority patent/JP3565911B2/ja
Priority claimed from JP21203194A external-priority patent/JP3565910B2/ja
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Application granted granted Critical
Publication of KR100313385B1 publication Critical patent/KR100313385B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/909—Controlled atmosphere
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/91—Controlling charging state at semiconductor-insulator interface
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/958—Passivation layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

게이트 절연막으로서 양호한 실리콘 산화막은, 일산화 질소대기 또는, NH3또는 N2H4대기에서 300-700 ° C 가열온도로 PVD 방법 또는 CVD 방법에 의해 실리콘막을 구비하는 활성층상에 형성된 실리콘 산화막을 처리하여 형성되는데, 동시에 자외광선을 방사하고, 실리콘 산화막내의 수소 및 탄소 성분을 감소시키고, 특히, 실리콘막과의 경계에 질소를 도입시켜 형성된다. 또한, 게이트 절연막으로서 양호한 실리콘 산화막은, N2O 대기(또는, 수소 질화물 대기에서 300-700 ° C 가열온도로 PVD 방법 또는 CVD 방법에 의해 실리콘막을 구비하는 활성층상에 형성된 실리콘 산화막을 처리하여 형성되는데, 동시에 자외광선을 방사하고, 그후, 수소 질화물 대기(N2O 대기)에서 300-700 ° C 온도를 열처리를 수행하고, 실리콘 산화막내의 수소 및 탄소의 량을 감소시키고, 특히, 실리콘막과의 경계에 질소를 도입시켜 형성된다.

Description

실리콘 산화막 열처리 방법 및 장치
본 발명은, 유리와 같은 절연 기판상에 또는 여러 형태의 기판상에 형성되는 절연막상에 설치된 반도체 장치, 예를 들어, 박막 트랜지스터(TFT) 또는 그 박막트랜지스터를 이용하는 박막 집적 회로, 특히, 액티브형 액정 디스플레이 장치(액정 디스플레이)용 박막 집적 회로의 제조 방법에 관한 것으로, PVD 방법 또는 CVD 방법에 의해 형성되는 실리콘 산화막이 게이트 절연막으로 이용되는 것에 관한 것이다. 특히, 양호한 특성을 갖는 게이트 절연막을 얻기 위하여, 게이트 절연막의 열처리 방법 및 열처리 장치에 관한 것이다.
유리와 같은 절연 기판상에 TFT 가 설치된 반도체 장치, 예를 들어, 화소의 구동을 위해 TFT 가 이용되는 액티브형 액정 디스플레이 장치 및 영상 센서는 최근에 개발되었다.
일반적으로, 실리콘 반도체가 박막 형태로 이용되는 TFT는 상기와 같은 장치에 이용된다. 이 박막 실리콘 반도체는 크게 두 형태로 분류되는데, 즉, 비정질 실리콘 반도체로 구성되는 것과, 결정성을 갖는 실리콘 반도체로 구성된 형태이다. 그 비정질 실리콘 반도체는 저온 제조에 의한 기상 (gas phase) 방법으로 비교적 쉽게 제조될 수 있으며, 대량 생산에 적당하기 때문에, 가장 일반적으로 널리 이용된다.
그러나, 예를 들어 전기 전도성과 같은 특성면에 있어서, 결정성을 갖는 실리콘 반도체의 특성과 비교해 볼 때 특성이 떨어진다. 미래에 있어서, 빠른 속도를 얻기 위해서는 결정성을 갖는 실리콘 반도체로 구성된 TFT 제조 방법을 설정하는 것이 상당히 요구된다.
상기 게이트 절연막의 특성은 작은 이동도를 갖는 비정질 실리콘이 이용되었던 TFT 경우에 많은 문제점이 나타나지 않았다. 예를 들어, 실리콘 산화물과 비교할 때 형편없는 전기적 특성을 갖는 실리콘 질화막은 비정질 실리콘이 이용되었던 TFT 에서 게이트 절연막으로 이용될 수 있다. 그러나, 높은 이동도를 갖는 결정 실리콘막이 이용된 TFT 에 있어서, 실리콘막 자체의 특성과 동일한 게이트 절연막의 특성이 큰 문제점을 가지고 있다.
게이트 절연막으로는 열산화막이 바람직하다. 예를 들어, 기판이 고온에서 견딜 수 있는 석영 기판이 이용될 때 열산화법을 이용하여 게이트 절연막을 얻을 수 있다(예를 들어, 일본 특허 공보 H3-71793).
상기 열산화법을 이용하여 게이트 절연막으로 이용하기 위해 만족스러운 실리콘 산화막을 얻기 위해 최소한 950 ° C 의 고온이 요구된다. 그러나, 그와 같은 고온 처리에 견딜 수 있는 석영 기판을 제외하고는 다른 기판은 없으며, 그 석영기판은 고가이며, 특히, 용해점이 너무 높기 때문에 보다 큰 영역의 생산이 어렵게 되는 문제점이 있다.
그러나, 보다 저렴한 유리 기판 재료는 그들 왜곡점이 750 ° C 이하, 통상적으로 550-650 ° C 이기 때문에, 통상의 방법을 이용하여 열산화층을 얻기 위한 고온에 기판이 견딜수 없는 문제점이 있다. 결과적으로, 게이트 절연막은 저온에서 형성시킬수 있는 물리적 기상 성장법(PVD 방법, 예를 들어 스퍼터 방법) 및 화학적 기상 성장법(CVD 방법, 예를 들어 플라즈마 CVD 및 포토 CVD 방법)을 이용하여 형성되었다.
그러나, PVD 방법 또는 CVD방법을 사용하여 제조되었던 절연막은 부대 결합(unpaired bond) 및 높은 수소 농도를 가지며, 특히, 경계면 특성이 양호하지 못하다. 그러므로, 핫 캐리어(hot carriers)의 주입에 대해 약하고, 전하 포획(charge capture)의 중심이 부대 결합 및 수소로 인하여 쉽게 형성된다.
따라서, 그들 절연막이 TFT 의 게이트 절연막으로 이용될 때, 전계 이동도 및 서브-스레스흘드(sub-threshold) 특성값(S 값)이 양호하지 못한 문제점이 있거나, 게이트 전극 누설 전류가 증가하고, ON 전류가 감소(노화, 시간 경과에 따른 변화)되는 문제점이 있다.
예를 들어, 일반적으로 PVD 방법인 스퍼터 방법이 이용되는 경우에, 고순도의 산소 및 실리콘을 포함하는 합성 석영 타겟(target)이 타겟으로 이용된다면, 근본적으로 산소 및 실리콘 화합물의 막이 형성된다. 그러나, 얻어진 막에서 산소와 실리콘의 비율이 화학량론 비율에 근접하고, 소수의 부대 결합이 있는 실리콘 산화막을 얻기는 어렵다. 예를 들어, 산소는 스퍼터 기체로서 바람직하다. 그러나, 산소는 낮은 원자량을 갖기 때문에 스퍼터 속도(누산 속도)는 낮으며, 대량 생산성을 고려할 때 스퍼터 기체로서 적당치 않다.
또한, 막 형성의 바람직한 속도가 아르곤 대기(atmosphere; 분위기)중에서 얻어질 수 있다해도, 예를 들어, 산소와 실리콘의 비율이 화학량론 비율 및 재료와 서로 다르기 때문에 게이트 절연막으로서 매우 적당치 않다.
더욱이, 스퍼터링 대기중이라도 부대 결합의 수를 감소시키는 것은 어려우며, 부대 실리콘 결합(Si · 또는 SiO · )은 막형성 이후에 수소 대기에서 열처리를 수행하여 Si-H 및 Si-OH 로서 안정화되어야 한다. 그러나, Si-H 및 Si-OH 결합은 불안정하고, 그들은 가속 전자에 의해 쉽게 절단되고, 실리콘 부대 결합으로 쉽게 복귀한다. 그 약한 Si-H 및 Si-OH 결합의 존재는 상기 언급한 핫 캐리어 주입에 의한 노화의 원인이 된다.
유사하게, Si-H및 Si-OH 형태의 다수의 수소(water)가 플라즈마 CVD 방법을 사용하여 제조된 실리콘 산화막에 포함되어 있기 때문에, 많은 부대 결합이 존재하고, 또한 상기 언급한 문제를 야기시키기도 한다. 부가로, 테트라에독시 실란(TEOS) (tetraethoxysilane)이 비교적 쉽게 다루어질 수 있는 실리콘 소스로서 이용되는 경우에, 실리콘 산화막내에 고농도의 탄소가 포함되는 문제가 있다. 본 발명은 상기 기술한 문제점을 해소하는 수단을 제공한다.
실리콘 산화막내에 저농도 수소를 포함하는 실리콘 산화막은 공지되어 있는데, 여기서, 그 실리콘 산화막내의 질소 농도를 증가시키고, 예를 들어, 열산화로형성된 실리콘 산화막을 일산화이질소(N2O)의 대기중에서 최소한 900° C 온도에서 열처리하여 이상적인 게이트 절연막을 얻을 수 있다.
또한, 발명자에 의한 조사에 따라, 원료로서 TEOS 와 함께 플라즈마 CVD 방법을 이용하여 비교적 고농도에 탄소가 포함된 실리콘 산화막이 형성되지만, 실리콘 산화물내의 탄소는 상기 기술한 동일한 방법으로 N2O 대기에서 최소한 900° C 의 온도로 열처리하여 탄소 이산화 기체로 실리콘 산화막으로부터 산화 및 제거됨이 명백히 되었다.
그러나, 상기 시간에 수행되는 열처리는 최소한 900° C 의 고온에서 이루어지기 때문에, 그 공정은 높은 왜곡점을 갖는, 즉 석영 기판과 같은 기판에만 가능하게 된다.
결과적으로, 그 열처리는 550-650° C 의 전형적인 온도와 750° C 이하의 왜곡점을 갖는 여러 유리 기판을 사용하여 TFT 가 형성되는 저온 공정에 도입시킬 수 없다.
본 발명자는 상기 반응 온도를 낮게하여 연구를 수행하여, N2O 대기에서 열처리동안 자외광선으로 방사하여, 최소한 900° C 의 온도에서 열처리하여 얻어진 것과 동일한 효과를, 300° C-700° C, 바람직하게는 500-600° C 에서 열처리하여 얻어질 수 있다는 것을 연구하였다. 동시에 이용된 자외광선의 파장은 100-350nm, 바람직하게는 150-300nm로 설정되었다.
제 1 발명은 N2O 대기중에 300-700° C, 바람직하게는 500-600° C 온도에서PVD 방법 또는 CVD 방법으로 형성된 실리콘 산화막을 열처리하고, 동시에 자외광선으로 방사하여, 게이트 절연막으로서 만족스럽게 이용하기 위해 실리콘 산화막을 개선시키는 것을 특징으로 한다. 암모니아(NH3) 또는 하이드라진 (N2H4) 대기와 같은 수소 대기, 또는 수소 질소 대기에서 300-700 ° C, 바람직하게는 500-600 ° C 온도에서의 열처리는 상기 언급한 열처리/자외광선 방사 공정 이전에 실행될 수 있다.
더욱이, N2O 대기에서와 같은 방법으로 자외광선의 방선은 수소 또는 수소 질소 대기에서 가열 공정으로 실행될 수 있다.
N2O 대기에서 열처리동안, 예를 들어, 실리콘 산화막, 열처리 온도 및 자외광선의 세기의 특성에 따라 좌우되지만, 대량 생산성을 고려할 때, 30분에서 6 시간동안 처리되는 것이 바람직하다. 더욱이, 열처리 공정에서 기판 온도를 상승 및 저감 속도는 발명의 수행동안 결정되어야 하지만, 대량 생산성을 고려하여, 그 온도가 상승하는 속도와 냉각 속도는 5 에서 30 ° C/분까지가 바람직하다. 더욱이, 온도의 상승과 냉각은 질소 대기에서 실행될 수 있다.
더욱이, 실리콘 산화막 처리에 의해, 예를 들어, 암모니아 (NH3) 또는 하이드라진(N2H4)과 같은 수소 질소 대기에서 최소한 900 ° C 의 온도에서 열처리하여, 열산화 방법에 의해 실리콘 산화막이 형성되는데, 질소 처리가 실행되고, 부대 결합수가 감소되어, 실리콘 산화막내의 질소 농도를 증가시켜, 이상적인 게이트 절연막으로 실리콘 산화막을 얻을 수 있음을 알 수 있다.
그러나, 상기 열처리가 최소한 900 ° C 의 고온에서 동시에 실행되기 때문에, 그 공정은 석영 기판과 같은 고왜곡점을 갖는 기판에만 가능성이 있다. 결과적으로, 그 열처리는 750° C 이하, 전형적으로 550-650° C 온도의 왜곡점을 갖는 여러 유리 기판을 사용하여 TFT 가 형성되는 저온 공정에 도입시킬 수 없다.
본 발명자는 상기 반응 온도를 저감하여 연구를 했으며, 최소한 900° C 온도에서 열처리를 수행하여 얻어진 것과 동일한 효과를 NH3또는 N2H4대기에서 열처리동안 자외광선 방사하고, 300-700° C, 바람직하게는 500-600° C 열처리로 얻어질 수 있었다. 동시에 이용된 자외광선의 파장은 100-350nm, 바람직하게는 150-300nm로 설정된다.
제 2 발명은 300-700° C, 바람직하게는 500-600° C 온도로 NH3또는 N2H4와 같은 수소 질소 대기에서 PVD 방법 또는 CVD 방법에 의해 형성된 실리콘 산화막을 열처리하고, 동시에 자외광선으로 방사하여 게이트 절연막으로서 만족스럽게 이용하기 위하여 실리콘 산화막을 개선시키는 것을 특징으로 한다.
수소-질소 대기에서 열처리 기간동안은 예를 들어, 실리콘 산화막, 열처리온도 및 자외광선의 세기의 특성에 좌우되지만, 대량 생산성을 고려하여, 30 분에서 6 시간까지 처리하는 것이 바람직하다. 더욱이, 열처리 공정에서 기판 온도를 상승 및 저감 속도는 발명의 수행동안 결정되어야 하지만, 대량 생산성을 고려하여, 온도가 상승하는 속도와 냉각 속도는 5 에서 30° C/min 까지 되는 것이 바람직하다.더욱이, 온도의 상승 및 냉각 처리는 질소 대기에서 실행될 수 있다.
제 3 발명은, 일산화이질소(N2O)의 대기에서, 300-700° C, 바람직하게는 500-600° C 온도에서 CVD 방법 또는 PVD 방법에 의해 활성층예 축적되었던 실리콘 산화막의 열처리를 실행하면서, 자외광선으로 방사하는 단계를 포함하고, 예를 들어, 암모니아(NH3) 또는 하이드라진(N2H4)와 같은 수소-질소 대기로 대기를 재배치하고, 상기 대기에서 300-700° C, 바람직 하게는 500-600° C 온도로 열처리를 수행하면서 자외광선으로 방사하는 단계를 포함한다. 동시에, 자외광선의 파장은 100-350nm, 바람직하게는 150-300nm로 설정된다.
상기 공정들이 단일 반응 챔버에서 실행되는 경우에는 N2O 대기에서 수소-질소 대기로 변화되어야 한다. 동시에, 수소-질소는 N2O 가 만족스러운 저농도로 감소된 이후에 도입되어야 한다. 상기 이유는 N2O 및 수소-질소가 함께 혼합된다면 심각한 폭발의 위험성이 있기 때문이다.
결과적으로, 챔버로부터 N2O 대기를 제 1 배출한 이후에 수소-질소가 도입되는 것이 가장 최적 상태가 된다. 보다 쉽게, N2O 는 질소로 치환되어 질소 대기를 제공하여, N2O 의 농도를 만족스럽게 감소시키고, 수소-질소는 다음으로 도입될 수 있다.
두 열처리를 포함하는 상기 기술한 공정에 있어서, 그 온도는 각각의 열처리동안 증가 및 감소될 수 있거나, 그 열처리는 근본적으로 일정하게 될 수도 있다.유사하게, 자외광선의 박사는 두 열처리 공정에서 각각의 열처리동안 개시 및 정지될 수 있거나, 계속 방사될 수 있다.
N2O 및 수소-질소 대기에서 열처리 기간은, 예를 들어, 실리콘 산화막, 열처리 온도 및 자외광선의 세기에 의존하지만, 대량 생산성을 고려하여, 30 분에서 6시간까지 처리되는 것이 바람직하다. 더욱이, 열처리 공정에서 기판 온도를 증가 및 감소시키는 속도는 본 발명의 수행동안 결정되어야 하지만, 대량 생산성을 고려하여 온도가 증가되는 속도 및 냉각 속도는 5 에서 30 ° C/min 까지 되는 것이 바람직하다. 더욱이, 온도의 상승 및 냉각 처리는 질소 대기에서 실행될 수 있다.
제 4 발명은 CVD 방법 또는 PVD 방법에 의해, 수소-질소 대기에서 300-700 ° C, 바람직하게는 500 ° C-600 ° C 온도로, 활성층상에 축적되어 있는 실리콘 산화막의 열처리를 수행하면서 자외광선으로 방사하는 단계와 그후 상기 대기를 N2O 대기로 재배치하고, 상기 대기에서 300-700 ° C, 바람직하게는 500-600 ° C 온도로 열처리를 수행하면서 자의광선으로 방사하는 단계를 포함한다.
상기 기술한 제 3 발명에서와 같은 동일한 예방 조치는 상기 설명한 공정에서 대기를 수소-질소 대기에서 N2O 대기로 변환시킬때 취해져야 한다. 더욱이, 온도의 증가 및 감소와 방사, 그리고, 그 자외광선으로 방사의 중단은 제 3 발명에서와 동일한 방법으로 제어되어야 한다. 열처리의 기간에도 동일한 방법으로 이루어진다.
본 발명에 있어서, 예를 들어, 스퍼터 방법은 PVD 방법 및 플라즈마 CVD 방법으로 이용되어야 하고, 저압 CVD 방법 또는 대기압 CVD 방법은 CVD 방법으로서 이용되어야 한다. 막형성의 다른 방법도 이용될 수 있다. 더욱이, 원료로서 TEOS가 이용되는 방법도 플라즈마 CVD 방법 또는 저압 CVD 방법에서 이용될 수도 있다. 전자의 경우에 있어서, TEOS 및 산소가 원료 기체로서 이용되고, 그 축적은 200-500 ° C 기판 온도에서 실행되어야 한다 후자의 경우에 있어서, 플라즈마에 의해 손상되지 않은 실리콘 산화막은 원료로서 TEOS 및 오존을 이용하여 비교적 낮온 온도(예를 들어, 375 ° C±20 ° C)에서 얻어질 수 있다.
유사하게, 저압 CVD 방법으로, 모노실란(SiH4) 및 산소 기체가 주원료로서 이용된다면 활성층의 플라즈마 손상을 감소시킬 수 있다. 더욱이, ECR(전자 사이 쿨로트론 공진) 상태하에서 방전이 플라즈마 CVD 방법중에서 이용되는 ECR-CVD 방법은 플라즈마에 의해 보다 낮은 손상을 일으켜서, 보다 양호한 게이트 절연막을 형성시킬 수 있다.
제 5 발명은 상술한 공정의 수행동안 적당한 열처리 장치에 관한 것이고, 열처리 목적을 위한 챔버, 열처리 실행 이전에 기판을 유지하고, 열처리 실행 이후에 기판을 유지하는 예비 챔버와, 기판의 이동을 위한 수송 장치가 제공된 전면 챔버를 포함하는데, 기판을 가열하는 히터가 제공된 기판 홀더가 열처리를 위한 챔버에 제공되고, 자외광선으로 기판을 방사하기 위한 광원이 상술한 기판을 가열하는 챔버 외측 또는 내측에 제공된다.
생산성을 보다 증가시키기 위하여, 상기 장치내에 챔버 내측에 기판 홀더는일반적으로 열저항 금속으로 만들어진 콘베이어와 같은 수송 장치가 될 수 있고, 그 열처리는 기판이 이동되는 동안 실행될 수 있다. 또는, 기판을 가열하는 챔버내의 기판 홀더는 열저항 금속으로 만들어진 일반적으로 콘베이어와 같은 수송 장치 형태로 취할 수 있고, 다수의 기판은 열처리와 함께 동시에 취해질 수 있다. 더욱이, 일반적으로 콘베이어와 같은 수송 장치의 보다 낮은 부분에 히터가 설치될 수 있다.
본 발명의 다른 장치는 기판을 가열하기 위한 상술한 원통형 챔버의 주변에 설치된 히터와 함께 원통형 챔버와, 상술한 원통형 챔버의 중앙에 설치된 자외광선으로 기판을 방사하는 광원을 가지며, 그 구조는 상술한 원통형 챔버의 내부 벽을 따라 배열되도록 기판이 취해진 상태의 구조이다. 그러한 장치에 따라, 효과적 및 생산성으로 이용될 수 있는 자외광선은 개선될 수 있다.
대기를 이용하여 제어될 수 있는 장치와 자외광선 방사용 장치를 갖는 반응 챔버는 상술한 제 3 및 제 4 발명의 수행에 필요하다. 실제에 있어서, 상기는 열처리 장치인데, 열처리용 챔버, 열처리가 실행되기전에 기판을 보유하고, 열처리가 실행된 이후에 기판을 보유하는 예비 챔버와, 기판 이동을 위한 수송 장치가 제공된 전면 챔버를 구비하고, 기판을 가열하는 히터가 제공된 기판 홀더가 열처리용 챔버에 제공되고, 자외광선으로 기판을 방사하기 위한 광원이 상술한 기판을 가열하기 위한 챔버 내측 또는 외측에 제공된 것을 특징으로 한다. 또한, 다수의 챔버를 가질 수 있기 때문에, N2O 대기에서 열처리와 수소-질소 대기에서 열처리가 상이한 챔버들내에서 실행될 수 있다.
생산성을 보다 증가시키기 위하여, 상기 장치내의 챔버 내측의 기판 홀더는 열저항 금속으로 만들어진 일반적으로 콘베이어형 시스템과 같은 수송 장치일 수 있고, 그 열처리는 기판이 이동됨과 동시에 실행될 수 있다. 또한, 기판 가열용 챔버내의 기판 홀더는 열저항 금속으로 만들어진 일반적으로 콘베이어형 수송 장치의 형태로 취할 수 있으며, 다수의 기판이 취해질 수 있고, 동시에 열처리 될 수 있고 더욱이 외선 콘베이어형 수송 장치의 하부에 한 히터가 설치될 수 있다.
CVD 방법 또는 PVD 방법에 의해 형성되어진 실리콘 산화막이 N2O 대기에서 900 ° C 또는 그 이상의 온도에서 열처리될 때, 부대 결합은 질소와 함께 취해질 수 있고, 실리콘 산화막내의 Si-H 결합 및 Si-OH 결합이 Si≡N 또는, Si2≡N-O 결합이 되는 질화물 또는, 산화물로 변환되고, 실리콘 산화막의 수소 성분이 감소된다. 그들 반응은 실리콘 산화물과 실리콘 사이의 경계에서 특히 진행되도록 할 수 있고, 그 결과, 질소가 실리콘 산화물/실리콘 경계부에서 농축된다. 한 기법으로 경계부에 인접하여 부가 및 농축된 질소량은 실리콘 산화막내의 평균 농도의 최소한 10 배가 된다. 게이트 절연막을 위해 실리콘 산화물내에 질소의 0.1-10 원자 %, 전형적으로 1-5 원자 %가 포함되는 것이 바람직하다.
결과적으로, 게이트 절연막과 활성층 사이의 경계에서 핫 캐리어에 의해 약한 결합 및 쉽게 파괴되는 부대 결합과 Si-H 결합 및 Si-OH 결합은, 예를 들어, 강한 결합이 되는 Si≡N 결합 및 Si2≡N-O 결합으로 변환되고, 핫 캐리어로 인한 화학적 상태의 어떤 변화 확장은 크게 감소된다.
이러한 방법에 있어서, 핫 캐리어에 대한 내구성은 실리콘 산화막내의 부대결합 Si-H 결합 및 Si-OH 결합을, 특히, 실리콘막을 갖는 경계를 통해서 질화물 또는 산화물로 변환시켜 개선되고, 실리콘 산화막이 TFT 용 게이트, 절연막으로서 이응될 때, 그 효과는 전계 이동도 및 서브-한계 특성값/(S-값)을 개선하였고, ON 전류(노화, 시간 경과에 따른 변화)내의 어떠한 누설 전류를 방지하였다.
상술한 형태의 반응은 최소한 900 ° C 의 온도에서 열처리 만으로 처리하였다. 상기는 N2O 를 파괴하는데 필요한 온도가 최소한 900 ° C 라는 주이유임을 알 수 있었다. 그러나, 그 온도는 자외광선에 따른 방사가 함께 이용될 때 감소될 수 있다.
동시에 이용되는 자외광선의 파장은 100-450nm, 바람직하게는 150-300nm 이다. 이것은 N2O가 자외광선에 의해 파괴되기 때문에 상술한 고온이 필요치 않다고 결론을 내렸으며, 상기 지적한 동일한 반응은 300-700° C, 바람직하게는 500-600° C 온도로 열처리하여 처리될 수 있다. 또한, Si-OH 결합, Si-H 결합 및, 특히 자외광선으로 방사되는 실리콘 산화막에서 부대 결합은 자외광선을 쉽게 흡수하고, 그 결과, 화학 여기 상태가 상기 부분에서 상승하고, 상기는 화학 반응을 촉진시킨다고 생각된다. 상술한 사실은 아래에 설명되는 실험치에 의해 쉽게 증명되었다. 실리콘 웨이퍼상의 원료로서 TEOS 및 산소와 함께 플라즈마 CVD 방법을 사용하여 1200Å 두께로 실리콘막이 형성되는 시료는 실험치에 이용되었다. 그 시료는 N2O 대기중에 열처리되면서, 자외광선으로 방사되어, 그후 2 차 이온 질량 분광학(SIMS) 방법을 이용하여 질소 농도가 조사되었다. 그 얻어진 결과는 제 9 도에 도시되어 있다.
여기서, 제 9A 도는 자외광선으로 방사와 함께 N2O 대기에서 400° C 온도로 3 시간동안 열처리된 시료의 깊이 방향으로 농도 프로필을 나타낸다. 비교에 있어서, 어니일 처리 이전에 샘플의 깊이 방향으로 농도의 프로필은 제 9B 도에 도시되어 있다.
상기 분석으로부터, 제 9A 도에 도시된 자외광선의 방사를 이용하면서 일산화이질소(N2O) 대기에서 400° C 어니일 처리된 시료에서 관찰함에 따라, 실리콘 산화물과 실리콘 사이의 경계에서 질소 농도는 어니일 처리 이전의 시료와 비교할 때 크기의 정도로 보다 높게됨을 알 수 있다.
더욱이, 실리콘의 부대 결합은 상기 언급한 자외광선과 N2O 대기에서 열처리로 질화물 또는 산화물로 변화시키기는 어렵다. 300-700 ° C 온도, 바람직하게는 500-600 ° C 온도로, 예를 들어, 암모니아(NH3) 또는 하이드라진(N2H4)과 같은 수소 또는 수소 질화물의 대기에서 열처리하여, 부대 결합(Si · )은 반응을 촉진시키기 위해 Si-H 결합으로 변환시킬 수 있다. 그 반응은 자외광선으로 방사가 동시에 실행된다면 용이하게 될 수 있다. 그러면, N2O 대기에서 열처리/자외광선 방사가 후에 실행된다면 상기 기술한 반응에 의해 안정화 결합을 얻을 수 있다. 더욱이, 수소-질화물 대기에서 처리하면, Si-H 결합 및 Si=O 결합이 질화물로 변환되어 SiN 또는 Si-N=H2결합을 형성한다.
상기 효과는 스퍼터 방법을 사용하여 형성된 실리콘 산화막에 본 발명이 적용될 때 특히 명확하게 나타나는데, 예를 들어 아르곤으로 얻어진 화학량론 비율보다 산소 농도가 적은 실리콘 산화막에 적용될 때 명확히 나타난다.
상기 이유는 N2O 대기에서 그와 같은 막을 열처리하여 산소를 보충할 수 있고, 그 실리콘 혼합물이 화학량론 비율에 접근시킬 수 있기 때문이다.
상기와 같은 형태의 스퍼터 방법을 이용하여 형성된 실리콘 산화막은, 예를 들어 암모니아(NH3) 또는 하이드라진 (N2H4)와 같은 수소 또는 수소-질화물 대기에서 적당한 온도로 열처리시킬 수 있고, 그 부대 결합(Si · )은 N2O 대기에서 열처리 실행 이전에 Si-H 결합으로 변환시킬 수 있다.
N2O 대기에서 열처리하므로써 산화는 상기 수단에 의해 보다 용이하게 된다.
상기 사실은 스퍼터 방법에 의해 실리콘 산화막의 형성이 불합리하지 않다는 것을 나타낸다. 즉, 종래에 있어서, 스퍼터 방법에 의해 실리콘 산화막의 형성은 제한된 대기 상태하에서만 실행되어, 화학량론 비율이 인접한 혼합물을 제공한다. 예를 들어, 산소와 아르곤의 혼합물은 대기중에 고려될 때, 산소/ 아르곤 > 1 이 만족해야 하고, 보다 바람직하게는, 순수한 산소 대기에서 열처리가 실행되는 것이 바람직하다. 결과적으로, 막형성 비율은 보다 낮게 되고, 상기는 대량 생산면에서적당치 못하다. 또는, 산소는 반응 기체이고, 예를 들어, 진공 장치와 챔버의 산화로 문제가 야기된다.
그러나, 본 발명에 따라, 화학량론 혼합물과 보다 이격된 혼합물을 갖는 실리콘 산화막이 게이트 산화막으로서 이용에 적당한 실리콘 산화막으로 변환될 수 있어도, 그리고, 동일한 산소/아르곤 혼합된 대기에서 실행되어도, 그 반응은 산소 / 아르곤 비율이 1 이거나, 1 보다 작은 막형성 속도를 통해 유용한 상태하에서 실행될 수 있다. 예를 들어, 막형성의 속도는 순수 아르곤의 대기로 매우 높게 되고, 그 막형성은 안정된 상태 하에서 달성될 수 있다.
본 발명은, 예를 들어 TEOS와 같은 탄소를 포함하는 실리콘 소스를 사용하는 플라즈마 CVD 방법에 의해 형성된 실리콘 산화막이 적용될 때 특별한 효과를 얻는다. 그들 실리콘 산화막내에 많은 양으로 탄소가 포함되고, 특히 실리콘막의 경계에 존재하는 탄소는 TFT 특성을 저하시키는 원인이 된다.
산화는 본 발명의 N2O 대기에서 열처리하여 촉진시키고, 탄소 또한 동시에 산화되며, 이산화탄소 기체로서 시스템으로부터 방출되어, 그 막의 탄소 성분을 감소시킬 수 있다.
결과적으로, 본 발명의 이용을 하므로써, 원료 기체로서 TEOS 와 함께 플라즈마 CVD 방법에 의해 형성된 실리콘 산화막 내의 수소 및 탄소 농도는 감소될 수 있고, 질소 농도는 증가되면서, 동시에 300-700° C 저온을 유지한다. 그로 인해, 그와 같은 실리콘 산화막이 게이트 절연막으로 이용되는 TFT는 우수한 특성 및 고신뢰성을 나타낸다.
CVD 방법 또는 PVD방법으로 형성된 실리콘 산화막이 900° C 또는 그 이상의 온도로 NH3또는 N2H4대기에서 열처리될 때, 부대 결합은 질소와 함께 취해질 수 있고, 실리콘 산화막내의 Si-H 결합 및 Si-OH 결합은 Si≡N또는 Si2≡N-H 결합이 되는 질화물 또는 산화물로 변환되고, 그 실리콘 산화막의 질소 성분은 증가하게 된다. 특히, 상기 반응은 실리콘 산화물과 실리콘 사이의 경계에서 처리되고, 그 결과로서, 질소는 실리콘 산화물-실리콘 경계에서 농축된다.
상기와 같은 기법으로 경계에 근접하여 부가 및 농축된 질소량은 실리콘 산화막에서 평균 농도의 최소한 10 배가 된다. 게이트 절연막을 위해 실리콘 산화물 내의 질소가 0.1-10 원자 %, 전형적 으로는 1-5 원자 %포함되는 것이 바람직하다.
결과적으로, 게이트 절연막과 활성층 사이의 경계에서 핫 캐리어에 의해 약한 결합 및 쉽게 파괴되는 부대 결합과 Si-H 결합 및 Si-OH 결합은, 예를 들어, 강한 결합이 되는 Si≡N 결합 및 Si2=N-O 결합으로 변환되고, 핫 캐리어로 인한 화학적 상태의 어떤 변화 확장은 크게 감소된다.
이러한 방법에 있어서, 핫 캐리어에 대한 내구성은 실리콘 산화막내의 부대결합 Si-H 결합 및 Si-OH 결합을, 특히, 실리콘막을 갖는 경계를 통해서 질화물 또는 산화물로 변환시켜 개선되고, 실리콘 산화막이 TFT용 게이트, 절연막으로서 이용될 때, 그 효과는 전계 이동도 및 서브-한계 특성값/(S-값)을 개선시키고, ON 전류(노화, 시간 경과에 따른 변화)내의 어떠한 누설 전류를 방지한다.
상술한 형태의 반응은 최소한 900 ° C 의 온도에서 열처리 만으로 처리하였다. 상기는 NH3및 N2H4를 파괴하는데 필요한 온도가 최소한 900 ° C 라는 주이유임을 알 수 있었다. 그러나, 그 온도는 자외광선에 따른 방사가 함께 이용될 때 감소될 수 있다. 동시에 이용되는 자외광선의 파장은 100-450nm, 바람직 하게는 150-300nm 이다. 이것은 NH3및 N2H4가 자외광선에 의해 파괴되기 때문에 상술한 고온이 필요치 않다고 결론을 내렸으며, 상기 지적한 동일한 반응은 300-700° C, 바람직하게는 500-600 ° C 온도로 열처리하여 처리될 수 있다. 또한, Si-OH 결합, Si-H 결합 및, 특히 자외광선으로 방사되는 실리콘 산화막에서 부대 결합은 자외광선을 접게 흡수하고, 그 결과, 화학 여기 상태가 상기 부분에서 상승하고, 상기는 화학 반응을 촉진시킨다고 생각된다.
상기 효과는 본 발명이 스퍼터 방법을 사용하여 형성된 실리콘 산화막(특히, 예를 들어 스퍼터 대기로서 아르곤으로 얻어진 화학식 량보다 산소 농도가 적온 실리콘 산화막)에 적용되는 경우에 보다 명확히 나타난다. 즉, 그와 같은 막은 많은 부대 결합을 갖지만, NH3또는 N2H4와 같은 수소-질화물 대기에서 300 ° C-700 ° C 로 열처리하면서 자외광선을 방사함에 따라, 부대 결합이 질화물로 형성되고, 질소는 화학량론 비율을 통해 결핍된 산소 대신에 결합되어, 약간의 부대 결합을 갖는 실리콘 산화막을 형성할 수 있다.
그와 같은 효과는 스퍼터 방법이외의 PVD 방법 또는 여러 CVD 방법으로 형성되는 실리콘 산화막으로 얻어질 수도 있다.
상기와 같은 본 발명을 이용하므로써 PVD 방법 또는 CVD 방법을 사용하여 형성된 실리콘 산화막내의 다수의 부대 결합을 감소시키고, 300-700 ° C 의 저온을 이용하여 질소 농도를 상승시킬 수 있다. 따라서, 그와 같은 실리콘 산화막이 게이트 절연막으로 이용된 TFT는 우수한 특성 및 고신뢰도를 나타낸다.
제 3 발명에 기재된 처리가 CVD 방법 또는 PVD 방법으로 형성된 실리콘 산 화막을 이용하여 실행된다면, 그 실리콘 산화막 내의 Si-H 결합 및 Si-OH 결합은 N2O 대기에서 초기 열처리에 의해 질화물 또는 산화물로 변환되고, Si≡N 또는 Si2=N-O 결합으로 변환되며, 실리콘 산화막의 수소 성분은 감소된다.
더욱이, 수소 질화물 대기에서 순차 열처리에 의해, 상기 기재된 반응에 협력할 수 없는 부대 결합[현수 결합(dangling bonds)]은 질화물 또는 질소-수소화물로 변환되어 안정된다.
본 발명에서 자외광선(100-350nm 파장, 바람직하게는 150-300nm파장)을 이용한 방사의 효과는 매우 크다. 즉, 상기 기술한 반응은 자외광선의 방사 없이는 전혀 처리할 수 없다.
순수 열처리에 의해 상기와 같은 반응을 실현하기 위해서는 최소한 900 ° C 온도가 필요하다. 즉, 상기 이유는 N2O 또는 수소 질화물을 열적으로 파괴하기 위해 필요한 온도는 최소한 900 ° C 이다.
그러나, 상기 반응은 자외광선의 방사로 보다 낮은 온도에서 실현될 수 있다. 상기 이유는 우선, N2O 및 수소 질화물이 자외광선에 의해 파괴되기 때문에 상기 기술한 온도가 필요치 않기 때문에, 상기 기술한 동일한 반응은 심지어 300-700 ° C, 바람직하게는 500-600 ° C 온도로 열처리하므로서 진행시킬 수 있다는 것이 증명되었다.
또한, Si-OH 결합, Si-H 결합과, 특히, 자외광선으로 방사되는 실리콘 산화막에서 부대 결합은 자외광선으로 쉽게 흡수되고, 결과적으로, 화학 여기 상태는 그들 각 부분에서 상승하고, 또한, 화학 반응을 촉진시키는 것으로 생각된다.
그 반응은 실리콘 산화물과 실리콘 사이의 경계에서 쉽게 처리되어, 그 질소는 실리콘 산화물-실리콘 경계에서 농축되는 경향이 있다. 그와 같은 기술로 경계 근처에 부가 및 농축된 질소 량은 실리콘 산화막의 평균 농도의 최소한 10 배가 된다.
게이트 절연막을 위해 실리콘 산화막내의 질소가 0.1-10 원자 %, 전형적으로는 1-5 원자 % 를 포함하는 것이 바람직하다.
결과적으로, 게이트 절연막과 활성층 사이의 경계에서 핫 캐리어에 의해 약한 결합 및 쉽게 파괴되는 부대 결합과 Si-H 결합 및 Si-OH 결합은, 예를 들어, 강한 결합이 되는 Si≡N 결합 및 Si2=N-O 결합으로 변환되고, 핫 캐리어로 인한 화학적 상태의 어떤 변화는 크게 감소된다.
이러한 방법에 있어서, 핫 캐리어에 대한 내구성은 실리콘 산화막내, 특히, 실리콘막과의 경계 근처의 부대 결합 Si-H 결합 및 질화물 또는 산화물로 변환시켜 개선되고, 실리콘 산화막이 TFT 용 게이트 절연막으로서 이용될 때, 그 효과는 전계 이동도 및 서브-한계 특성값(S-값)을 개선시키고, ON 전류(노화, 시간 경과에 따른 변화)내의 어떠한 누설 전류를 방지한다.
상기 효과는 스퍼터 방법을 사용하여 형성된 실리콘 산화막(특히, 예를 들어, 아르곤으로 얻어진 화학량론 비율보다 산소 농도가 적은 실리콘 산화막)에 본 발명이 적용될 때 특히 명백하게 나타난다. 상기 이유는 N2O 대기에서 그와 같은 막을 열처리하여 불충분한 산소를 보충할 수 있고, 그 실리콘 혼합물이 화학량론 비율에 접근시킬 수 있기 때문이다. N2O 대기에서 열처리로 다루어질 수 없는 부대결합은 수소 질화물 대기에서 다음 열처리에 의해 질화물로 변환된다.
제 4 발명에 기재된 처리가 CVD 방법 또는 PVD 방법을 사용하여 형성된 실리콘 산화막으로 실행된다면, 실리콘 산화막내의 부대 결합, Si-H 결합 및 Si-OH 결합은 수소 질화물 대기에서 초기 열처리에 의해 질화물로 변환되고, Si≡N 또는 Si-N=H2결합으로 변환된다.
더욱이, 상기 반응에서 형성된 질소 수소화물 그룹(예를 들어, NH2그룹)은 N2O 대기에서 연속 열처리하여 질화물 또는 산화물로 변환되어, Si≡N 결합 및 Si2=N-O 결합을 형성한다. 상기 기술된 반응에서 자외광선의 방사 효과는 제 3 발명의 경우에서 처럼 매우 크다.
그와 같은 기술로 경계 근처에 부가 및 농축된 질소량은 실리콘 산화막의 평균 농도의 최소가 10 배가 된다. 게이트 절연막을 위해 실리콘 산화막의 질소가0.1-10 원자 %, 전형적 으로는 1-5 원자 % 를 포함하는 것이 바람직하다.
이러한 방법에 있어서, 핫캐리어에 대한 내구성을 실리콘 산화막에, 특히, 실리콘막을 갖는 경계 근처의 부대 결합, Si-H 결합 및 Si-OH 결합을 질화물 또는 산화물로 변환시켜 개선되고, 실리콘 산화막이 TFT 용 게이트, 절연막으로서 이용될 때, 그 효과는 전계 이동도 및 서브-한계 특성값(S-값)을 개선시키고, ON 전류(노화, 시산 경과에 따른 변화)내의 어떠한 누설 전류를 방지한다.
본 발명이 스퍼터 방법으로 형성된 실리콘 산화막(특히, 예를 들어 스퍼터 기체인 아르콘을 이용하는 화학량론 비율보다 산소 농도가 적은 실리콘 산화막)에 적용될 때의 효과와, 예를 들어 TEOS 와 같은 탄소를 포함하는 실리콘 소스를 사용하는 플라즈마 CVD 방법으로 형성된 실리콘 산화막에 적용될 때의 효과는 제 3 발명에서와 동일하다.
제 1 실시예
상기 설명하는 실시예는 플라즈마 CVD 방법으로 형성된 실리콘 산화막이 N2O 대기에서 열처리와 동시에 자외광선의 방상에 의해 변경되고, 게이트 절연막으로 N-채널 TFT 가 형성되는 실시예이다. 본 실시예의 TFT 제조 공정은 제 7 도에 도시되어 있고, 상기 언급한 실리콘 산화막의 열/자외선 방사 처리에 이용되는 장치의 요점이 제 1 도에 도시되어 있다.
우선, 실리콘 산화막(702) 베이스(base)는 기판(701) 상에서 플라즈마 CVD 방법을 사용하여 3000Å 두께로 형성된다.
그후, 플라즈마 CVD 방법을 사용하여 500Å 두께로 비정질 실리콘막이 형성된다. 그 이후, N2대기에서 열처리가 실행되고, 그 비정질 실리콘막은 결정화된다. 예를 들어 니켈과 같은 비정질 실리콘의 결정화를 촉진시키는 원소의 트레이스 량(trace amount)은 동시에 비정질 실리콘의 결정화를 촉진시키기 위해 부가될 수 있다. 또한, 결정화를 증가시키기 위해 레이저 어니일 처리가 이용될 수 있다(제 7A 도).
다음, 결정화된 실리콘막(703)은 에칭되어, 섬(island) 영역(704)이 형성된다. 상기 섬형태의 영역(704)은 TFT 의 활성층이다. 1000Å 두께의 실리콘 산화막(705)은 후에 게이트 절연막으로 형성된다. 상기 설명한 실시예에 있어서, 실리콘 산화막은 아래에 지적한 3 개의 상이한 방법(1-3)을 이용하여 제조된다(제 7B 도).
방법(1)에 있어서, 원료로서 TEOS 를 이용하여 플라즈마 CVD 방법으로 막이형성된다. 기화기내에서 기화된 TEOS 및 산소는 나란한 플레이트형 전극을 갖는 챔버로 도입되고, RF 전력(예를 들어, 13.56MHz 주파수)이 도입되며, 플라즈마가 형성되고, 200-500 ° C 기판 온도, 바람직하게는 250-400 ° C 온도로 축적이 형성된다. 상기 실시예에 있어서 반응 압력은 4Pa 이고, 전력 입력은 120W 이며, 기판 온도는 350 ° C 로 설정된다.
방법(2)은 스퍼터 방법이다. 이 경우에, 합성 석영이 타겟으로 이용되고, 그 막은 1Pa 압력으로 100% 산소 대기에서 스퍼터링하여 형성된다. 그 입력 전력은350W 이고, 기판 온도는 200 C로 설정된다.
방법(3)은 ECR-CVD 방법이고, 산소와 모노실란(SiH4)이 원료 기체로서 이용된다. 예를 들어, N2O, NO 및 NO2와 같은 질소 산화물은 산호 대신에 이용되었다. 또한, 동시에 막 형성 조건은 기판을 가열하지 않고 400W 의 마이크로파 전력 입력(2.45MHz 주파수)이다.
다음, 제 1 도에 도시된 열처리 장치를 사용하여 N2O 대기에서 열처리가 실행된다. 제 1 도에 도시된 것처럼, 본 실시예에 이용된 열처리 장치는 열처리를 실행하는 챔버(101), 열처리 이전에 기판을 보유하는 예비 챔버(102), 열처리 이후에 기판을 보유하는 예비 챔버(103)와, 수송 장치(110)가 제공된 전면 챔버(109)를 구비하고, 그 수송 장치(110)에 의해 그들 챔버 사이에 기판(111)이 이동된다. 더욱이, 본 실시예에 있어서, 하나의 기판이 한 시점에서 처리되는 단일 기판형 시스템이 챔버(101)에 이용된다.
또한, 챔버(101)는 기판(105)을 가열하기 위해 하부에 설치된 히터를 갖는 기판 홀더(104)를 갖는다. 더욱이, 챔버(101) 외측에는 자외 광원(106)이 설치되어 있다. 본 실시예에서 자외 광원으로 저압 수은(mercury) 램프(246nm 및 185nm 중심 파장)가 이용된다. 자외 광원(106)이 고정된 챔버(101)의 상부는 예를 들어, 석영과 같은 자외광선을 흡수할 수 없는 재료의 왼도우가 형성되어 있기 때문에, 상기 자외광선은 챔버에 인입될 수 있다. 더욱이, 본 실시예에 있어서, 자외 광원은 챔버의 외측에 설치되지만, 챔버의 내측에 설치될 수도 있다.
더욱이, 기체를 배출하기 위한 배기 시스템(108) 및 기체를 도입하기 위한 기체 공급 시스템(107)은 챔버(10) 및 전면 챔버(108)에 설치된다.
우선, 처리 않된 기판이 다중 기판 카세트에 설정되고, 예비 챔버(102)에 설정된다. 그러면, 수송 장치(110)에 의해 기판이 전면 챔버(109)로 이동되고, 전면 챔버의 압력은 배기 시스템에 의한 배출에 의해 감소되고, 그 이후에, 그 기판은 압력이 이미 감소된 열처리용 챔버로 이동되어, 기판 홀더 (104)에 위치하게 된다.
그후, N2O 기체는 기체 공급 시스템(107)을 통해 챔버(101)로 도입되고, 챔버 내측의 압력이 대기압으로 설정된 근본적으로 100% N2O 대기에서 자외광선이 방사와 함께 열처리가 실행된다. 동시에, 열처리 온도는 350-600 ° C 인데, 예를 들어, 500 ° C 로 설정되었다. 또한, 열처리 시간은 30 에서 6 시간까지 이며, 그 열처리는, 예를 들어 3 시간 동안 실행되었다.
상기와 같은 방법으로 열처리를 실행한 이후에, 처리된 기판은 수송 장치(110)에 의해 전면 챔버(109)로 이동되고, 그후, 기판이 열처리 후에 보유되는 예비 챔버(103)의 카세트로 설정되며, 하나의 기판의 열 공정이 완료된다. 그와 동일한 공정은 그후 반복적으로 실행된다.
본 발명의 열처리는 상기 요점에 의해 실행되어, 그 결과로서, N2O 대기에서 900 ° C 열처리를 실행하여 얻어진 것과 동일한 효과가 500 ° C 열처리에 얻어진다.
다음, 자외광선의 이용과 함께 열처리된 시료는 2 차 이온 질량 분석(SIMS)과, 실리콘 산화막내에서, 특히, 상에 기술된 방법(1), (TEOS 를 이용한 플라즈마 CVD 방법)을 이용하여 준비된 실리콘 산화막에서, 실리콘막과의 경계에서 탄소(C)량이 감소되고, 질소(N)의 량이 중가되었는지를 확인하여 얻어진 결과를 이용하여 분석된다. 또한, 동시에 수소(H)가 감소되었는지를 확인한다. 더욱이, 방법(2)(스퍼터 방법) 및 방법(3)(ECR-CVD 방법)을 이용하여 형성된 실리콘 산화막의 실리콘/실리콘 산화물 경계에서 질소 농도가 증가되었는지를 동일하게 확인한다. 그와 같은 혼합물을 갖는 실리콘 산화막은 게이트 절연막으로서 바람직하게 된다.
상기 기술한 방법(1 내지 3)을 사용하여 형성된 실리콘 산화막이 비교를 위해 N2O 대신에 질소 대기에서 동일한 온도 조건하에 제 1 도에 도시된 장치에서 열처리될 때, 질소, 수소 및 탄소 농도에서의 변화는 관찰되지 않는다.
그 결과로, 5000Å 두께의 알루미늄(1 중량 % 의 Si 또는 0.1-0.3 중량 % Sc 를 포함)막은 스퍼터링 방법에 의해 형성되고, 게이트 전극(706)을 형성하기 위해 에칭된다. 그로 인해, 기판은 암모니아로 약 7PH 로 조정된 1-3% 주석산의 에틸렌 글리콜 용액에 몰입되고, 박금 캐소드와 애소드의 알루미늄 게이트 전극을 사용하여 양극 산화가 실행된다.
그 양극 산화는 초기 고정 전류에서 120V까지 전압을 상승시키고, 1 시간 동안 그 상태를 유지하여 완료된다.
1500Å 두께의 양극 산화물은 상기와 같은 방법으로 형성된다.
상기 이후에, 마스크로서 게이트 전극(706)을 이용하여, 자체-정렬로 이온 도핑 방법에 의해 섬-형태 실리콘(704)로 불순물(이 경우에 인)이 주입된다. 상기경우에 있어서, 도핑 범위는 1 × 1014- 5 × 1015원자/cm2이고, 가속 전압은 10-90KV 인데, 예를 들어, 도핑 범위는 1 × 1015원자/cm2이고, 가속 전압은 80KV 로 설정된다. 상기 N-형 불순물 영역(707)은 상기 절차의 결과로서 형성된다(제 7C 도).
더욱이, 도핑된 불순물 영역(707)의 활성화는 KrF 엑시머 레이저(248nm 파장, 20m 초 펄스 폭)로 방사하여 실행된다. 그 레이저의 적당한 에너지 밀도는 200-400mJ/cm2, 바람직하게는 250-300mJ/cm2이다. 상기 공정은 열처리에 의해 실행될 수도 있다.
다음, 4000 『 두께의 실리콘 산화막은 계층 절연막 (708)을 위해 플라즈마 CVD 방법을 통해 형성되었다(제 7D도).
그후, 계층 절연막(708) 및 게이트 절연막(705)은 에칭되고, 소스/드레인 접촉들이 형성된다. 결과적으로, 스퍼터링 방법을 통해 알루미늄막이 형성되고, 패턴 처리가 실행되어, 소스/드레인 전극(708)이 형성되고, N-채널형 TFT 가 완료된다.
상기 실시예에서 형성된 TFT 의 노화는 평가된다.
상기 TFT 제조 공정은 게이트 절연막을 준비하는 방법[방법 (1-3)중 어느 하나]을 제외하고 모든 경우에 있어 동일하며, 게이트 절연막을 열처리 방법[N2O 대기/자외광선 방사/ 500 ° C/3 시간(상기 언급한 조건은 "N2O 대기"로 표시함) 또는, N2대기/N0 자외광선 방사/500 ° C/3 시간(상기 언급한 조건은 "N2대기"로 표시함)]은 아래표에 표시된 것처럼 변화된다. 상기 얻어진 TFT 는 드레인 전압이 +14V 로 설정되고, 게이트 전압은 -17V 에서 +17V 까지 변화하며, 그 드레인 전류는 측정된다. 그 측정은 10 번 이루어지는데, 10 번째 경우에 측정하여 얻어진 전계 효과 이동도(μ10)는 초기 측정에서 얻어진 전계 효과 이동도(μ0)와 비교되고, 그 값[1-(μ10/μ0)은 노화율로서 정의된다. 그 얻어진 결과는 아래의 표에 도시되어 있다(그 노화율의 마이너스 부호는 이동도가 증가됨을 나타낸다).
상기 모든 시료에 있어서, 본 발명의 N2O 대기에서 열처리를 실행할 때 자외광선의 방사로 노화율을 크게 감소시킴을 알 수 있다. 또한, N2O 대기에서 열처리를 수행할 때 자외광선의 방사가 없다면, 노화율면에서 개선점이 나타나지 않는 유사한 실험으로도 명백히 된다.
본 실시예에서 제조된 TFT는 PVD 방법 또는 CVD 방법을 이용하여 준비된 실리콘 산화막이 게이트 절연막에 이용된다할지라도 양호한 내구성 및 적은 노화를가지며, 우수한 특성을 갖는 TFT 는 얻어진다. 상기 이유는 본 발명에 따라 N2O 에서 실행된 자외광선 방사을 이용하면서 열처리를 실행하여, 실리콘 산화막내의 탄소 및 수소량을 감소시키고, 질소량을 증가시킨다는 사실에 기인한다.
제 2 실시예
본 실시예는 원료로서 TEOS 를 이용하여 플라즈마 CVD 방법을 통해 실리콘막상에 형성된 실리콘 산화막이 제 2 도에 도시된 열처리 장치을 사용하여 열처리되는 한 예이다. 본 실시예에 이용된 실리콘 산화막은 상술한 제 1 실시예에 이용된 실리콘 산화막은 상술한 제 1 실시예에 이용된 실리콘 산화막(705)에 대해 방법(1)을 사용하여 형성된다(제 7B 도 참조).
제 2 도에 도시된 것처럼, 본 실시예에 이용된 열처리 장치는 제 1 실시예에 도시된 단일 기판 챔버와 다르며, 본 경우에 있어서는 열처리를 수행하는 챔버로 구성되고, 다수의 시트로 동시에 처리될 수 있는 배치(batch) 시스템을 제공한다.
본 실시예에 있어서, 챔버(201)는 원통 형태이고, 기판 (203)이 내벽 주위에 설치되도록 되어 있다. 더욱이, 기판 (203)은 챔버(201)의 환경 주위에 설치된 히터(202)에 의해 열처리될 수 있다. 또한, 상기 자외선 광원(204)은 자외광선이 기판 전체로 동일하게 방사되는 방식으로 챔버(201)의 중간에 설치된다. 본 실시예에서 자외선 광원으로는 저압 수은 램프(246nm 및 185nm 파장)가 이용된다.
또한, 배출을 수행하기 위한 배기 시스템(206) 및 기체를 도입하기 위한 기체 공급 시스템(205)은 챔버에 설치되어 있다.
상기 장치를 이용한 처리 방법은 다음에 설명한다.
우선, 기판(203)은 자외선 광원(204)을 포위하는 방식으로 챔버(201)의 내벽 주위에 설정된다. 그후, N2기체는 기체 공급 시스템으로부터 챔버(201)로 도입되고, 그 챔버의 내부에는 N2로 치환된다. 동시에, 기체는 배기 시스템(206)을 통해 배출되고, 그 챔버내에서 일반적으로 일정한 압력이 유지된다.
다음, 챔버의 내부를 N2로 치환한 이후에, 히터는 가열되고, 자외선 방사가 실행된다. 동시에, 열 처리는 300- 700 ° C 로 되고, 예를 들어, 500 C 로 설정된다. 규정된 온도로 기판을 가열한 이후에, N2는 N2O 로 치환되고, 자외광선의 방사가 실행된다. 동시에, 그 열처리 기간은 30 분에서 6 시간 까지 실행되는데, 예를 들어, 그 열처리 4 시간 동안 실행된다.
상기 언급한 처리를 실행하여 얻어진 실리콘 산화막은 2 차 이온 질량 분석(SIMS)를 사용하여 분석되고, 질소량이 초기의 실리콘 산화막내에 포함된 질소농도 이상으로 증가되는지늘 관찰하고, 탄소 및 수소량이 감소되었는지를 관찰하는데, 특히, 실리콘막과의 경계에서 질소의 축적이 있는지를 관찰한다.
제 3 실시예
본 실시예는 원료로서 TEOS 를 사용하여 플라즈마 CVD 방법을 통해 실리콘막에 형성된 실리콘 산화막이 제 3 도에 도시된 열처리 장치를 사용하여 열처리 되는 한 예이다. 본 실시예에서 이용되는 실리콘 산화막은 설명한 제 1 실시예의 실리콘 산화막(705)(제 7B 도 참조)에 대해 방법(1)을 이용하여 형성된다.
제 3 도에 도시된 것처럼, 본 실시예에서 이용된 열처리 장치는 열처리를 실행하는 챔버(301), 열처리 이전에 기판을 보유하는 예비 챔버(302), 열처리 이후에 기판을 보유하는 예비 챔버(303)와 수송 장치(306 및 307)가 제공된 전면 챔버(304 및 305)로 구성되어, 그 수송 장치(306 및 307)에 의해 그들 챔버 사이에 기판(308 및 309)이 이동되도록 되어 있다. 더욱이, 본 실시예에 있어서, 열처리를 실행하기 위한 챔버는 그 열처리가 실행하기 위한 챔버는 그 열처리가 콘베이어에 의해 동시에 다수의 기판을 이동시킴과 동시에 실행되는 배치 형태로 되어 있다.
챔버(301)의 내부 구조는 제 4A 도 및 제 4B 도에 도시되어 있다. 열저항금속으로 만들어진 콘베이어(401)는 기판이 이동되는 동안 열처리 될 수 있도록 챔버(301)내에 설치된다. 또한, 기판(402)을 가열하기 위한 히터(406, 407, 408)는 콘베이어(401) 아래에 설치된다. 그 히터는 3 개의 상이한 영역으로 구성되는데, 즉, 기판의 온도가 상승하는 부분(406), 일정한온도로 가열되는 부분(407) 및 냉각 부분 (408)으로 구성된다. 더욱이, 일정한 온도로 가열되는 콘베이어의 부분을 통해 자외선 광원(409)가 설치된다. 본 실시예에 있어서, 자외선 광원으로 저압 수은 램프(246nm 및 185nm 중앙 파장)가 이용된다.
또한, 기체를 배출하기 위한 배기 시스템(413 및 413)과, 기체를 공급하기 위한 기체 공급 시스템(409, 410 및 411)은 챔버(301)에 설치된다. 본 실시예에 있어서, 기체 공급 시스템이 각각의 부분에 설치되어 있기 때문에, N2대기는 기판이 가열 및 냉각되는 부분(403 및 405)에 설정되고, N2O 대기는 일정한 온도로 기판이가열되고, 자외광선으로 방사되는 부분(404)에 설정된다 더욱이, 배기 시스템(412 및 413)은 도입되는 기체를 배출하기 위한 그들 영역 사이의 경계부 근처에 설치된다. 각각의 영역에서 기체의 혼합은 경계 영역에 배기 시스템(412 및 413)의 설치로 방지된다.
그 동작 공정은 아래에 설명된다. 우선, 다수의 처리 안된 기판은 카세트내에 설정되고, 예비 챔버(302)에 설정된다.
본 실시예에 있어서, 처리 안된 기판을 설정하기 위한 두 예비 챔버와 처리된 기판을 설정하기 위한 두 예비 챔버가 설치되어, 연속 공정을 실행할 때 그 기판이 그 장치의 정지 없이 배치될 수 있기에, 동작 효율을 증가시킨다. 결과적으로, 그 기판은 수송 장치(306)에 의해 전면(304)으로 이동되고, 더욱이, 열처리를 위한 쳄버(301)로 이동되어, 콘베이어(401)상에 설치된다.
동시에, 기판(402)은 콘베이어(401)상에 두개의 로우(row)로 배열된다.
그후, 열 공정으로 이동되는 기판과, 콘베이어(401)에 따른 온도 기울기는 제 4C 도에 도시되어 있다. 우선, 기판은 가열 영역(403)에서 5-30 ° C/min, 예를 들어 10 ° C/min 의 속도로 가열된다 동시에, 기체 공급 시스템(409)으로부터 N2가 도입되고, N2대기에서 가열이 실행된다.
결과적으로, 일정한 온도로 가열되는 영역으로 기판이 이동된다. 그 열처리는 컨베이어를 통해 설정된 자외선 광원으로부터 자외광선으로 기판이 방사되면서 실행된다.
그 가열 온도는 500-600 ° C, 예를 들어, 550 ° C로 설정된다.
동시에, 기체 공급 시스템(410)으로부터 N2O 기체가 공급되어, N2O 대기가 제공된다. 또한, 영역(404)에서 20 개의 기판이 동시에 처리될 수 있다. 또한, 상기 영역을 통과하는데 한 기판에 대해 소요되는 시간, 즉, 한 기판을 열처리하는데 필요한 시간은 30분에서 6 시간까지; 예를 들어, 3 시간이다.
상기 방법으로 열처리를 수행한 이후에, 상기 기판은 냉각 영역(405)에서 250 ° C 로 냉각된다. 동시에, 그 냉각 속도는 가열때와 마찬가지로 5-30 ° C/min, 예를 들어, 10 ° C/min 으로 설정된다. 더욱이, 동시에, 기체 공급 시스템으로부터 N2 가 도입되고, N2 대기가 제공된다.
다음으로, 열처리된 기판은 방송 장치(307)에 의해 전면 챔버(305)로 이동되고, 그후에, 그 기판은 열처리 이후에 기판을 보유하는 예비 챔버(303)내의 카세트에 설정되고, 기판 처리 공정이 완료된다.
자외선 방사의 이용과 함께 N2O 대기에서 열처리는 상기와 같은 방법으로 실행되고, 동시에 제 1 실시예에 도시된 장치에서 하나의 기판을 처리하는데 소요되는 시간은 약 4 시간이며, 본 실시예에 도시된 장치가 이용될 때 약 10 분이 되어, 생산성이 증가된다.
본 발명의 열처리는 상기 기술한 방법으로 실행된다.
얻어진 결과는 2 차 이온 질량 분석(SIMS)을 사용하여 실리콘막내에서 특히, 실리콘막과의 경계에서 질소량이 자외광선의 이용과 함께 실행되는 열처리의 결과로써 증가되는지를 분석하고, 탄소 및 수소 농도가 감소되는지를 관찰한다. 상기는 N2O 대기에서 900 ° C 온도로 열처리를 수행하여 얻은 것과 같은 효과이다.
제 4 실시예
본 실시예는 원료로서 TEOS 를 사용하는 플라즈마 CVD 방법에 의해 실리콘막상에 형성된 실리콘 산화막이 제 5 도에 도시된 열처리 장치를 사용하여 열처리되는 예이다. 본 실시예에 이용되는 실리콘 산화막은 설명된 제 1 실시예의 실리콘 산화막(705)(제 7B 도 참조)에 대해 방법(1)을 사용하여 형성된다.
제 5 도에 도시된 것처럼, 본 실시예에서 이용된 열처리 장치는 열처리를 실행하는 챔버(501), 열처리 이전에 기판을 보유하는 예비 챔버(502), 열처리 이후에 기판을 보유하는 예비 챔버(505)와 수송 장치(505)가 제공된 전면 챔버(504)로 구성되어, 그 수송 장치(505)에 의해 그들 챔버 사이에 기판 (506)이 이동되도록 되어 있다. 더욱이, 본 실시예에 있어서, 챔버(501)는 배치 형태로 되어 있고, 열처리를 실행하기 위한 챔버는 그 열처리가 실행하기 위한 챔버는 그 열처리가 콘베이어에 의해 동시에 다수의 기판을 이동시킴과 동시에 실행된다.
챔버(501)의 내부 구조는 제 6A 도 및 제 6B 도에 도시되어 있다. 열저항 금속으로 만들어진 콘베이어(601)는 기판(602)을 장착하기 위한 챔버(501)내에 설치된다. 또한, 기판을 가열하기 위한 히터(603)는 콘베이어(601) 아래에 설치된다. 또한, 자외선 광원(604)은 콘베이어(601)상에 설치된다.
또한, 기체 공급 시스템(605)은, 기판이 가열 및 냉각될 때 N2 대기를 제공하고, 기판이 일정한 온도로 가열될 때 N2O 대기를 제공하기 위해 챔버(501)내에 설치된다. 더욱이, 배기 시스템(606)은 도입되는 기체를 배출하기 위해 설치된다.
또한, 자외광선으로 기판을 방사하기 위해 광원(605)가 설치된다. 본 실시예에서 자외선 광원으로 저압 수은 램프 (246nm 및 185nm 중심 파장)가 이용된다.
그 동작 공장은 아래에 설명된다. 다수의 처리 안된 기판은 다수의 기판용 카세트내에 설정되고, 예비 챔버(502)에 설정된다. 그로 인해, 수송 장치(505)에 의해 전면 챔버(504)로 이동되고, 더욱이, 열처리를 위한 쳄버(501)로 이동되어, 콘베이어(601)상에 위치하게 된다. 동시에, 기판(602)은 콘베이어(401)상에 이동되어, 그 공정은 전체의 20 개 기판이 두개의 로우에 설정될 때 정지하게 된다.
열처리 동안 시간에 따라 변화하는 방식은 제 6C 도에 도시되어 있다. 그 기판은 5-30 ° C/min, 예를 들어 10 ° C/min 의 속도로 가열되고, 그 동안 온도는 상승하게 된다. 동시에, 기체 공급 시스템(605)으로부터 N2가 도입되고, N2대기에서 가열이 실행된다.
다음에, 열처리가 실행되는 온도가 도달할 때, 자외광선은 콘베이어 상부에 설정된 자외선 광원(605)으로부터 방사된다. 그 가열 온도는 500-600 ° C, 예를 들어, 550 ° C 로 설정된다. 동시에, 기체 공급 시스템(605)으로부터 N2O 기체가 공급되는데, 열처리가 실행되는 온도가 도달하기 바로 전에 공급되고, 열처리가 실행되는 온도가 도달할 때, 그 상태는 완전한 N2O 대기에서 열처리가 실행될 수 있는 상태이다.
시간은 30분에서 6 시간까지; 예를 들어, 4 시간으로 설정된다.
상기 방법으로 열처리를 수행한 이후에, 상기 기판은 냉각 영역(405)에서 250 ° C 로 냉각된다. 동시에, 그 냉각 속도는 가열할 때와 마찬가지로 5-30 ° C/min, 예를 들어, 10 ° C/min 으로 설정된다. 더욱이, 동시에, 기체 공급 시스템(605)으로부터 N2가 도입되고, N2대기가 제공된다.
다음에 , 열처리된 기판은 방송 장치(505)에 의해 전면 챔버(504)로 이동되고, 그후에, 그 기판은 열처리 이후에 기판을 보유하는 예비 챔버(503)내의 카세트에 설정되고, 그 기판 처리 공정은 완료된다.
본 발명의 열처리는 상기와 방법으로 실행된다. 상기 기술한 열처리에 따라, 2 차 이온 질량 분석(SIMS)에 의해 N2O 대기에서 900 ° C 온도로 실행하여 얻은 것과 동일한 량의 질소가 실리콘 산화막에 포함됨을 알 수 있다.
제 5 실시예
본 실시예는 원료로서 모노실란(SiH4) 및 산소 기체 (O2)를 사용하여 저압 CVD 방법에 의해 실리콘막상에 형성된 실리콘 산화막이 제 2 도에 도시된 열처리장치를 사용하여 열처리되는 예이다. 본 실시예에 이용된 실리콘 산화막의 형성에 대한 조건은 챔버내의 압력이 0.1-10Torr 이면서, 300- 500 ° C 기판 온도, 예를 들어, 400 ° C 기판 온도 및 1.5Torr 챔버 내의 압력으로 설정된다.
우선, 자외선 광원(204)을 둘러싸는 방식으로 챔버 (201)의 내벽 주위에 기판(203)이 설정된다. 그후, 기체 공급 시스템으로부터 챔버(201)에 N2기체가 도입되어, 그 챔버의 내부에는 N2로 치환된다. 동시에, 배기 시스템(206)을 통해 기체가 배출되어, 그 챔버내에 일정한 압력이 일반적으로 유지된다.
다음, 챔버의 내부를 N2로 치환한 이후에, 히터는 가열되어 자외선 방사를 실행한다. 이때, 기열 온도는 300- 700 ° C 인데, 예를 들어, 500 ° C 로 설정된다.
기판을 규정된 온도로 가열한 이후에, N2는 N2O 로 대치되어, 자외광선(246nm 및 185nm 중심 파장)을 이용하는 방사가 실행된다. 이때, 처리의 기간은 30분에서 6 시간인데, 그 열처리는 예를 들어, 3 시간 동안 실행된다.
상술한 처리를 실행하여 얻은 실리콘 산화막은 2 차 이온 질량 분석(SIMS)을 이용하여 분석되고, 초기의 실리콘 산화막에 포함된 질소 이상으로 질소량이 증가되었는지를 관찰하고, 특히, 실리콘막의 경계에서 질소 축적이 있는지를 관찰한다.
제 6 실시예
본 실시예는 플라즈마 CVD 방법을 이용하여 형성된 실리콘 산화막이 NH3대기에서 열처리와 동시에 자외광선으로 방사되어 변경되고, 게이트 절연막으로서 상기를 이용하여 형성된 N-채널 TFT 가 형성되는 예이다. 본 실시예에서 TFT 의 제조 공정은 제 7 도에 도시되어 있으며, 상기 실리콘 산화막의 열/자외선 방사 처리에 이용되는 요점은 제 1 도에 도시되어 있다.
우선, 실리콘 산화막(702) 베이스는 기판(701)상에서 플라즈마 CVD 방법을 사용하여 3000Å 두께로 형성된다. 그후, 플라즈마 CVD 방법을 사용하여 500Å 두께로 비정질 실리콘막이 형성된다. 그 이후, N2대기에서 열처리가 실행되고, 그 비정질 실리콘막은 결정화된다. 예를 들어 니켈과 같은 비정질 실리콘의 결정화를 촉진시키는 원소의 트레이스 량은 동시에 비정질 실리콘의 결정화를 촉진시키기 위해 부가될 수 있다.
또한, 결정화를 증가시키기 위해 레이저 어니일 처리가 이용될 수 있다(제 7A 도).
다음, 결정화된 실리콘막(703)은 에칭되어, 섬영역 (704)이 형성된다. 상기 섬형태의 영역(704)은 TFT 의 활성층이다. 1000Å 두께의 실리콘 산화막(705)은 후에 게이트 절연막으로 형성된다. 상기 설명한 실시예에 있어서, 실리콘 산화막은 아래에 지적한 3 개의 상이한 방법(1-3)을 이용하여 제조된다(제 7B 도).
방법(1)에 있어서, 원료로서 TEOS 를 이용하여 플라즈마 CVD 방법으로 막이 형성된다. 기화기내에서 기화된 TEOS 및 산소는 나란한 플레이트형 전극을 갖는 챔버로 도입되고, RF 전력(예를 들어, 13.56MHz 주파수)이 도입되며, 플라즈마가 형성되고, 200-500 ° C 기판 온도, 바람직하게는 250-400 ° C 온도로 축적이 형성된다. 상기 실시예에 있어서 반응 압력은 4Pa 이고, 전적 입력은 120W 이며, 기판온도는 350 ° C 로 설정된다.
방법(2)은 스퍼터 방법이다. 이 경우에, 합성 석영이 타겟으로 이용되고, 그 막은 1Pa 압력으로 100% 산소 대기에서 스퍼터링하여 형성된다. 그 입력 전력은 350W이고, 기판 온도는 200 C로 설정된다.
방법(3)은 ECR-CVD 방법이고, 산소와 모노실란(SiH4)이 원료 기체로서 이용된다. 예를 들어, N2O, NO 및 NO2와 같은 질소 산화물은 산호 대신에 이용되었다. 또한, 동시에 막 형성 조건은 기판을 가열하지 않고 400W 의 마이크로파 전력입력 (2.45MHz 주파수)이다.
다음, 제 1 도에 도시된 열처리 장치를 사용하여 NH3대기에서 열처리가 실행된다. 제 1 도에 도시된 것처럼, 본 실시예에 이용된 열처리 장치는 열처리를 실행하는 챔버(101), 열처리 이전에 기판을 보유하는 예비 챔버(102), 열처리 이후에 기판을 보유하는 예비 챔버(103)와, 수송 장치(110)가 제공된 전면 챔버(109)를 구비하고, 그 수송 장치(110)에 의해 그들 챔버 사이에 기판(111)이 이동된다. 더욱이, 본 실시예에 있어서, 하나의 플레이트가 한 시점에서 처리되는 단일 플레이트형 시스템이 챔버(101)에 이용된다.
또한, 챔버(101)는 기판(105)을 가열하기 위해 하부에 설치된 히터를 갖는 기판 홀더(104)를 갖는다. 더욱이, 챔버 (101) 외측에는 자외선 광원(106)이 설치되어 있다. 본 실시예에서 자외선 광원으로 저압 수은(mercury) 램프(246nm 및 185nm 중심 파장)가 이용된다. 자외선 광원(106)이 고정된 챔버(101)의 상부는 예를 들어, 석영과 같은 자외광선을 흡수할 수 없는 재료의 윈도우가 형성되어 있기 때문에, 상기 자외광선은 챔버에 인입될 수 있다. 더욱이, 본 실시예에 있어서, 자외 광원은 챔버의 외측에 설치되지만, 챔버의 내측에도 설치될 수 있다.
더욱이, 기체를 배출하기 위할 배기 시스템(108) 및 기체를 도입하기 위한기체 공급 시스템(107)은 챔버(10) 및 전면 챔버(109)에 설치된다.
우선, 처리 않된 기판이 다중 기판 카세트에 설정되고, 예비 챔버(102)에 설정된다. 그러면, 수송 장치(110)에 의해 기판이 전면 챔버(109)로 이동되고, 전면 챔버의 압력은 배기 시스템에 의한 배출에 의해 감소되고, 그 이후에, 그 기판은 압력이 이미 감소된 열처리용 챔버(101)로 이동되어, 기판 홀더(104)에 위치하게 된다.
그후, N2O 기체는 기체 공급 시스템(107)을 통해 챔버(101)로 도입되고, 챔버 내측의 압력이 대기압으로 설정된 근본적으로 100% NH3대기에서 자외광선이 방사와 함께 열처리가 실행된다. 동시에, 열처리 온도는 350-600 ° C 인데, 예를 들어, 500 ° C 로 설정되었다. 또한, 열처리 시간은 30 에서 6 시간까지 이며, 그일처리는, 예를 들어 3 시간 동안 실행되었다.
상기와 같은 방법으로 열처리를 실행한 이후에, 처리된 기판은 수송 장치(110)에 의해 전면 챔버(109)로 이동되고, 그후, 기판이 열처리 후에 보유되는 예비 챔버(103)의 카세트로 설정되며, 하나의 기판의 열처리 공정이 완료된다. 그와 동일한 공정은 그후 반복적으로 실행된다.
본 발명의 열처리는 상기 요점에 의해 실행되어, 그 결과로서, NH3대기에서 900 ° C 열처리를 실행하여 얻어진 것과 동일한 효과가 500 ° C 열처리에도 얻어진다.
다음, 자외광선의 이용과 함께 열처리된 시료는 2 차 이온 질량 분석(SIMS)과, 실리콘 산화막내에서, 특히, 상에 기술된 방법(1), (TEOS 를 이용한 플라즈마 CVD 방법)을 이용하여 준비된 실리콘 산화막에서, 실리콘막과의 경계에서 탄소(C)량이 감소되고, 질소(N)의 량이 증가되었는지를 확인하여 얻어진 결과를 이용하여 분석된다. 또한, 방법(2)(스퍼터 방법) 및 방법(3)(ECR-CVD 방법)을 이용하여 형성된 실리콘 산화막으로도 상기화 동일하게 확인 분석됨을 알 수 있다.
그와 같은 혼합물을 갖는 실리콘 산화막은 게이트 절연막으로서 바람직하게 된다.
상기 기술한 방법(1 내지 3)을 사용하여 형성된 실리콘 산화막이 비교를 위해 NH3대신에 질소 대기에서 동일한 온도 조건하에 제 1 도에 도시된 장치에서 열처리될 때, 질소 농도의 변화는 관찰되지 않는다.
다음에, 5000Å 두께의 알루미늄(1중량 %의 Si 또는 0.1-0.3 중량 % Sc 를 포함)막은 스퍼터링 방법에 의해 형성되고, 게이트 전극(706)을 형성하기 위해 에칭된다. 그로 인해, 기판은 암모니아로 약 7PH 로 조정된 1-3% 주석산의 에틸렌글리콜 용액에 몰입되고, 박금 캐소드와 애소드의 알루미늄 게이트 전극을 사용하여 양극 산화가 실행된다.
그 양극 산화는 초기 고정 전류에서 120V까지 전압을 상승시키고, 1 시간 동안 그 상태를 유지하여 완료된다.
1500Å 두께의 양극 산화물은 상기와 같은 방법으로 형성된다.
상기 이후에, 마스크로서 게이트 전극(706)을 이용하여, 자체-정렬로 이온도핑 방법에 의해 섬-형태 실리콘(704)로 불순물(이 경우에 인)이 주입된다. 상기 경우에 있어서, 도핑 범위는 1 × 1014- 5 × 1015원자/cm2이고, 가속 전압은 10-90KV 인데, 예를 들어, 도핑 범위는 1 × 1015원자/cm2이고, 가속 전압은 80KV 로 설정된다. 상기 N-형 불순물 영역(707)은 상기 절차의 결과로서 형성된다(제 7C 도).
더욱이, 도핑된 불순물 영역(707)의 활성화는 KrF 엑시머 레이저(248nm 파장, 20m 초 펄스 폭)로 방사하여 실행된다. 그 레이저의 적당한 에너지 밀도는 200-400mJ/cm2, 바람직하게는 250-300mJ/cm2이다. 상기 공정은 열처리에 의해 실행될 수도 있다.
다음, 4000Å 두께의 실리콘 산화막은 계충 절연막 (708)을 위해 플라즈마 CVD 방법을 통해 형성되었다(제 7D 도).
그후, 계층 절연막(708) 및 게이트 절연막(705)은 에칭되고, 소스/드레인 접촉들이 형성된다. 결과적으로, 스퍼터링 방법을 통해 알루미늄막이 형성되고, 패턴 처리가 실행되어, 소스/드레인 전극(708)이 형성되고, N-채널형 TFT 가 완료된다.
상기 실시예에서 형성된 TFT의 노화는 평가된다.
상기 TFT제조 공정은 게이트 절연막을 준비하는 방법[방법 (1-3)중 어느한 방법]을 제외하고 모든 경우에 있어 동일하며, 게이트 절연막을 열처리 방법[NH3대기/자외광선 방사/ 500 ° C/3 시간(상기 언급한 조건은 "NH3대기"로 표시함) 또는, N2대기/자외광선 방사/500 ° C/3 시간(상기 언급한 조건은 "N2대기"로 표시함)]은 아래표에 표시된 것처럼 변화된다. 상기 얻어진 TFT 는 드레인 전압이 +14V 로 설정되고, 게이트 전압은 -17V 에서 +17V 까지 변화하며, 그 드레인 전류는 측정된다. 그 측정은 10 번 이루어지는데, 10 번째 경우에 측정하여 얻어진 전계 효과 이동도(μ10)는 초기 측정에서 얻어진 전계 효과 이동도(μ0)와 비교되고, 그 값[1-(μ10/μ0)은 노화율로서 정의된다. 그 얻어진 결과는 아래의 표에 도시되어 있다(그 노화율의 마이너스 부호는 이동도가 증가됨을 나타낸다).
상기 모든 시료에 있어서, 본 발명의 NH3 대기에서 열처리를 실행할 때 자외광선의 방사로 노화율을 크게 감소시킴을 알 수 있다. 또한, NH3대기에서 열처리를 수행할 때 자외광선의 방사가 없다면, 노화율면에서 개선점이 나타나지 않는 유사한 실험으로도 명백히 된다.
본 실시예에서 제조된 TFT는 PVD방법 또는 CVD 방법을 이용하여 준비된 실리콘 산화막이 게이트 절연막에 이용된다할지라도 양호한 내구성 및 적은 노화를 가지며, 우수한 특성을 갖는 TFT는 얻어진다. 상기 이유는 부대 결합과, Si-H 및 Si-OH 결합이 질화물로 변환되고 본 발명에 따라 NH3에서 실행된 자외광선 방사을 이용함과 동시에 실행하여, 실리콘 산화막내의 질소량을 증가시킨다는 사실에 기인한다.
제 7 실시예
본 실시예는 원료로서 TEOS 를 이용하여 플라즈마 CVD 방법을 통해 실리콘막상에 형성된 실리콘 산화막이 제 2 도에 도시된 열처리 장치을 사용하여 열처리되는 한 예이다. 본 실시예에 이용된 실리콘 산화막은 상술한 제 1 실시예에 이용된 실리콘 산화막은 상술한 제 1 실시예에 이용된 실리콘 산화막(705)에 대해 방법(1)을 사용하여 형성된다(제 7B 도 참조).
제 2 도에 도시된 것처럼, 본 실시예에 이용된 열처리 장치는 제 6 실시예에 도시된 단일 플레이트 챔버와 다르며, 본 경우에 있어서는 열처리를 수행하는 챔버로 구성되고, 다수의 시트로 동시에 처리될 수 있는 배치 시스템을 제공한다.
본 실시예의 챔버(201)는 원통 형태이고, 기판(203)이 내벽 주위에 설치되도록 되어 있다. 더욱이, 기판은 챔버(201)의 환경 주위에 설치된 히터(202)에 의해 가열될 수 있다. 또한, 상기 자외선 광원(204)은 자외광선이 모든 기판에 동일하게 방사되는 방식으로 챔버(201)의 중간에 설치된다. 본 실시예에서 자외선광원으로는 저압 수은 램프(246nm 및 185nm 파장)가 이용된다.
또한, 배출을 수행하기 위한 배기 시스템(206) 및 기체를 도입하기 위한 기체 공급 시스템(205)은 챔버에 설치되어 있다.
상기 장치를 이용한 처리 실시예는 지금 설명한다. 기판 (203)은 자외선 광원(204)을 포위하는 방식으로 챔버(201)의 내벽 주위에 설정된다. 그후, N2기체는 기체 공급 시스템으로 부터 챔버(201)로 도입되고, 그 챔버의 내부에는 N2로 치환된다. 동시에, 기체는 배기 시스템(206)을 통해 배출되고, 그 챔버내에서 일반적으로 일정한 압력이 유지된다.
다음, 챔버의 내부를 N2로 치환한 이후에, 히터는 가열되고, 자외선방사가 실행된다. 동시에, 가열 온도는 300-700 ° C 로 되고, 예를 들어, 500 C 로 설정된다.
규정된 온도로 기판을 가열한 이후에, N2는 N2H4로 치환되고, 자외광선의 방사가 실행된다. 동시에, 그 열처리 기간은 30 분에서 6 시간까지 실행되는데, 예를 들어, 그 열처리 4 시간 동안 실행된다.
상기 언급한 처리를 실행하여 얻어진 실리콘 산화막은 2 차 이온 질량 분석(SIMS)를 이용하여 분석되고, 질소량이 초기의 실리콘 산화막내에 포함된 질소 농도 이상으로 증가되는지늘 관찰하고, 특히, 실리콘막과의 경계에서 질소의 축적이 있는지를 관찰한다.
제 8 실시예
본 실시예는 타겟용 합성 석영을 사용하여 100% 산소 대기에서 스퍼터 방법에 의해 실리콘막에 형성된 실리론 산화막이 제 3 도에 도시된 열처리 장치를 사용하여 열처리되는 한 예이다. 본 실시예에서 이용되는 실리콘 산화막은 설명한 제 1 실시예의 실리콘 산화막(705)(제 7B도 참조)에 대해 방법(2)에 의해 형성된다.
제 3 도에 도시된 것처럼, 본 실시예에서 이용된 열처리 장치는 열처리를 실행하는 챔버(301), 열처리 이전에 기판을 보유하는 예비 챔버(302), 열처리 이후에 기판을 보유하는 예비 챔버(303)와 수송 장치(306 및 307)가 제공된 전면 챔버(304 및 305)로 구성되어, 그 수송 장치(306 및 307)에 의해 그들 챔버 사이에 기판(308 및 309)이 이동되도록 되어 있다. 더욱이, 본 실시예에 있어서, 열처리를 실행하기 위한 챔버는 그 열처리가 실행하기 위한 챔버는 콘베이어에 의해 동시에 다수의 기판을 이동시킴과 동시에 그 열처리가 실행되는 배치 형태로 되어 있다.
챔버(301)의 내부 구조는 제 10A도 및 제 10B도에 도시되어 있다. 열저항 금속으로 만들어진 콘베이어(401)는 기판이 이동되는 동안 열처리 될 수 있도록 챔버(301)내에 설치된다. 또한, 기판(402)을 가열하기 위한 히터(406, 407.408)는 콘베이어(401) 아래에 설치된다. 그 히터는 3 개의 상이한 영역으로 구성되는데, 즉, 기판의 온도가 상승하는 부분(406), 일정한 온도로 가열되는 부분(407) 및 냉각 부분(408)으로 구성된다 더욱이, 일정한 온도로 가열되는 콘베이어의 부분을 통해 자외선 광원(409)가 설치된다.
본 실시예에 있어서, 자외선 광원으로 저압 수은 램프(246nm 및 185nm 중심 파장)가 이용된다.
또한, 기체를 배출하기 위한 배기 시스템(412 및 413)과, 기체를 공급하기위한 기체 공급 시스템(409, 410 및 411)은 챔버(301)에 설치된다. 본 실시예에 있어서, 기체 공급 시스템이 각각의 부분에 설치되어 있기 때문에, N2대기는 기판이 가열 및 냉각되는 부분(403 및 405)에 설정되고, NH3대기는 자외광선으로 방사되면서 일정한 온도로 기판이 가열되는 부분(404)에 설정된다. 더욱이, 배기 시스템(412 및 413)은 도입되는 기체를 배출하기 위한 그들 영역 사이의 경계부 근처에 설치된다. 각각의 영역에서 기체의 혼합은 경계 영역에 배기 시스템(412 및 413)의 설치로 방지된다.
그 동작 공정은 아래에 설명된다. 우선, 다수의 처리 안된 기판은 카세트내에 설정되고, 예비 챔버(302)에 설정된다.
본 실시예에 있어서, 처리 안된 기판을 설정하기 위한 두 예비 챔버와 처리된 기판을 설정하기 위한 두 예비 챔버가 설치되어, 연속 공정을 실행할 때 그 기판이 그 장치의 정지 없이 배치될 수 있기에, 동작 효율을 증가시킨다. 다음으로, 그 기판은 수송 장치(306)에 의해 전면 챔버(304)으로 이동되고, 더욱이, 열처리를 위한 쳄버(301)로 이동되어, 콘베이어(401)상에 설치된다. 동시에, 기판(402)은 콘베이어(401)상에 두개의 로우로 배열된다.
그후, 열 공정으로 이동되는 기판과, 콘베이어(401)에 따른 온도 기울기는 제 10C 도에 도시되어 있다. 우선, 기판은 가열 영역(403)에서 5-30/min, 예를 들어 10 ° C/min 의 속도로 가열된다. 동시에, 기체 공급 시스템(409)으로부터 N2가 도입되고, N2대기에서 가열이 실행된다.
다음으로, 일정한 온도로 가열되는 영역(404)으로 기판이 이동된다. 그 열처리는 콘베이어를 통해 설정된 자외선 광원으로부터 자외광선으로 기판이 방사되면서 실행된다.
그 가열 온도는 500-600 ° C, 예를 들어, 550 ° C로 설정된다.
동시에, 기체 공급 시스템(410)으로부터 NH3기체가 공급되어, NH3대기가 제공된다. 더욱이, 영역(404)에서 20 개의 기판이 동시에 처리될 수 있다. 또한, 상기 영역을 통과하는데 한 기판에 대해 소요되는 시간, 즉, 한 기판을 열처리하는데 필요한 시간은 30분에서 6 시간까지; 예를 들어, 3 시간으로 설정된다.
상기 방법으로 열처리를 수행한 이후에, 상기 기판은 냉각 영역(405)에서 250 ° C 로 냉각된다. 동시에, 그 냉각 속도는 가열때와 마찬가지로 5-30 ° C/min, 예를 들어, 10 ° C/min 으로 설정된다. 더욱이, 동시에, 기체 공급 시스템(411)으로부터 N2가 도입되고, N2대기가 제공된다.
다음으로, 열처리된 기판은 방송 장치(307)에 의해 전면 챔버(305)로 이동되고, 그후에, 그 기판은 열처리 이후에 기판을 보유하는 예비 챔버(303)내의 카세트에 설정되고, 기판 처리 공정이 완료된다.
자외선 방사의 이용과 함께 NH3대기에서 열처리는 상기와 같은 방법으로 실행되고, 동시에 제 1 실시예에 도시된 장치에서 하나의 기판을 처리하는데 소요되는 시간은 약 4 시간이며, 본 실시예에 도시된 장치가 이용될 때 약 10 분이 되어, 생산성이 증가된다.
본 발명의 열처리는 상기 기술한 방법으로 실행된다.
얻어진 결과는 2 차 이온 질량 분석(SIMS)을 사용하여 분석에 따라 실리콘막내에서 특히, 실리콘막과의 경계에서 질소량이 증가됨을 나타내었다. 상기는 NH3대기에서 900 ° C온도로 열처리를 수행하여 얻은 것과 같은 효과를 얻는다.
제 9 실시예
본 실시예는 원료 기체로서 모노실란(SiH4) 및 산소를 사용하여 ECR-CVD 방법에 의해 실리콘막에 형성된 실리콘 산화막이 제 3 도에 도시된 열처리 장치를 사용하여 열처리되는 한 예이다. 본 실시예에서 이용되는 실리콘 산화막은 설명한 제 1 실시예의 실리콘 산화막(705)(제 7B 도 참조)에 대해 방법(3)을 이용하여 형성된다.
제 5 도에 도시된 것처럼, 본 실시예에서 이용된 열처리 장치는 열처리를 실행하는 챔버(501), 열처리 이전에 기판을 보유하는 예비 챔버(502), 열처리 이후에 기판을 보유하는 예비 챔버(503)와 수송 장치(505)가 제공된 전면 챔버(504)로 구성되어, 그 수송 장치(505)에 의해 그들 챔버 사이에 기판(506)이 이동되도록 되어있다. 더욱이, 본 실시예에 있어서, 상기 챔버(501)는 배치 형태로 되어, 콘베이어에 의해 동시에 다수의 기판을 이동시킴과 동시에 열처리가 실행될 수 있다.
챔버(501)의 내부 구조는 제 11A도 및 제 11B도에 도시되어 있다. 열저항 금속으로 만들어진 콘베이어(601)는 기판(602)을 장착하기 위한 챔버(501)내에 설치된다. 또한, 기판을 가열하기 위한 히터(603)는 콘베이어(601) 아래에 설치된다.더욱이, 일정한 콘베이어(601) 상부에 자외선 광원(604)가 설치된다. 본 실시예에 있어서, 자외선 광원으로 저압 수은 램프(246nm 및 185nm 중심 파장)가 이용된다.
또한, 기판이 가열 및 냉각될 때 N2대기가 제공되고 기판이 가열될 때 N2H4대기가 제공되도록 기체 공급 시스템(605)은 챔버(501)에 설치된다. 더욱이, 배기시스템(606)은 도입되는 기체를 배출하기 위해 설치된다. 또한, 상기 광원(605)은 자외광선으로 기파을 방사하도록 설정된다.
그 동작 공정은 아래에 설명된다. 처리 안된 기판들은 다수의 기판용 카세트내에 설정되고, 예비 챔버(302)에 설정된다.
그로 인해, 수송 장치(505)에 의해 전면 챔버(504)으로 이동되고, 더욱이, 열처리를 위한 챔버(501)로 이동되어, 콘베이어(601)상에 위치하게 된다. 동시에, 기판(602)은 콘베이어(601)상에 이동되어, 그 공정은 전체의 20 개 기판이 두개의 로우에 설정될 때 정지하게 된다.
그후, 열 공정으로 이동되는 기판과, 콘베이어(401)에 따른 온도 기울기는 제 4C 도에 도시되어 있다. 우선, 기판은 가열 영역(403)에서 5-30/min, 예를 들어 10 ° C/min 의 속도로 가열된다. 동시에, 기체 공급 시스템(409)으로부터 N2가 도입되고, N2대기에서 가열이 실행된다.
결과적으로, 일정한 온도로 가열되는 영역으로 기판이 이동된다. 그 열처리는 컨베이어를 통해 설정된 자외선 광원으로부터 자외광선으로 기판이 방사되면서 실행된다.
그 가열 온도는 500-600 ° C, 예를 들어, 550 ° C로 설정된다.
동시에, 기체 공급 시스템(410)으로부터 N2O 기체가 공급되어, N2O 대기가 제공된다 또한, 영역(404)에서 20 개의 기판이 동시에 처리될 수 있다. 또한, 상기 영역을 통과하는데 한 기판에 대해 소요되는 시간, 즉, 한 기판을 열처리하는데 필요한 시간은 30 분에서 6 시간까지; 예를 들어, 3 시간이다.
상기 방법으로 열처리를 수행한 이후에, 상기 기판은 냉각 영역(405)에서 250 ° C 로 냉각된다. 동시에, 그 냉각 속도는 가열때와 마찬가지로 5-30 ° C/min, 예를 들어, 10 ° C/min 으로 설정된다. 더욱이, 동시에, 기체 공급 시스템으로부터 N2가 도입되고, N2대기가 제공된다.
다음으로, 열처리된 기판은 방송 장치(307)에 의해 전면 챔버(305)로 이동되고, 그후에, 그 기판은 열처리 이후에 기판을 보유하는 예비 챔버(303)내의 카세트에 설정되고, 기판 처리 공정이 완료된다.
자외선 방사의 이용과 함께 N2O 대기에서 열처리는 상기와 같은 방법으로 실행되고, 동시에 제 1 실시예에 도시된 장치에서 하나의 기판을 처리하는데 소요되는 시간은 약 4 시간이며, 본 실시예에 도시된 장치가 이용될 때 약 10 분이 되어, 생산성이 증가된다.
본 발명의 열처리는 상기 기술한 방법으로 실행된다.
얻어진 결과는 2 차 이온 질량 분석(SIMS)을 사용하여 실리콘막내에서 특히, 실리콘막과의 경계에서 질소량이 자외광선의 이용과 함께 실행되는 열처리의 결과로써 증가되는지를 분석하고, 탄소 및 수소 농도가 감소되는지를 관찰한다. 상기는 N2O 대기에서 900 ° C 온도로 열처리를 수행하여 얻은 것과 같은 효과이다.
열처리 동안 시간에 따라 변화하는 방식은 제 11C 도에 도시되어 있다. 그 기판은 온도가 상승하는 동안 5-30/min, 예를 들어 10 ° C/min 의 속도로 가열된다. 그 동안 온도는 상승하게 된다. 동시에, 기체 공급 시스템(605)으로부터 N2가 도입되고, N2대기에서 가열이 실행된다.
다음에, 열처리가 실행되는 온도가 도달할 때, 자외광선은 콘베이어(601) 상부에 설정된 자외선 광원(605)으로부터 방사된다. 그 가열 온도는 500-600 ° C, 예를 들어, 550 ° C로 설정된다. 동시에, 기체 공급 시스템(605)으로부터 N2H4기체가 공급되는데, 열처리가 실행되는 온도가 도달하기 바로 전에 공급되고, 열처리가 실행되는 온도가 도달할 때, 그 상태는 완전한 N2H4대기에서 열처리가 실행될 수 있는 상태이다.
시간은 30분에서 6 시간까지; 예를 들어, 4시간으로 설정된다.
상기 방법으로 열처리를 수행한 이후에, 상기 기판은 냉각 영역(405)에서 250 ° C 로 냉각된다. 동시에, 그 냉각 속도는 가열할 때와 마찬가지로 5-30 ° C/min, 예를 들어, 10 ° C/min 으로 설정된다. 더욱이, 동시에, 기체 공급 시스템(605)으로부터 N2가 도입되고, N2대기에서 냉각이 실행된다.
다음에 , 열처리된 기판은 방송 장치(505)에 의해 전면 챔버(504)로 이동되고, 그후에, 그 기판은 열처리 이후에 기판을 보유하는 예비 챔버(503)내의 카세트에 설정되고, 그 기판 처리 공정은 완료된다.
본 발명의 열처리는 상기와 방법으로 실행된다. 상기 기술한 열처리에 따라, 2 차 이온 질량 분석(SIMS)에 의해 N2H4대기에서 900 ° C 온도로 실행하여 얻은 것과 동일한 량의 질소가 실리콘 산화막에 포함됨을 알 수 있다.
제 10 실시예
본 실시예는 원료로서 모노실란(SiH4) 및 산소 기체(O2)를 사용하여 저압 CVD 방법에 의해 실리온막상에 형성된 실리콘 산화막이 제 5 도에 도시된 열처리 장치를 사용하여 열처리되는 예이다. 본 실시예에 이용된 실리콘 산화막의 형성에 대한 조건은 챔버내의 압력이 0.1-10Torr 이면서, 300-500 ° C 기판 온도, 예를 들어, 400 ° C 기판 온도 및 1.5Torr 챔버내의 압력으로 설정된다.
우선, 다수의 기판을 보유하는 카세트내에 처리안된 기판들이 설정되면서 예비 챔버(502)에 설정된다. 그후, 한 기판은 수송 장치(505)에 의해 전면 챔버(504)로 이동되고, 그후, 열처리를 위한 챔버(501)로 그 기판이 이동되어 콘베이어(601)에 위치하게 된다.
열처리 동안 시간에 따라 변화하는 방식은 제 11C 도에 도시되어 있다. 그 기판은 상승 기간 동안 5-30/min, 예를 들어 10 ° C/min 의 속도로 가열된다. 그 동안 온도는 상승하게 된다.
동시에, 기체 공급 시스템(605)으로부터 N2가 도입되고, N2대기에서 가열이실행된다.
다음에, 열처리가 실행되는 온도가 도달할 때, 자외광선은 콘베이어(601) 상부에 설정된 자외선 광원(604)(264nm, 185nm중심 파장)으로부터 방사된다. 그 가열 온도는 500- 600 ° C, 예를 들어, 550 ° C 로 설정된다. 동시에, 기체 공급 시스템(605)으로부터 N2H4기체가 공급되는데, 열처리가 실행되는 온도가 도달하기 바로전에 공급되고, 열처리가 실행되는 온도가 도달할 때, 그 상태는 완전한 N2H4대기에서 열처리가 실행될 수 있는 상태이다. 시간은 30 분에서 6 시간까지; 예를 들어, 3 시간으로 설정된다.
상기 방법으로 열처리를 수행한 이후에, 상기 기판은 냉각 영역(405)에서 250 ° C 로 냉각된다. 동시에, 그 냉각 속도는 가열할 때와 마찬가지로 5-30 ° C/min, 예를 들어, 10 ° C/min 으로 설정된다. 더욱이, 동시에, 기체 공급 시스템(605)으로부터 N2가 도입되고, N2대기에서 냉각이 실행된다.
다음에, 열처리된 기판은 방송 장치(505)에 의해 전면 챔버(504)로 이동되고, 그후에, 그 기판은 열처리 이후에 기판을 보유하는 예비 챔버(503)내의 카세트에 설정되고, 그 기판 처리 공정은 완료된다.
본 발명의 열처리는 상기와 방법으로 실행된다. 상기 기술한 열처리에 따라, 2 차 이온 질량 분석(SIMS)에 의해 N2O 대기에서 900 ° C 온도로 실행하여 얻은 것과 동일한 량의 질소가 실리콘 산화막에 포함됨을 알 수 있다.
제 11 실시예
본 실시예에서는 제 3 및 제 4 발명이 실행되는 한 실시예를 제공한다. 즉, 자외광선으로 방사함과 동시에 N2O 대기에서 실리콘 산화막이 열처리 하고, 그후 수소 질화물 대기(본 실시예에선 암모4아 대기)에서 열처리를 수행하여 막의 품질을 개선시키며, 게이트 절연막으로서 상기를 이용하여 N-채널형 TFT 를 형성하는 실시예와, 지외 광선으로 방사함과 동시에 수소 질화물 대기(본 실시예에선 암모니아 대기)에서 실리콘 산화막을 열처리 하고, 그후, N2O 대기에서 열처리를 실행하여 막의 품질을 개선시키며, 게이트 절연막으로서 상기를 이용하여 N-채널형 TFT 를 형성하는 실시예이다. 더욱이, 상기 기술한 열/자외광선 방사 처리를 이용하는 본 장치의 외형은 제 1 도에 도시되어 있다.
우선, 실리콘 산화막(702) 베이스는 기판(701)상에서 플라즈마 CVD 방법을 사용하여 3000Å 두께로 형성된다. 그후, 플라즈마 CVD 방법을 사용하여 500Å 두께로 비정질 실리콘막이 형성된다. 그 이후, N2대기에서 열처리가 실행되고, 그 비정질 실리콘막은 결정화된다. 예를 들어 니켈과 같은 비정질 실리콘의 결정화를 촉진시키는 원소의 트레이스 량은 동시에 비정질 실리콘의 결정화를 촉진시키기 위해 부가될 수 있다.
또한, 결정화를 증가시키기 위해 레이저 어니일 처리가 이용될 수 있다(제 7A 도).
다음, 결정화된 실리콘막(703)은 에칭되어, 섬영역(704)이 형성된다. 상기 섬형태의 영역(704)은 TFT 의 활성층이다. 1000Å 두께의 실리콘 산화막(705)은 후에 게이트 절연막으로 형성된다. 상기 설명한 실시예에 있어서, 실리콘 산화막은 아래에 지적한 3 개의 상이한 방법(1-3)을 이용하여 제조된다(제 7B도).
방법(1)에 있어서, 원료로서 TEOS 를 이용하여 플라즈마 CVD 방법으로 막이형성된다. 기화기내에서 기화된 TEOS 및 산소는 나란한 플레이트형 전극을 갖는 챔버에 도입되고, RF 전력(예를 들어, 13.56MHz 주파수)이 도입되며, 플라즈마가 형성되고, 200-500 ° C 기판 온도, 바람직하게는 250-400 ° C 온도로 축적이 실행된다. 상기 실시예에 있어서 반응 압력은 4Pa 이고, 전력 입력은 120W 이며, 기판온도는 350 ° C 로 설정된다.
방법(2)은 스퍼터 방법이다. 이 경우에, 합성 석영이 타겟으로 이용되고, 그 막은 1Pa 압력으로 100% 산소 대기에서 스퍼터링하여 형성된다. 그 입력 전력은 350W 이고, 기판 온도는 200 C로 설정된다.
방법(3)은 ECR-CVD 방법이고, 산소와 모노실란(SiH4)이 원료 기체로서 이용된다. 예를 들어, N2O, NO 및 NO2와 같은 질소 산화물은 산호 대신에 이용되었다. 또한, 동시에 막 형성 조건은 기판을 가열하지 않고 400W 의 마이크로파 전력 입력(2.45MHz 주파수)이다.
다음, 상기 방법으로 형성된 제 3 또는 제 4 발명의 열처리에 따른다. 제 1 도에 도시된 것처럼, 본 실시예에 이용된 열처리 장치는 열처리를 실행하는 챔버(101), 열처리 이전에 기판을 보유하는 예비 챔버(102), 열처리 이후에 기판을 보유하는 예비 챔버(103)와, 수송 장치(110)가 제공된 전면 챔버(109)를 구비하고,그 수송 장치(110)에 의해 그들 챔버 사이에 기판(111)이 이동된다. 더욱이, 본 실시예에 있어서, 하나의 기판이 한 시점에서 처리되는 단일 기판형 시스템이 챔버(101)에 이용된다.
또한, 챔버(101)는 기판(105)을 가열하기 위해 하부에 설치된 히터를 갖는 기판 홀더(104)를 갖는다. 더욱이, 챔버(101) 외측에는 자외 광원(106)이 설치되어 있다. 본 실시예에서 자외 광원으로 저압 수은(mercury) 램프(246nm 및 185nm 중심 파장)가 이용된다. 자외 광원(106)이 고정된 챔버(101)의 상부는 예를 들어, 석영과 같은 자외광선을 흡수할 수 없는 재료의 윈도우가 형성되어 있기 때문에, 상기 자외광선은 챔버에 인입될 수 있다. 더욱이, 본 실시예에 있어서, 자외 광원은 챔버의 외측에 설치되지만, 챔버의 내측에 설치될 수도 있다.
더욱이, 기체를 배출하기 위한 배기 시스템(108) 및 기체를 도입하기 위한 기체 공급 시스템(107)은 챔버(10) 및 전면 챔버(108)에 설치된다.
제 3 발명의 열처리를 아래에 우선 설명한다. 우선, 처리 않된 기판이 다중 기판 카세트에 설정되고, 예비 첨버(102)에 설정된다. 그러면, 수송 장치(110)에 의해 기판이 전면 챔버(109)로 이동되고, 전면 챔버의 압력은 배기 시스템에 의한 배출에 의해 감소되고, 그 이후에, 그 기판은 압력이 이미 감소된 열처리용 챔버로 이동되어, 기판 홀더(104)에 위치하게 된다.
그후, N2O 기체는 기체 공급 시스템(107)을 통해 챔버(101)로 도입되고, 챔버 내측의 압력이 대기압으로 설정된 근본적으로 100% N2O 대기에서 자외광선이 방사와 함께 열처리가 실행된다. 동시에, 열처리 온도는 350-600 ° C 인데, 예를 들어, 500 ° C 로 설정되었다. 또한, 열처리 시간은 30 에서 6 시간까지 이며, 그 열처리는, 예를 들어 3 시간 동안 실행되었다.
다음에, 상기 챔버로부터 N2O 가 배출되고 NH3가 도입된다. 동시에 NH3의 도입은 N2O 의 배출이 성공적으로 실행된 이후에 실행되고, 낮은 농도로 있게 된다. NH3는 상기 방법으로 도입되고, 그 열처리는 챔버 내측의 압력이 대기압으로 설정된 근본적으로 100% NH3대기에서 자외광선의 방사와 함께 실행된다. 동시에, 가열온도는 500 ° C 이고, 열 처리는 3 시간 동안 실행된다.
상기와 같은 방법으로 열처리를 실행한 이후에, 처리된 기판은 수송 장치(110)에 의해 전면 챔버(109)로 이동되고, 그후, 기판이 열처리 후에 보유되는 예비 챔버(103)의 카세트로 설정되며, 하나의 기판의 열 공정이 완료된다. 그와 동일한 공정은 그후 반복적으로 실행된다. 제 3 발명의 열처리는 상술한 방법으로 실행된다.
반면에, 상기와 같은 방법으로 준비된 실리콘 산화막의 3 형태는 제 4 발명의 열처리에 따른다.
우선, NH3기체가 기체 공급 시스템(107)을 통해 챔버(101)에 도입되고, 열처리는 챔버의 내측 압력이 대기압으로 설정된 근본적으로 100% NH3대기에서 자외광선과 동시에 방사하면서 실행된다. 동시에, 그 열 처리 온도는 500 ° C 이다.
또한, 그 열처리는 3 시간의 열처리 시간 동안 실행된다.
다음에, 상기 챔버로부터 NH3가 배출되고 N2O 가 도입된다. 동시에 N2O 의 도입은 NH3의 배출이 성공적으로 실행된 이후에 실행되고, 낮은 농도로 있게 된다. N2O 는 상기 방법으로 도입되고, 그 열처리는 챔버 내측의 압력이 대기압으로 설정된 근본적으로 100% N2O 대기에서 자외광선의 방사와 함께 실행된다. 동시에, 가열온도는 500 ° C 이고, 열 처리는 3 시간 동안 실행된다.
상기 방법으로 두 열처리를 수행한 이후에, 열처리된 기판은 수송 장치(110)에 의해 전면 챔버(109)로 이동되고, 그후에, 그 기판은 열처리 이후에 기판을 보유하는 예비 챔버(103)내의 카세트에 설정되고, 기판 처리 공정이 완료된다. 상기 제 4 발명의 열처리는 상기 기술한 방법으로 실행된다.
상기 기술한 막형성 방법의 3 가지 형태를 이용하여 준비된 실리콘 산화막은 열처리의 2 가지 형태로 각각 처리되고, 자외광선의 이용과 함께 열처리된 6 가지 형태의 시료 2 차 이온 질량 분석(SIMS)을 이용하여 분석되고, 그 얻어진 결과는 실리콘 산화막내에서, 특히, 상기 기술한 방법(1)(TEOS 를 이용한 플라즈마 CVD 방법)을 이용하여 준비된 실리콘 산화막에서, 실리콘막과의 경계에서 탄소(C)량이 감소되고, 질소(N)의 량이 증가되었는지를 확인한다. 또한, 동시에 수소(H)가 감소되었는지를 확인한다. 또한, 방법(2)(스퍼터 방법) 및 방법(3)(ECR-CVD 방법)을 이용하여 형성된 실리콘 산화막의 실리콘/실리콘 산화물 경계에서 질소 농도가 증가되었는지를 동일하게 확인한다.
그와같은 혼합물을 갖는 실리콘 산화막은 게이트 절연막으로서 바람직하게 된다.
상기 기술한 방법(1 내치 3)을 사용하여 형성된 실리콘 산화막이 비교를 위해 N2O 또는 NH3대신에 질소 대기에서 동일한 온도 조건하에 제 1 도에 도시된 장치에서 열처리될 때, 질소, 수소 및 탄소 농도에서의 변화는 관찰되지 않는다.
다음에, 5000Å 두께의 알루미늄(1중량 %의 Si 또는 0.1-0.3 중량 % Sc 를 포함)막은 스퍼터링 방법에 의해 형성되고, 게이트 전극(706)을 형성하기 위해 에칭된다. 그로 인해, 기판은 암모니아로 약 7PH 로 조정된 1-3% 주석산의 에틸렌글리콜 용액에 몰입되고, 박금 캐소드와 애소드의 알루미늄 게이트 전극을 사용하여 양극 산화가 실행된다.
그 양극 산화는 초기 고정 전류에서 120V 까지 전압을 상승시키고, 1 시간 동안 그 상태를 유지하여 완료된다.
1500Å 두께의 양극 산화물은 상기와 같은 방법으로 형성된다.
상기 이후에, 마스크로서 게이트 전극(706)을 이용하여, 자체-정렬로 이온 도핑 방법에 의해 섬-형태 실리콘막(704)으로 불순물(이 경우에 인)이 주입된다. 상기 경우에 있어서, 도핑 범위는 1 × 1014- 5 × 1015원자/cm2이고, 가속 전압은 10-90KV 인데, 예를 들어, 도핑 범위는 1 × 1015원자/cm2이고, 가속 전압은 80KV 로 설정된다. 상기 N-형 불순물 영역(707)은 상기 절차의 결과로서 형성된다(제 7C 도).
더욱이, 도핑된 불순물 영역(707)의 활성화는 KrF 엑시머 레이저(248nm 파장, 20m 초 펄스 폭)로 방사하여 실행된다. 그 레이저의 적당한 에너지 밀도는 200-400mJ/cm2, 바람직하게는 250-300mJ/cm2이다. 상기 공정은 열처리에 의해 실행될 수도 있다.
다음, 4000Å 두께의 실리콘 산화막은 계층 절연막 (708)을 위해 플라즈마 CVD 방법을 통해 형성되었다(제 7D 도).
그후, 그 계층 절연막(708) 및 게이트 절연막(705)은 에칭되고, 소스/드레인 접촉들이 형성된다. 그다음에, 스퍼터링 방법을 통해 알루미늄막이 형성되고, 패턴 처리가 실행되어, 소스/드레인 전극(708)이 형성되고, N-채널형 TFT 가 완료된다.
상기 실시예에서 형성된 TFT의 노화는 평가된다.
상기 TFT 제조 공정은 게이트 절연막을 준비하는 방법[방법 (1-3)중 어느 한 방법]을 제외하고 모든 경우에 있어 동일하며, 제 3 발명의 게이트 절연막을 열처리 방법[N2O 대기 +NH3대기/자외광선 방사/500 ° C/3 시간(상기 언급한 조건은 "N2O/NH3대기"로 표시함) 또는, NH3대기 +N2대기/자외광선 방사/500 ° C/3 시간(상기 언급한 조건은 "NH3/N2O대기"로 표시함)] 또는 N2대기/자외광선 방사 /500 ° C/6 시간(상기 언급한 조건은 "N2대기로 표시함)은 아래표에 표시된 것처럼 변화된다. 얻어진 TFT 는 드레인 전압이 +14V 로 설정되고, 게이트 전압은 -17V 에서 +17V 까지 변화하며, 그 드레인 전류는 측정된다. 그 측정은 10 번 이루어지는데,10 번째 경우에 측정하여 얻어진 전계 효과 이동도(μ10)는 초기 측정에서 얻어진 전 계 효과 이동도(μ0)와 비교되고, 그 값[1-(μ10/μ0)은 노화율로서 정의된다. 그 얻어진 결과는 아래의 표에 도시되어 있다(그 노화율의 마이너스 부호는 이동도가 증가됨을 나타낸다).
상기 모든 시료에 있어서, 본 발명의 N2O 대기에서 열처리를 실행할 때 자외광선의 방사하고, 그후, NH3대기에서 열처리를 실행하면서 자외광선으로 방사하거나, 또는, 역으로, NH3대기에서 열처리를 실행할 때 자외광선으로 방사하고, 그후, N2O 대기에서 열처리를 실행하면서 자외광선으로 방사하는 공정에 의해 노화율을 크게 감소시킴을 알 수 있다.
또한, N2O 대기에서 열처리 및 자외광선의 방사를 실행함에 따라 노화율에 따른 감소 효과도 나타나지 않는 것도 명백히 된다.
또한, N2O 대기 또는 NH3대기에서 열처리를 수행할 때 자외광선의 방사가 없다면, 노화율면에서 개선점이 나타나지 않는 유사한 실험으로도 명백히 된다.
본 실시예에서 제조된 TFT 는 PVD 방법 또는 CVD 방법을 이용하여 준비된 실리콘 산화막이 게이트 절연막에 이용된다 할지라도 양호한 내구성 및 적은 노화를 가지며, 우수한 특성을 갖는 TFT 는 얻어진다. 상기 이유는 본 발명에 따라, N2O 에서 실행된 자외광선 방사를 이용하면서 열처리를 실행함에 따라 NH3대기에서 자외광선 방사의 이용과 함께 열처리하거나, NH3에서 자외광선 방사를 이용하면서 열처리를 실행함에 따라 N2O 대기에서 자외광선 방사의 이용과 함께 열처리하여 실리콘 산화막내의 탄소 및 수소량을 감소시키고, 질소량을 증가시킨다는 사실에 기인한다.
제 12 실시예
본 실시예는 원료로서 TEOS 를 이용하여 플라즈마 CVD 방법을 통해 실리콘막 상에 형성된 실리콘 산화막이 제 2 도에 도시된 열처리 장치를 사용하여 열처리되는 한 예이다. 본 실시예에 이용된 실리콘 산화막은 상술한 제 1실시예에 이용된 실리콘 산화막은 상술한 제 1 실시예에 이용된 실리콘 산화막(705)에 대해 방법(1)울 사용하여 형성된다(제 7B 도 참조).
제 2 도에 도시된 것처럼, 본 실시예에 이용된 열처리 장치는 제 11 실시예에 도시된 단일 플레이트 챔버와 다르며, 본 경우에 있어서는 열처리를 수행하는 챔버로 구성되고, 다수의 플레이트가 동시에 처리될 수 있는 배치 시스템을 제공한다.
본 실시예에 있어서, 챔버(201)는 원통 형태이고, 기판(203)이 내벽 주위에 설치되도록 되어 있다. 더욱이, 기판은 챔버(201)의 환경 주위에 설치된 히터(202)에 의해 가열될 수 있다. 또한, 상기 자외선 광원(204)은 자외광선이 모든 기판 전체로 동일하게 방사되는 방식으로 청어(201)의 중간에 설치된다. 본 실시예에서 자외선 광원으로는 저압 수은 램프(246nm 및 185nm 파장)가 이용된다.
또한, 배출을 수행하기 위한 배기 시스템(206) 및 기체를 도입하기 위한 기체 공급 시스템(205)은 챔버에 설치되어 있다.
상기 장치를 이용한 처리 방법은 지금 설명한다.
우선, 기판(203)은 자외선 광원(204)을 포위하는 방식으로 챔버(201)의 내벽 주위에 설정된다. 그후, N2기체는 기체 공급 시스템으로부터 챔버(201)로 도입되고, 그 챔버의 내부에는 N2로 치환된다. 동시에, 기체는 배기 시스템(206)을 통해 배출되고, 그 챔버내에서 일반적으로 일정한 압력이 유지된다.
다음, 챔버의 내부를 N2로 치환한 이후에, 히터는 가열되고, 자외선 방사가 실행된다. 동시에, 열 처리는 300- 700 ° C 로 되고, 예를 들어, 500 C 로 설정된다.
규정된 온도로 기판을 가열한 이후에, N2는 N2O로 치환되고, 자외광선의 방사가 실행된다. 동시에, 그 열처리 기간은 30 분에서 6 시간까지 실행되는데, 예를 들어, 그 열처리 2 시간 동안 실행된다.
상기 이후에, N2는 챔버로 다시 도입되고, N2H4가 N2로 치환된다. 그후, N2는 N2O로 치환되고, 자외광선의 방사로 제 2 열처리가 실행된다. 동시에, 열처리온도가 500 ° C 이고, 그 열처리는 2 시간 동안 실행된다.
상기 언급한 처리를 실행하여 얻어진 실리콘 산화막은 2 차 이온 질량 분석(SIMS)을 사용하여 분석되고, 질소량이 초기의 실리콘 산화막내에 포함된 질소 농도 이상으로 증가되는지 늘 관찰하고, 탄소 및 수소량이 감소되었는지를 관찰하는데, 특히, 실리콘막과의 경계에서 질소의 축적이 있는지를 관찰한다.
제 13 실시예
본 실시예는 원료로서 TEOS 를 사용하여 플라즈마 CVD 방법을 통해 실리콘막에 형성된 실리콘 산화막이 제 3 도에 도시된 열처리 장치를 사용하여 열처리 되는 한 예이다. 본 실시예에서 이용되는 실리콘 산화막은 설명한 제 1 실시예의 실리콘 산화막(705)(제 7B 도 참조)에 대해 방법 1 에 의해 형성된다.
제 3 도에 도시된 것처럼, 본 실시예에서 이용된 열처리 장치는 열처리를 실행하는 챔버(301), 열처리 이전에 기판을 보유하는 예비 챔버(302), 열처리 이후에 기판을 보유하는 예비 챔버(303)와 수송 장치(306 및 307)가 제공된 전면 챔버(304및 305)로 구성되어, 그 수송 장치(306 및 307)에 의해 그들 챔버 사이에 기판(308 및 309)이 이동되도록 되어 있다. 더욱이, 본 실시예에 있어서, 열처리를 실행하기 위한 챔버는 콘베이어에 의해 동시에 다수의 기판을 이동시킴과 동시에 그 열처리가 실행되는 배치 형태로 되어 있다.
챔버(301)의 내부 구조는 제 4A 도 및 제 4B 도에 도시되어 있다. 열저항 금속으로 만들어진 콘베이어(401)는 기판이 이동되는 동안 열처리 될 수 있도록 챔버(301)내에 설치된다 또한, 기판(402)을 가열하기 위한 히터(406, 407.408)는 콘베이어(401) 아래에 설치된다. 그 히터는 3 개의 상이한 영역으로 구성되는데, 즉, 기판의 온도가 상승하는 부분(406), 일정한온도로 가열되는 부분(407) 및 냉각 부분(408)으로 구성된다. 더욱이, 일정한 온도로 가열되는 콘베이어의 부분을 통해 자외선 광원(409)이 설치된다.
본 실시예에 있어서, 자외선 광원으로 저압 수은 램프(246nm 및 185nm 중앙 파장)가 이용된다.
또한, 기체를 배출하기 위한 배기 시스템(412 및 413)과, 기체를 공급하기 위한 기체 공급 시스템(409, 410 및 411)은 챔버(301)에 설치된다. 본 실시예에 있어서, 기체 공급 시스템이 각각의 부분에 설치되어 있기 때문에, N2대기는 기판이 가열 및 냉각되는 부분(403 및 405)에 설정되고, N2O 또는 수소질화물 대기는 자외광선으로 방사되면서 일정한 온도로 기판이 가열되는 부분(404)에 설정된다. 더욱이, 배기 시스템(412 및 413)은 도입되는 기체를 배출하기 위한 그들 영역 사이의경계부 근처에 설치된다. 각각의 영역에서 기체의 혼합은 경계 영역에 배기 시스템(412 및 413)의 설치로 방지된다.
그 동작 공정은 아래에 설명된다. 우선, 다수의 처리 안된 기판은 카세트내에 설정되고, 예비 챔버(302)에 설정된다.
본 실시예에 있어서, 처리 안된 기판을 설정하기 위한 두개의 예비 챔버와 처리된 기판을 설정하기 위한 두개의 예비 챔버가 설치되어, 연속 공정을 실행할때 그 기판이 그 장치의 정지 없이 배치될 수 있기에, 동작 효율을 증가시킨다. 다음으로, 그 기판은 수송 장치(306)에 의해 전면(304)으로 이동되고, 더욱이, 열처리를 위한 챔버(301)로 이동되어, 콘베이어(401)상에 설치된다.
동시에, 기판(402)은 콘베이어(401)상에 두개의 로우(row)로 배열된다.
그후, 열 공정으로 이동되는 기판과, 콘베이어(401)에 따른 온도 기울기는 제 4C 도에 도시되어 있다. 우선, 기판은 가열 영역(403)에서 5-30/min, 예를 들어 10 ° C/min 의 속도로 가열된다. 동시에, 기체 공급 시스템(409)으로부터 N2가 도입되고, N2대기에서 가열이 실행된다.
다음으로, 일정한 온도로 가열되는 영역(404)으로 기판이 이동된다. 그 열처리는 컨베이어를 통해 설정된 자외선 광원으로부터 자외광선으로 기판이 방사되면서 실행된다
그 가열 온도는 500-600 ° C, 예를 들어, 550 ° C로 설정된다.
동시에, 기체 공급 시스템(410)으로부터 N2O 기체가 공급되어, N2O 대기가 제공된다. 더욱이, 영역(404)에서 20 개의 기판이 동시에 처리될 수 있다. 또한, 상기 영역을 통과하는데 한 기판에 대해 소요되는 시간, 즉, 한 기판을 열처리하는데 필요한 시간은 30분에서 6 시간까지, 예를 들어, 3 시간으로 설정된다.
상기 방법으로 열처리를 수행한 이후에, 상기 기판은 냉각 영역(405)에서 250 ° C 로 냉각된다. 동시에, 그 냉각 속도는 가열때와 마찬가지로 5-30 ° C/min, 예를 들어, 10 ° C/min 으로 설정된다. 더욱이, 동시에, 기체 공급 시스템(411)으로부터 N2가 도입되고, N2대기가 제공된다.
다음으로, 열처리된 기판은 수송 장치(307)에 의해 전면 챔버(305)로 이동되고, 그후에, 그 기판은 열처리 이후에 기판을 보유하는 예비 챔버(303)내의 카세트에 설정되고, 제 1 기판 처리 공정이 완료된다.
다음에, 제 1 기판 처리 공정이 완료된 기판은 예비 챔버(302)에서 다시 한 번 설정되고, 가열 처리가 실행된다. 그 가열 공정은 이전 공정에서처럼 동일한 방식으로 실행된다.
그로인해, 기판은 일정한 온도로 가열되는 영역(404)으로 이동될 때 콘베이어를 통해 설정된 자외선 광원으로부터 자외광선으로 방사되는 동안 열처리된다. 그 가열 온도는 550 ° C 로 설정된다. 동시에, NH3가 기체 공급 시스템(410)으로부터 도입되고, NH3대기가 제공된다.
상기 방법으로 열처리를 수행한 이후에, 상기 기판은 냉각 영역(405)에서 250 ° C 로 냉각된다. 동시에, 그 냉각 속도는 가열때와 마찬가지로 5-30 °C/min, 예를 들어, 10 ° C/min 으로 설정된다. 더욱이, 동시에, 기체 공급 시스템으로부터 N2가 도입되고, N2대기가 제공된다.
다음으로, 열처리된 기판은 수송 장치(307)에 의해 전면 챔버(305)로 이동되고, 그후에, 그 기판은 열처리 이후에 기판을 보유하는 예비 챔버(303)내의 카세트에 설정되고, 기판 처리 공정이 완료된다.
자외선 방사의 이용과 함께 N2O 대기에서 열처리는 상기와 같은 방법으로 실행되고, 동시에 제 1 실시예에 도시된 장치에서 하나의 기판을 처리하는데 소요되는 시간은 약 7 시간이며, 본 실시예에 도시된 장치가 이용될 때는 단지 약 20 분이 소요되므로 생산성이 증가된다.
본 발명의 열처리는 상기 기술한 방법으로 실행된다.
얻어진 결과는 2 차 이온 질량 분석(SIMS)을 사용하여 실리콘막내에서 특히, 실리콘막과의 경계에서 질소량이 자외광선의 이용과 함께 실행되는 열처리의 결과로써 증가되고, 탄소 및 수소 농도가 감소되는지를 관찰한다. 상기는 동일한 대기에서 900 ° C 온도로 열처리를 수행하여 얻은 것과 같은 효과가 나타난다.
제 14 실시예
본 실시예는 원료로서 TEOS 를 사용하는 플라즈마 CVD 방법에 의해 실리콘막상에 형성된 실리콘 산화막이 제 5 도에 도시된 열처리 장치를 사용하여 열처리되는 예이다.
본 실시예에 이용되는 실리콘 산화막은 설명된 제 1실시예의 실리콘산화막(705)(제 7B도 참조)에 대해 방법(1)을 사용하여 형성된다.
제 5 도에 도시된 것처럼, 본 실시예에서 이용된 열처리 장치는 열처리를 실행하는 챔버(501), 열처리 이전에 기판을 보유하는 예비 챔버(502), 열처리 이후에 기판을 보유하는 예비 챔버(505)와 수송 장치(505)가 제공된 전면 챔버(504)로 구성되어, 그 수송 장치(505)에 의해 그들 챔버 사이에 기판(506)이 이동되도록 되어있다. 더욱이, 본 실시예에 있어서, 챔버(501)는 배치 형태로 되어 있고, 그 열처리가 콘베이어에 의해 동시에 다수의 기판을 이동시킴과 동시에 실행된다.
챔버(501)의 내부 구조는 제 6A 도 및 제 6B 도에 도시되어 있다. 열저항 금속으로 만들어진 콘베이어(601)는 기판(602)을 장착하기 위한 챔버(501)내에 설치된다. 또한, 기판을 가열하기 위한 히터(603)는 콘베이어(601) 아래에 설치된다. 또한, 자외선 광원(604)은 콘베이어(601)상에 설치된다.
또한, 기체 공급 시스템(605)은, 기판이 가열 및 냉각될 때 N2대기를 제공하고, 기판이 일정한 온도로 가열될 때 N2O 또는 수소 질화물 대기를 제공하기 위해 챔버(501)내에 설치된다. 더욱이, 배기 시스템(606)은 도입되는 기체를 배출하기 위해 설치된다. 또한, 자외광선으로 기판을 방사하기 위해 광원(605)가 설치된다. 본 실시예에서 자외선 광원으로 저압 수은 램프(246nm 및 185nm 중심 파장)가 이용된다.
그 동작 공장은 아래에 설명된다. 다수의 처리 안된 기판은 다수의 기판용 카세트내에 설정되고, 예비 챔버(502)에 설정된다. 그로인해, 수송 장치(505)에 의해 전면 챔버(504)으로 이동되고, 더욱이, 열처리를 위한 쳄버(501)로 이동되어, 콘베이어(601)상에 위치하게 된다. 동시에, 기판(602)은 콘베이어(401)상에 이동되어, 그 공정은 전체의 20 개 기판이 두개의 로우에 설정될 때 정지하게 된다.
열처리 동안 시간에 따라 변화하는 방식은 제 6C 도에 도시되어 있다. 그 기판은 5-30/min, 온도가 상승하는 동안, 예를 들어 10 ° C/min 의 속도로 가열된다. 동시에, 기체 공급 시스템(605)으로부터 N2가 도입되고, N2대기에서 가열이 실행된다.
다음에, 열처리가 실행되는 온도가 도달할 때, 자외광선은 콘베이어 상부에 설정된 자외선 광원(605)으로부터 방사된다. 그 가열 온도는 500-600 ° C, 예를 들어, 550 ° C로 설정된다 동시에, 기체 공급 시스템(605)으로부터 NH3O 기체가 공급되는데, 열처리가 실행되는 온도가 도달하기 바로 전에 공급되고, 열처리가 실행되는 온도가 도달할 때, 그 상태는 완전한 NH3O 대기에서 열처리가 실행될 수 있는 상태이다.
그 열 처리 시간은 30분에서 6 시간까지; 예를 들어, 3 시간으로 설정된다.
다음에, NH3는 N2로 치환되고 그후, N2는 다시 N2O 로 치환되어, 제 2 열처리가 실행된다. 그 열처리 시간은 3 시간으로 설정된다.
상기 방법으로 열처리를 수행한 이후에, 상기 기판은 250 ° C 로 냉각된다. 동시에, 그 냉각 속도는 가열때와 마찬가지로 5-30 ° C/min, 예를 들어, 10 ° C/min 으로 설정된다.
더욱이, 동시에, 기체 공급 시스템(605)으로부터 N2가 도입되고, N2대기가 제공된다.
다음으로, 열처리된 기판은 수송 장치(505)에 의해 전면 챔버(504)로 이동되고, 그후에, 그 기판은 열처리 이후에 기판을 보유하는 예비 챔버(503)내의 카세트에 설정되고, 기판 처리 공정이 완료된다.
본 발명의 열처리는 상기 기술한 방법으로 실행된다.
상기 기술한 열처리를 통해 2 차 이온 질량 분석(SIMS)을 사용하여 실리콘막내에서 포함된 질소량은 N2O 대기에서 900 ° C 온도로 열처리를 수행하여 얻은 것과 같은 것으로 확인되었다.
제 15 실시예
본 실시예는 원료로서 TEOS 를 사용하는 플라즈마 CVD 방법에 의해 실리콘막상에 형성된 실리콘 산화막이 제 8 도에 도시된 열처리 장치를 사용하여 열처리되는 예이다.
본 실시예에 이용되는 실리콘 산화막은 설명된 제 1실시예의 실리콘 산화막(705)(제 7B도 참조)에 대해 방법(1)을 사용하여 형성된다.
제 8 도에 도시된 것처럼, 본 실시예에 이용된 열처리 장치는 열처리를 수행하는 두개의 챔버, 즉, N2O 대기의 독점 이용을 위한 챔버(801)와, 수소 질화물(본 실시예의 경우에는 NH3임)의 독점 이용을 위한 챔버(802)를 갖는다. 또한, 열처리 이전에 기판을 보유하는 예비 챔버(803), 열처리 후에 기판을 보유하는 예비챔버(804)와, 수송 장치(805)가 제공된 전면 챔버(806)로 구성되어 수송 장치(805)에 의해 그들 챔버 사이에서 기판이 이동된다. 더욱이, 본 실시예는 하나의 기판이 쳄버내에서 동시에 처리되는 배치형 시스템이다.
또한, 챔버(801 및 802)는 기판(807 및 808)을 가열하기 위해 하부에 설정된 히터를 갖는 기판 홀더(809 및 810)를 갖는다. 또한, 자외선 광원(811 및 812)은 챔버들 외측에 설치된다 저압 수은 램프(246nm 및 185nm중심 파장)는 본 실시예에서 자외선 광원으로 이용된다. 자외선 광원이 고정된 챔버의 보다 높은 상부중에서 상부에는 예를 들어, 석영과 같은 자외광선을 흡수할 수 없는 재료의 윈도우가 형성되어 있기에, 그 자외광선은 챔버에 인입될 수 있다. 또한, 본 실시예에 있어서, 자외선 광원이 챔버의 외측에 설치되어 있지만, 챔버의 내측에도 설치될 수 있다.
또한, 기체를 배출하기 위한 배기 시스템(813)과, 기체를 도입하기 위한 기체 공급 시스템(814)은 그들 챔버 및 전면 챔버내에 설치된다.
제 3 발명의 열처리는 상기 장치를 이용하여 실행된다.
우선, 처리안된 다수의 기판은 카세트내에 설정되고, 예비 챔버(803)에 설정된다. 그후, 기판은 수송 장치(805)에 의해 전면 챔버에 이동되고, 그후, 열처리를 위한 챔버(801)로 이동되어, 기판 홀더(809)에 위치하게 된다.
그후, 기체 공급 시스템(814)으로부터 챔버에 N2O 가 도입되고, 챔버내의 압력이 대기압으로 설정된 근본적으로 100% N2O 대기에서 자외광선으로 방사하면서 열처리가 실행된다.
이때, 가열 온도는 300-700 ° C 인데, 예를 들어, 500 ° C 로 설정되었다. 또한, 처리 시간은 30 분에서 6 시간이며, 예를 들어, 그 열처리는 3 시간 동안 실행된다.
다음, 상기 기판은 수송 장치(805)에 의해 전면 챔버 (806)로 다시 이동되어, 제 2 열처리가 실행되는 제 2 챔버 (802)로 이동되어, 상기 기판 홀더(810)에 위치하게 된다.
그후, 챔버에 NH3가 도입되고, 챔버내의 압력이 대기압으로 설정된 근본적으로 100% N2O 대기에서 자외광선으로 방사하면서 열처리가 실행된다. 이때, 가열온도는 500 ° C 로 설정되었다. 또한, 그 열처리는 3 시간 동안 실행된다.
상기 방법으로 제 2 열 처리를 수행한 이후에, 열처리된 기판은 수송 장치(805)에 의해 전면 챔버(806)로 이동되고, 그후에, 그 기판은 열처리 이후에 기판을 보유하는 예비 챔버(804)내의 카세트에 설정되고, 하나의 기판에 대한 처리공정이 완료된다. 그 동일한 공정이 연속으로 반복된다.
본 발명의 열 처리는 상기 기술한 방법으로 실행된다.
2 차 이온 질량 분석(SIMS)을 사용하여 실리콘막내에 포함된 질소량은 N2O 대기에서 900 ° C 온도로 열처리를 수행하여 얻은 것과 같은 것으로 확인되었다.
제 16 실시예
본 실시예는 원료로서 모노실란(SiH4) 및 산소 기체 (O2)를 사용하여 저압 CVD 방법에 의해 실리콘막상에 형성된 실리콘 산화막이 제 5 도에 도시된 열처리장치를 사용하여 열처리되는 예이다. 본 실시예에 이용된 실리콘 산화막의 형성에 대한 조건은 챔버내의 압력이 0.1-10torr 이면서, 300-500 ° C 기판 온도, 예를 들어, 400 ° C 기판 온도 및 1.5torr 챔버내의 압력으로 설정된다.
우선, 처리안된 다수의 기판은 카세트내에 설정되고, 예비 챔버(502)에 설정된다. 기판은 수송 장치(505)에 의해 전면 챔버(504)에 이동되고, 그후, 열처리를 위한 챔버(501)로 이동되어, 기판 홀더(601)에 위치하게 된다.
열처리 동안 시간에 따라 변화하는 방식은 제 6C 도에 도시되어 있다. 그 기판은 5-30 ° C/min, 온도가 상승하는 동안, 예를 들어 10 ° C/min 의 속도로 가열된다. 동시에, 기체 공급 시스템(605)으로부터 N2가 도입되고, N2대기에서 가열이 실행된다.
다음에, 열처리가 실행되는 온도가 도달할 때, 자외광선은 콘베이어(601) 상부에 설정된 자외선 광원(604)으로 부터 방사된다. 그 가열 온도는 500-600 ° C, 예를 들어, 550 ° C 로 설정된다. 동시에, 기체 공급 시스템(605)으로부터 N2H4기체가 공급되는데, 열 처리가 실행되는 온도가 도달하기 바로 전에 공급되고, 열처리가 실행되는 온도가 도달할 때, 그 상태는 완전한 N2H4대기에서 열처리가 실행될 수 있는 상태이다. 그 열처리 시간은 30 분에서 6 시간까지; 예를 들어, 2 시간으로 설정된다.
다음, N2H4가 N2로 치환되고, 그후 N2가 다시 N2O 로 치환되어, 제 2 열처리를 실행한다. 그 열처리 시간은 2 시간으로 설정된다. 상기 방법으로 열처리가실행된 후에, 그 기판은 250 ° C 로 냉각된다. 동시에, 그 냉각 속도는 가열할 때와 마찬가지로 5-30 ° C/min, 예를 들어, 10 ° C/min 으로 설정된다. 더욱이, 동시에, 기체 공급 시스템(605)으로부터 N2가 도입되고, N2대기가 제공된다.
다음에, 열처리된 기판은 수송 장치(505)에 의해 전면 챔버(504)로 이동되고, 그후에, 그 기판은 열처리 이후에 기판을 보유하는 예비 챔버(503)내의 카세트에 설정되고, 그 기판 처리 공정은 완료된다.
상기와 같은 방법으로 본 발명의 열처리가 실행된다.
2 차 이온 질량 분석(SIMS)에 의해, 상기 기술한 열처리를 통해, N2O 대기에서 900 ° C 온도로 열처리를 실행하여 얻은 것과 같은 실리콘 산화막에 질소량이 포함되어 있음이 확인되었다.
본 발명에 있어서, N2O 대기에서, 자외광선으로 방사하면서, 300-700 ° C 저온에서, 바람직하게는 500-600 ° C 온도에서 PVD 방법 또는 CVD 방법으로 형성된 실리콘 산화막을 열처리하여, 실리콘 산화막내의 탄소 및 수소 농도를 감소시키고, 실리콘 산화물과 실리콘 사이의 경계에서 질소 농도를 증가시킬 수 있다.
상기 기술한 실시예에 있어서, 그 요지는 원료로서 TEOS 를 사용하는 플라즈마 CVD 방법에 의해 형성된 실리콘 산화막을 중심으로 설명하였는데, 그 이유는 상기 방법에 의해 형성된 실리콘 산화막에 다량의 탄소가 포함되어 있고, 본 발명의 효과가 명확하게 나타나기 때문이다. 부대 결합 및 다량의 수소는 예를 들어, 스퍼터 방법, ECR-CVD 방법, 저압 CVD 방법 및 대기압 CVD 방법과 같은 다른 PVD 및CVD 방법을 사용하여 형성된 실리콘 산화막에 포함될 수 있고, 본 발명의 수행에 의해 수소 농도와 부대 결합을 감소시켜 게이트 절연막에 바람직한 실리콘 산화막을 개선하는 효과를 얻을 수 있다.
본 발명에 따라, NH3또는 N2H4대기에서, 자외광선으로 방사하면서, 300-700 ° C 저온, 바람직하게는 500-600 ° C 온도로 PVD 방법 또는 CVD 방법에 의해 형성된 실리콘 산화막을 처리하여, 실리콘 산화막에서, 특히, 실리콘 산화물과 실리콘 사이의 경계에서의 질소 농도를 증가시킬 수 있다.
상기 여러 실시예에 있어서, 원료로서 TEOS 를 사용하는 플라즈마 CVD 방법, 타겟에 대해 합성 석영을 사용하는 100 산소 대기에서 스퍼터 방법 및, 원료로서 모노실란(SiH4) 및 산소가 이용되는 저압 CVD 방법 및 ECR CVD 방법으로 얻어진 실리콘 산화막은 기재하였지만, 다른 PVD 방법 및 CVD 방법을 사용하여 형성된 실리콘 산화막에도 부대 결합과 대량의 수소가 포함되어 있으며, 본 발명의 수행에 의해 질소 농도를 증가시키고 부대 결합을 감소시켜 얻어진 게이트 절연막에 바람직하게 되고, 실리콘 산화막을 개선시키는 효과를 명백히 알 수 있다.
상기와 같은 방식으로, 본 발명은 게이트 절연막으로서 본 발명에 따라 처리된 실리콘 산화막을 사용하여 노화되지 않으면서 우수한 특성을 갖는 TFT 가 제조될 수 있는 산업적으로 유익한 발명이다.
제 1A 도 및 제 1B 도는 제 1 실시예에 따른 열처리 장치를 도시한 도면.
제 2A 도 및 제 2B 도는 제 2 실시예에 따른 열처리 장치를 도시한 도면.
제 3 도는 제 3 실시예에 따른 열처리 장치를 도시한 도면.
제 4A 도 내지 제 4C 도는 제 3 실시예에 따른 열처리 장치의 챔버 내부와 가열시 온도 기울기(gradient)를 도시한 도면.
제 5 도는 제 4 실시예 및 제 6 실시예에 따른 열처리 장치를 도시한 도면.
제 6A 도 내지 제 6C 도는 제 4 실시예 및 제 6 실시예에 따른 열처리 장치의 내부 및 가열시 온도 기울기를 도시한 도면.
제 7A 도 내지 제 7E 도는 제 1 실시예의 TFT 제조 공정을 도시한 도면.
제 8A 도 및 제 8B 도는 제 5 실시예에 따른 열처리 장치의 챔버 내부를 도시한 도면.
제 9A 도 및 제 9B 도는 SIMS 를 이용하여 얻은 데이타를 도시한 도면.
제 10A 도 내지 제 10C 도는 제 8 실시예에 따른 열처리 장치의 챔버 내부 및 가열시 온도 기울기를 도시한 도면.
제 11A 도 내지 제 11C 도는 제 9 실시예 및 제 10 실시예에 따른 열처리 장치의 챔버 내부 및 가열시 온도 기울기를 도시한 도면.
♣ 도면의 주요부분에 대한 부호의 설명 ♣
101 : 열처리 챔버 102 : 예비 챔버
109 : 전면 챔버 110 : 수송 장치
701 : 기판 702 : 실리콘 산화막
703 : 실리콘막 704 : 섬-형태 영역

Claims (45)

  1. 실리콘 산화막을 열처리하는 방법에 있어서,
    표면상에 실리콘 산화막을 형성하는 단계;
    열처리가 수행되는 챔버로 일산화이질소(dinitrogen monoxide)를 도입하는 단계; 및
    상기 도입 단계에 의해 얻어진 일산화질소 대기에서 300 내지 700℃의 온도로 상기 일산화질소와 상기 실리콘 산화막의 표면에 자외선을 조사하는 단계를 포함하고,
    상기 실리콘 산화막의 표면은 상기 조사 단계에 의해 질화되는 실리콘 산화막 열처리 방법.
  2. 제1항에 있어서, 상기 실리콘 산화막은 테트라에소실란(TEOS, Si(OC2H5)4)을 원료 기체로서 사용하여 플라즈마 CVD 방법에 의해 형성된 실리콘 산화막 열처리 방법.
  3. 제1항에 있어서, 상기 실리콘 산화막은 모노실란(SiH4) 및 산소 기체(O2)를 원료 기체로 사용하여 저압 CVD 방법에 의해 형성된 실리콘 산화막 열처리 방법.
  4. 제1항에 있어서, 상기 실리콘 산화막의 가열 온도는 500℃ 이상이고 600℃이하인 실리콘 산화막 열처리 방법.
  5. 제1항에 있어서, 상기 실리콘 산화막의 상기 가열 시간은 30분 이상이고 6시간 이하인 실리콘 산화막 열처리 방법.
  6. 제1항에 있어서, 가열을 행할 때, 상기 기판 온도는 5-30℃/min 의 비율로 높아지고 낮아지는 실리콘 산화막 열처리 방법.
  7. 실리콘 산화막을 열처리하는 방법에 있어서,
    표면상에 실리콘 산화막을 형성하는 단계;
    열처리가 수행되는 챔버로 질소를 도입하는 단계;
    질소 대기에서 상기 실리콘 산화막에 자외선이 조사되는 동안 상기 실리콘 산화막을 300℃이상 700℃이하로 가열하는 단계;
    상기 질소를 일산화이질소로 대체하기 위하여 상기 실리콘 산화막을 충분히 가열한 후에 일산화질소를 상기 챔버로 도입하는 단계; 및
    상기 단계들에 의해 얻어진 일산화질소 대기에서 상기 일산화질소와 상기 실리콘 산화막의 표면에 300 내지 700℃의 온도로 자외선을 조사하는 단계를 포함하고,
    상기 실리콘 산화막의 표면은 상기 일산화질소 대기에서 상기 자외선을 조사함으로써 질화되는 실리콘 산화막 열처리 방법.
  8. 제7항에 있어서, 상기 실리콘 산화막은 테트라에소실란(TEOS, Si(OC2H5)4)을 원료 기체로서 사용하여 플라즈마 CVD 방법에 의해 형성된 실리콘 산화막 열처리 방법.
  9. 제7항에 있어서, 상기 실리콘 산화막은 모노실란(SiH4) 및 산소 기체(O2)를 원료 기체로 사용하여 저압 CVD 방법에 의해 형성된 실리콘 산화막 열처리 방법.
  10. 제7항에 있어서, 상기 실리콘 산화막의 가열 온도는 500℃ 이상이고 600℃이하인 실리콘 산화막 열처리 방법.
  11. 제7항에 있어서, 상기 실리콘 산화막의 상기 가열 시간은 30분 이상이고 6시간 이하인 실리콘 산화막 열처리 방법.
  12. 제7항에 있어서, 가열을 행할 때, 상기 기판 온도는 5-30℃/min의 비율로 높아지고 낮아지는 실리콘 산화막 열처리 방법.
  13. 제7항에 있어서, 상기 기판이 데워지고 있고, 냉각되고 있을 때, 질소 대기에서 상기 가열이 행해지는 실리콘 산화막 열처리 방법.
  14. 실리콘 산화막을 열처리하는 방법에 있어서,
    표면상에 실리콘 산화막을 형성하는 단계;
    열처리가 수행되는 챔버로 일산화이질소를 도입하는 단계; 및
    상기 일산화이질소와 상기 실리콘 산화막의 표면상으로 300℃ 내지 700℃의 온도로 자외선을 조사하는 단계를 포함하고,
    질소는 상기 자외선에 의해 여기되고, 상기 자외선에 의해 여기 상태로 유지되고, 상기 여기된 질소는 상기 조사 단계에서 사용된 온도로 인한 열에 의해 상기 실리콘 산화막으로 확산되며,
    상기 실리콘 산화막의 표면은 상기 조사 단계에 의해 질화되는 실리콘 산화막 열처리 방법.
  15. 제1항에 있어서, 상기 일산화이질소를 도입하기 전에 상기 챔버내를 진공으로 설정하는 단계를 더 포함하는 실리콘 산화막 열처리 방법.
  16. 제1항에 있어서, 상기 실리콘 산화막은 PVD 방법 또는 CVD 방법에 의해 형성되는 실리콘 산화막 열처리 방법.
  17. 제7항에 있어서, 상기 실리콘 산화막은 PVD 방법 또는 CVD 방법에 의해 형성되는 실리콘 산화막 열처리 방법.
  18. 14항에 있어서, 상기 실리콘 산화막은 PVD 방법 또는 CVD 방법에 의해 형성되는 실리콘 산화막 열처리 방법.
  19. 실리콘 산화막을 열처리하는 방법에 있어서,
    실리콘 산화막을 표면위에 형성하는 단계;
    열처리가 실행되는 챔버내로 일산화이질소를 도입하는 단계; 및
    상기 도입 단계에 의해 얻어진 일산화이질소 대기에서 상기 일산화이질소와 상기 실리콘 산화막의 표면에 자외선을 조사하는 단계를 포함하고,
    상기 실리콘 산화막의 표면은 상기 조사 단계에 의해 질화되는 실리콘 산화막 열처리 방법.
  20. 제19항에 있어서, 상기 일산화이질소를 도입하기 전에 상기 챔버내에 진공을 설정하는 단계를 더 포함하는 실리콘 산화막 열처리 방법.
  21. 제19항에 있어서, 상기 실리콘 산화막은 PVD 방법 또는 CVD 방법에 의해 형성되는 실리콘 산화막 열처리 방법.
  22. 실리콘 산화막을 열처리하는 방법에 있어서,
    표면상에 실리콘 산화막을 형성하는 단계;
    열처리가 수행되는 챔버로 질소를 도입하는 단계;
    상기 실리콘 산화막이 질소 대기 내에서 자외선이 조사되는 동안, 300℃이상 700℃이하의 온도로 상기 실리콘 산화막을 가열하는 단계;
    질소를 일산화이질소로 대체하기 위하여 상기 실리콘 산화막을 충분히 가열한 후에 상기 챔버내로 일산화이질소를 도입하는 단계; 및
    상기 단계들에 의해 얻어진 일산화이질소 대기에서 상기 일산화이질소 및 상기 실리콘 산화막의 표면상에 자외선을 조사하는 단계를 포함하고,
    상기 실리콘 산화막의 표면은 상기 조사 단계에 의해 질화되는 실리콘 산화막 열처리 방법.
  23. 제22항에 있어서, 상기 실리콘 산화막은 PVD 방법 또는 CVD 방법에 의해 형성되는 실리콘 산화막 열처리 방법.
  24. 실리콘 산화막을 열처리하는 방법에 있어서,
    기판 위쪽에 적어도 능동층이 되도록 실리콘을 포함하는 반도체 막을 형성하는 단계;
    상기 반도체막 상에 실리콘 산화물(silicon oxide)을 포함하는 게이트 절연막을 형성하는 단계;
    열 처리가 수행되는 챔버내에 진공을 설정하는 단계;
    상기 진공 설정 단계 후에 상기 챔버내로 수소 질화물(hydrogen nitride) 기체를 도입하는 단계; 및
    상기 단계들에 의해 얻어진 수소 질화물 대기에서 300℃이상 700℃이하의 온도로 가열된 상기 게이트 절연막 상으로 자외선을 조사하는 단계를 포함하는 실리콘 산화막 열처리 방법.
  25. 제24항에 있어서, 상기 게이트 절연막은 모노실란(SiH4) 및 산소 기체(O2)를 원료 기체로 사용하여 저압 CVD 방법에 의해 형성된 실리콘 산화막 열처리 방법.
  26. 제24항에 있어서, 상기 게이트 절연막의 가열 온도는 500℃이상 600℃이하인 실리콘 산화막 열처리 방법.
  27. 제24항에 있어서, 상기 게이트 절연막의 가열 시간은 30분 이상 6시간이하인 실리콘 산화막 열처리 방법.
  28. 제24항에 있어서, 가열을 행할 때, 상기 기판 온도는 5-30℃/min의 비율로 높아지고 낮아지는 실리콘 산화막 열처리 방법.
  29. 실리콘 산화막 열처리 방법에 있어서,
    열처리가 수행되는 챔버로 질소를 도입하는 단계;
    상기 실리콘 산화막이 질소 대기 내에서 자외선이 조사되는 동안, 300℃이상 700℃이하의 온도로 상기 실리콘 산화막을 가열하는 단계;
    질소를 수소 질화물 기체로 대체하기 위하여 상기 기판을 충분히 가열한 후에 상기 챔버내로 수소 질화물 기체를 도입하는 단계; 및
    상기 단계들에 의해 얻어진 수소 질화물 대기에서 상기 실리콘 산화막 상으로 자외선을 조사하는 단계를 포함하는 실리콘 산화막 열처리 방법.
  30. 제29항에 있어서, 상기 실리콘 산화막은 모노실란(SiH4) 및 산소 기체(O2)를 원료 기체로 사용하여 저압 CVD 방법에 의해 형성된 실리콘 산화막 열처리 방법.
  31. 제29항에 있어서, 상기 실리콘 산화막의 가열 온도는 500℃이상 600℃이하인 실리콘 산화막 열처리 방법.
  32. 제29항에 있어서, 상기 실리콘 산화막의 가열 시간은 30분 이상 6시간이하인 실리콘 산화막 열처리 방법.
  33. 제29항에 있어서, 가열을 행할 때, 상기 기판 온도는 5-30℃/min 의 비율로 높아지고 낮아지는 실리콘 산화막 열처리 방법.
  34. 제29항에 있어서, 상기 기판이 데워지고 있고, 냉각되고 있을 때, 질소 대기에서 상기 가열이 행해지는 실리콘 산화막 열처리 방법.
  35. 실리콘 산화막을 열처리하는 방법에 있어서,
    표면 상에 실리론 산화막을 형성하는 단계;
    열처리가 행해지는 챔버내로 수소 질화물을 도입하는 단계;
    상기 도입 단계에 의해 얻어진 수소 질화물 대기에서 300℃ 이상의 온도로 상기 수소 질화물과 상기 실리콘 산화막의 표면 상에 자외선을 조사하는 단계를 포함하고,
    상기 실리콘 산화막의 표면은 상기 조사 단계에 의해 질화되는 실리콘 산화막 열처리 방법.
  36. 실리콘 산화막을 열처리하는 방법에 있어서,
    표면 상에 실리콘 산화막을 형성하는 단계;
    열처리가 행해지는 챔버내로 질소를 도입하는 단계;
    상기 실리콘 산화막이 질소 대기에서 자외선이 조사되는 동안에 상기 실리콘 산화막을 300℃이상의 온도로 가열하는 단계;
    질소를 수소 질화물로 대체하기 위하여 상기 실리콘 산화막을 충분히 가열한 후에 상기 챔버내로 수소 질화물을 도입하는 단계; 및
    상기 단계들에 의해 얻어진 수소 질화물 대기에서 300℃ 이상의 온도로 상기 수소 질화물과 상기 실리콘 산화막의 표면 상에 자외선을 조사하는 단계를 포함하고,
    상기 실리콘 산화막의 표면은 상기 조사 단계에 의해 질화되는 실리콘 산화막 열처리 방법.
  37. 실리콘 산화막을 열처리하는 방법에 있어서,
    표면 상에 실리콘 산화막을 형성하는 단계;
    열처리가 행해지는 챔버내로 암모니아를 도입하는 단계; 및
    상기 도입단계에 의해 얻어진 암모니아 대기에서 300℃ 이상의 온도로 상기 암모니아와 상기 실리콘 산화막의 표면 상에 자외선을 조사하는 단계를 포함하고,
    상기 실리콘 산화막의 표면은 상기 조사 단계에 의해 질화되는 실리콘 산화막 열처리 방법.
  38. 실리콘 산화막을 열처리하는 방법에 있어서,
    표면 상에 실리콘 산화막을 형성하는 단계;
    열처리가 행해지는 챔버내로 질소를 도입하는 단계;
    상기 실리콘 산화막이 질소 대기에서 자외선이 조사되는 동안 상기 실리콘 산화막을 300℃ 이상의 온도로 가열하는 단계;
    상기 질소를 암모니아로 대체하기 위하여 상기 실리콘 산화막을 충분히 가열한 다음에 상기 챔버내로 암모니아를 도입하는 단계; 및
    상기 단계들에 의해 얻어진 암모니아 대기에서 300℃이상의 온도로 상기 암모니아와 상기 실리콘 산화막의 표면 상에 자외선을 조사하는 단계를 포함하고,
    상기 실리콘 산화막의 표면은 상기 조사 단계에 의해 질화되는 실리콘 산화막 열처리 방법.
  39. 실리콘 산화막을 열처리하는 방법에 있어서,
    표면 상에 실리콘 산화막을 형성하는 단계;
    열처리가 행해지는 챔버내로 히드라진을 도입하는 단계; 및
    상기 도입 단계에 의해 얻어진 히드라진 대기에서 300℃이상의 온도로 상기 히드라진 및 상기 실리콘 산화막의 표면 상에 자외선을 조사하는 단계를 포함하고,
    상기 실리콘 산화막의 표면은 상기 조사 단계에 의해 질화되는 실리콘 산화막 열처리 방법.
  40. 실리콘 산화막을 열처리하는 방법에 있어서,
    표면 상에 실리콘 산화막을 형성하는 단계;
    열처리가 행해지는 챔버내로 질소를 도입하는 단계; 및
    상기 실리콘 산화막이 질소 대기에서 자외선이 조사되는 동안, 상기 실리콘 산화막을 300℃이상의 온도로 가열하는 단계;
    질소를 히드라진으로 대체하기 위하여 상기 실리콘 산화막을 충분히 가열한다음에, 상기 챔버내로 히드라진을 도입하는 단계;
    상기 단계들에 의해 얻어진 히드라진 대기에서 300℃이상의 온도로 상기 히드라진 및 상기 실리콘 산화막의 표면 상에 자외선을 조사하는 단계를 포함하고,
    상기 실리콘 산화막의 표면은 상기 조사 단계에 의해 질화되는 실리콘 산화막 열처리 방법.
  41. 제35항에 있어서, 상기 수소 질화물을 도입하기 전에 상기 챔버내에 진공을 설정하는 단계를 더 포함하는 실리콘 산화막 열처리 방법.
  42. 제37항에 있어서, 상기 암모니아를 도입하기 전에 상기 챔버내에 진공을 설정하는 단계를 더 포함하는 실리콘 산화막 열처리 방법.
  43. 제39항에 있어서, 상기 히드라진을 도입하기 전에 상기 챔버내에 진공을 설정하는 단계를 더 포함하는 실리콘 산화막 열처리 방법.
  44. 반도체 장치를 제조하는 방법에 있어서,
    실리콘을 포함하는 섬-형태의 반도체를 기판 상에 형성하는 단계;
    실리콘 산화물을 포함하는 게이트 절연막을 상기 섬-형태의 반도체 상에 TEOS를 사용하는 CVD법으로 형성하는 단계;
    열처리가 수행되는 챔버 내부로 일산화이질소를 도입하는 단계; 및
    상기 도입 단계에 의해 얻어진 일산화이질소 대기에서, 300 내지 700℃의 온도로 상기 일산화이질소와 상기 게이트 절연막의 표면에 자외선을 조사하는 단계를 포함하고,
    상기 게이트 절연막의 표면이 상기 조사 단계에 의해 질화되는, 반도체 장치제조 방법.
  45. 제44항에 있어서, 상기 게이트 절연막 상에 게이트 전극을 형성하는 단계를 더 포함하는, 반도체 장치 제조 방법.
KR1019950025058A 1994-08-11 1995-08-11 실리콘산화막열처리방법및장치 KR100313385B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP6212033A JPH0855848A (ja) 1994-08-11 1994-08-11 酸化珪素膜の加熱処理方法
JP94-212031 1994-08-11
JP94-212033 1994-08-11
JP21203294A JP3565911B2 (ja) 1994-08-11 1994-08-11 半導体装置の作製方法
JP94-212032 1994-08-11
JP21203194A JP3565910B2 (ja) 1994-08-11 1994-08-11 半導体装置の作製方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020010033150A Division KR100348343B1 (ko) 1994-08-11 2001-06-13 실리콘 산화막 열처리 방법 및 장치

Publications (1)

Publication Number Publication Date
KR100313385B1 true KR100313385B1 (ko) 2003-08-06

Family

ID=27329315

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1019950025058A KR100313385B1 (ko) 1994-08-11 1995-08-11 실리콘산화막열처리방법및장치
KR1020010033150A KR100348343B1 (ko) 1994-08-11 2001-06-13 실리콘 산화막 열처리 방법 및 장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020010033150A KR100348343B1 (ko) 1994-08-11 2001-06-13 실리콘 산화막 열처리 방법 및 장치

Country Status (2)

Country Link
US (2) US5970384A (ko)
KR (2) KR100313385B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040021758A (ko) * 2002-09-04 2004-03-11 엘지.필립스 엘시디 주식회사 다결정 실리콘 박막트랜지스터 제조방법
KR20130027190A (ko) * 2011-09-07 2013-03-15 삼성디스플레이 주식회사 박막 트랜지스터 및 그 제조 방법

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100465742C (zh) * 1992-08-27 2009-03-04 株式会社半导体能源研究所 有源矩阵显示器
US6417115B1 (en) 1998-05-26 2002-07-09 Axeclis Technologies, Inc. Treatment of dielectric materials
US7067861B1 (en) 1998-11-25 2006-06-27 Micron Technology, Inc. Device and method for protecting against oxidation of a conductive layer in said device
US6303972B1 (en) 1998-11-25 2001-10-16 Micron Technology, Inc. Device including a conductive layer protected against oxidation
US6303520B1 (en) * 1998-12-15 2001-10-16 Mattson Technology, Inc. Silicon oxynitride film
WO2000042724A1 (fr) * 1999-01-12 2000-07-20 Sony Corporation Systeme de distribution d'informations
US6858898B1 (en) * 1999-03-23 2005-02-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US6461899B1 (en) 1999-04-30 2002-10-08 Semiconductor Energy Laboratory, Co., Ltd. Oxynitride laminate “blocking layer” for thin film semiconductor devices
CN100592523C (zh) * 1999-06-02 2010-02-24 株式会社半导体能源研究所 半导体器件及其制造方法
JP4105353B2 (ja) * 1999-07-26 2008-06-25 財団法人国際科学振興財団 半導体装置
US6495800B2 (en) 1999-08-23 2002-12-17 Carson T. Richert Continuous-conduction wafer bump reflow system
JP4562835B2 (ja) * 1999-11-05 2010-10-13 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6475930B1 (en) * 2000-01-31 2002-11-05 Motorola, Inc. UV cure process and tool for low k film formation
US6319809B1 (en) 2000-07-12 2001-11-20 Taiwan Semiconductor Manfacturing Company Method to reduce via poison in low-k Cu dual damascene by UV-treatment
US6614181B1 (en) 2000-08-23 2003-09-02 Applied Materials, Inc. UV radiation source for densification of CVD carbon-doped silicon oxide films
US6566278B1 (en) 2000-08-24 2003-05-20 Applied Materials Inc. Method for densification of CVD carbon-doped silicon oxide films through UV irradiation
US6905920B2 (en) * 2000-09-04 2005-06-14 Seiko Epson Corporation Method for fabrication of field-effect transistor to reduce defects at MOS interfaces formed at low temperature
US6514839B1 (en) * 2001-10-05 2003-02-04 Taiwan Semiconductor Manufacturing Company ESD implantation method in deep-submicron CMOS technology for high-voltage-tolerant applications with light-doping concentrations
KR100418569B1 (ko) * 2001-12-10 2004-02-14 주식회사 하이닉스반도체 단원자층증착을 이용한 고유전체 박막 형성방법
AU2003235305A1 (en) * 2002-04-19 2003-11-03 Tokyo Electron Limited Method of treating substrate and process for producing semiconductor device
JP2003318124A (ja) * 2002-04-23 2003-11-07 Nec Electronics Corp トランジスタ特性の補正方法およびトランジスタの製造方法
US20030232501A1 (en) * 2002-06-14 2003-12-18 Kher Shreyas S. Surface pre-treatment for enhancement of nucleation of high dielectric constant materials
US6949433B1 (en) * 2003-02-07 2005-09-27 Fasl Llc Method of formation of semiconductor resistant to hot carrier injection stress
US7098149B2 (en) * 2003-03-04 2006-08-29 Air Products And Chemicals, Inc. Mechanical enhancement of dense and porous organosilicate materials by UV exposure
TWI240959B (en) 2003-03-04 2005-10-01 Air Prod & Chem Mechanical enhancement of dense and porous organosilicate materials by UV exposure
US6740605B1 (en) * 2003-05-05 2004-05-25 Advanced Micro Devices, Inc. Process for reducing hydrogen contamination in dielectric materials in memory devices
US7115488B2 (en) 2003-08-29 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
KR100900587B1 (ko) * 2003-11-11 2009-06-02 도쿄엘렉트론가부시키가이샤 기판 처리 방법
US6949481B1 (en) 2003-12-09 2005-09-27 Fasl, Llc Process for fabrication of spacer layer with reduced hydrogen content in semiconductor device
US6955965B1 (en) 2003-12-09 2005-10-18 Fasl, Llc Process for fabrication of nitride layer with reduced hydrogen content in ONO structure in semiconductor device
US20060105106A1 (en) * 2004-11-16 2006-05-18 Applied Materials, Inc. Tensile and compressive stressed materials for semiconductors
TWI311213B (en) * 2004-12-24 2009-06-21 Au Optronics Corp Crystallizing method for forming poly-si films and thin film transistors using same
US20080124815A1 (en) * 2006-11-03 2008-05-29 International Business Machines Corporation Method for post cap ild/imd repair with uv irradiation
JP4852400B2 (ja) * 2006-11-27 2012-01-11 シャープ株式会社 半導体記憶装置及び半導体装置並びに表示装置、液晶表示装置及び受像機
KR100807065B1 (ko) * 2006-12-27 2008-02-25 동부일렉트로닉스 주식회사 반도체 소자의 금속배선 형성방법
WO2011001881A1 (en) * 2009-06-30 2011-01-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8563095B2 (en) * 2010-03-15 2013-10-22 Applied Materials, Inc. Silicon nitride passivation layer for covering high aspect ratio features
WO2013163623A1 (en) * 2012-04-26 2013-10-31 Intevac, Inc. Narrow source for physical vapor deposition processing
KR101429009B1 (ko) * 2012-04-26 2014-08-12 강윤규 이차전지 음극재 및 그 제조방법
US20140134838A1 (en) * 2012-11-09 2014-05-15 Primestar Solar, Inc. Methods of annealing a conductive transparent oxide film layer for use in a thin film photovoltaic device
JP6013313B2 (ja) * 2013-03-21 2016-10-25 東京エレクトロン株式会社 積層型半導体素子の製造方法、積層型半導体素子、及び、その製造装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910010646A (ko) * 1989-11-20 1991-06-29 고스기 노부미쓰 절연막 형성방법

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1696625C3 (de) * 1966-10-07 1979-03-08 Syumpei, Yamazaki Verfahren zum Erzeugen einer Nitridschutzschicht auf einem Halbleiterkörper
JPS6269520A (ja) * 1985-09-21 1987-03-30 Semiconductor Energy Lab Co Ltd 光ｃｖｄ法により凹部を充填する方法
US4724160A (en) * 1986-07-28 1988-02-09 Dow Corning Corporation Process for the production of semiconductor materials
US4784975A (en) * 1986-10-23 1988-11-15 International Business Machines Corporation Post-oxidation anneal of silicon dioxide
GB8628581D0 (en) * 1986-11-28 1987-01-07 Gen Electric Co Plc Material deposition
US5538785A (en) 1990-11-14 1996-07-23 Dingler; Gerhard Construction element
US5198392A (en) * 1989-11-20 1993-03-30 Oki Electric Industry Co., Ltd. Method of forming a nitrided silicon dioxide (SiOx Ny) film
JP2960466B2 (ja) 1990-03-19 1999-10-06 株式会社日立製作所 半導体デバイスの配線絶縁膜の形成方法及びその装置
US5219773A (en) * 1990-06-26 1993-06-15 Massachusetts Institute Of Technology Method of making reoxidized nitrided oxide MOSFETs
US5237188A (en) * 1990-11-28 1993-08-17 Kabushiki Kaisha Toshiba Semiconductor device with nitrided gate insulating film
JPH05121568A (ja) 1991-05-21 1993-05-18 Fujitsu Ltd 半導体装置の製造方法
EP0661385A1 (en) 1991-08-19 1995-07-05 OHMI, Tadahiro Method for forming oxide film
JPH0551749A (ja) 1991-08-20 1993-03-02 Tadahiro Omi 真空処理装置
JP3585938B2 (ja) 1991-12-07 2004-11-10 株式会社東芝 半導体装置
JP3166266B2 (ja) * 1992-01-21 2001-05-14 ソニー株式会社 半導体基板の熱処理方法
US5393683A (en) * 1992-05-26 1995-02-28 Micron Technology, Inc. Method of making semiconductor devices having two-layer gate structure
KR950010563B1 (ko) 1992-10-08 1995-09-19 삼성전자주식회사 온도 의존 특성을 가지는 내부전원전압 발생회로
JPH06140392A (ja) 1992-10-27 1994-05-20 Fujitsu Ltd 半導体装置の製造方法
DE4333160A1 (de) * 1993-09-29 1995-03-30 Siemens Ag Herstellverfahren für eine nitridierte Siliziumoxidschicht mit verringerter Temperaturbelastung
US5397720A (en) * 1994-01-07 1995-03-14 The Regents Of The University Of Texas System Method of making MOS transistor having improved oxynitride dielectric
JP3254072B2 (ja) * 1994-02-15 2002-02-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5510278A (en) * 1994-09-06 1996-04-23 Motorola Inc. Method for forming a thin film transistor
US5587330A (en) * 1994-10-20 1996-12-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR970051285A (ko) 1995-12-30 1997-07-29 김주용 센스 증폭기의 차동 전압 증가 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910010646A (ko) * 1989-11-20 1991-06-29 고스기 노부미쓰 절연막 형성방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040021758A (ko) * 2002-09-04 2004-03-11 엘지.필립스 엘시디 주식회사 다결정 실리콘 박막트랜지스터 제조방법
KR20130027190A (ko) * 2011-09-07 2013-03-15 삼성디스플레이 주식회사 박막 트랜지스터 및 그 제조 방법
KR101884824B1 (ko) * 2011-09-07 2018-08-03 삼성디스플레이 주식회사 박막 트랜지스터 및 그 제조 방법

Also Published As

Publication number Publication date
US6635589B2 (en) 2003-10-21
US20020160622A1 (en) 2002-10-31
US5970384A (en) 1999-10-19
KR100348343B1 (ko) 2002-08-09

Similar Documents

Publication Publication Date Title
KR100313385B1 (ko) 실리콘산화막열처리방법및장치
US5840600A (en) Method for producing semiconductor device and apparatus for treating semiconductor device
US5817549A (en) Method for manufacturing a semiconductor device
US7820558B2 (en) Semiconductor device and method of producing the semiconductor device
EP0015694B1 (en) Method for forming an insulating film on a semiconductor substrate surface
US7033958B2 (en) Semiconductor device and process for producing the same
US5587330A (en) Method for manufacturing semiconductor device
JP3977455B2 (ja) 半導体装置の作製方法
JP3565910B2 (ja) 半導体装置の作製方法
JP3359794B2 (ja) 半導体装置の作製方法
JP4573921B2 (ja) 半導体装置の製造方法
JP3565911B2 (ja) 半導体装置の作製方法
US6150203A (en) Method for manufacturing a semiconductor device
US6706572B1 (en) Method for manufacturing a thin film transistor using a high pressure oxidation step
JP2840802B2 (ja) 半導体材料の製造方法および製造装置
JPH0855848A (ja) 酸化珪素膜の加熱処理方法
JP4299393B2 (ja) 半導体装置の製造方法
JP3874815B2 (ja) 半導体装置の作製方法
JP3458216B2 (ja) 多結晶半導体膜の製造方法
JP3173757B2 (ja) 半導体装置の作製方法
CN100543929C (zh) 一种制造薄膜晶体管和电子器件的方法
JP2860894B2 (ja) 半導体装置作製方法
JP3173758B2 (ja) 半導体装置およびその作製方法
JP4128552B2 (ja) 半導体装置の作製方法
JP3445573B2 (ja) 半導体装置

Legal Events

Date Code Title Description
AMND Amendment
AMND Amendment
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
A107 Divisional application of patent
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110919

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee