JPS631071A - 薄膜半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は薄膜半導体装置に係り、特に安定性の高いＭＯ
ＳＦＥＴに関する。

〔発明の背景〕

大画面の液晶表示装置では、アクテブマトリクス方式が
不可欠であり、多数の薄膜素子即ち、ＭＯＳＦＥＴを形
成することが必要である。低価格で大画面を実現するに
は、ガラス板のような基板を使うことが必要であり、こ
のためには、ガラスの歪温度以下（数百℃）で薄膜素子
を形成することが不可欠となる。

また、半導体ＬＳＩにおいても、高集櫃化、多機能化と
いう観点から、三次元構造が必要とされてきている。三
次元素子においても、上層の素子は下層の素子より低温
で形成することが不可欠となる。

以上の様に、低温素子製造技術は今後のエレクトロニク
スにおいて重要な課題である。

ところで、液晶アクティブマトリクス基板やＬＳＩでは
主としてＦＥＴが使われているが、低温で形成した場合
、心臓部であるゲート絶縁膜に不安定さが残り、十分な
信頼性が得られないという問題がある。

を示す。ガラス基板１に多結晶シリコン２．ゲート絶縁
膜３．多結晶シリコンゲート４．リース５゜ドレイン６
、保護膜７．ソース電極８．ドレイン電極９が形成され
ている。

第７図において、基本的な製造法を説明する。

（ａ）において、ガラス基板１に、約６００℃で多結晶
シリコン２を形成し、島状に加工する。

（ｂ）において、気相反応により５ｉｎ２のゲート絶縁
膜３．多結晶シリコン４を、それぞれ１０００人、３０
００人の厚さに形成する。

（ｃ）において、ゲートを加工し、リンイオンを約７０
　Ｋ　ｅ　Ｖで５　Ｘ　１０’δａ１−２°の濃度でイ
オン注入して、６００℃で約１０時間熱アニールし、ソ
ース５．ドレイン６を形成する。このとき多結晶シリコ
ンゲート４にもリンが注入される。

（ｄ）において、リンガラスの保護膜７を約５０００人
形成後、コンタクト窓を開けてアルミニウム５０００人
を蒸着して、ソース電極８とドレイン電極９を形成して
いる。

第８図は典型的な低温薄膜ＭＯ３ＦＥＴのゲート電圧と
ドレイン電流との関係を示す。特性曲線Ａは素子形成直
後にゲート電圧を負から正へ走査した特性を示し、Ｂは
ゲート電圧を正から負へ走査して測定後の特性を示す。

すなわち、従来の低温薄膜ＭＯ５ＦＥＴの特性上の問題
点は安定性が悪く、オフ電流の増加、しきい値の増加、
オン電流の低下等、特性の変動を示す点にある。逆に強
性的に捕獲中心を形成し、電荷を蓄積させて利用する不
揮発性メモリがある。しかしこの不安定性は通常の素子
では問題となる。

この不安定性の主因はゲート絶縁膜との界面や絶縁膜自
体の不安定性にあると考えられる。すなわち、５ｉＯｚ
は良質の絶縁膜であり、高温熱酸化で形成された膜は高
い安定性を示す。また、高温のプロセスを使用した場合
１例えば第７図ＣＱ）でイオン注入したリンはすべて活
性化し、また熱処理によって拡散してゲート絶縁膜まで
達し、ゲッタリング（浄化）作用を示す。これによって
。

ナトリウム等の可動イオンはリンガラス（Ｐ２Ｏ３）届
なかに取り込まれ固定化され、ゲート電圧が加わっても
移動しなくなり、素子は安定となる。ところが、約６０
０℃程度の低温でアニールした場合、少数のリンが活性
化されるのみであり、また拡散もほとんど起らないため
、ゲッタリング作用が発生しない。このため、単なる従
来構造のままでは、安定な低温薄膜素子は得られないこ
とになる。

〔発明の目的〕

本発明は、ゲート絶縁膜の構成を工夫することにより、
安定な薄膜半導体装置を提供することを目的とする。

〔発明の概要〕

本発明では、ゲート絶縁膜をゲッタリング作用のある絶
縁層を含むように構成することを特徴としている。

〔発明の実施例〕

第１図において、具体的な実施例を説明する。

ガラス基板１に、多結晶シリコン２．ゲート絶獄膜３ａ
、３ｂ、３ｃ、多結晶シリコンゲート４゜ソース５．ド
レイン６、保護膜７．ソース電極８゜ドレイン電極９か
ら構成されている。特徴はゲート絶縁膜が３ｙ？ｊで構
成されていることであり、具体的には、従来製法の薄い
５ｉＯｚ３ａ、；Ｊ度の高い薄いリンガラス３ｂ、従来
製法の厚いＳｉ○２３ｃで構成されている。ゲート絶縁
膜３ａは、清浄な界面を得るため、例えば薄い熱酸化膜
か、光化学気相反応によるドープされないＳｉＯ２から
なる。厚さは５０人〜５００人とする。ゲート絶縁膜３
ｂは本発明の特徴を示し、ゲッタリング効果のあるリン
ガラスから成る。リンの濃度は５〜３０ｍｏΩ％で、厚
さは１０〜５００人で気相法又は熱反応法で形成しであ
る。ゲート絶縁膜３Ｃは、ゲート耐圧を向上させるため
、従来の気相法で、厚さ１００〜２００ｏ人形成する。

次に第２図において、具体的な実施例を示す。

（ａ）において、ガラス基板１に、気相法で多結晶シリ
コン２を形成する。温度は６００℃で、厚さは５００〜
５０００人とする。形成後加工して島状とする。

（ｂ）において、本発明の特徴であるゲート絶縁膜を形
成する。まず、熱酸化により、水蒸気中６００℃で約３
０時間加熱シテ約３００人ノ５ｉＯｚ膜を形成し、ゲー
ト絶縁膜３ａとする。熱酸化法では、低温では厚い膜を
形成することは困難で、この膜だけで１０００人程度０
ゲート絶縁膜を形成するのは非現実的である。ただし、
第１層口の薄い酸化膜として清浄な界面を持つように形
成することは可能であり、本発明の目的には十分である
。この第１層目の厚さは、次に形成するリンガラスのゲ
ッタリング効果が及ぶ厚さであること、すなわち約５０
０Å以下とすること、又リンガラスに含まれるリンが、
多結晶シリコン２に到達しないように阻止できる厚さ、
すなわち約５０Å以上であることが必要である。第２層
のリンガラスは、低温でもリンゲッタリング効果がある
ように、比較的高濃度であることが必要であり、５〜３
０ｍａｎ％が必要である。形成法として、約６００℃で
、気相法によりモノシラン（ＳｉＨ４）とフォスフイン
（ＰＨｇ）を酸素と反応させて形成する方法、又はオキ
シ塩化リン（ＰＯＣＩ２＋＋）を酸素中で熱反応させる
方法が可能である。これらの方法で厚さ１０〜５００人
とする。リンガラスは。

湿式法では比較的エツチングが速く、後の工程でオーバ
ーハング状になる場合があり、厚さはゲッタリング効果
のある最少限の厚さとすることが必要である６ドライ加
工する場合はこれらの限定は緩和される。次に第３［目
のゲート絶縁膜３ｃを形成する。第１層及び第２層は本
発明を達成するための特徴ある膜であるが、厚さは限定
され、薄く形成される。したがって、ゲート耐圧を上げ
るには、第３層のゲート絶縁膜３Ｃを厚く形成する。

この膜は通常の気相法で約５００〜２０００人とする０
通常約１０００人で十分である。この３層ゲート絶縁）
３３ａ、３ｂ、３ｃを形成後、ゲッタリング効果を十分
にするために、６０℃で約２０時間アニールする。

以下の（Ｑ）、（ｄ）の工程は、従来技術と同じに処理
することができる。ただし、（ｂ）にお化アニーリング
でも代用できる。

第３図は本発明を実施した低温薄膜ＭＯ５ＦＥＴのゲー
ト電圧とドレイン電流との関係を示す。特性は安定して
おり、第８図と同じくゲート電圧の走査方向、ＡＢで差
はほとんどなくなる。また、界面。

膜の清浄・安定化により、オフ電流の低減、しきい値電
圧の低減も達成される。

次に本発明の応用例を示す。

第４図は、ゲート酸化膜として、熱酸化膜３ａ。

リンガラス３ｂ、そして比較的リン濃度の低い（４ｍｏ
ｎ％）リンガラス３ｄを使った例である。

この例では、比較的融点の低いリンガラス３ｄを使うこ
とにより、高いゲート耐圧を得るための最も厚い第３層
の安定性も改善できる。

第５図は、ゲート酸化膜として、熱酸化膜３ａ。

リンガラス３ｂ、ｆＩｔ化膜３Ｃと積層し、さらに、第
３層の酸化膜３ｃをゲッタリングするため、第４層目の
リンガラス３ｂを追加したことを特徴とする。

また本発明では、第１層目の酸化膜形成に、熱酸化法あ
るいは通常の気相成長法について例示したが、光励起法
による気相反応法あるいは光励起法にオゾンを用いた方
法で形成した絶縁膜、酸素や窒素のイオン注入法で形成
した絶縁膜も利用でき、同様な効果を得られる。

また本発明では３〜４層のゲート絶縁膜について述べた
が２層あるいは同一反応炉での連続多層膜等任意の組合
せは可能である。またゲッタ作用のある膜としてリンガ
ラスについて述べたが、すンとボロンの混合ガラス膜な
ど、他のゲッタ作用を持つ膜も利用でき、同様な効果を
得られる。またゲッタ層の形成には、リンなどのイオン
注入法も応用できる。

また、本発明はＭＯＳＦＥＴについてのみ例示したが、
バイポーラ素子等の低温表面安定法としても応用できる
。

また本発明ではガラス基板上のＭＯＳＦＥＴについての
み例示したが、石英板、半導体基板上の絶縁膜上に形成
した場合にも応用できる。

また、本発明は、アモルファスなどの他の非単結晶半導
体を用いたＭＯＳＦＥＴにも応用できる。

〔発明の効果〕

本発明によれば、ゲッタリング効果を利用することがで
き、ＭＯＳＦＥＴ等の薄膜半導体装置の特性の安定化、
改善を達成することができる。

【図面の簡単な説明】

第１図は本発明によるＭＯ８ＦＥＴ断面図、第２図は本
発明の詳細な説明するためのＭＯ５ＦＥＴ断面図、第３
図は本発明によるＭＯＳＦＥＴのゲート電圧とドレイン
電流との関係図、第４図及び第５図は本発明の応用例を
示すためのＭＯ５ＦＥＴ断面図を示す。第６図は従来技
術を説明するためのＭＯ５ＦＥＴ断面図、第７図は従来
技術の工程を説明するためのＭＯ５ＦＥＴ断面図、第８
図は従来技術によるＭＯＳＦＥＴのゲート電圧とドレイ
ン電流との関係図を示す。 １・・・ガラス基板、２・・・多結晶シリコン、３．３
ａ。 ３ｂ、３ｃ、３ｄ・・・ゲートＭ緑膜、４・・・多結晶
シリコンゲート、５・・・ソース、６・・・ドレイン、
７・・・保護膜、８・・・ソース電極、９・・・ドレイ
ン電極。　　“’７．−”。 代理人　弁理士　小川勝男゛こν 箭２図 （ＣＬ） ？ 躬４−図 筋６図 （α）

Claims (1)

1. 【特許請求の範囲】 １、絶縁性基板上の薄い半導体膜にＭＯＳＦＥＴが形成
   された薄膜半導体装置において、ゲート絶縁膜が、ゲツ
   タリング効果を有する絶縁膜を含む多層構造となつてい
   ることを特徴とする薄膜半導体装置。 ２、特許請求の範囲第１項において、半導体が非単結晶
   半導体であることを特徴とする薄膜半導体装置。 ３、特許請求の範囲第１項において、基板がガラス基板
   であることを特徴とする薄膜半導体装置。 ４、特許請求の範囲第１項において、ゲート絶縁膜が最
   下層は不純物をドープしない酸化膜、その上に積層され
   る絶縁膜はゲツタ効果のある絶縁膜を含む絶縁膜で構成
   されることを特徴とする薄膜半導体装置。 ５、特許請求の範囲第１項において、ゲツタリング効果
   を有する絶縁膜がリンガラスであることを特徴とする薄
   膜半導体装置。 ６、特許請求の範囲第１項において、少なくとも下地の
   絶縁膜が光励起気相反応で形成されたものであることを
   特徴とする薄膜半導体装置。