JP2658143B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2658143B2 JP2658143B2 JP63067872A JP6787288A JP2658143B2 JP 2658143 B2 JP2658143 B2 JP 2658143B2 JP 63067872 A JP63067872 A JP 63067872A JP 6787288 A JP6787288 A JP 6787288A JP 2658143 B2 JP2658143 B2 JP 2658143B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxide film
- silicon film
- silicon
- doped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Local Oxidation Of Silicon (AREA)
Description
【発明の詳細な説明】 〔概要〕 半導体装置の製造方法、特に、表面に酸化膜を有する
不純物ドープのシリコン膜を絶縁膜上に形成する方法に
関し、 上記酸化膜の実効的な絶縁性を向上させると共に厚さ
のばらつきを低減させることを目的とし、 上記絶縁膜上にアモルファス状態のノンドープシリコ
ン膜を形成し、熱酸化により該シリコン膜の表面に酸化
膜を形成し、しかる後、イオン注入により該シリコン膜
に不純物をドープするように構成する。
不純物ドープのシリコン膜を絶縁膜上に形成する方法に
関し、 上記酸化膜の実効的な絶縁性を向上させると共に厚さ
のばらつきを低減させることを目的とし、 上記絶縁膜上にアモルファス状態のノンドープシリコ
ン膜を形成し、熱酸化により該シリコン膜の表面に酸化
膜を形成し、しかる後、イオン注入により該シリコン膜
に不純物をドープするように構成する。
本発明は、半導体装置の製造方法に係り、特に、表面
に酸化膜を有する不純物ドープのシリコン膜を絶縁膜上
に形成する方法に関する。
に酸化膜を有する不純物ドープのシリコン膜を絶縁膜上
に形成する方法に関する。
例えばEPROM（消去可能なPROM）やEEPROM（電気的に
消去可能なPROM）などの半導体装置では、上記シリコン
膜をフローティングゲートにし、その上のコントロール
ゲートとの間を上記酸化膜で絶縁している。そしてこの
酸化膜は、厚さを薄くするため絶縁性に優れていること
が望まれている。
消去可能なPROM）などの半導体装置では、上記シリコン
膜をフローティングゲートにし、その上のコントロール
ゲートとの間を上記酸化膜で絶縁している。そしてこの
酸化膜は、厚さを薄くするため絶縁性に優れていること
が望まれている。
第２図は、表面に酸化膜を有する不純物ドープのシリ
コン膜を絶縁膜上に形成する従来例の工程順側断面図
（ａ）〜（ｃ）である。
コン膜を絶縁膜上に形成する従来例の工程順側断面図
（ａ）〜（ｃ）である。
同図において、先ず〔図（ａ）参照〕、複数素子の分
のフィールド絶縁膜２及びゲート絶縁膜３を面配置して
形成したシリコンウェーハ１上に、燐ドープしたポリシ
リコンのシリコン膜４を形成する。
のフィールド絶縁膜２及びゲート絶縁膜３を面配置して
形成したシリコンウェーハ１上に、燐ドープしたポリシ
リコンのシリコン膜４を形成する。
シリコン膜４の形成は、CVD法（化学気相成長法）を
用い例えばモノシラン（SiH4）の600℃以上の熱分解反
応によりポリシリコンを堆積した後、熱拡散により燐を
ドーピングして行う。燐のドーピングは、イオン注入に
よったり、CVD法において堆積と同時に行ったりする場
合もある。
用い例えばモノシラン（SiH4）の600℃以上の熱分解反
応によりポリシリコンを堆積した後、熱拡散により燐を
ドーピングして行う。燐のドーピングは、イオン注入に
よったり、CVD法において堆積と同時に行ったりする場
合もある。
次いで〔図（ｂ）参照〕、シリコン膜４を通常の方法
でパターニングする。
でパターニングする。
次いで〔図（ｃ）参照〕、酵素を不活性ガス例えばア
ルゴンで稀釈した雰囲気中での加熱により、シリコン膜
４の表面を熱酸化して酸化膜５を形成する。
ルゴンで稀釈した雰囲気中での加熱により、シリコン膜
４の表面を熱酸化して酸化膜５を形成する。
このシリコン膜４をフローティングゲートにする場
合、酸化膜５の厚さを400Å程度に薄くし、その上に接
してコントロールゲートを設けることから、酸化膜５の
絶縁性が重要になり、上記熱酸化は、酸化膜５の膜質が
良くなるように、酸素／アルゴンの分圧比及び加熱温度
を例えば1/25及び1000℃といった具合に低めにする。
合、酸化膜５の厚さを400Å程度に薄くし、その上に接
してコントロールゲートを設けることから、酸化膜５の
絶縁性が重要になり、上記熱酸化は、酸化膜５の膜質が
良くなるように、酸素／アルゴンの分圧比及び加熱温度
を例えば1/25及び1000℃といった具合に低めにする。
しかしながら、上述して工程でシリコン膜４及び酸化
膜５を形成すると、酸化膜５は、膜質を良くしても実効
的な絶縁性が低くなり、且つウェーハ１面内における厚
さのばらつきが標準偏差σで10％程度と大きくなる問題
がある。この問題は、例えば製造するEPROMやEEPROMの
品質を低下させる問題に繋がる。
膜５を形成すると、酸化膜５は、膜質を良くしても実効
的な絶縁性が低くなり、且つウェーハ１面内における厚
さのばらつきが標準偏差σで10％程度と大きくなる問題
がある。この問題は、例えば製造するEPROMやEEPROMの
品質を低下させる問題に繋がる。
そこで本発明は、表面に酸化膜を有する不純物ドープ
のシリコン膜を絶縁膜上に形成する方法において、上記
酸化膜の実効的な絶縁性を向上させると共に厚さのばら
つき低減させることを目的とする。
のシリコン膜を絶縁膜上に形成する方法において、上記
酸化膜の実効的な絶縁性を向上させると共に厚さのばら
つき低減させることを目的とする。
上記目的は、表面に酸化膜を有する不純物ドープのシ
リコン膜を絶縁膜上に形成するに際して、上記絶縁膜上
にアモルファス状態のノンドープシリコン膜を形成し、
熱酸化により該シリコン膜の表面に酸化膜を形成し、し
かる後、イオン注入により該シリコン膜に不純物をドー
プする本発明の製造方法によって達成される。
リコン膜を絶縁膜上に形成するに際して、上記絶縁膜上
にアモルファス状態のノンドープシリコン膜を形成し、
熱酸化により該シリコン膜の表面に酸化膜を形成し、し
かる後、イオン注入により該シリコン膜に不純物をドー
プする本発明の製造方法によって達成される。
従来例における酸化膜５の実効的な絶縁性の低下は、
シリコン膜４がポリシリコンであるためシリコン膜４と
酸化膜５の界面の凹凸が大きくなり、その凹凸により酸
化膜５内に生ずる電界集中が大きくなるためである。そ
こで当該シリコン膜をアモルファス状態のシリコンにす
ることにより上記凹凸が小さくなり上記実効的な絶縁性
が向上する。
シリコン膜４がポリシリコンであるためシリコン膜４と
酸化膜５の界面の凹凸が大きくなり、その凹凸により酸
化膜５内に生ずる電界集中が大きくなるためである。そ
こで当該シリコン膜をアモルファス状態のシリコンにす
ることにより上記凹凸が小さくなり上記実効的な絶縁性
が向上する。
また本発明者の実験によると、表面を熱酸化するシリ
コン膜が不純物ドープのものである場合に酸化膜の厚さ
のばらつきが大きくなることが判った。従って熱酸化で
酸化膜を形成する際に母体のシリコン膜をノンドープシ
リコンにすることにより、酸化膜の厚さのばらつきを小
さくすることができる。
コン膜が不純物ドープのものである場合に酸化膜の厚さ
のばらつきが大きくなることが判った。従って熱酸化で
酸化膜を形成する際に母体のシリコン膜をノンドープシ
リコンにすることにより、酸化膜の厚さのばらつきを小
さくすることができる。
以下本発明の実施例について第１図の工程順側断面図
（ａ）〜（ｄ）を用いて説明する。全図を通じ同一符号
は同一対象物を示す。
（ａ）〜（ｄ）を用いて説明する。全図を通じ同一符号
は同一対象物を示す。
第１図において、先ず〔図（ａ）参照〕、従来例と同
様にフィールド絶縁膜２及びゲート絶縁膜３を形成した
シリコンウェーハ１上に、ノンドープでアモルファス状
態のシリコン膜６（厚さ約3000Å）を形成する。
様にフィールド絶縁膜２及びゲート絶縁膜３を形成した
シリコンウェーハ１上に、ノンドープでアモルファス状
態のシリコン膜６（厚さ約3000Å）を形成する。
シリコン膜６の形成は、CVD法を用い例えばモノシラ
ンの熱分解反応によるが、その温度を従来例の場合より
低く例えば560℃にすることにより実現できる。
ンの熱分解反応によるが、その温度を従来例の場合より
低く例えば560℃にすることにより実現できる。
次いで〔図（ｂ）参照〕、従来例の場合と同様にして
シリコン膜６をパターニングする。
シリコン膜６をパターニングする。
次いで〔図（ｃ）参照〕、従来例の場合と同様にして
シリコン膜６の表面を熱酸化し、従来例の第２図（ｃ）
に示す酸化膜５に相当する酸化膜７を形成する。酸素／
アルゴンの分圧比及び加熱温度は1/25及び1000℃にし、
酸化膜７の厚さは400Åである。
シリコン膜６の表面を熱酸化し、従来例の第２図（ｃ）
に示す酸化膜５に相当する酸化膜７を形成する。酸素／
アルゴンの分圧比及び加熱温度は1/25及び1000℃にし、
酸化膜７の厚さは400Åである。
次いで〔図（ｄ）参照〕、酸化膜７の上から燐をイオ
ン注入し活性化処理して、ノンドープのシリコン膜６を
燐ドープのシリコン膜８に変える。イオン注入の条件
は、エネルギが40KeV、ドーズ量が８×1015／cm2であ
る。形成されたシリコン膜８は、従来例の第２図（ｃ）
に示すシリコン膜４に相当するものとなる。
ン注入し活性化処理して、ノンドープのシリコン膜６を
燐ドープのシリコン膜８に変える。イオン注入の条件
は、エネルギが40KeV、ドーズ量が８×1015／cm2であ
る。形成されたシリコン膜８は、従来例の第２図（ｃ）
に示すシリコン膜４に相当するものとなる。
かくして形成された酸化膜７は、ウェーハ１面内にお
ける厚さのばらつきが、σで１％以下となり従来例の酸
化膜５より大幅に低減している。
ける厚さのばらつきが、σで１％以下となり従来例の酸
化膜５より大幅に低減している。
また、実効的な絶縁性が例えば次のように向上してい
る。
る。
即ち、酸化膜７及びそれと同じ厚さにした酸化膜５の
上に接して燐ドープのポリシリコン膜を形成し、酸化膜
７及び５それぞれの両面間に電圧を印加して面積当たり
のリーク電流が同じになる電圧を比較すると、酸化膜７
における電圧は、平均値で見て酸化膜５における電圧の
ほぼ２倍である。
上に接して燐ドープのポリシリコン膜を形成し、酸化膜
７及び５それぞれの両面間に電圧を印加して面積当たり
のリーク電流が同じになる電圧を比較すると、酸化膜７
における電圧は、平均値で見て酸化膜５における電圧の
ほぼ２倍である。
以上説明したように本発明の構成によれば、表面に酸
化膜を有する不純物ドープのシリコン膜を絶縁膜上に形
成する方法において、上記酸化膜の実効的な絶縁性を向
上させると共に厚さのばらつきを低減させることができ
て、例えば製造するEPROMやEEPROMの品質向上を可能に
させる効果がある。
化膜を有する不純物ドープのシリコン膜を絶縁膜上に形
成する方法において、上記酸化膜の実効的な絶縁性を向
上させると共に厚さのばらつきを低減させることができ
て、例えば製造するEPROMやEEPROMの品質向上を可能に
させる効果がある。
第１図は実施例の工程順側断面図、 第２図は従来例の工程順側断面図、 である。 図において、 １はシリコンウェーハ、２はフィールド絶縁膜、３はゲ
ート絶縁膜、４、８は燐ドープのシリコン膜、５、７は
酸化膜、６はアモルファス状態のノンドープシリコン
膜、である。
ート絶縁膜、４、８は燐ドープのシリコン膜、５、７は
酸化膜、６はアモルファス状態のノンドープシリコン
膜、である。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/112 29/788 29/792
Claims (1)
- 【請求項１】表面に酸化膜を有する不純物ドープのシリ
コン膜を絶縁膜上に形成するに際して、上記絶縁上にア
モルファス状態のノンドープシリコン膜を形成し、熱酸
化により該シリコン膜の表面に酸化膜を形成し、しかる
後、イオン注入により該シリコン膜に不純物をドープす
ることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63067872A JP2658143B2 (ja) | 1988-03-22 | 1988-03-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63067872A JP2658143B2 (ja) | 1988-03-22 | 1988-03-22 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01239957A JPH01239957A (ja) | 1989-09-25 |
| JP2658143B2 true JP2658143B2 (ja) | 1997-09-30 |
Family
ID=13357446
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63067872A Expired - Lifetime JP2658143B2 (ja) | 1988-03-22 | 1988-03-22 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2658143B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS539483A (en) * | 1976-07-15 | 1978-01-27 | Hitachi Ltd | Semiconductor device |
| JPS6257224A (ja) * | 1985-09-06 | 1987-03-12 | Toshiba Corp | 半導体装置の製造方法 |
-
1988
- 1988-03-22 JP JP63067872A patent/JP2658143B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01239957A (ja) | 1989-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4597159A (en) | Method of manufacturing SiO2 -Si interface for floating gate semiconductor device | |
| US5432106A (en) | Manufacture of an asymmetric non-volatile memory cell | |
| US5231038A (en) | Method of producing field effect transistor | |
| JP2761685B2 (ja) | 半導体装置の製造方法 | |
| JP2670563B2 (ja) | 半導体装置の製造方法 | |
| US5786619A (en) | Depletion mode power MOSFET with refractory gate and method of making same | |
| GB2104728A (en) | Method of making cobalt disilicide electrode | |
| US4081292A (en) | Method of manufacturing a semi-insulating silicon layer | |
| US4948744A (en) | Process of fabricating a MISFET | |
| JPH0828502B2 (ja) | 双方向性の電力用縦形ｍｏｓ素子およびそれの製造方法 | |
| JP2658143B2 (ja) | 半導体装置の製造方法 | |
| EP0287031B1 (en) | High breakdown voltage insulating film provided between polysilicon layers | |
| JP3247242B2 (ja) | 半導体装置の製造方法 | |
| US5144393A (en) | Structure for a PSD type field effect transistor | |
| JPH0558257B2 (ja) | ||
| JPH0748562B2 (ja) | 半導体装置の製造方法 | |
| JP3140023B2 (ja) | 半導体装置及びその製造方法 | |
| JPS6228591B2 (ja) | ||
| JP2724149B2 (ja) | 半導体装置の製造方法 | |
| JP2861025B2 (ja) | 半導体記憶装置およびその製造方法 | |
| JPS631071A (ja) | 薄膜半導体装置 | |
| JP3030569B2 (ja) | 不揮発性半導体メモリの製造方法 | |
| KR100268101B1 (ko) | 폴리사이드 게이트 | |
| JP2658163B2 (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| JPH04106982A (ja) | 半導体装置の製造方法 |