JP2724149B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2724149B2
JP2724149B2 JP63051696A JP5169688A JP2724149B2 JP 2724149 B2 JP2724149 B2 JP 2724149B2 JP 63051696 A JP63051696 A JP 63051696A JP 5169688 A JP5169688 A JP 5169688A JP 2724149 B2 JP2724149 B2 JP 2724149B2
Authority
JP
Japan
Prior art keywords
polycrystalline silicon
gas
oxide film
oxygen
leakage current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63051696A
Other languages
English (en)
Other versions
JPH01226158A (ja
Inventor
順一 塩澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP63051696A priority Critical patent/JP2724149B2/ja
Publication of JPH01226158A publication Critical patent/JPH01226158A/ja
Application granted granted Critical
Publication of JP2724149B2 publication Critical patent/JP2724149B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Local Oxidation Of Silicon (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Non-Volatile Memory (AREA)

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は多結晶シリコンよりなる導電層上に絶縁膜を
介して他の導電層を積層する半導体装置の製造方法に係
り、前記多結晶シリコン上の絶縁膜の漏洩電流が電界極
性に対して著しく異なることが要求される半導体装置の
製造方法に関するものである。
(従来の技術) 多結晶シリコンよりなる導電層上の絶縁膜の漏洩電流
が電界極性に対して著しく異なることが要求される半導
体装置としては、例えばF−E2PROM(「Flash Electric
ally Erasable−RROM」IDEM,84.Technical Digest p46
4)がある。
第6図は、このF−E2PROMセルの代表的構造例を示す
ものであり、シリコン基板11上に形成されたフィールド
酸化膜12の上に、第1の多結晶シリコンよりなるフロー
ティングゲート14、シリコン酸化膜よりなる絶縁膜15及
び第2の多結晶シリコンよりなるイレーズゲート16が順
次形成されている。13はゲート酸化膜、17はコントロー
ルゲートである。
この構造例の場合、フローティングゲート14からイレ
ーズゲート16の方向18に電子を注入して消去を行ない、
反対にイレーズゲート16からフローティングゲートの方
向19に電子を注入してプログラム時の誤書き込みが行な
われる。
F−E2PROMでは、消去時はフローティングゲート14か
らイレーズゲート16に電子が注入され易い状態が必要で
あり、反対に、プログラム誤書き込み時ではイレーズゲ
ート16からフローティングゲート14に電子が注入されに
くい状態が必要である。即ち、消去時、イレーズゲート
16に、フローティングゲート14に対して正の電圧を印加
した場合は、イレーズゲート16とフローティングゲート
14間の多結晶シリコン上絶縁膜15の漏洩電流が流れ易
く、プログラム誤書き込み時、イレーズゲート16に、フ
ローティングゲート14に対して負の電圧を印加した場合
は、イレーズゲート16とフローティングゲート14間の多
結晶シリコン上絶縁膜15の漏洩電流が流れにくいことが
必要となる。
このように、F−E2PROMでは、フローティングゲート
14とイレーズゲート16間の多結晶シリコン上絶縁膜15の
漏洩電流が電界極性に対して著しく異なり、方向性を持
たせる技術が必要となる。
次に、第7図の(a)〜(c)を用いて、従来の多結
晶シリコン間絶縁膜15を形成する技術について説明す
る。
第7図(a)に示すように、絶縁膜12上に多結晶シリ
コン14を堆積する。多結晶シリコン14は、LPCVD法に
て、シラン(SiH4)からの熱分解により形成する。多結
晶シリコン14は堆積中にリン、ヒ素、ホウ素等を添加す
る添加多結晶シリコンである場合と、無添加多結晶シリ
コンである場合がある。無添加多結晶シリコンの場合
は、堆積後に拡散やイオン注入により、リン、ヒ素、ホ
ウ素を添加する。
通常は無添加多結晶シリコン14に、オキシ塩化リン
(POCl3)を拡散源として800℃から1000℃の温度でリン
を拡散する。リン添加後の多結晶シリコンのグレインサ
イズはリン濃度依存性が強く、リン濃度2×1020cm-3
下ではグレインサイズはほぼ一定で1000Å、リン濃度2
×1020cm-3以上ではグレインサイズは急激に大きくな
り、リン濃度5×1020cm-3でグレインサイズは3000Å程
度である。
多結晶シリコン14の堆積後(第7図(a))や、リン
を添加後(第7図(b))後の多結晶シリコン14の表面
には、堆積時や、リン添加時に生じる凹凸が存在する。
この凹凸は、堆積時やリン添加時の条件により大きさは
決まり、通常その凹凸は縦方向に500Åから1000Å程度
に生じる。この凹凸は、グレインサイズに弱く依存して
おり、多結晶シリコンのグレインサイズが大きくなる
と、凹凸の横方向周期も大きくなる。しかし凹凸の大き
さのグレインサイズは、必ずしも一致していない。
次に、第7図(b)に示すように、多結晶シリコン14
を800℃から1100℃の温度で乾燥酸素、又は水蒸気を含
む雰囲気で熱酸化膜15を形成する。続いて第7図(c)
に示すように、熱酸化膜15上に第2の多結晶シリコンよ
りなる導電層16を形成する。
次いで、上述のように形成されたキャパシタ構成から
なる第1の多結晶シリコン14、第2の多結晶シリコン16
間の多結晶シリコン酸化膜15の漏洩電流特性の特性例を
第8図の(a)〜(d)に示す。キャパシタ面積1mm2
多結晶シリコン酸化膜15の膜厚は200Åで、横軸は多結
晶シリコン14、16間に印加する電界(MV/cm)であり、
縦軸は多結晶シリコン酸化膜15の漏洩電流(A)であ
る。電界は、第2の多結晶シリコン16が第1の多結晶シ
リコン14上に対し、正に印加した時を正方向にした。
多結晶シリコン中のリン濃度は、それぞれ2×1020cm
-3、5×1020cm-3になるようにオキシ塩化リン(POC
l3)を用いて拡散した。また、多結晶シリコン酸化膜15
は、酸化温度800℃と1000℃で、乾燥酸素(O2)と窒素
(N2)の混合ガスで酸素ガス濃度が全体の20%になる雰
囲気で形成した。
第8図の(a)、(b)がリン濃度が2×1020cm-3
あり、第8図は(a)が酸化温度800℃で、同図(b)
が1000℃である。第8図の(a)、(b)にあるよう
に、リン濃度が2×1020cm-3の場合は、多結晶シリコン
酸化膜の漏洩電流は正方向と負方向では差が生じる。第
8図(a)は、正方向では2MV/cmの電界から漏洩電流が
立ち上り、負方向では4MV/cmから漏洩電流が流れ始め
る。
第8図(b)では、漏洩電流は、正方向では3MV/cm、
負方向では4.5MV/cmから流れ始めている。
リン濃度が2×1020cm-3と低い場合、上述のように、
正方向と負方向で漏洩電流に差が生じるのは、以下の理
由による。即ち、多結晶シリコンのグレインサイズが10
00Åと小さいため、グレインサイズに一致する酸化によ
り生じる第1の多結晶シリコン14と酸化膜15界面凹凸の
曲率半径が小さい。一方、酸化膜15と第2多結晶シリコ
ン16界面の凹凸の曲率半径は、酸化膜15の多結晶シリコ
ン14界面凹凸が反映されており、この場合、酸化前の多
結晶シリコン14上の凹凸は、多結晶シリコン堆積時やリ
ン添加時に決定され、通常、横方向1000Å程度あり、リ
ン濃度2×1020cm-3の場合のグレインサイズ1000Åと比
較すると大きい。
正方向の漏洩電流は第1の多結晶シリコン14と酸化膜
15界面により決定され、負方向は酸化膜15と第2の多結
晶シリコン16界面により決定される。界面凹凸の曲率半
径が小さい程、界面での電界が集中し易くなり、電界集
中効果から漏洩電流は大きくなる。リン濃度2×1020cm
-3の場合は、下部の第1の多結晶シリコン14−酸化膜15
界面凹凸と上部の第2の多結晶シリコン16−酸化膜15界
面凹凸の違いにより漏洩電流が流れる方向により差異が
生じる。
また、酸化温度が高温になるほど、酸化により生じる
グレインサイズと対応する凹凸の縦方向高さが小さくな
る。これは、高温ほどグレイン境界部が増速して酸化さ
れる割合が減少するためと、応力の緩和により凹凸の局
部的曲率半径が大きくなるためである。
第8図の(a)、(b)間には酸化温度に差があり、
高温(1000℃)で酸化するほど、漏洩電流は減少してい
る。
次に、多結晶シリコン中のリン濃度が5×1020cm-3
場合について説明する。リン濃度が5×1020cm-3と高い
と、多結晶シリコンのグレインサイズは3000Åと大きく
なり、従って、酸化により生じるグレインサイズに対応
する凹凸の横方向周期は3000Åとなり、下部第1の多結
晶シリコン14−酸化膜15界面凹凸の曲率半径と上部の第
2の多結晶シリコン16−酸化膜15凹凸の曲率半径とに差
がなくなる。従って、各結晶シリコン酸化膜15の漏洩電
流は、正方向と負方向で差がなくなる。第8図の
(c)、(d)の特性例では、正方向、負方向で差がな
くなり、共に、800℃酸化で、3MV/cm、1000℃酸化で5MV
/cmで漏洩電流が流れ始めている。
以上の従来例では、多結晶シリコン酸化膜で、漏洩電
流の方向依存性が最もあるのは、多結晶シリコン中のリ
ン濃度が2×1020cm-3で、酸化温度が800℃の場合(第
8図(a))であるが、この場合でも正方向で2MV/cmで
あり、負方向で4MV/cmであり、2MV/cmの差があるだけで
ある。この場合、第2の多結晶シリコン16が、第1の多
結晶シリコン14に対し正に印加した場合の方が漏洩電流
は流れ易いので、F−E2PROMでは、第1の多結晶シリコ
ン14をフローティングゲートとし、第2の多結晶シリコ
ン16をイレーズゲートとして用いる。そしてさらに、多
結晶シリコン堆積等の多結晶シリコン膜界面凹凸は、堆
積時の圧力、温度の微妙な変動を受け、従って、漏洩電
流を制御することは困難である。
(発明が解決しようとする課題) 従来法にあっては、多結晶シリコン上の酸化膜の漏洩
電流が電界極性、正方向と負方向に対して制御性よく顕
著に異なるようにすることは難しく、例えば酸化膜の膜
厚200Åで1mm2のキャパシタを構成したとき、その漏洩
電流10-8A/mm2時の電界では、正方向、負方向間で2〜3
MV/cmの差をつけることしかできなかった。
この発明は上記事情に基づいてなされたもので、多結
晶シリコン上の酸化膜の漏洩電流が電界極性、正方向と
負方向に対して制御性よく顕著に異なり、漏洩電流に方
向依存性を生じさせることのできる半導体装置の製造方
法を提供することを目的とする。
[発明の構成] (課題を解決するための手段) 上記課題を解決するために、第1の発明は、多結晶シ
リコン膜上に絶縁膜を介して他の導電層を積層する半導
体装置の製造方法において、前記多結晶シリコン膜の膜
厚方向の一部を、フッ素及び酸素を含み且つ酸素原子の
存在比が少なくともフッ素原子よりも多いガス中でプラ
ズマエッチングする第1の工程と、この第1の工程でプ
ラズマエッチングされた前記多結晶シリコン膜を、900
℃以下の温度で酸素ガス、酸素ガスと不活性ガスとの混
合ガス、水蒸気を含むガス、又は塩酸を含むガスのうち
何れかのガスの雰囲気で酸化し、前記絶縁膜を形成する
第2の工程とを有することを特徴とする。
また、第2の発明は、同じく多結晶シリコン膜上に絶
縁膜を介して他の導電層を積層する半導体装置の製造方
法において、前記多結晶シリコン膜の膜厚方向の一部
を、フッ素及び酸素を含み且つフッ素原子の存在比が少
なくとも酸素原子よりも多いガス中でプラズマエッチン
グする第1の工程と、この第1の工程でプラズマエッチ
ングされた前記多結晶シリコン膜を、1000℃以上の温度
で酸素ガス、酸素ガスと不活性ガスとの混合ガス、水蒸
気を含むガス、又は塩酸を含むガスのうちの何れかのガ
スの雰囲気で酸化し、前記絶縁膜を形成する第2の工程
とを有することを特徴とする。
(作用) 第1の発明では、多結晶シリコンをフッ素及び酸素を
含む混合ガスであって、その酸素原子が少なくともフッ
素原子よりも多いガス中でプラズマエッチングすると、
多結晶シリコン表面の凹凸が平滑化されることが見出さ
れたことに基づきなされたものである。
これを第1図の(a)、(b)を用いて説明すると、
例えば、フロンガス(CF4)と酸素ガス(O2)の混合ガ
スで酸素ガス(O2)濃度がフロンガス(CF4)濃度の2
分の1以上多いガス中で縦方向700Åの凹凸を有する多
結晶シリコン3(第1図(a))を500Åプラズマエッ
チングすると、多結晶シリコン3の凹凸は縦方向200Å
以下になる(第1図(b))。そして、多結晶シリコン
3の表面凹凸が平滑化されると同時に、多結晶シリコン
3のエッジ部が曲率半径200Å以上に丸められる(第1
図(b))。
このプラズマエッチングでは、多結晶シリコン3が50
0Å以上エッチングされないと多結晶シリコン3の表面
には、縦方向200Å以上の凹凸が残る。従って多結晶シ
リコン3の表面凹凸を縦方向200Å以下に平滑化するに
は、多結晶シリコン3を500Å以上エッチングする必要
がある。
また、多結晶シリコン中のリン濃度を2×1020cm-3
下にすると、多結晶シリコンのグレインサイズは1000Å
程度と小さい。
多結晶シリコンを酸化すると、グレイン境界が増速酸
化されるため、多結晶シリコン−酸化膜界面には、グレ
インサイズに対応する凹凸が現れる。グレイン境界の増
速酸化は、低温(900℃以下)で酸化するほど生じ易
い。高温(1100℃)で酸化すると、グレイン境界の増速
酸化は起きない。
多結晶シリコンを酸化したとき、酸化膜上部界面は、
酸化前の多結晶シリコン表面状態が反映される。従っ
て、第1図に示すように多結晶シリコンをガス中の酸素
原子が少なくともフッ素原子よりも多いガス中でプラズ
マエッチングした場合は、多結晶シリコン表面は平滑化
されており、酸化後の上部界面はこの平滑化された界面
を反映し、縦方向200Å以下の凹凸した存在しない。
多結晶シリコン中のリン濃度が2×1020cm-3以下で、
900℃以下の温度で、酸素ガス、酸素ガスと不活性ガス
の混合ガス、水蒸気を含むガス、又は塩酸を含むガスの
何れかのガスで酸化すると、多結晶シリコン−酸化膜界
面のグレインサイズ1000Åに対応する凹凸が現れる。一
方、酸化膜上部界面は、酸化前の平滑化した界面が反映
されて平滑化されている。
以上により、第1の多結晶シリコン−酸化膜界面と酸
化膜上部界面、即ち酸化膜−第2の多結晶シリコン界面
の凹凸状態が著しく異なる状態を作製することが可能と
なる。従って、これにより、それぞれの界面の凹凸状態
が反映する多結晶シリコン酸化膜の漏洩電流は、下部の
第1の多結晶シリコン側から電子が注入される方向と、
上部の第2の多結晶シリコン側から電子が注入される方
向とで、大きな差を生じることが可能となり、漏洩電流
に方向性が大きく生じる。
この第1の発明をF−E2PROMに適用する場合は、第2
の多結晶シリコンをイレーズゲートとして用い、第1の
多結晶シリコンをフローティングゲートとして用いる。
次に、第2の発明では、多結晶シリコンを、フッ素及
び酸素を含む混合ガスであって、そのフッ素原子が少な
くとも酸素原子よりも多いガス中でプラズマエッチング
すると、多結晶シリコン表面の縦方向の凹凸が増大す
る。
まず、後述の第4図(a)に示すように、無添加多結
晶シリコンをLPCVDにて、温度620℃で堆積し、その後、
オキシ塩化リン(POCl3)をソースとして、多結晶シリ
コン中のリン濃度を5×1020cm-3になるように、リンを
多結晶シリコンに拡散させると、多結晶シリコン表面に
は、縦方向に700Å程度の凹凸が生じる。
さらに、例えば、フロンガス(CF4)と酸素ガス
(O2)混合ガスであって、そのフロンガス(CF4)濃度
が、酸素ガス(O2)濃度の2分の1以上のガス中で、多
結晶シリコンを500Å以上プラズマエッチングすると、
前述のように多結晶シリコン表面の凹凸は増大し、縦方
向に1000Å以上の凹凸になる(後述の第4図(b))。
この縦方向1000Å以上の凹凸を有する多結晶シリコン
を、1000℃以上の温度で酸素ガス、酸素ガスと不活性ガ
スの混合ガス、水蒸気を含むガス、又は塩酸を含むガス
の何れかのガスの雰囲気で200Å以上の酸化膜を形成す
ると、酸化膜の上部界面は、酸化前の多結晶シリコン界
面の凹凸を反映して、縦方向に1000Å以上の凹凸を生じ
る。しかし、酸化膜下部の第1の多結晶シリコン−酸化
膜界面は、1000℃以上の酸化温度のために、縦方向500
Å以下の凹凸しか生じない。
酸化温度が、1000℃以上の場合、酸化膜の粘性流動が
生じるため、縦方向1000Å以上の凹凸が500Å以下にな
るのである。
以上により第1の多結晶シリコン−酸化膜界面と酸化
膜上部の界面、即ち酸化膜−第2の多結晶シリコン界面
の凹凸状態が著しく異なる状態を作製することが可能と
なる。
そして第1の多結晶シリコン側から電子を注入する場
合、漏洩電流は第1の多結晶シリコン−酸化膜界面の凹
凸状態により決まり、第2の多結晶シリコン側から電子
を注入する場合、漏洩電流は酸化膜−第2の多結晶シリ
コン界面の凹凸状態により決まる。従って、上記のよう
に第1の多結晶シリコン−酸化膜界面と酸化膜−第2の
多結晶シリコン界面の凹凸状態が著しく異なるため、漏
洩電流の方向性が大きく生じる。
この第2の発明をF−E2PROMに適用する場合は、前記
第1の発明とは逆に第1の多結晶シリコンをイレーズゲ
ートとして用い、第2の多結晶シリコンをフローティン
グゲートとして用いる。
(実施例) 以下、この発明の実施例を図面を参照して説明する。
第2図及び第3図を参照して第1実施例を説明する。
第2図(a)に示すように、シリコン基板1または絶
縁膜2上に、第1の多結晶シリコン4を堆積する。第1
の多結晶シリコン4は、リンを添加した添加多結晶シリ
コンか、又は無添加多結晶シリコンの場合は、その無添
加多結晶シリコンの堆積後に拡散がイオン注入によりリ
ンを添加する。リン添加多結晶シリコンを堆積する場合
も、無添加多結晶シリコンを堆積後に拡散かイオン注入
によりリンを添加する場合も、多結晶シリコン中のリン
濃度は2×1020cm-3以下になるように制御する。この場
合、多結晶シリコンのグレインサイズは1000Å程度と小
さい。
次に、ガス中の酸素原子が少なくともフッ素原子より
も多いガスの雰囲気、例えば酸素ガス(O2)流量がフロ
ンガス(CF4)流量の2分の1以上多いガス雰囲気で多
結晶シリコン4を、500Å以上プラズマエッチングす
る。
それにより、多結晶シリコン4の表面は平滑化され、
縦方向200Å以下の凹凸しか残らなくなる(第2図
(b))。
続いて、900℃以下の温度で、酸素ガス、酸素ガスと
不活性ガスの混合ガス、水蒸気を含むガス、又は塩酸を
含むガスの何れかのガス中で酸化する。例えば、第2図
(c)の工程では酸化温度900℃で乾燥酸素(O2)と窒
素(N2)の混合ガスで、酸素ガス濃度が全体の20%にな
る雰囲気で酸化した。
第2図(c)に示すように、酸化によりグレインサイ
ズに対応する凹凸が現れる。多結晶シリコン4中のリン
濃度が2×1020cm-3以下の場合、多結晶シリコン4のグ
レインサイズは1000Å以下であるため、900℃以下の低
温で酸化した後、第1の多結晶シリコン4−酸化膜5界
面は、曲率半径1000Å以下で1000Å周囲の凹凸が現われ
る。一方、酸化膜上部界面は、酸化膜の多結晶シリコン
の平坦度を反映して平滑化されている。その後、多結晶
シリコン酸化膜5の上に第2の多結晶シリコン6を堆積
した(第2図(d))。
第3図に、上記の多結晶シリコン酸化膜5の漏洩電流
特性の測定結果を示す。キャパシタ面積1mm2、多結晶シ
リコン酸化膜5の膜厚は200Åで、横軸は第1と第2多
結晶シリコン4、6間に印加する電界(MV/cm)であ
り、縦軸は、多結晶シリコン酸化膜5の漏洩電流(A)
である。電界は、第2の多結晶シリコン6が、第1の多
結晶シリコン4に対し正に印加された時を正方向にし
た。
多結晶シリコン4中のリン濃度は、2×1020cm-3にな
るようにオキシ塩化リン(POCl3)から拡散し、多結晶
シリコン上酸化膜5は、酸化温度900℃で、乾燥酸素(O
2)と窒素(N2)の混合ガスで酸素ガス濃度が全体の20
%になる雰囲気で酸化した。
第3図の特性から、漏洩電流は、正方向では2MV/cmか
ら流れ始め、負方向では7MV/cmから流れ始めており、正
方向と負方向で漏洩電源に大きな差を生じさせることが
可能となる。
この実施例では製造された構造をF−E2PROMに適用す
る場合は、第1の多結晶シリコン4をフローティングゲ
ート、第2の多結晶シリコン6をイレーズゲートとして
用いる。従って、多結晶シリコン酸化膜5に正方向電界
が印加された場合を消去に用い、負方向電界が印加され
た場合をプログラム時の誤書込みに用いる。
次に、第4図及び第5図を参照して第2実施例を説明
する。
第4図(a)に示すように、シリコン基板1または絶
縁膜2上に、第1の多結晶シリコン7を堆積する。第1
の多結晶シリコン7は、リンを添加した添加多結晶シリ
コンか、又は無添加多結晶シリコンの場合は、その無添
加多結晶シリコンの堆積後に拡散か、イオン注入により
リンを添加する。
次に、ガス中のフッ素原子が、少なくとも酸素原子よ
りも多いガス中、例えば、フロンガス(CF4)流量が酸
素ガス(O2)流量の2分の1以上多いガス雰囲気で、多
結晶シリコン7を500Å以上プラズマエッチングする
(第4図(b))。それにより、多結晶シリコ7の表面
の凹凸は増大し、縦方向1000Å以上になる。
続いて、1000℃以上の温度で、酸素ガス、酸素ガスと
不活性ガスの混合ガス、水蒸気を含むガス、又は塩酸を
含むガスの何れかのガス中で酸化する。例えば、第4図
(c)の工程では酸化温度1000℃で乾燥酸素(O2)と窒
素(N2)の混合ガスで、酸素ガス濃度が全体の20%にな
る雰囲気で酸化し、多結晶シリコン酸化膜8を形成し
た。
1000℃以上の温度で酸化するため、200Å以上酸化す
ることにより、第1の多結晶シリコン−酸化膜界面の凹
凸は500Å以下になる。その後、多結晶シリコン酸化膜
8の上に第2の多結晶シリコン9を堆積した(第4図
(d))。
第5図に、上記の多結晶シリコン酸化膜5の漏洩電流
特性の測定結果を示す。キャパシタ面積1mm2、多結晶シ
リコン酸化膜5の膜厚は200Åで、横軸は第1と第2の
多結晶シリコン7、9間に印加する電界(MV/cm)であ
り、縦軸は、多結晶シリコン酸化膜5の漏洩電流(A)
である。電界は、第2の多結晶シリコン9が、第1の多
結晶シリコン7に対し正に印加された時を正方向にし
た。
なお、多結晶シリコン7中のリン濃度は5×1020cm-3
になるようにオキシ塩化リン(POCl3)より拡散した。
第5図の特性から、漏洩電流は、正方向では5MV/cmか
ら流れ始め、負方向では2.5MV/cmから流れ始めており、
正方向と負方向で漏洩電流に大きな差を生じることが可
能となっている。
この実施例で製造された構造をF−E2PROMに適用する
場合は、第1の多結晶シリコンをイレーズゲート、第2
の多結晶シリコン9をフローティングゲートとして用い
る。
[発明の効果] 以上説明したように、本発明によれば、多結晶シリコ
ン上の酸化膜の両面間の凹凸状態が著しく異なる状態に
なるので、その酸化膜の漏洩電流を電界極性、正方向と
負方向に対して制御性よく著しく異ならせて方向依存性
を生じさせることができるという利点がある。
【図面の簡単な説明】
第1図は第1の発明に係る半導体装置の製造方法の基本
的工程を説明するための工程図、第2図は本発明の第1
実施例の製造工程を示す工程図、第3図は同上第1実施
例で製造された半導体装置における酸化膜の漏洩電流特
性を示す特性図、第4図は本発明の第2実施例の製造工
程を示す工程図、第5図は同上第2実施例で製造された
半導体装置における酸化膜の漏洩電流特性を示す特性
図、第6図はF−E2PROMセルの縦断面図、第7図は従来
の半導体装置の製造方法を説明するための工程図、第8
図は同上従来方法で製造された半導体装置における酸化
膜の漏洩電流特性を示す特性図である。 4、7:第1の多結晶シリコン、 5、8:酸化膜、 6、9:第2の多結晶シリコン、

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項1】多結晶シリコン膜上に絶縁膜を介して他の
    導電層を積層する半導体装置の製造方法において、 前記多結晶シリコン膜の膜厚方向の一部を、フッ素及び
    酸素を含み且つ酸素原子の存在比が少なくともフッ素原
    子よりも多いガス中でプラズマエッチングする第1の工
    程と、 この第1の工程でプラズマエッチングされた前記多結晶
    シリコン膜を、900℃以下の温度で酸素ガス、酸素ガス
    と不活性ガスとの混合ガス、水蒸気を含むガス、又は塩
    酸を含むガスのうちの何れかのガスの雰囲気で酸化し、
    前記絶縁膜を形成する第2の工程とを有することを特徴
    とする半導体装置の製造方法。
  2. 【請求項2】前記多結晶シリコン膜には、2×1020cm-3
    以下のリンを添加させることを特徴とする請求項1記載
    の半導体装置の製造方法。
  3. 【請求項3】前記第1の工程で前記多結晶シリコン膜を
    500Å以上プラズマエッチングすることを特徴とする請
    求項1記載の半導体装置の製造方法。
  4. 【請求項4】多結晶シリコン膜上に絶縁膜を介して他の
    導電層を積層する半導体装置の製造方法において、 前記多結晶シリコン膜の膜厚方向の一部を、フッ素及び
    酸素を含み且つフッ素原子の存在比が少なくとも酸素原
    子よりも多いガス中でプラズマエッチングする第1の工
    程と、 この第1の工程でプラズマエッチングされた前記多結晶
    シリコン膜を、1000℃以上の温度で酸素ガス、酸素ガス
    と不活性ガスとの混合ガス、水蒸気を含むガス、又は塩
    酸を含むガスのうちの何れかのガスの雰囲気で酸化し、
    前記絶縁膜を形成する第2の工程とを有することを特徴
    とする半導体装置の製造方法。
  5. 【請求項5】前記第1の工程で多結晶シリコン膜を500
    Å以上プラズマエッチングすることを特徴とする請求項
    4記載の半導体装置の製造方法。
JP63051696A 1988-03-07 1988-03-07 半導体装置の製造方法 Expired - Lifetime JP2724149B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63051696A JP2724149B2 (ja) 1988-03-07 1988-03-07 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63051696A JP2724149B2 (ja) 1988-03-07 1988-03-07 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH01226158A JPH01226158A (ja) 1989-09-08
JP2724149B2 true JP2724149B2 (ja) 1998-03-09

Family

ID=12894066

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63051696A Expired - Lifetime JP2724149B2 (ja) 1988-03-07 1988-03-07 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2724149B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5161495B2 (ja) * 2006-07-19 2013-03-13 株式会社東芝 不揮発性半導体記憶装置
US7906804B2 (en) 2006-07-19 2011-03-15 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and manufacturing method thereof

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5189387A (ja) * 1975-02-03 1976-08-05

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
「LSIハンドブック」 電子通信学会編 (昭59.11.30) P.293−296

Also Published As

Publication number Publication date
JPH01226158A (ja) 1989-09-08

Similar Documents

Publication Publication Date Title
JP2761685B2 (ja) 半導体装置の製造方法
EP0195902B1 (en) Dual electron injection structure and process with self-limiting oxidation barrier
JP2896890B2 (ja) フラッシュメモリ素子及びその製造方法
JPH08162549A (ja) 半導体素子のゲート電極の形成方法
US5237196A (en) Semiconductor device and method for manufacturing the same
JP2724149B2 (ja) 半導体装置の製造方法
JP2002016152A (ja) 半導体装置の製造方法
JP3140023B2 (ja) 半導体装置及びその製造方法
JPH09223752A (ja) 不揮発性半導体記憶装置の製造方法
JP2001257328A (ja) 不揮発性半導体記憶装置を含む半導体装置
JPH01225147A (ja) 半導体装置とその製造方法
US20020145162A1 (en) Non-volatile semiconductor storage device and method for producing the same
JP2750159B2 (ja) 半導体装置の製造方法
JPH08148584A (ja) 半導体装置とその製造方法
JPS61295644A (ja) 半導体装置の製造方法
JPH10335500A (ja) 半導体装置の製造方法
JP2658143B2 (ja) 半導体装置の製造方法
JPH08162546A (ja) 不揮発性半導体記憶装置およびその製造方法
KR100223676B1 (ko) 불휘발성 반도체 메모리 장치에 사용되는 메모리 셀의 층간절연막의 제조방법
JPH10335495A (ja) 半導体装置とその製造方法
JPH07130887A (ja) 積層ゲート型不揮発性半導体記憶装置の製造方法
JPH118322A (ja) 半導体装置とその製造方法
JPH08274196A (ja) 半導体装置とその製造方法
JPH05343703A (ja) 不揮発性メモリの製造方法
JPH065875A (ja) 不揮発性メモリ装置