JPH01226158A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH01226158A
JPH01226158A JP63051696A JP5169688A JPH01226158A JP H01226158 A JPH01226158 A JP H01226158A JP 63051696 A JP63051696 A JP 63051696A JP 5169688 A JP5169688 A JP 5169688A JP H01226158 A JPH01226158 A JP H01226158A
Authority
JP
Japan
Prior art keywords
polycrystalline silicon
gas
oxide film
oxygen
leakage current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63051696A
Other languages
English (en)
Other versions
JP2724149B2 (ja
Inventor
Junichi Shiozawa
順一 塩澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP63051696A priority Critical patent/JP2724149B2/ja
Publication of JPH01226158A publication Critical patent/JPH01226158A/ja
Application granted granted Critical
Publication of JP2724149B2 publication Critical patent/JP2724149B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)
  • Non-Volatile Memory (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は多結晶シリコンよりなる尋電層上に絶縁膜を介
して他の導電層を積層する半導体装置の製造方法に係り
、前記多結晶シリコン上の絶縁膜の漏洩電流が電界極性
に対して著しく異なることが要求される半導体装置の製
造方法に関するものである。
(従来の技術) 多結晶シリコンよりなる導電層上の絶縁膜の漏洩電流が
電界極性に対して著しく異なることが要求される半導体
装置としては、例えばF−E2P ROM (r F 
1ash  E Iectrically E ras
able−RROMJ IDEM、 84. Tech
nical  [)igest  p464 )がある
第6図は、このF−E2 FROMセルの代表的構造例
を示すものであり、シリコン基板11上に形成されたフ
ィールド酸化膜12の上に、第1の多結晶シリコンより
なる70−ティングゲート14、シリコン酸化膜よりな
る絶縁膜15及び第2の多結晶シリコンよりなるイレー
ズゲート16が順次形成されている。13はゲート酸化
膜、17はコントロールゲートである。
このan例の場合、70−ティングゲート14からイレ
ーズゲート16の方向18に電子を注入して消去を行な
い、反対にイレーズゲート16から70−ティングゲー
トの方向19に電子を注入してプログラム時の誤書き込
みが行なわれる。
F−E2 PROMでは、消去時はフローティングゲー
ト14からイレーズゲート16に電子が注入され易い状
態が必要であり、反対に、プログラム誤謁き込み時では
イレーズゲート16から70−ティングゲート14に電
子が注入されにくい状態が必要である。即ち、消去時、
イレーズゲート16に、70−ティングゲート14に対
して正の電圧を印加した場合は、イレーズゲート16と
フローティングゲート14間の多結晶シリコン上絶縁膜
15の漏洩電流が流れ易く、プログラム課内き込み時、
イレーズゲート16に、フローティングゲート14に対
して負の電圧を印加した場合は、イレーズゲート16と
70−ティングゲート14間の多結晶シリコン上絶縁膜
15の漏洩電流が流れにくいことが必要となる。
このように、F−E2 FROMでは、フローティング
ゲート14とイレーズゲート1617Slの多結晶シリ
コン上絶縁膜15の漏洩電流が電界極性に対して著しく
異なり、方向性を持たせる技術が必要となる。
次に、第7図の(2)〜(C)を用いて、従来の多結晶
シリコン間絶縁1!J15を形成する技術について説明
する。
第7図(2)に示すように、絶縁膜12上に多結晶シリ
コン14を堆積する。多結晶シリコン14は、LPCV
D法ニテ、シラ> (S i H4) カラf)WA分
解により形成する。多結晶シリコン14は堆積中にリン
、ヒ素、ホウ素等を添加する添加多結晶シリコンである
場合と、無添加多結晶シリコンである場合がある。無添
加多結晶シリコンの場合は、堆積後に拡散やイオン注入
により、リン、ヒ素、ホウ素を添加する。
通常は無添加多結晶シリコン14に、オキシ塩化リン(
POCl2 )を拡散源として800℃から1000℃
の温度でリンを拡散する。リン添加後の多結晶シリコン
のグレインサイズはリン濃度依存性が強く、リンm度2
X102’ cm−3以下ではグレインサイズはほぼ一
定で100OA、リン濃度2X1020cm−3以上で
グレインサイズは急激に大きくなり、リン濃度5X10
20crn−:lでグレインサイズは300OA程度で
ある。
多結晶シリコン14の堆積後(第7図(a))や、リン
を添加優(第7図■)後の多結晶シリコン14の表面に
は、堆積時や、リン添加時に生じる凹凸が存在する。こ
の凹凸は、堆積時やリン添加時の条件により大ぎさは決
まり、通常その凹凸は縦方向に50OAから100OA
程度に生じる。
この凹凸は、グレインサイズに弱く依存しており、多結
晶シリコンのグレインサイズが大きくなると、凹凸の横
方向周期も大きくなる。しかし凹凸の大きさとグレイン
サイズは、必ずしも一致していない。
次に、第7図(υに示すように、多結晶シリコン14を
800℃から1100℃の温度で乾燥酸素、又は水蒸気
を含む雰囲気で熱酸化膜15を形成する。続いて第7図
(C)に示すように、熱酸化膜15上に第2の多結晶シ
リコンよりなるIJ電層16を形成する。
次いで、上述のように形成されたキャパシタ構成からな
る第1の多結晶シリコン14、第2の多結晶シリコン1
6間の多結晶シリコン酸化膜15の漏洩電流特性の特性
例を第8図の偲)〜〈ωに示す。
キャパシタ面積1mm2、多結晶シリコン酸化膜15の
膜厚は200人で、横軸は多結晶シリコン14.16間
に印加する電界(MV/am)t’あり、縦軸は多結晶
シリコン酸化膜15の漏洩電流(A)である。電界は、
第2の多結晶シリコン16が第1の多結晶シリコン14
上に対し、正に印加した時を正方向にした。
多結晶シリコン中のリン濃度は、それぞれ2Xl Q2
0 cm−3,5X1020cm−3になるようにオキ
シ塩化リン(POCL3)を用いて拡散した。また、多
結晶シリコン酸化膜15は、酸化温度800℃と100
0℃で、乾燥酸素(02)と窒素(N2)の混合ガスで
酸素ガス濃夙が全体の20%になる雰囲気で形成した。
第8図の(a)、(υがリン濃度が2X1020cm−
3であり、第8図(a)が酸化温度800 ℃で、同図
(b)が1000℃である。第8図の(a)、(b)に
あるように、リン濃度が2X102’ cm−3の場合
は、多結晶シリコン酸化膜の漏洩電流は正方向と負方向
では差が生じる。第8図(2)は、正方向では2MV/
cmの電界から漏洩M流が立ち上り、負方向では4MV
/cmから漏洩電流が流れ始める。
第8図(υでは、漏洩電流は、正方向では3MV/cm
、負方向では4.5MV/cmから流れ始めている。
リン濃度が2x102Gcm−3と低い場合、上述のよ
うに、正方向と負方向で漏洩電流に差が生じるのは、以
下の理由による。即ち、多結晶シリコンのグレインサイ
ズが100OAと小さいため、グレインサイズに一致す
る酸化により生じる第1の多結晶シリコン14と酸化膜
15界而凹凸の曲率半径が小さい。一方、酸化膜15と
第2多結晶シリコン16界面の凹凸の曲率半径は、酸化
膜15の多結晶シリコン14界面凹凸が反映されており
、この場合、酸化前の多結晶シリコン14上の凹凸は、
多結晶シリコン堆積時やリン添加時に決定され、通常、
横方向1000人程度6り、リン濃度2X1020 a
m−3の場合のグレインサイズ100OAと比較すると
大きい。
正方向の漏洩電流は第1の多結晶シリコン14と酸化膜
15界面により決定され、負方向は酸化膜15と第2の
多結晶シリコン16界面により決定される。界面凹凸の
曲率半径が小さい程、界面での電界が集中し易くなり、
電界集中効果から漏洩電流は大きくなる。リン濃度2X
1020cm’3の場合は、下部の第1の多結晶シリコ
ン14−酸化膜15界面凹凸と上部の第2の多結晶シリ
コン16−酸化膜15界面凹凸の違いにより漏洩電流が
流れる方向により差異が生じる。
また、酸化温度が8潟になるほど、酸化により生じるグ
レインサイズと対応する凹凸の縦方向^さが小さくなる
。これは、高温はどグレイン境界部が増速しで酸化され
る割合が減少するためと、応力の緩和により凹凸の局部
的曲率半径が大きくなるためである。
第8図の(a)、(0間には酸化温度に差があり、高t
!!、(1000℃)で酸化するほど、漏洩電流は減少
している。
次に、多結晶シリコン中のリン濃度が5×10200m
’の場合について説明する。リン濃度が5X1820 
cm−3と高いと、多結晶シリコンのグレインサイズは
3000Aと大きくなり、従って、酸化により生じるグ
レインサイズに対応する凹凸の横方向周期は3000人
となり、下部用1の多結晶シリコン14−酸化膜15界
面凹凸の曲率半径と上部の第2の多結晶シリコン16−
酸化膜15凹凸の曲率半径とに差がなくなる。従って、
多結晶シリコン酸化膜15の漏洩電流は、正方向と負方
向で差がなくなる。第8図の(C)、θ)の特性例では
、正方向、負方向で差がなくなり、共に、800℃酸化
で、3MV/cm、1000℃酸化で5MV/Cmで漏
洩電流が流れ始めている。
以上の従来法では、多結晶シリコン酸化膜で、漏洩電流
の方向依存性が最もあるのは、多結晶シリコン中のリン
濃度が2xlO20cm−3で、酸化温度が800℃の
場合(第8図(a))であるが、この場合でも正方向で
2MV/cmであり、負方向で4MV/cmであり、2
MV/cmの差があるだけである。この場合、第2の多
結晶シリコン16が、第1の多結晶シリコン14に対し
正に印加した場合の方が漏洩電流は流れ易いので、F−
E2 PROMでは、第1の多結晶シリコン14を70
−ティングゲートとし、第2の多結晶シリコン16をイ
レーズゲートとして用いる。そしてさらに、多結晶シリ
コン堆積時の多結晶シリコン膜界面凹凸は、堆v1時の
圧力、温度の微妙な変動を受け、従って、漏洩電流を制
御することは困難である。
(発明が解決しようとする課題) 従来法にあっては、多結晶シリコン上の酸化膜の漏洩電
流が電界極性、正方向と負方向に対して制御性よく顕著
に異なるようにすることは難しく、例えば酸化膜の膜厚
20OAで1mm2のキャパシタを構成したとき、その
漏洩電流10“8A/mm2時の電界では、正方向、負
方向間で2〜3MV/amの差をつけることしかできな
かった。
この発明は上記事情に基づいてなされたもので、多結晶
シリコン上の酸化膜の漏洩電流が電界極性、正方向と負
方向に対して制御性よく顕著に異なり、漏洩電流に方向
依存性を生じさすることのできる半導体装置の製造方法
を提供することを目的とする。
[発明の構成1 (課題を解決するための手段) 上記課題を解決するために、第1の発明は、多結晶シリ
コン膜の膜厚方向の一部を、フッ素及び酸素を含み且つ
酸素原子の存在比が少なくともフッ素原子よりも多いガ
ス中でプラズマエツチングする第1の工程と、このプラ
ズマエツチングされた多結晶シリコン膜を、900℃以
下の温度でII!素ガス、酸素ガスと不活性ガスの混合
ガス、水蒸気を含むガス、又はJ3!mを含むガスの何
れかのガスの雰囲気で酸化する第2の工程とを有するこ
とを要旨とする。
また、第2の発明は、多結晶シリコン膜の膜厚方向の一
部を、フッ素及び酸素を含み且つフッ素原子の存在比が
少なくともM素原子よりも多いガス中でプラズマエツチ
ングする第1の工程と、このプラズマエツチングされた
多結晶シリコン膜を、1000″C以上の温度で酸素ガ
ス、酸素ガスと不活性ガスの混合ガス、水蒸気を含むガ
ス、又は塩酸を含むガスの何れかのガスの雰囲気で酸化
する第2の工程とを有することを要旨とする。
(作用) 第1の発明では、多結晶シリコンをフッ素及び酸素を含
む混合ガスであって、その酸素原子が少なくともフッ素
原子よりも多いガス中でプラズマエツチングすると、多
結晶シリコン表面の凹凸が平滑化されることが見出され
たことに基づきなされたものである。
これをm1図のQ)、(υを用いて説明すると、例えば
、フロンガス(CF4 )と酸素ガス(02)の混合ガ
スで酸素ガス(02)濃度がフロンガス(CF4 >濃
度の2分の1以上多いガス中で縦方向700Aの凹凸を
有する多結晶シリコン3(第1図■)を500Aプラズ
マエツチングすると、多結晶シリコン3の凹凸は縦方向
200Å以下になる(第1図(υ)。そして、多結晶シ
リコン3の表面凹凸が平滑化されると同時に、多結晶シ
リコン3のエツジ部が曲率半径200A以上に丸められ
る(第1図(b))。
このプラズマエツチングでは、多結晶シリコン3が50
0A以上エシチングされないと多結晶シリコン3の表面
には、縦方向200A以上の凹凸が残る。従って多結晶
シリコン3の表面凹凸を縦方向200Å以下に平滑化す
るには、多結晶シリコン3を500A以上エツチングす
る必要がある。
また、多結晶シリコン中のリン濃度を 2x 102 ’ cm−3以下にすると、多結晶シリ
コンのグレインサイズは100OA程度と小さい。
多結晶シリコンを酸化すると、グレイン境界が増速酸化
されるため、多結晶シリコン−酸化膜界面に番よ、グレ
インサイズに対応する凹凸が現れる。
グレイン境界の増速酸化は、低温(90o℃以下り″c
酸化するほど生じ易い。高1(1100℃)で酸化する
と、グレイン境界の増速酸化は起きない。
多結晶シリコンを酸化したとき、酸化膜−L部界面は、
酸化前の多結晶シリコン表面状態が反映される。従って
、第1図に示すように多結晶シリコンをガス中の酸素原
子が少なくともフッ素原子よりも多いガス中でプラズマ
エツチングした場合は、多結晶シリコン表面は平滑化さ
れており、酸化後の上部界面はこの平滑化された界面を
反映し、縦方向200Å以下の凹凸しか存在しない。
多結晶シリコン中のリン濃度が2X1020Cm−3以
下で、900℃以下の温度で、酸素ガス、酸素ガスと不
活性ガスの混合ガス、水蒸気を含むガス、又は塩酸を含
むガスの何れかのガスで酸化すると、多結晶シリコン−
酸化膜界面のグレインサイズ100OAに対応する凹凸
が現れる。一方、酸化膜上部界面は、酸化前の平滑化し
た界面が反映されて平滑化されている。
以上により、第1の多結晶シリコン−酸化膜界面と酸化
膜上部界面、即ち酸化膜−第2の多結晶シリコン界面の
凹凸状態が著しく異なる状態を作製することが可能とな
る。従って、これにより、それぞれの界面の凹凸状態が
反映する多結晶シリコン酸化膜の漏洩電流は、下部の第
1の多結晶シリコン側から電子が注入される方向と、上
部の第2の多結晶シリコン側から電子が注入される方向
とで、大きな差を生じることが可能となり、漏洩電流に
方向性が大きく生じる。
この第1の発明をF−E2 PROMに適用する場合は
、第2の多結晶シリコンをイレーズゲートとして用い、
第1の多結晶シリコンを70−ティングゲートとして用
いる。
次に、第2の発明では、多結晶シリコンを、フッ素及び
酸素を含む混合ガスであって、そのフッ素原子が少なく
とも酸素原子よりも多いガス中でプラズマエツチングす
ると、多結晶シリコン表面の縦方向の凹凸は増大する。
まず、後述の第4図(a)に示すように、無添加多結晶
シリコンをLPGVDにて、湿度620℃でlff1し
、その後、オキシ塩化リン(POCl2 )をソースと
して、多結晶シリコン中のリン濃度を5X1020cm
−3に、なるように、リンを多結晶シリコンに拡散させ
ると、多結晶シリコン表面には、縦方向に700人程6
の凹凸が生じる。
さらに、例えば、フロンガス(CF4 )と酸素ガス(
02)混合ガスであって、そのフロンガス(CF4 )
濃度が、酸素ガス(02)濃度の2分の1以上のガス中
で、多結晶シリコンを500A以上プラズマエツチング
すると、前述のように多結晶シリコン表面の凹凸は増大
し、縦方向に1000Å以上の凹凸になる(後述の第4
図(υ)。
この縦方向1000Å以上の凹凸を有する多結晶シリコ
ンを、1000℃以上の温度で酸素ガス、酸素ガスと不
活性ガスの混合ガス、水蒸気を含むガス、又は塩酸を含
むガスの何れかのガスの雰囲気で200A以上の酸化膜
を形成すると、酸化膜の上部界面は、酸化前の多結晶シ
リコン界面の凹凸を反映して、縦方向に100OA以上
の凹凸を生じる。しかし、酸化膜下部の第1の多結晶シ
リコン−酸化膜界面は、1000℃以上の酸化温度のた
めに、縦方向500Å以下の凹凸しか生じない。
酸化温度が、1000℃以上の場合、酸化膜の粘性流動
が生じるため、縦方向1000Å以上の凹凸が500Å
以下になるのである。
以上により第1の多結晶シリコン−酸化膜界面と酸化膜
上部の界面、即ち酸化膜−第2の多結晶シリコン界面の
凹凸状態が著しく異なる状態を作製することが可能とな
る。
そして第1の多結晶シリコン側から電子を注入する場合
、漏洩電流は第1の多結晶シリコン−酸化膜界面の凹凸
状態により決まり、第2の多結晶シリコン側から電子を
注入する場合、漏洩電流は酸化膜−第2の多結晶シリコ
ン界面の凹凸状態により決まる。従って、上記のように
第1の多結晶シリコンー酸化膜界面と酸化膜−第2の多
結晶シリコン界面の凹凸状態が著しく異なるため、漏洩
電流の方向性が大き(生じる。
この第2の発明をF−E2 PROMに適用する場合は
、前記第1の発明とは逆に第1の多結晶シリコンをイレ
ーズゲートとして用い、第2の多結晶シリコンを70−
ティングゲートとして用いる。
(実施例) 以下、この発明の実施例を図面を参照して説明する。
第2図及び第3図を参照して第1実施例を説明する。
第2図(a)に示すように、シリコン基板1または絶縁
膜2上に、第1の多結晶シリコン4を堆積する。第1の
多結晶シリコン4は、リンを添加した添加多結晶シリコ
ンか、又は無添加多結晶シリコンの場合は、その無添加
多結晶シリコンの堆積後に拡散かイオン注入によりリン
を添加する。リン添加多結晶シリコンを堆積する場合も
、無添加多結晶シリコンを堆積後に拡散かイオン注入に
よりリンを添加する場合も、多結晶シリコン中のリン濃
度は2 X l Q20 Cm−3以下になるように制
御する。この場合、多結晶シリコンのグレインサイズは
1000人程度8小さい。
次に、ガス中の酸素原子が少なくともフッ素原子よりも
多いガスの雰囲気、例えば酸素ガス(02)流mがフロ
ンガス(CF4 )流量の2分の1以上多いガス雰囲気
で多結晶シリコン4を、500A以上プラズマエツチン
グする。
それにより、多結晶シリコン4の表面は平滑化され、縦
方向20OA以下の凹凸しか残らt、1くなる(第2図
(υ)。
続いて、900℃以下の温度で、酸素ガス、酸素ガスと
不活性ガスの混合ガス、水蒸気を含むガス、又は塩酸を
含むガスの何れかのガス中で酸化する。例えば、第2図
(C)の工程では酸化温度900℃で乾燥酸素〈02)
と窒素(N2)の混合ガスで、酸素ガス濃度が全体の2
0%になる雰囲気で酸化した。
第2図(C)に示すように、酸化によりグレインサイズ
に対応する凹凸が現れる。多結晶シリコン4中のリン濃
度が2x1020 cm4以下の場合、多結晶シリコン
4のグレインサイズは1000A以、下であるため、9
00℃以下の低温で酸化した後、第1の多結晶シリコン
4−酸化膜5界面は、曲率半t!!1000Å以下で1
00OA周期の凹凸が現われる。一方、酸化膜上部界面
は、酸化膜の多結晶シリコンの平坦度を反映して平滑化
されている。その後、多結晶シリコン酸化膜5の上に第
2の多結晶シリコン6を堆積した(第2図■)。
第3図に、上記の多結晶シリコン酸化膜5の漏洩電流特
性の測定結果を示す。キトバシタ面積1mm2、多結晶
シリコン酸化膜5の膜厚は200Aで、横軸は第1と第
2多結晶シリコン4.6間に印加する電界(MV/cm
)であり、縦軸は、多結晶シリコン酸化膜5の漏洩電流
(A)である。電界は、第2の多結晶シリコン6が、第
1の多結晶シリコン4に対し正に印加された時を正方向
にした。
多結晶シリコン4中のリン濃度は、 2X102ocm−3になるようにオキシ塩化リン(P
OCLa )から拡散し、多結晶シリコン−Eill化
膜5は、酸化温度900℃で、乾燥酸素(02)と窒素
(N2)の混合ガスで酸素ガスで酸素ガス濃度が全体の
20%になる雰囲気で酸化した。
第3図の特性から、漏洩電流は、正方向では2 M V
 / c mから流れ始め、負方向では7MV/cmか
ら流れ始めており、正方向と負方向で漏洩電流に大きな
差を生じさせることが可能となる。
この実施例で¥J造された構造をF−E2 PROMに
適用する場合は、第1の多結晶シリコン4を70−ティ
ングゲート、第2の多結晶シリコン6をイレーズゲート
として用いる。従って、多結晶シリコン酸化膜5に正方
向電界が印加された場合を消去に用い、負方向電界が印
加された場合をプログラム時の誤書込みに用いる。
次に、第4図及び第5図を参照して第2実施例を説明す
る。
第4図伝)に示すように、シリコン基板1または絶縁膜
2上に、第1の多結晶シリコン7を堆積する。第1の多
結晶シリコン7は、リンを添加した添加多結晶シリコン
か、又は無添加多結晶シリコンの場合は、その無添加多
結晶シリコンの堆積後に拡散か、イオン注入によりリン
を添加する。
次に、ガス中のフッ素原子が、少なくとも酸素原子より
も多いガス中、例えば、フロンガス(CF4 )流量が
酸素ガス(02)流量の2分の1以上多いガス雰囲気で
、多結晶シリコン7を500人以上プラズマエツチング
する(第4図(b))。それにより、多結晶シリコン7
の表面の凹凸は増大し、縦方向1000Å以上になる。
続いて、1000℃以上の温度で、酸素ガス、酸素ガス
と不活性ガスの混合ガス、水蒸気を含むガス、又は塩酸
を含むガスの何れかのガス中で酸化する。例えば、第4
図(C)の工程では酸化温度1000℃で乾燥酸素(0
2)と窒素(N2)の混合ガスで、酸素ガス濃度が全体
の20%になる雰囲気で酸化し、多結晶シリコン酸化膜
8を形成した。
1000℃以上の温度で酸化するため、200人以上酸
化することにより、第1の多結晶シリコン−酸化膜界面
の凹凸は500ALX下になる。その後、多結晶シリコ
ン酸化膜8の上に第2の多結晶シリコン9を堆積した(
第4図■)。
第5図に、上記の多結晶シリコン酸化膜5の漏洩電流特
性の測定結果を示す。キャパシタ面積1mm2、多結晶
シリコン酸化膜5の膜厚は200人で、横軸は第1と第
2の多結晶シリコン7.9間に印加する電界(M V 
/ c m )であり、縦軸は、多結晶シリコン酸化膜
5の漏洩電流(A)である。電界は、第2の多結晶シリ
コン9が、第1の多結晶シリコン7に対し正に印加され
た時を■方向にした。
なお、多結晶シリランフ中のリン濃度は5×l Q20
0 m−3になるようにオキシ塩化リン(POC交3)
より拡散した。
第5図の特性から、漏洩電流は、正方向では5MV/c
mから流れ始め、負方向では2.5MV/cmから流れ
始めており、正方向と負方向で漏洩電流に大きな差を生
じることが可能となっている。
この実施例で製造された構造をF−E21)ROMに適
用する場合は、第1の多結晶シリコンをイレーズゲート
、第2の多結晶シリコン9を70−ティングゲートとし
て用いる。
[発明の効果] 以上説明したように、本発明によれば、多結晶シリコン
上の酸化膜の両面間の凹凸状態が著しく異なる状態にな
るので、その酸化膜の漏洩電流を電界極性、正方向と負
方向に対してし1m性よく著しく異ならせて方向依存性
を生じさせることができるという利点がある。
【図面の簡単な説明】
第1図は第1の発明に係る半導体装置の製造方法の基本
的工程を説明するための工程図、第2図は本、発明の第
1実施例の製造工程を示寸工程図、第3図は同上第1実
施例で製造された半導体装置における酸化膜の漏洩電流
特性を示す特性図、第4図は本発明の第2実施例の製造
工程を示す工程図、第5図は同上第2実施例で製造され
た半導体装置における酸化膜の漏洩Ii流時特性示す特
性図、第6図はF−E2 pRolVI11セルの縦断
面図、第7図は従来の半導体装置の製造方法を説明する
ための工程図、第8図は同上従来方法で製造された半導
体装置にJ3ける酸化膜の漏洩電流特性を示づ特性図で
ある。 4.7:第1の多結晶シリコン、 5.8:酸化膜、 6.9:第2の多結晶シリコン、

Claims (5)

    【特許請求の範囲】
  1. (1)多結晶シリコン膜の膜厚方向の一部を、フッ素及
    び酸素を含み且つ酸素原子の存在比が少なくともフッ素
    原子よりも多いガス中でプラズマエッチングする第1の
    工程と、このプラズマエッチングされた多結晶シリコン
    膜を、900℃以下の温度で酸素ガス、酸素ガスと不活
    性ガスの混合ガス、水蒸気を含むガス、又は塩酸を含む
    ガスの何れかのガスの雰囲気で酸化する第2の工程とを
    有することを特徴とする半導体装置の製造方法。
  2. (2)前記多結晶シリコン膜には、2×10^2^0c
    m^−^3以下のリンを添加させることを特徴とする請
    求項1記載の半導体装置の製造方法。
  3. (3)前記第1の工程で多結晶シリコン膜を500Å以
    上プラズマエッチングすることを特徴とする請求項1記
    載の半導体装置の製造方法。
  4. (4)多結晶シリコン膜の膜厚方向の一部を、フッ素及
    び酸素を含み且つフッ素原子の存在比が少なくとも酸素
    原子よりも多いガス中でプラズマエッチングする第1の
    工程と、このプラズマエッチングされた多結晶シリコン
    膜を、1000℃以上の温度で酸素ガス、酸素ガスと不
    活性ガスの混合ガス、水蒸気を含むガス、又は塩酸を含
    むガスの何れかのガスの雰囲気で酸化する第2の工程と
    を有することを特徴とする半導体装置の製造方法。
  5. (5)前記第1の工程で多結晶シリコン膜を500Å以
    上プラズマエッチングすることを特徴とする請求項4記
    載の半導体装置の製造方法。
JP63051696A 1988-03-07 1988-03-07 半導体装置の製造方法 Expired - Lifetime JP2724149B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63051696A JP2724149B2 (ja) 1988-03-07 1988-03-07 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63051696A JP2724149B2 (ja) 1988-03-07 1988-03-07 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH01226158A true JPH01226158A (ja) 1989-09-08
JP2724149B2 JP2724149B2 (ja) 1998-03-09

Family

ID=12894066

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63051696A Expired - Lifetime JP2724149B2 (ja) 1988-03-07 1988-03-07 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2724149B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008047870A (ja) * 2006-07-19 2008-02-28 Toshiba Corp 不揮発性半導体記憶装置
US8133782B2 (en) 2006-07-19 2012-03-13 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and manufacturing method thereof

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5189387A (ja) * 1975-02-03 1976-08-05

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5189387A (ja) * 1975-02-03 1976-08-05

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008047870A (ja) * 2006-07-19 2008-02-28 Toshiba Corp 不揮発性半導体記憶装置
US8133782B2 (en) 2006-07-19 2012-03-13 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and manufacturing method thereof
US8330206B2 (en) 2006-07-19 2012-12-11 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and manufacturing method thereof

Also Published As

Publication number Publication date
JP2724149B2 (ja) 1998-03-09

Similar Documents

Publication Publication Date Title
JP2761685B2 (ja) 半導体装置の製造方法
US4541166A (en) Method of making semiconductor deivce using a conductive layer as mask
KR910001426B1 (ko) 반도체장치의 제조방법
KR950001151B1 (ko) 반도체 장치 제조방법
US4656729A (en) Dual electron injection structure and process with self-limiting oxidation barrier
US5237196A (en) Semiconductor device and method for manufacturing the same
JPH01226158A (ja) 半導体装置の製造方法
US5330926A (en) Method of fabricating semiconductor device having a trenched cell capacitor
JPH0581193B2 (ja)
JP3140023B2 (ja) 半導体装置及びその製造方法
JPH01225147A (ja) 半導体装置とその製造方法
JP2002305258A (ja) 不揮発性半導体記憶装置及びその製造方法
EP0405205A2 (en) Method of producing MOS type semiconductor device
JPS6156444A (ja) 半導体装置
JPH03148818A (ja) 半導体装置の製造方法
JPH0344068A (ja) 半導体装置の製造方法
JPS6257224A (ja) 半導体装置の製造方法
JPH01226176A (ja) 半導体装置の製造方法
JPS63168034A (ja) 半導体装置の多層ゲ−ト電極の形成方法
JP2658143B2 (ja) 半導体装置の製造方法
JPH0296377A (ja) 半導体装置の製造方法
JPH02158172A (ja) 薄膜トランジスタ
JPH05136165A (ja) 半導体装置の製造方法
JPS6346735A (ja) 薄膜の酸化方法
JPH0370170A (ja) 半導体素子の形成方法