JPH03148818A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH03148818A JPH03148818A JP1288413A JP28841389A JPH03148818A JP H03148818 A JPH03148818 A JP H03148818A JP 1288413 A JP1288413 A JP 1288413A JP 28841389 A JP28841389 A JP 28841389A JP H03148818 A JPH03148818 A JP H03148818A
- Authority
- JP
- Japan
- Prior art keywords
- ion
- substrate
- implantation
- semiconductor substrate
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 30
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 238000005468 ion implantation Methods 0.000 claims abstract description 19
- 238000000034 method Methods 0.000 claims abstract description 12
- 238000010884 ion-beam technique Methods 0.000 claims abstract description 7
- 150000002500 ions Chemical class 0.000 abstract description 12
- 239000010410 layer Substances 0.000 abstract description 11
- 239000003990 capacitor Substances 0.000 abstract description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 5
- 229910052796 boron Inorganic materials 0.000 abstract description 3
- 239000011229 interlayer Substances 0.000 abstract description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 abstract 2
- 230000015572 biosynthetic process Effects 0.000 description 6
- 230000005465 channeling Effects 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- -1 Boron ions Chemical class 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Landscapes
- Semiconductor Memories (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野１
本発明は半導体装置の製造方法に関し、特に、ＭＯＳト
ランジスタのしきい値を制御するために行われるイオン
注入の方法に関する。
ランジスタのしきい値を制御するために行われるイオン
注入の方法に関する。
［従来の技術１
通常、ＤＲＡＭ用のＭＯＳ型半導体装置は、次の諸工程
を経て製造される。
を経て製造される。
■ フィールド酸化膜形成工程、
■ トレンチキャパシタ形成工程、
■ ゲート酸化膜形成工程、
０ ＭＯＳトランジスタのしきい値電圧Ｖｔを制御する
ためのイオン注入工程、 ■ ゲート電極形成工程、 ０ ソース・ドレイン領域形成工程。
ためのイオン注入工程、 ■ ゲート電極形成工程、 ０ ソース・ドレイン領域形成工程。
上記諸工程のうち、■のイオン注入工程においては、注
入された不純物イオンが半導体基板のシリコン格子問を
通り抜けて計算値以上に深く注入される、いわゆるチャ
ネリング現象を防止するために、半導体基板表面に薄い
酸化膜を形成するとともに半導体基板をある角度傾けて
イオン注入を行っている。
入された不純物イオンが半導体基板のシリコン格子問を
通り抜けて計算値以上に深く注入される、いわゆるチャ
ネリング現象を防止するために、半導体基板表面に薄い
酸化膜を形成するとともに半導体基板をある角度傾けて
イオン注入を行っている。
第３図は、従来の製造方法を示す半導体装置の断面図で
ある。第３図に示すように、イオン注入に先立って、ｐ
型半導体基板１の表面には、フィールド酸化膜２が形成
され、またトレンチキャパシタを形成するために溝が掘
削される。溝内側の半導体基板の表面にはキャパシタの
一方の電極を構成するｎ型拡散層３が形成され、溝内に
はキャパシタの他方の電極を構成する多結晶シリコン層
４が形成されている。半導体基板表面および多結晶シリ
コン層４間には薄い酸化ＪＩ５が、またトレンチキャパ
シタ上には眉間絶縁膜６が形成されている。この半導体
基板に対してＭＯＳトランジスタのしきい値電圧Ｖｔを
制御するためにボロンの イオン注入を行うのである
が、この際にチャネリングを防止するために、イオンの
入射角がθとなるように基板を傾けてこれを行い、イオ
ン注入層７を形成する。
ある。第３図に示すように、イオン注入に先立って、ｐ
型半導体基板１の表面には、フィールド酸化膜２が形成
され、またトレンチキャパシタを形成するために溝が掘
削される。溝内側の半導体基板の表面にはキャパシタの
一方の電極を構成するｎ型拡散層３が形成され、溝内に
はキャパシタの他方の電極を構成する多結晶シリコン層
４が形成されている。半導体基板表面および多結晶シリ
コン層４間には薄い酸化ＪＩ５が、またトレンチキャパ
シタ上には眉間絶縁膜６が形成されている。この半導体
基板に対してＭＯＳトランジスタのしきい値電圧Ｖｔを
制御するためにボロンの イオン注入を行うのである
が、この際にチャネリングを防止するために、イオンの
入射角がθとなるように基板を傾けてこれを行い、イオ
ン注入層７を形成する。
［発明が解決しようとする課題］
上述した従来の半導体装置の製造方法では、常に同じ入
射角でイオン注入を行うため、多結晶シリコン層４と眉
間絶縁膜６の段差による影部分には未注入領域８が形成
される。イオン注入層７はその後の製造工程において、
ＭＯＳトランジスタのチャネル部となり、そこの不純物
濃度がＭＯＳトランジスタのしきい値電圧ｖ丁を決定す
る。従って、トランジスタ形成領域内に未注入領域８が
存在することはＭＯＳトランジスタ間のしきい値電圧の
ばらつきが大きくなることを意味する。
射角でイオン注入を行うため、多結晶シリコン層４と眉
間絶縁膜６の段差による影部分には未注入領域８が形成
される。イオン注入層７はその後の製造工程において、
ＭＯＳトランジスタのチャネル部となり、そこの不純物
濃度がＭＯＳトランジスタのしきい値電圧ｖ丁を決定す
る。従って、トランジスタ形成領域内に未注入領域８が
存在することはＭＯＳトランジスタ間のしきい値電圧の
ばらつきが大きくなることを意味する。
さらに、従来の製造方法では、チャネリングを防止する
ために基板を傾けているが、基板の傾きが固定されてい
るためチャネリングを完全に防止することはできなかっ
た。
ために基板を傾けているが、基板の傾きが固定されてい
るためチャネリングを完全に防止することはできなかっ
た。
［１［題を解決するための手段］
本発明の半導体装置の製造方法は、ＭＱＳトランジスタ
のしきい値電圧ＶＴを設定するためのイオン注入工程に
おいて、半導体基板を回転させながらイオン注入を行う
ものである。その際に回転の回転軸がイオンのビーム方
向に対し０でない一定の角度θをなすようにする。
のしきい値電圧ＶＴを設定するためのイオン注入工程に
おいて、半導体基板を回転させながらイオン注入を行う
ものである。その際に回転の回転軸がイオンのビーム方
向に対し０でない一定の角度θをなすようにする。
［実施例］
次に、本発明の実施例について、図面を参照して説明す
る。
る。
第１図（ａ）、（ｂ）は、本発明のイオン注入状態を示
す半導体装置の断面図である。第１図においても、第３
図と同様の半導体基板に対してイオン注入を行う、この
実施例の第３図の従来例と相違する点は、半導体基板を
回転させながらイオン注入を行っている点である。その
際、この回転の回転軸９はイオンのビーム方向に対し一
定の角θを有している。このように構成すれば、第１図
（ａ）の状態では眉間絶縁膜６の一方の端部Ａの下には
むらなくイオンが注入されるが、他方の端部Ｂの下では
未注入領域８が形成される。
す半導体装置の断面図である。第１図においても、第３
図と同様の半導体基板に対してイオン注入を行う、この
実施例の第３図の従来例と相違する点は、半導体基板を
回転させながらイオン注入を行っている点である。その
際、この回転の回転軸９はイオンのビーム方向に対し一
定の角θを有している。このように構成すれば、第１図
（ａ）の状態では眉間絶縁膜６の一方の端部Ａの下には
むらなくイオンが注入されるが、他方の端部Ｂの下では
未注入領域８が形成される。
しかし、本実施例では半導体基板は、イオンのビーム方
向に対して一定の傾きを持ちながら回転しているので、
１８０”回転すると第１図（ｂ）に示す状態となる。こ
の状態では、層間絶縁膜６の端部Ｂの下の基板中にもイ
オン注入が行われるので、イオンの未注入領域が消滅す
る。したがって、このイオン注入工程を経た半導体基板
を用いてＭＯＳトランジスタを形成するならば、しきい
値電圧のばらつきを少なくすることができる。
向に対して一定の傾きを持ちながら回転しているので、
１８０”回転すると第１図（ｂ）に示す状態となる。こ
の状態では、層間絶縁膜６の端部Ｂの下の基板中にもイ
オン注入が行われるので、イオンの未注入領域が消滅す
る。したがって、このイオン注入工程を経た半導体基板
を用いてＭＯＳトランジスタを形成するならば、しきい
値電圧のばらつきを少なくすることができる。
第２図は、本実施例と従来とによって製造されたＭＯＳ
）トランジスタのしきい値電圧Ｖ！を測定し、このしき
い値電圧の設定値からのばらつきを示したものである。
）トランジスタのしきい値電圧Ｖ！を測定し、このしき
い値電圧の設定値からのばらつきを示したものである。
また。本発明では、半導体基板に対するイオンの注入方
向が変化するのでチャネリングは第３図の従来例と比較
してより起こりにく【なる。
向が変化するのでチャネリングは第３図の従来例と比較
してより起こりにく【なる。
なお、本発明において半導体基板を回転させる態様とし
ては、連続的回転あるいは間欠的回転のいずれをも採用
することができる。また、実施例では回転軸は固定され
たものであったが、回転軸のイオンビームとのなす角度
を一定に保ちながらこれに歳差運動を行われるようにし
てもよい。
ては、連続的回転あるいは間欠的回転のいずれをも採用
することができる。また、実施例では回転軸は固定され
たものであったが、回転軸のイオンビームとのなす角度
を一定に保ちながらこれに歳差運動を行われるようにし
てもよい。
［発明の効果］
以上説明したように、本発明は、ＭＯＳトランジスタの
しきい値電圧を制御するためのイオン注入工程において
、半導体基板をイオンのビーム方向に対して傾けながら
基板を回転させるものであるので、本発明によれば、半
導体基板表面に段差があってもイオン注入がなされない
領域の発生を防止することができる。したがって、本発
明によれば、イオン注入領域をチャネル部とするＭＯＳ
トランジスタを製造した際に、ＭＯＳトランジスタのし
きい値電圧ｖＴのばらつきを抑制することができる。
しきい値電圧を制御するためのイオン注入工程において
、半導体基板をイオンのビーム方向に対して傾けながら
基板を回転させるものであるので、本発明によれば、半
導体基板表面に段差があってもイオン注入がなされない
領域の発生を防止することができる。したがって、本発
明によれば、イオン注入領域をチャネル部とするＭＯＳ
トランジスタを製造した際に、ＭＯＳトランジスタのし
きい値電圧ｖＴのばらつきを抑制することができる。
また、本発明によれば、基板に対するイオンの入射角度
を変化させながらイオン注入を行うことができるので、
チャネリングの発生をより減少させることができる。
を変化させながらイオン注入を行うことができるので、
チャネリングの発生をより減少させることができる。
第１図（ａ）、（ｂ）は、本発明の一実施例を示す半導
体装置の断面図、第２図は、この実施例の効果を示すグ
ラフ、第３図は、従来例を示す半導体の断面図である。 １・・・ｐ型半導体基板、 ２・・・フィールド酸化
膜、 ３・・−ｎ型拡散層、 ４・・・多結晶シリ
コン層、 ５・・・薄い酸化膜、 ６・・・層間絶縁
膜、７・−イオン注入層、 ８・・・未注入領域、
９・一回転輪。
体装置の断面図、第２図は、この実施例の効果を示すグ
ラフ、第３図は、従来例を示す半導体の断面図である。 １・・・ｐ型半導体基板、 ２・・・フィールド酸化
膜、 ３・・−ｎ型拡散層、 ４・・・多結晶シリ
コン層、 ５・・・薄い酸化膜、 ６・・・層間絶縁
膜、７・−イオン注入層、 ８・・・未注入領域、
９・一回転輪。
Claims (1)
- ＭＯＳトランジスタのしきい値電圧を制御するために行
うイオン注入工程において、回転軸をイオンのビーム方
向に対し一定の傾きをもたせながら半導体基板を回転さ
せてイオン注入を行うことを特徴とする半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1288413A JPH03148818A (ja) | 1989-11-06 | 1989-11-06 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1288413A JPH03148818A (ja) | 1989-11-06 | 1989-11-06 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03148818A true JPH03148818A (ja) | 1991-06-25 |
Family
ID=17729889
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1288413A Pending JPH03148818A (ja) | 1989-11-06 | 1989-11-06 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03148818A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5726069A (en) * | 1994-12-02 | 1998-03-10 | National Semiconductor Corporation | Use of oblique implantation in forming emitter of bipolar transistor |
| US6265279B1 (en) * | 1999-09-24 | 2001-07-24 | Infineon Technologies Ag | Method for fabricating a trench capacitor |
| KR100328838B1 (ko) * | 1999-11-18 | 2002-03-15 | 박종섭 | 반도체 장치 제조방법 |
| US6664602B2 (en) * | 2001-08-10 | 2003-12-16 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and method of manufacturing the same |
-
1989
- 1989-11-06 JP JP1288413A patent/JPH03148818A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5726069A (en) * | 1994-12-02 | 1998-03-10 | National Semiconductor Corporation | Use of oblique implantation in forming emitter of bipolar transistor |
| US6265279B1 (en) * | 1999-09-24 | 2001-07-24 | Infineon Technologies Ag | Method for fabricating a trench capacitor |
| KR100328838B1 (ko) * | 1999-11-18 | 2002-03-15 | 박종섭 | 반도체 장치 제조방법 |
| US6664602B2 (en) * | 2001-08-10 | 2003-12-16 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and method of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3050717B2 (ja) | 半導体装置の製造方法 | |
| US5885886A (en) | Method for manufacturing semiconductor device | |
| US4729964A (en) | Method of forming twin doped regions of the same depth by high energy implant | |
| US6359310B1 (en) | Shallow doped junctions with a variable profile gradation of dopants | |
| US5158903A (en) | Method for producing a field-effect type semiconductor device | |
| US5047359A (en) | Method of implanting into the sidewall of a trench by rotating the wafer | |
| US5328862A (en) | Method of making metal oxide semiconductor field effect transistor | |
| KR19990028930A (ko) | Mos 트랜지스터의 제조 방법 | |
| US6596594B1 (en) | Method for fabricating field effect transistor (FET) device with asymmetric channel region and asymmetric source and drain regions | |
| US5432107A (en) | Semiconductor fabricating method forming channel stopper with diagonally implanted ions | |
| US5212542A (en) | Semiconductor device having at least two field effect transistors and method of manufacturing the same | |
| JP3145851B2 (ja) | 半導体基板及び半導体装置 | |
| JPH03262130A (ja) | 半導体素子の製造方法 | |
| JPH10303140A (ja) | 絶縁ゲート電界効果トランジスタの製造方法 | |
| JPH03148818A (ja) | 半導体装置の製造方法 | |
| JP2562688B2 (ja) | 半導体装置の製造方法 | |
| JP2729298B2 (ja) | Ｍｏｓ型トランジスタの製造法 | |
| JPS6251216A (ja) | 半導体装置の製造方法 | |
| JPH03131020A (ja) | 半導体装置の製造方法 | |
| JP3125359B2 (ja) | 半導体装置の製造方法 | |
| JPH04155932A (ja) | 半導体装置の製造方法 | |
| JPS59119870A (ja) | 半導体装置の製造方法 | |
| JP3371600B2 (ja) | Ｍｉｓトランジスタの製造方法 | |
| JP3480500B2 (ja) | 半導体素子形成方法 | |
| JPH0770720B2 (ja) | 半導体装置の製造方法 |