JP2001217240A - Ｚｒ−Ｇｅ−Ｔｉ−ＯまたはＨｆ−Ｇｅ−Ｔｉ−Ｏの誘電材料を備えた物質とその製造方法 - Google Patents

Ｚｒ−Ｇｅ−Ｔｉ−ＯまたはＨｆ−Ｇｅ−Ｔｉ−Ｏの誘電材料を備えた物質とその製造方法

Info

Publication number
JP2001217240A
JP2001217240A JP2000373648A JP2000373648A JP2001217240A JP 2001217240 A JP2001217240 A JP 2001217240A JP 2000373648 A JP2000373648 A JP 2000373648A JP 2000373648 A JP2000373648 A JP 2000373648A JP 2001217240 A JP2001217240 A JP 2001217240A
Authority
JP
Japan
Prior art keywords
dielectric material
dielectric
film
capacitor
substance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000373648A
Other languages
English (en)
Other versions
JP5208335B2 (ja
Inventor
Lynn Frances Schneemeyer
フランシス シュニーメーヤー リン
Dover Robert Bruce Van
ブルース ヴァン ドーヴァー ロバート
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nokia of America Corp
Original Assignee
Lucent Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lucent Technologies Inc filed Critical Lucent Technologies Inc
Publication of JP2001217240A publication Critical patent/JP2001217240A/ja
Application granted granted Critical
Publication of JP5208335B2 publication Critical patent/JP5208335B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02192—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing at least one rare earth metal element, e.g. oxides of lanthanides, scandium or yttrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)
  • Physical Vapour Deposition (AREA)
  • Inorganic Compounds Of Heavy Metals (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 【課題】 フィルム、またはＲがＺｒとＨｆから選択さ
れたＲ−Ｇｅ−Ｔｉ−Ｏを備えた誘電材料とその製造方
法を提供する。 【解決手段】 本発明は、ＲがＺｒとＨｆから選択され
る、Ｒ−Ｇｅ−Ｔｉ−Ｏのフィルムを備えた誘電材料に
関し、また、その製造方法に関連する。誘電材料は、公
式Ｒx−Ｇｅy−Ｔｉz−Ｏwを有することが好ましく、こ
こで、．０５≧ｘ≦１、．０５≦ｙ≦１、０．１≧ｚ≦
１、１≧ｗ≦２、ｘ＋ｙ＋ｚ≡１であり、さらに好まし
くは、０．１５≧ｘ≦０．７、．０５≧ｙ≦０．３、
０．２５≧ｚ≦０．７、１．９５≧ｗ≦２．０５であ
り、ｘ＋ｙ＋ｚ≡１である。本発明は、ダイナミック・
ランダム・アクセス・メモリ（ＤＲＡＭ）装置のコンデ
ンサを備えたシリコンチップ集積回路装置での使用に特
に有用である。

Description

【発明の詳細な説明】
【０００１】
【発明の属する分野】本発明は、Ｒ−Ｇｅ−Ｔｉ−Ｏの
フィルムを備えた誘電材料（ＲはＺｒとＨｆから選択さ
れる）と、その製造方法に関する。本発明は、ダイナミ
ック・ランダムアクセス・メモリー（ＤＲＡＭ）装置の
コンデンサのようなシリコンチップ集積回路装置に特に
有用である。
【０００２】
【従来の技術】マイクロエレクトロニクス回路はますま
す集積され、より小型の構成部品への必要性が高まって
いる。ＤＲＡＭセル装置に関しての小型化が特に激しく
追求されている。集積回路のより小型なサイズへの移行
は、従来より使用されている材料よりも高い誘電定数
（ε）を有する薄膜誘電体の開発において意欲を呼び起
こしている。しかし、使用できる材料のパフォーマンス
規制が多くある。例えば、ＤＲＡＭ記憶コンデンサは、
約２０ｆＦよりも大きな容量を必要とする。El-Kareh等
の"The Evolution of DRAM Cell Technology," (SOLID
STATE TECH. pp.89〜101)を参照されたい。
【０００３】
【発明が解決しようとする課題】一般に、ＤＲＡＭコン
デンサ、または集積回路装置のコンデンサ内の誘電材料
として、ａ−ＳｉＯxのフィルムが使用されてきた。セ
ルのサイズが縮小したために、設計者は、極薄で非平坦
なａ−ＳｉＯxのフィルムを使用していたが、これらの
フィルムは、限界のある放電破壊フィールドのために信
頼性が薄い点で問題がある。またそれらには、段階被覆
や等角性のようなその他の付随した問題もある。従っ
て、ａ−ＳｉＯxフィルムの固有制限を回避しながらａ
−ＳｉＯxフィルムにとって代わることができる新しい
誘電材料を開発するための努力がなされてきた。
【０００４】ＢＳＴと呼ばれるバリウムストロンチウム
チタン酸塩構成、Ｔａ2Ｏ5、ＴｉＯ 2、（Ｂａ，Ｓｒ）
ＴｉＯ3が注目されている。これらの各々は利点と欠点
の両方を備えている。例えば、チタン酸塩酸化物（Ｔｉ
Ｏ2）は、高い誘電定数（ε〜８０）を有し、ＴｉＯ２
のフィルムを、金属酸化物半導体またはメモリコンデン
サ、ゲート酸化物、その他の回路要素といったように、
集積回路の様々な役割において潜在的に有用にしてい
る。これについては、例えば、１９９５年、Y.H.Lee等
の"Plasma Enhanced Chemical Vapor Deposition of Ti
O2 In Microwave-Radio Frequency Hybrid Plasma Reac
tor" (J.VAC.SCI.TECH.A13(3)P.596)や、１９９６年、
J.Yan等の"Structural and Electrical Characterizati
on of TiO2 Grown From Titanium Tetrakis-Isopropoxi
de(TTIEP)and TTIP/H20 ambients," (J.VAC.SCI.TECH.B
14(3)P.1706)を参照をされたい。
【０００５】しかし、結晶ＴｉＯ2（ｘ−ＴｉＯ2）フィ
ルムは、高い漏れ電流（低い放電破壊フィールド）を示
し、これが、ＤＲＡＭ回路の動作に悪影響を及ぼしコン
デンサの信頼性にも影響を与える。（Ｂａ，Ｓｒ）Ｔｉ
Ｏ3は、高い付着温度および処理温度を要し、多くの目
的に対し、それを望ましくないものにしてしまう。アモ
ルファスＴａ2Ｏ5（ａ−ＴｉＯ2）は（Ｂａ，Ｓｒ）Ｔ
ｉＯ3よりも処理が単純であり、高温処理が不要で、漏
れ電流も低い。しかし、これは誘電定数が比較的低いた
め（ε〜２３）、長期にわたる解決をもたらす可能性は
少ない。そのため、誘電材料分野に関わる関係者は、誘
電定数が高く、コンデンサおよびマイクロエレクトロニ
クスで使用するための新しい材料を探索し続けている。
【０００６】アモルファスチタン酸化物ベースのフィル
ムの誘電定数における相対減少は、O. Nakagawara等に
よる"Electrical Properties of (Zr,Sn)TiO4 Dielectr
ic Thin Film Prepared by Pulsed Laser Deposition"
(J.APPL.PHYS.80,388 (1996)("Nakagawara"))におい
て、この減衰が材料のイオン分極性に起因すると報告さ
れている。しかし、新しい誘電材料を見つけるための探
索において、出願人は、チタン酸化物のアモルファスフ
ィルム材料の研究を行ってきた。誘電体として有用な特
性を示すアモルファスチタン酸化物ベースの構成が、１
９９９年６月１５日、本明細書の発明者であるSchneeme
yer、VanDover等に発行の、本明細書の譲渡人と同じLuce
nt Technologiesに譲渡された、米国特許第５，９１
２，７９７号、"Dielectric Materials of Amorphous C
ompositions and Devices EmployingSame"に説明されて
いる。本明細書では、この明細書を参照することで援用
する。'797特許は、すず（Ｓｎ）と、ハフニウム（Ｈ
ｆ）またはジルコニウム（Ｚｒ）のいずれかとの両方を
含有したアモルファスチタン酸化フィルムについて説明
している。'797特許の材料は、厚さ４０〜５０ｎｍのフ
ィルムで、誘電定数が５０〜７０と高く、放電破壊フィ
ールドが４ＭＶ／ｃｍである。この材料は、個別に制御
された３つのガンを用いた偏軸スパッタリングを使用し
て得た。これらの新規アモルファスフィルムは誘導特性
に非常に優れているが、半導体製品内にこれらを組み込
むためには、他の規制を満たさなければならない。例え
ば、エッチング処理、好ましくはプラズマエッチング処
理は、フィルムがパターニングされるように開発されな
くてはならない。チタンは、揮発性塩素を形成するた
め、容易にエッチングすることができ、すずやジルコニ
ウムのエッチング様態はよく知られているように良くな
い。
【０００７】理解できるように、集積回路装置の開発を
懸念する当業者により、回路サイズが進歩的に小型化さ
れるにつれ、装置パフォーマンスを向上するための新し
い材料および方法の探索が継続されている。この探索に
は、高い誘電定数と大きな放電破壊フィールド（低い漏
れ電流）を備えたＤＲＡＭセルやシリコンチップ集積回
路装置における使用のために互換性を有し、処理が比較
的容易で、エッチングが容易な新規の誘導材料の発見が
含まれる。
【０００８】
【課題を解決するための手段】本発明は、Ｒがジルコニ
ウムおよびハフニウムから選択された、Ｒ−Ｇｅ−Ｔｉ
−Ｏを備えた誘電フィルムに関するものである。誘電フ
ィルムは、公式Ｒx−Ｇｅy−Ｔｉz−Ｏwを有するアモル
ファス構成であることが好ましく、ここで、．０５≧ｘ
≦１、．０５≧ｙ≦１、０．１≧ｚ≦１、１≧ｗ≦２で
あり、ここで、ｘ＋ｙ＋ｚ≡１であり、さらに好ましく
は、０．１５≧ｘ≦０．７、．０５≧ｙ≦０．３、０．
２５≧ｚ≦０．７、１．９５≧ｗ≦２．０５である。フ
ィルムの厚みとｘ、ｙ、ｚ、ｗの値は、材料の薄膜（〜
８０−１００ｎｍ）が約４０またはそれ以上の誘電定
数、１０-6Ａ／ｃｍ2未満の漏れ電流、約１８μＣ／ｃ
ｍ2またはそれ以上の良度指数を呈するように選択する
ことができる。
【０００９】
【発明の実施形態】本発明のより良い理解のため、例示
的な実施形態が以下で説明され、添付の図面と共に考察
される。なお、これらの図面は本発明の概念の例示を目
的とするが、グラフを除き、寸法にはこだわらない。
【００１０】出願人は、Ｒ−Ｇｅ−Ｔｉ−Ｏを備えた新
規の誘電材料を（Ｒはジルコニウム（Ｚｒ）とハフニウ
ム（Ｈｆ）から選択されている）発見してきた。これら
の材料と共に、酸化タンタル、Ｔａ2Ｏ5の誘導率の約２
倍、またはそれ以上の比較的高い誘電定数（ε〜４０−
８０）を有する、厚みが約８０〜１００ｎｍのアモルフ
ァスフィルムを用意してもよい。これらフィルムの放電
破壊フィールドは、約２〜３ＭＶ／ｃｍであり、約１８
μＣ／ｃｍ2またはこれ以上の良度指数を生じる。７μ
Ｃ／ｃｍ2で蓄積された電荷値において測定された漏れ
電流は、約１０- 6Ａ／ｃｍ2の範囲にあった。フィルム
は、３つの個別に制御されたＲＦスパッタリングガンを
用いて、約２００℃の基板温度で偏軸形状において共析
することができる。追加のＲＦ電源を用いて、基板バイ
アスを適用することも可能である。
【００１１】以下の説明は３つの項に分けられている。
Ａ項では、本発明の用途を、ＤＲＡＭコンデンサ内の誘
電材料の使用を参照して説明している。Ｂ項では、発明
による誘電材料と好ましい実施形態について説明してい
る。最後に、Ｃ項では、誘電フィルムの製造方法につい
て説明している。
【００１２】Ａ． 使用例 図１は、例証的な方法により、本発明の誘導層を組み込
んだ一般的な積み重ね型コンデンサＤＲＡＭ設計の断面
図を示しているが、本発明はＤＲＡＭセルでの使用に限
定されるものではなく、これ以外の用途、例えばハイブ
リッド集積回路、その他の装置のコンデンサ、またはＭ
ＯＳＦＥＴゲート誘電体といったものにも使用できるこ
とが理解されるべきである。
【００１３】ＤＲＡＭ用途に使用される共通のセル設計
は、転送ゲート（例えば、ＭＯＳ電界効果トランジスタ
またはＭＯＳＦＥＴ）と、コンデンサ４０から成る記憶
ノードとを備えている。図１には、ＭＯＳＦＥＴの基本
構造が示されている。一般にシリコンから成る基板１０
が、ＭＯＳＦＥＴ用のソース１４およびドレイン１６拡
散とゲート構造１８ａ、１８ｂを形成するべく、既知の
ように、ｎタイプまたはｐタイプの伝導性の不純物範囲
を形成するためにイオンでドーピングされる。基板１０
の表面上には、フィールド酸化物パターン（またはＦＯ
Ｘ）１２が配置される。
【００１４】誘電材料２４の薄膜によって分離された底
部電極２２と頂部電極２６を備えたコンデンサ４０が、
１つまたはそれ以上の不純物範囲との伝導関係におい
て、シリコン基板１０上に設けられている。電極２２、
２６は、Ｔｉ、ＴｉＮ、Ａｌ、０．５％のＣｕでドーピ
ングしたＡｌ、またはＤＲＡＭ用の電極形成のための技
術で既知の他の材料の薄膜を備えていてもよい。コンデ
ンサ２０を形成するために、誘電材料２４のフィルムは
底部電極２２と頂部電極２６の間の空間を充填し、ま
た、本発明の誘電材料から成っている。一般にリン化ホ
ウ素ケイ酸塩ガラスから成る、絶縁層２０は、コンデン
サをゲート構造１８ａ、１８ｂから離すことができる。
【００１５】別の例証的用途では、本発明の誘電体が、
ＭＯＳＦＥＴ装置のゲート誘電体、例えば、金属絶縁半
導体ゲート構造を備えた装置に使用されている。このよ
うな装置は当該分野で知られており、文献でも説明され
ている。
【００１６】Ｂ． 好ましい構成 出願人は、誘電材料がＲ−Ｇｅ−Ｔｉ−Ｏを有してお
り、Ｒ＝ＺｒまたはＨｆであることを発見した。この材
料を、公式Ｒx−Ｇｅy−Ｔｉz−Ｏwを持ったアモルファ
ス構成として説明することができる。フィルムの厚みと
ｘ、ｙ、ｚ、ｗの値は、構成の誘電定数が約４０よりも
高く、漏れ電流が１０-6Ａ／ｃｍ2未満で、良度指数が
約１８μＣ／ｃｍ2よりも大きくなるように選択されて
もよい。特に、好ましい構成は、．０５≧ｘ≦１、．０
５≦ｙ≦１、０．１≧ｚ≦１、１≧ｗ≦２のものであ
り、ここで、ｘ＋ｙ＋ｚ≡１である。さらに好ましい構
成は、０．１５≧ｘ≦０．７、．０５≧ｙ≦０．３、
０．２５≧ｚ≦０．７、１．９５≧ｗ≦２．０５のもの
であり、ここでもｘ＋ｙ＋ｚ≡１である。
【００１７】しかし、好ましいＨｆを用いた構成は、Ｚ
ｒを用いた構成よりも、チタン濃縮度が低い。特に、Ｈ
ｆ構成は約３０〜５５ａｔ．％のチタンを有益に有して
いるため、好ましいＺｒ構成が原子率約５０〜７０のチ
タンを有する。従って、ＲがＺｒである場合、特に好ま
しい構成の範囲は．１５≧ｘ≦０．５、．０５≧ｙ≦
０．２５、０．５≧ｚ≦．７、１．９５≧ｗ≦２．０５
となる。しかし、ＲがＨｆである場合には、構成物の若
干の誤差範囲が特に好ましく、すなわち、．３０≧ｘ≦
０．７、．０５≧ｙ≦０．３、０．２５≧ｚ≦．６、
１．９５≧ｗ≦２．０５である。
【００１８】図２は、材料の誘導率をＺｒの関数、Ｇｅ
およびＴｉ定数（つまり、ＲがＺｒ）として表す位相線
図である。この図から、Ｔｉ定数の増加に伴って、誘電
定数も増加する優勢な傾向があることがわかる。しか
し、端部部材間の線形補間を考慮すると、この傾向をデ
ータから除去してもよい。例えば、図３は、端部部材用
の値、ε（ＴｉＯw）＝１００、ε（ＺｒＯw）＝２０、
ε（ＧｅＯ）＝５．８を用いた誘電定数の線形補間から
の偏差を示す位相線図である。Ｇｅを多く含む構成のε
に対して、低い値への線形補間からの著しい偏差があ
り、また、Ｚｒ0.25Ｇｅ0.25Ｔｉ0.5Ｏ2の付近ではそれ
ほど増加していないことがわかるであろう。
【００１９】図４は、誘電材料（ここでも、Ｒ＝Ｚｒ）
の良度指数をＺｒ、Ｔｉ、Ｇｅ面積（content）の関数
として示す位相線図である。良度指数（ＦＯＭ）が、最
も高い範囲が線図のチタン多量範囲１８内に存在する。
しかし出願人は、高誘電性のフィルムを生成するため
に、フィルムにはゲルマニウムが有益に含まれているこ
とを発見している。例えば、図５は、ゲルマニウムを含
んでいないＴｉＯw−ＺｒＯwフィルムのＦＯＭを示す位
相線図である。原子率５〜１５％までのＧｅの使用は誘
電定数にほとんど影響しないのに対し、ゲルマニウムを
含まないフィルムの放電破壊フィールドは低く、一定し
て低いＦＯＭへ誘導する。
【００２０】図６は、電圧の関数として、近似した構成
Ｚｒ0.3Ｇｅ0.1Ｔｉ0.6Ｏwを有する誘電材料の電流密度
を示すグラフである。フィルムは厚みが約８０ｎｍであ
り、底部電極としてＴｉＮと、頂部電極としてＨｇを備
えたコンデンサで、電圧が測定される。６．６Ｖにおい
て、７μＣ／ｃｍ2の蓄積電荷が得られ、これは、高密
度の積み重ね型コンデンサの動作点を表す。関連する電
圧において測定した漏れ電流は、１０-6Ａ／ｃｍ2より
も低く、放電破壊電圧は１７Ｖであり、ＣＶbr／Ａ＝１
８．７μＣ／ｃｍ2のＦＯＭへと誘導する。
【００２１】図７は、ＲがＨｆである材料の良度指数
を、Ｈｆ、Ｇｅ、Ｔｉ面積の関数として示す位相線図で
ある。図からわかるように、材料Ｈｆ−Ｇｅ−Ｔｉ−Ｏ
を含有する材料は、Ｚｒ−Ｇｅ−Ｔｉ−Ｏを含んだ材料
と同様に誘導特性を有する。従って、本発明の構成は有
用な誘電特性、例えば高い誘電定数（〜４０−８０）、
低い漏れ電流（〜１０-6Ａ／ｃｍ2未満）、高いＦＯＭ
（〜１８μＣ／ｃｍ2よりも大きい）を備えている。さ
らに、ゲルマニウムが、エッチング処理に利点を提供す
る揮発性塩素を形成する。付着した酸化物内の酸素トラ
ップを補正するために、フィルムは少量（５原子率未
満）のカチオンまたはアニオン（例えばＮまたはＦ）で
ドーピングしてもよい。これ以外のドーパントにはＭ
ｇ、Ｃａ、Ｓｒ、Ｙ、ＡｌまたはＩｎが含まれる。
【００２２】本明細書で説明する構成は、既に述べた
‘７９７特許の構成とは異なる。‘７９７特許は、Ｇｅ
と比較して、サイズが大きく異なり、化学的非類似性を
有するＳｎの使用を説明している。例えば、Ｇｅ4+は
０．０５３ｎｍのイオン半径を有し、Ｓｎ4+は０．０６
９ｎｍのイオン半径を有する。Ｓｎ4+は八面体環境のよ
うな長い配位球体を好むのに対して、Ｇｅ4+は、四面体
の穴を占めるのに十分に小さいので、ＳｎよりもＳｉと
より類似した化学的性質を備えている。従って、当業者
は、アモルファス・ジルコニウム・チタン・ゲルマニウ
ム（ａＺＴＧ）酸化物またはアモルファス・ハフニウム
・チタン・ゲルマニウム（ａＨＴＧ）酸化物と比較し
て、アモルファス・ジルコニウム・チタン・スズ（ａＺ
ＴＴ）酸化物の異なるパッキングアレンジメントを期待
するだろう。さらに、Ｚｒ−Ｇｅ−Ｔｉ−ＯまたはＨｆ
−Ｇｅ−Ｔｉ−Ｏの３元結晶相は、文献に開示されてい
ない。従って、当業者は、ＺＴＧまたはＨＴＧシステム
の比較可能な特性を期待するべきではない。さらに驚く
ことに、ａＺＴＧおよびａＨＴＧ酸化物は、以前にａＺ
ＴＴ酸化物の研究から得た異なる構成において共に、低
い放電破壊フィールドと低い漏れ電流を呈した。
【００２３】Ｃ． サンプル準備 この分野で既知の様々な技術は、本発明のフィルムの準
備に適している。しかし、フィルムを製造する有益な方
法は偏軸スパッタリングを備えている。フィルム付着の
ための有用なスパッタリング装置の略図を図８に示す。
この装置はゲートバルブ４５を設けた真空チャンバ４０
と、真空チャンバ４０内に配置された３つのプラーナ・
マグネトロン・スパッタ・ガン４１、４２、４３とを備
えている。ガンは、Ｒ（つまりＺｒまたはＨｆ）、Ｇ
ｅ、Ｔｉのメタリック・スパッタ・ターゲットをそれぞ
れ採用している。これらは、互いに９０°の間隔で対向
した直径５．０８ｃｍ（２ｉｎ）のターゲットを備えて
いてもよい。基板５０は、サンプルホルダ６０上に配置
され、３つのスパッタガンの中心によって画定された平
面と平行して置かれ、この平面の例えば約２．５４ｃｍ
（１ｉｎ）下において置換される。ガンは対応するＲＦ
電源５１、５２、５３とそれぞれ接続しており、自己バ
イアスを行うことができる。ここで説明した好ましい構
成を得るためには、ガンはそれぞれ約７５Ｗ、１５０
Ｗ、２０Ｗで動作され、また、６００ＷのＲＦ電源とイ
ンピーダンスマッチボックスを使用することが有益であ
る。付着は、チャンバ内を総圧力３０ｍＴｏｒｒにし、
約４０％の容量Ｏ2、バランスＡｒを使って実施するこ
とができる。
【００２４】誘電フィルムの付着に使用する基板５０
は、一般に、約５５００Ａの熱酸化物、４５０ＡのＴ
ｉ、６００ＡのＴｉＮでコーティングしたシリコンウェ
ーハを備えている。付着処理の前に、基板５０を、ステ
ンレス鋼ネジとワッシャを使って厚いアルミニウム基板
ホルダに取り付ける。基板ホルダ６０は、成長中のフィ
ルム上の表面移動性を促進するために、付着処理の最中
に、ＲＦ電力（好ましくは約１０Ｗ）を供給するべく電
源６１と接続していてもよい。さらに、基板ホルダを放
射加熱器で加熱し、基板ホルダ内に挿入したクロメル／
アルメル熱電対で監視してもよい。付着処理中の温度
は、基板ホルダが保たれる約２００℃の温度で一定に維
持されることが好ましい。
【００２５】上述の利点的特性を備えた誘電材料を得る
ための例証的処理を以下に説明する。付着装置を上述の
ように配置し、Ｚｒ（またはＨｆ）、Ｇｅ、Ｔｉ用の３
つのスパッタ・ガンも装備する。チャンバ４０を５×１
０-6Ｔｏｒｒ未満にまでポンピングし、基板の温度を２
００℃に上げる。チャンバ４０内に酸素ガス（Ｏ2）と
アルゴンガス（Ａｒ）が各々１０ｓｃｃｍ、１５ｓｃｃ
ｍで導入される（ｓｃｃｍとは、標準圧力および温度に
おけるｃｍ3／分のことである）。メインゲートバルブ
４５を部分的に閉鎖することにより、チャンバ内の圧力
を３０ｍＴｏｒｒにまで上げる。次に、スパッタ・ガン
４１、４２、４３にそれぞれ７５Ｗ、１５０Ｗ、２０Ｗ
のレベルでＲＦ電力を供給するためにＲＦ電源を起動
し、次に、ＲＦ電源６１が基板ホルダに１０Ｗで電力供
給を行う。最低限の反射電力を得るために、ＲＦ整合回
路が各々のＲＦ供給に同調する。ＲＦ電源はガンおよび
基板ホルダと静電結合しており、自己バイアスを行うこ
とができる。スパッタ付着を２０分間実施し、次に、Ｒ
Ｆ電力とガスの供給を停止する。真空中で、基板ホルダ
を約６０℃にまで冷却する。次に、システムを通気し、
サンプルを取り出す。
【００２６】上述の例証的処理は、数多くある材料形成
のための方法の１つにすぎない。当業者には、所望の誘
電特性を持った材料を得るために、付着状態を最良化で
きることが理解されるであろう。例えば、酸素部分圧
力、基板温度、ターゲット構成、基板バイアス等を、放
電破壊フィールドの増加と漏れ電流の減衰の両方へ導く
ように調整することができる。さらに、ここで説明した
反応スパッタリング方法の代わりに、これ以外の方法、
例えばイオンビームスパッタリング、化学蒸着、電子サ
イクロトロン共鳴スパッタリング、分子ビームエピタキ
シ、またはレーザアブレーションを使用してもよい。本
発明は、上述した例または準備方法に限定されることは
ない。
【００２７】ここで述べた実施形態は単なる例証であ
り、当業者は本発明の精神と範囲を逸脱しない限り応用
や改良を行うことができる点を理解するべきである。こ
のような応用および改良は全て、付属の請求項の範囲内
に収まるものとする。
【００２８】
【発明の効果】高い誘電定数と低い放電破壊フィールド
（低い漏れ電流）を備えたフィルムが得られる。
【図面の簡単な説明】
【図１】 本発明の誘電層を備えたＤＲＡＭセル設計の
１実施形態を示す略断面図である。
【図２】 本発明の材料（Ｒ＝Ｚ）をＺｒ、Ｇｅ、Ｔｉ
面積の関数として誘電定数を示す位相線図である。
【図３】 端部部材用の値、ε（ＴｉＯw）＝１００、
ε（ＺｒＯw）＝２０、ε（ＧｅＯ）＝５．８を用いた
誘電定数の線形補間からの偏差を示す位相線図である。
【図４】 材料（ここでも、Ｒ＝Ｚｒ）の良度指数をＺ
ｒ、Ｇｅ、Ｔｉ面積の関数として示す位相線図である。
【図５】 ゲルマニウムを含んでいないＴｉＯw−Ｚｒ
ＯwフィルムのＦＯＭを示す位相線図である。
【図６】 ＴｉＮコンデンサ上で測定された電圧の関数
として、近似した構成Ｚｒ0.3Ｇｅ0.1Ｔｉ0.6Ｏwを有す
る８０ｎｍの厚さの誘電材料の電流密度を示すグラフで
ある。
【図７】 ＲがＨｆである材料の良度指数を、Ｈｆ、Ｇ
ｅ、Ｔｉ面積の関数として示す位相線図である。
【図８】 本発明による誘電フィルムの形成に使用でき
る付着システムの略図である。
【符号の説明】
１０ シリコン基板 １２ フィールド酸化物パターン １４ ソース拡散 １６ ドレイン拡散 １８ａ、１８ｂ ゲート構造 ２０ 絶縁層 ２２ 底部電極 ２４ 誘電材料 ２６ 頂部電極 ４０ チャンバ ４１、４２、４３ プラーナ・マグネトロン・スパッタ
・ガン ５０ 基板 ５１、５２、５３、６１ ＲＦ電源 ６０ 基板ホルダ
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/8242 Ｈ０１Ｌ 27/10 ６５１ (72)発明者 ロバート ブルース ヴァン ドーヴァー アメリカ合衆国 07040 ニュージャーシ ィ，メープルウッド，ジェファーソン ア ヴェニュー 58

Claims (18)

    【特許請求の範囲】
  1. 【請求項１】 Ｒ−Ｇｅ−Ｔｉ−Ｏを含む誘電材料のフ
    ィルムを有する物質であって、Ｒはジルコニウムおよび
    ハフニウムから選択される物質。
  2. 【請求項２】 前記誘電材料はアモルファス構成を有す
    る、請求項１に記載の物質。
  3. 【請求項３】 前記誘電材料は公式Ｒx−Ｇｅy−Ｔｉz
    −Ｏwを有し、ここで、．０５≧ｘ≦１、．０５≦ｙ≦
    １、０．１≧ｚ≦１、１≧ｗ≦２であり、ｘ＋ｙ＋ｚ≡
    １である、請求項１に記載の物質。
  4. 【請求項４】 前記誘電材料は公式Ｒ0.3−Ｇｅ0.1−Ｔ
    ｉ0.6−Ｏwを有し、１≧ｗ≦２である、請求項１に記載
    の物質。
  5. 【請求項５】 ０．１５≧ｘ≦０．７、.０５≧ｙ≦
    ０．３、０．２５≧ｚ≦０．７、１．９５≧ｗ≦２．０
    ５であり、ｘ＋ｙ＋ｚ≡１である、請求項３に記載の物
    質。
  6. 【請求項６】 Ｒはジルコニウムであり、.１５≧ｘ≦
    ０．５、.０５≧ｙ≦０．２５、０．５≧ｚ≦．６、
    １．９５≧ｗ≦２．０５である、請求項３に記載の物
    質。
  7. 【請求項７】 Ｒはハフニウムであり、０．１５≧ｘ≦
    ０．７、.０５≧ｙ≦０．３、０．２５≧ｚ≦．７、
    １．９５≧ｗ≦２．０５である、請求項３に記載の物
    質。
  8. 【請求項８】 ｘ、ｙ、ｚ、ｗの値は、１ＭＶ／ｃｍの
    フィールドで測定した場合に前記誘電材料の誘電定数
    （dielectric constant）が約４０よりも大きくなり、
    漏れ電流が１０-6Ａ／ｃｍ2未満になり、良度指数が約
    １８μＣ／ｃｍ2よりも大きくなるように選択される、
    請求項３に記載の物質。
  9. 【請求項９】 前記誘電材料は、付着した酸化物内の酸
    素トラップを補正するために、カチオンまたはアニオン
    の５原子率未満でドーピングされる、請求項３に記載の
    物質。
  10. 【請求項１０】 ドーパントは、Ｎ、Ｆ、Ｍｇ、Ｃａ、
    Ｓｒ、Ｙ、Ａｌから選択される、請求項９に記載の物
    質。
  11. 【請求項１１】 前記誘電材料のフィルムは、偏軸スパ
    ッタリングによって準備される、請求項１に記載の物
    質。
  12. 【請求項１２】 １対の電極と、その間に配置された誘
    電材料のフィルムとを備えたコンデンサを有する、請求
    項１に記載の物質。
  13. 【請求項１３】 ＭＯＳＦＥＴ用のゲート誘電体を有す
    る前記誘電材料のフィルムを備えたＭＯＳＦＥＴ装置を
    有する、請求項１に記載の物質。
  14. 【請求項１４】 電界効果トランジスタとコンデンサを
    備えたメモリ装置を有する、請求項１に記載の物質。
  15. 【請求項１５】 ＤＲＡＭ装置を有する、請求項１に記
    載の物質。
  16. 【請求項１６】 電界効果トランジスタはゲート誘電体
    とコンデンサを有し、該コンデンサは１対の電極と該電
    極の間に配置された前記誘電材料の層を有し、前記ゲー
    ト誘電体または前記誘電材料の層の少なくとも１つは、
    請求項１に記載の誘電材料のフィルムを有する、電界効
    果トランジスタを備えたメモリ装置。
  17. 【請求項１７】 １対の電極と該電極の間に配置された
    前記誘電材料の層を有し、前記誘電材料の層は請求項１
    に記載の前記フィルムを有するコンデンサ。
  18. 【請求項１８】 偏軸スパッタリングによって、Ｔｉ、
    Ｇｅ、ＺｒとＨｆのうちの１つのメタリック・スパッタ
    ・ターゲットで材料を基板上に付着する誘電材料の製造
    方法。
JP2000373648A 1999-12-08 2000-12-08 Ｚｒ−Ｇｅ−Ｔｉ−ＯまたはＨｆ−Ｇｅ−Ｔｉ−Ｏの誘電材料を備えた物質とその製造方法 Expired - Fee Related JP5208335B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/456,807 US6437392B1 (en) 1999-12-08 1999-12-08 Article comprising a dielectric material of ZR-Ge-Ti-O or Hf-Ge-Ti-O and method of making the same
US09/456807 1999-12-08

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011191388A Division JP2012041633A (ja) 1999-12-08 2011-09-02 Ｚｒ−Ｇｅ−Ｔｉ−ＯまたはＨｆ−Ｇｅ−Ｔｉ−Ｏの誘電材料を備えた物質とその製造方法

Publications (2)

Publication Number Publication Date
JP2001217240A true JP2001217240A (ja) 2001-08-10
JP5208335B2 JP5208335B2 (ja) 2013-06-12

Family

ID=23814230

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2000373648A Expired - Fee Related JP5208335B2 (ja) 1999-12-08 2000-12-08 Ｚｒ−Ｇｅ−Ｔｉ−ＯまたはＨｆ−Ｇｅ−Ｔｉ−Ｏの誘電材料を備えた物質とその製造方法
JP2011191388A Pending JP2012041633A (ja) 1999-12-08 2011-09-02 Ｚｒ−Ｇｅ−Ｔｉ−ＯまたはＨｆ−Ｇｅ−Ｔｉ−Ｏの誘電材料を備えた物質とその製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2011191388A Pending JP2012041633A (ja) 1999-12-08 2011-09-02 Ｚｒ−Ｇｅ−Ｔｉ−ＯまたはＨｆ−Ｇｅ−Ｔｉ−Ｏの誘電材料を備えた物質とその製造方法

Country Status (5)

Country Link
US (1) US6437392B1 (ja)
EP (1) EP1107304B1 (ja)
JP (2) JP5208335B2 (ja)
KR (1) KR100753777B1 (ja)
DE (1) DE60039220D1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002033321A (ja) * 2000-04-14 2002-01-31 Trikon Holdings Ltd 誘電体の堆積方法
JP2010219536A (ja) * 2009-03-18 2010-09-30 Taiwan Semiconductor Manufacturing Co Ltd 半導体装置及びその製造方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4034627B2 (ja) * 2001-09-28 2008-01-16 テキサス インスツルメンツ インコーポレイテツド 集積回路及びその製造方法
US6559014B1 (en) * 2001-10-15 2003-05-06 Advanced Micro Devices, Inc. Preparation of composite high-K / standard-K dielectrics for semiconductor devices
JP4123806B2 (ja) * 2002-03-29 2008-07-23 高橋 研 磁気記録媒体、その製造方法および磁気記録装置
JP3776889B2 (ja) * 2003-02-07 2006-05-17 株式会社東芝 半導体装置およびその製造方法
US20050082624A1 (en) * 2003-10-20 2005-04-21 Evgeni Gousev Germanate gate dielectrics for semiconductor devices
JP4216707B2 (ja) * 2003-12-25 2009-01-28 株式会社東芝 半導体装置の製造方法
DE102005018029A1 (de) * 2005-04-14 2006-10-26 Infineon Technologies Ag Verfahren zum Herstellen eines elektrischen Bauelements
US7820506B2 (en) 2008-10-15 2010-10-26 Micron Technology, Inc. Capacitors, dielectric structures, and methods of forming dielectric structures
US11929421B2 (en) 2020-04-27 2024-03-12 James Dalton Bell Isotope-modified hafnium and semiconductor dielectrics

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH073260A (ja) * 1990-07-20 1995-01-06 Eastman Kodak Co 蛍光組成物及びｘ−線増強スクリーン

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3363301B2 (ja) * 1995-03-08 2003-01-08 シャープ株式会社 強誘電体薄膜被覆基板及びその製造方法及び強誘電体薄膜被覆基板によって構成された不揮発性メモリ
US5912797A (en) * 1997-09-24 1999-06-15 Lucent Technologies Inc. Dielectric materials of amorphous compositions and devices employing same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH073260A (ja) * 1990-07-20 1995-01-06 Eastman Kodak Co 蛍光組成物及びｘ−線増強スクリーン

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002033321A (ja) * 2000-04-14 2002-01-31 Trikon Holdings Ltd 誘電体の堆積方法
JP2010219536A (ja) * 2009-03-18 2010-09-30 Taiwan Semiconductor Manufacturing Co Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
EP1107304A3 (en) 2003-02-12
KR100753777B1 (ko) 2007-08-31
JP2012041633A (ja) 2012-03-01
EP1107304A2 (en) 2001-06-13
JP5208335B2 (ja) 2013-06-12
DE60039220D1 (de) 2008-07-31
KR20010062199A (ko) 2001-07-07
US6437392B1 (en) 2002-08-20
EP1107304B1 (en) 2008-06-18

Similar Documents

Publication Publication Date Title
EP0905723B1 (en) Amorphous dielectric materials and capacitors employing the same
JP2012041633A (ja) Ｚｒ−Ｇｅ−Ｔｉ−ＯまたはＨｆ−Ｇｅ−Ｔｉ−Ｏの誘電材料を備えた物質とその製造方法
KR100419921B1 (ko) Ta205유전층형성방법
US5383088A (en) Storage capacitor with a conducting oxide electrode for metal-oxide dielectrics
US6093944A (en) Dielectric materials of amorphous compositions of TI-O2 doped with rare earth elements and devices employing same
US5753559A (en) Method for growing hemispherical grain silicon
Lee et al. Plasma enhanced chemical vapor deposition of TiO2 in microwave‐radio frequency hybrid plasma reactor
EP0046868A2 (en) Capacitor structure with dual dielectrics
JP2001077111A (ja) アルミニウムをドープしたジルコニウム誘電体膜のトランジスタ構造およびその堆積方法
US5874379A (en) Dielectric thin film and fabrication method thereof
US8110861B1 (en) MIM capacitor high-k dielectric for increased capacitance density
KR100505397B1 (ko) 반도체메모리소자의캐패시터제조방법
CN1181550C (zh) 半导体存储器元件的电容器的制造方法
KR100321694B1 (ko) 반도체소자의캐패시터전극용백금막형성방법
KR19990082374A (ko) 집적회로에 적용하기 위한 고유전율의 바륨-스트론튬-니오브
Belsick et al. Electron‐cyclotron‐resonance plasma‐assisted radio‐frequency‐sputtered strontium titanate thin films
US20020011620A1 (en) Capacitor having a TaON dielectric film in a semiconductor device and a method for manufacturing the same
EP0801421B1 (en) Method for growing hemispherical grain silicon
KR20000027836A (ko) 반도체장치의 캐퍼시터 형성방법
US6391797B1 (en) Method of manufacturing semiconductor device by sputtering dielectric forming materials while selectively heating growing layer
KR100265345B1 (ko) 반도체 장치의 고유전체 캐패시터 제조방법
KR101061169B1 (ko) 반도체 소자의 캐패시터 형성방법
KR100386450B1 (ko) 반도체 소자의 커패시터 형성방법
US6716717B2 (en) Method for fabricating capacitor of semiconductor device
KR100299563B1 (ko) 반도체 소자의 캐패시터 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071205

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101012

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110112

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110412

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20110412

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110502

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110902

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20111024

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20111228

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120501

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120508

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121225

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130220

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160301

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees