JP4185575B2 - エピタキシャル結晶化プロセス - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、一般的に薄膜トランジスタに関し、更に詳細には、ポリシリコンフィルムを製造する典型的な方法に比べて低い温度で高品質のポリシリコンフィルムを製造する方法に関する。
【０００２】
【従来の技術及び発明が解決しようとする課題】
多結晶シリコン（ポリシリコン）薄膜トランジスタ（ＴＦＴｓ）は、アモルファスシリコン（ａ−Ｓｉ）と比較すると性能が優れているため、広範囲のエレクトロニクスアプリケーションにとって重要である。現在、表面粗さが低く絶縁基体（例えば、酸化物、石英、ガラス）構造の完成度が高い高品質のポリシリコンフィルムを得る好ましい方法は、アモルファス相を蒸着し、次に熱アニーリングする方法である。結晶化プロセスは、普通５５０℃〜６００℃で２時間以上アニーリングするか又は約８００℃の高温で急速に（１秒より短い）熱アニーリングすることが要求される。結晶化に必要な "熱の量”が比較的大きいこととガラス基体の領域が広いことは両立せず、その理由はガラス基体は反り及び縮みの問題のために６００℃より高い温度で長時間さらされることに耐えられないためである。
【０００３】
絶縁基体上のａ−Ｓｉフィルムの結晶化は２つのプロセスによって制限される。これらの２つの制限プロセスは、粒子の核形成と粒子成長である。核形成は粒子成長が起こる前に行われなければならない。核形成は主にａ−Ｓｉと基体との間のより低いインターフェースで行われる。一度核形成が行われると、粒子成長は核形成された側から横方向（インターフェースに平行な方向）と垂直方向（インタフェースに垂直な方向）の両方向で行われる。高性能のＴＦＴアプリケーションに適したポリシリコンフィルムは典型的には１００ｎｍより薄い厚さであるが平均的な粒子のサイズは１００ｎｍより大きいため、垂直方向の粒子成長よりもむしろ横方向の粒子成長が結晶化プロセスの制限ステップである。
【０００４】
絶縁基体上に高品質ポリシリコンフィルムを得る新しい方法が提案される。この方法では、結晶化は隣接する多結晶フィルムからエピタキシャル成長することによって起こる。このようにして、成長は粒子の核形成率及び横方向の粒子成長率ではなく垂直（固相）結晶化率のみによって制限される。この結晶化方法によってプロセススループットがかなり改善されアニーリング温度が減少する。これらの改善点は、古い方法が有する、長いアニーリング時間又は高いアニーリング温度による反り及び縮みの問題を緩和する。
【０００５】
従って、本発明の主な目的は従来のアニーリングプロセスよりも低温及び短い時間を必要とするポリシリコンフィルムの結晶化方法を提供することである。
【０００６】
本発明の更なる利点は以下の記述を読み進めることによって明白になるであろう。
【０００７】
【課題を解決するための手段】
本発明に従って手短に述べると、ａ−Ｓｉフィルムの結晶化を "促進する”ポリシリコンゲルマニウム（poly-Si_1-xGe_x ；ここで、ｘは０より大きいが１以下の数である）キャッピングフィルムを使用した新しい結晶化方法が提供される。キャッピングフィルムが配置されると、結晶化は通常の方法よりも低温且つ短時間で行われる。結晶化が起こった後、ポリシリコンゲルマニウムキャッピングフィルムは簡単に且つ選択的に除去され得る。
【０００８】
本発明の請求項１の態様では、エピタキシャル結晶化プロセスであって、ａ）上面及び下面を有する基体を提供し、ｂ）基体の上面にアモルファスシリコンから成る層を蒸着し、ｃ）アモルファスシリコン層の上にポリシリコンゲルマニウム（ｐｏｌｙ−Ｓｉ_1-xＧｅ_x；ここで、ｘは０より大きいが１以下の数である）から成るキャッピングシード層を蒸着し、ｄ）加熱しつつキセノンアークランプシステムによりアニーリングしてアモルファスシリコン層を結晶化し、ｅ）キャッピングシード層を除去する、ことを含む。
【００１１】
【発明の実施の形態】
ａ−Ｓｉフィルムの結晶化を "促進する”ポリシリコンゲルマニウム（poly-Si_1-xGe_x ）キャッピングフィルムを使用したこの新しい方法の可能性及び利点を示す最初の研究が実行された。結晶化のような物理的な現象は、SiよりもSi_1-x Ge_x の方がより低い温度で行われるため、Si_1-x Ge_x はａ−Ｓｉの蒸着及び結晶化に典型的に使用される温度、即ち、約５５０℃であるが２５０℃〜６００℃の範囲である温度で多結晶状態で蒸着される。
【００１２】
ウエハ１０の二つのセット（それぞれ５つの石英ウエハ及び６つのシリコンウエハから成る）は図１に示されるように準備され、ウエハ１０の１つのセットは実験的な対照例を確立するために使用された。対照例では、ａ−Ｓｉ１４はキャップされなかった。ウェハ１０の３つのセット全ては最初に絶縁層としてＳｉＯ₂ １２でコーティングされ、アニーリングされた。ＳｉＯ₂ １２はおよそ７００ｎｍの厚さであったが、（石英又はガラス基体に対して）０〜１０００ｎｍの範囲の厚みが使用された。その後、ａ−Ｓｉ１４及びキャッピングシード層１６は、図２に示されるように、従来の低圧化学蒸着（ＬＰＣＶＤ）システムで蒸着された。ウエハ１０の各セットに使用されたａ−Ｓｉ１４の蒸着条件は同一であった。温度は約５５０℃に保たれ、約１００ミリトールの圧力で約１時間蒸着された。これらの条件によって約８６ｎｍの厚さのａ−Ｓｉ１４フィルムが得られることがわかった。
【００１３】
実験的なウエハ１０の第１セットに対しては、Ｇｅソースガス（GeH₄）は約５分間オンになりその直後にＳｉソースガス（SiH₄）によるａ−Ｓｉ１４の蒸着ステップが行われ、キャッピングシード層１６としてpoly-Si_0.4Ge_0.6 のキャッピング層を蒸着する。実験的なウエハ１０の第２セットに対しては、Ｓｉソースガス（ＳｉＨ₄ ）はａ−Ｓｉ１４の蒸着ステップの直後にオフになり、Ｇｅソースガス（GeH₄）が５分間オンになってポリゲルマニウム（poly-Ge)のキャッピングシード層１６を蒸着する。
【００１４】
所与の蒸着温度に対するSi_1-x Ge_x の蒸着速度はシリコンの蒸着速度よりも速く、ゲルマニウムの量に伴って速くなることに注目されたい。したがって、poly-Si_1-xGe_x のキャッピング層は、非常に短い時間で蒸着され得る。poly-Si_0.4Ge_0.6 のキャッピングシードフィルム１６及び本発明の中のpoly-Ge フィルムの厚みは１００ｎｍを越える。キャッピングシードフィルム１６の厚みは５〜５００ｎｍの範囲内であることが好ましい。
【００１５】
結晶粒界１８と核形成サイト２０はキャッピングシード層１６内に見られる。結晶粒界１８と核形成サイト２０の配置は典型的な蒸着結晶構造であるか又は典型的なアニーリング技術で形成された結晶構造のいずれかである。ａ−Ｓｉ１４とキャッピングシード層１６の境界付近では結晶粒界１８はランダムに現れ、これは、結晶は多くの核形成サイト２０を伴うキャッピングシード層１４でスタートすることを示す。キャッピングシード層１６がａ−Ｓｉ１４から上方へ成長すると結晶粒界１８はより整然と配列し、核形成サイト２０はなくなる。従って、核形成サイト２０と結晶粒界１８の結晶を分析することによって、結晶構造のどこで結晶成長が始まりどの方向に結晶が成長するのかが特定される。
【００１６】
これらの実験はpoly-Si_0.4Ge_0.6 又は多結晶ゲルマニウムのいずれかから成るキャッピングシード層１６を蒸着することによって行われたが、他の代替物もキャッピングシード層１６として利用できる。キャッピングシード層１６は結晶形態よりもむしろアモルファスで蒸着される。ゲルマニウム及びシリコンとゲルマニウムの化合物はシリコンよりも低い温度でアニーリングしたり結晶化したりするため、キャッピングシード層１６をアモルファス状態で蒸着し、キャッピングシード層１６の結晶化はアニーリング及び結晶化処理ステップの一部として最初に行われることが可能である。キャッピングシード層１６が結晶化すると、ａ−Ｓｉ１４もこれらの実験のと同じ方法で結晶化する。
【００１７】
キャッピングシード層の別のバリエーションは、キャッピングシード層１６にわたって濃度を有するSi_1-x Ge_x のアモルファス層又は結晶層を蒸着することである。これはシリコンとキャッピング層との間の格子のミスマッチを改善するために行われる。シリコンとゲルマニウムとの間の格子のミスマッチは約４％である。効率的なエピタキシャル成長を促進するためには、格子のミスマッチは約２％より下に維持されなければならない。したがって、グレーディッドキャッピングシード層１６におけるゲルマニウムの含有量はａ−Ｓｉ１４とキャッピングシード層１６との間の境界面で最低であって高品質のシリコンフィルムのエピタキシャル成長を促進する。キャッピングシード層１６の別の部分におけるゲルマニウムの含有量は高く、低いアニーリング温度で急速な結晶化を促進する。
【００１８】
新しい方法で得られる結晶化温度の減少の程度をほぼ決定するために、結晶化実験は予熱ステップを伴った非常に高速の熱処理（ＶＲＴＰ）キセノンアークランプシステムで最初に実行された。poly-Si_1-XGe_X のキャッピングシード層１６はａ−Ｓｉ１４よりもより効率的にアークランプ電力を吸収することがわかったため、より低い予熱温度及び／又はより低いランプ電力が使用され得る。Si_1-X Ge_X によるより効率的なランプエネルギーの吸収によって、キャッピングシード層１６はより速く加熱されエピタキシャル成長を促進する。例えば、キャップされていないａ−Ｓｉ１２のサンプルを６５０℃に加熱するためには、４４５℃の加熱温度及び１４ｋＷのランプ電力が要求され、対照的に多結晶ゲルマニウムのキャッピングシード層１６を有するａ−Ｓｉ１２のサンプルを加熱するためには３５３℃及び１１ｋＷが要求される。従って、ＶＲＴＰ結晶化プロセスに対してはpoly-Si_1-XGe_X キャッピングシード層１６の付加の利点は電力消費が減少することである。
【００１９】
図３に示されるように、サンプルの３つのセット全てからのクォーツウエハ１０は非常に速い（２秒の）熱アニーリングを受けた。サンプルの対照的なセットに対しては、アニーリング温度は６４７℃〜６６０℃の範囲であり、実験サンプルの第１セットに対しては６２５℃〜６５０℃の範囲であり、実験サンプルの第２セットに対しては５７０℃〜６５４℃の範囲であった。
【００２０】
これらのオーバーラップする温度範囲は、同じ温度でアニーリングされたキャップされたSiフィルムとキャップされていないSiフィルムの比較ができるように選択された。キャップされていないａ−Ｓｉフィルムは結晶化に６４５℃よりも高いアニーリング温度を必要とした。Si_0.4Ge_0.6のキャッピングシード層１６を有するａ−Ｓｉ１４は結晶化に約６２０℃を必要とした。結晶化は色とａ−Ｓｉ１４フィルムの透明度の変化によって表される。poly-Ge のキャッピングシード層１６を有するａ−Ｓｉ１４のフィルムは５７０℃で結晶化することがわかった。これらの結果は、結晶化温度は多結晶キャッピングシード層１６を使用することによって低下し得ることを証明する。市販の広域ガラス基体の歪み点は約６３０℃であるため、この方法によって高スループット、ガラスコンバーチブル結晶化プロセスが実現される。
【００２１】
結晶化時間と結晶化温度の関係は、従来のプロセスがそうであったようにキャッピング層の結晶化プロセスに対して変化することが予想される。従来のプロセスでは、結晶化時間と結晶化温度との間にはほぼ逆対数関数の関係がある。たとえば、温度を１００℃減らすためには結晶化のために必要とされる時間を約１０倍に増やさなければならない。これは正確な計算でなく単なる概算である。また、結晶化時間と結晶化温度とのおおよその関係は本明細書中で述べられた新しい結晶化プロセスにも適用されることが予想される。
【００２２】
例えば、実行された実験では、poly-Ge のキャッピングシード層１６を有するａ−Ｓｉ１４のフィルムは５７０℃で２秒間のアニーリングプロセスで結晶化することがわかったため、従来のプロセスからの時間と温度の関係を適用するとpoly-Ge のキャッピングシード層１６を有するａ−Ｓｉ１４フィルムは４７０℃で２０秒間のアニーリングプロセスで結晶化する。或いは、結晶化時間は６７０℃で２秒間のアニーリングプロセスの１／１０に短縮される。
【００２３】
同様に、Si_0.4Ge_0.6のキャッピングシード層１６を有するａ−Ｓｉ１４が２秒間の結晶化プロセスに約６２０℃を必要とする場合、結晶化のためには５２０℃で２０秒間のプロセスで十分である。或いは、結晶化時間は７２０℃で２秒間のアニーリングプロセスの１／１０に短縮される。
【００２４】
サンプルが図３に示されたように結晶化された後、poly-Si_0.4Ge_0.6 又はpoly-Ge のキャッピングシード層１６は図４に示されるように標準的な "５１１”浴（Ｈ₂ Ｏ：Ｈ₂ Ｏ₂ ：ＮＨ₄ ＯＨ＝５：１：１の浴であり、標準的な "ＲＣＡ”洗浄プロセスで使用される）内でそれぞれ二つの実験サンプルから取られた二つのウエハ上でエッチングされる。キャッピングシード層１６を完全に除去するには数分のエッチング時間で十分だとわかった。poly-Si_0.4Ge_0.6 から成るポリシリコンフィルム１４の厚みは約８０ｎｍと測定され、一方ポリゲルマニウムから成るキャッピングシード層１６を有するポリシリコンフィルム１４の厚みは８４ｎｍと測定された。これらの結果は最小のゲルマニウム拡散は結晶化プロセス中に起こり、poly-Si_1-xGe_x は単純なウェットエッチングプロセスよって選択的に除去されることができることを表す。ゲルマニウム拡散によって得られるSi_1-x Ge_x から成る中間層は "５１１" 浴でエッチングされるため、ゲルマニウム拡散は残っているポリシリコン１４の厚さが減少することによって示される。
【００２５】
６４５℃でアニーリングされた一つのウエハは、Ｘ線回折（ＸＲＤ）分析のためにサンプルの各セットから取り出された。ピークは、各ＳｉフィルムのＸＲＤスペクトルで観察された。しかし、ピークの強度はフィルムが薄いために比較的弱かった。poly-Ge から成るキャッピングシード層１６を有するサンプルとその対照サンプルは両方ともＳｉの｛１１１｝平面空間に対応する一つのピークだけを示した。対照的に、Poly-Si_0.4Ge_0.6 でキャップされたサンプルはＳｉの｛１１１｝及び｛２２０｝平面空間に対応する二つのピークを示した。
【００２６】
６５０℃でアニーリングされた第１実験サンプルから取り出され、Poly-Si_0.4Ge_0.6 から成るキャッピング層を持たない別のウエハは、更なるＸＲＤ分析のために用いられた。このサンプルは下層のＳｉフィルム及びキャッピングPoly-Si_0.4Ge_0.6 フィルムの｛１１１｝及び｛２２０｝平面空間に対応する四つのピークを示した。
【００２７】
実験サンプル第２セットから取り出され６４６℃でアニーリングされ、poly-Ge から成るキャッピングシード層１６を持たないウエハは更なるＸＲＤ分析のために用いられた。このサンプルは下層のＳｉフィルム及びキャッピングＧｅフィルムの｛１１１｝平面空間に対応する二つのピークを示した。
【００２８】
これらの結果は、キャッピングシードフィルム１６のテクスチャ又は好ましいオリエンテーションは下層のシリコンフィルム１４に複製されるか又はシリコンフィルム１４の結晶化はキャッピングシード層１６からエピタキシャルに起こることを表している。
【００２９】
また、キャッピングシード層１６の中の結晶粒界１８及び核形成サイト２０は結晶粒界２２として結晶化シリコン２４に複製され、結晶化はａ−Ｓｉ１４とキャッピングシード層１６との境界で開始し、結晶成長は境界から離れる方向に進むことに注目されたい。上記のプロセスが従来通りのアニーリング及び結晶化プロセスで行われたとするとこれはａ−Ｓｉ１４の結晶化とは明らかに異なる。従来通りのプロセスでは、ＳｉＯ₂ １２とａ−Ｓｉ１４との間のインタフェース付近に各形成サイトがあり、結晶成長はＳｉＯ₂ １２とａ−Ｓｉ１４の境界から離れるように起こる。ａ−Ｓｉ１４とキャッピングシード層１６の境界付近の核形成サイトのない特徴的なパターンは、ａ−Ｓｉ１４の結晶化はキャッピングシード層１６からエピタキシャルに起こることを示す。
【００３０】
poly-Si_0.4Ge_0.6 から成るキャッピングシードフィルム１６を有するサンプルは、走査プローブ顕微鏡の原子間力顕微鏡検査（ＡＦＭ）によって分析された。二乗平均（ｒｍｓ）表面粗さは１６Åと測定され、平均粒子サイズは１５０ｎｍと推定された。対照的に、従来の（キャップされていない）炉で結晶化したＳｉフィルムのｒｍｓ粗さは２０Å以上であり、ＶＲＴＰで結晶化したＳｉフィルムの平均粒子サイズは典型的には５０ｎｍより小さい。これらの結果は、エピタキシャル結晶化方法は比較的滑らかな表面を有するポリシリコンフィルム１４及び高性能のトップゲート薄膜トランジスタ（ＴＦＴ）を得るために必須の適当なサイズの粒子を提供することができることを示す。粗さは有効なキャリヤ移動度を低下させて電気ストレスによる劣化を改良するので、滑らかな表面及び大きな粒子サイズは重要である。この実施の形態で開示されたキャッピング及び結晶化プロセスによって形成された薄膜シリコンで製造されたトップゲート薄膜トランジスタのパフォーマンスは、表面粗さが減少し粒子サイズが大きくなった薄膜シリコンの優れた特性によって、従来のプロセスで形成された薄膜シリコンで形成されたトップゲート薄膜トランジスターのパフォーマンスよりも優れていることが予想される。
【００３１】
複雑なプロセスを追加したり時間を更にかけなくても開示されたプロセスによって利点が得られることが実験によって示された。Si_1-x Ge_x から成るキャッピングシード層１６はａ−Ｓｉ１４の直後に反応系内（in-situ)で蒸着されるため、キャッピングシード層１６としてpoly-Si_1-xGe_x を使用したＥＣ方法の実施によって複雑なプロセス又は時間の追加が最小になる。poly-Si １４がアニーリングステップで結晶化すると、図３に示されるように、キャッピングシード層１６は、市販されている湿式洗浄浴で除去される。キャッピングシード層１６の除去によって薄膜トランジスタを製造するために使用される薄膜ポリシリコンの洗浄層が残るため、キャッピングシード層１６の除去は重要である。不純物又は薄膜ポリシリコンの他の層は、薄膜ポリシリコン層内で製造された薄膜トランジスタのパフォーマンスを劣化する。
【００３２】
【発明の効果】
第１に、ａ−Ｓｉ１４フィルムの結晶化に必要とされる "熱の量”は、ポリSi_1-x Ge_x フィルムから成るキャッピングシード層１６及びエピタキシャル結晶化（ＥＣ）方法を使用することによって、かなり低下する。 "熱の量”を低下させることによって、ガラス基体との適応性が得られ処理スループットが向上する。
【００３３】
第２に、ＥＣプロセスは表面粗さが低く適当な粒子サイズを有するpoly-Si １４フィルムを製造する。
【００３４】
第３に、キャッピングフィルムは反応系内で蒸着し結晶化アニーリングは従来通りの炉又はＲＴＰシステムで実行されるため、ＥＣ方法で得られたポリシリコンフィルムの厚み及び構造の均一性は優れている。ＥＣプロセスでは、結晶化は半ランダムな粒子の核形成及び次の粒子成長よりもむしろエピタキシャル成長で行われる。従って、ＥＣプロセスはポリシリコン１４のテクスチャを制御し最適化する手段を提供する。poly-Si_1-xGe_x キャッピングシード層１６を用いることによって、キャッピングシード層１６及び下層のシリコンフィルム１４の好ましい粒子オリエンテーションはゲルマニウム含有量を変化させることによって調節される。
【図面の簡単な説明】
【図１】図１はアモルファスシリコンフィルムの蒸着後の基体の断面図を示す。
【図２】図２は多結晶シードフィルムの蒸着の後の図１の基体を示す。
【図３】図３は結晶化アニーリングの処理ステップの後の図２の基体を示す。
【図４】図４は多結晶シードフィルムの除去の後の図３の基体を示す。
【符号の説明】
１０ ウエハ
１２ ＳｉＯ₂
１４ アモルファスシリコン
１６ キャッピングシード層
１８ 結晶粒界
２０ 核形成サイト

Claims (1)

1. エピタキシャル結晶化プロセスであって、
   ａ）上面及び下面を有する基体を提供し、ｂ）基体の上面にアモルファスシリコンから成る層を蒸着し、ｃ）アモルファスシリコン層の上にポリシリコンゲルマニウム（ｐｏｌｙ−Ｓｉ_1-xＧｅ_x；ここで、ｘは０より大きいが１以下の数である）から成るキャッピングシード層を蒸着し、ｄ）加熱しつつキセノンアークランプシステムによりアニーリングしてアモルファスシリコン層を結晶化し、ｅ）キャッピングシード層を除去する、エピタキシャル結晶化プロセス。

Images