CN1026041C - 具有多晶硅薄膜的半导体器件 - Google Patents

具有多晶硅薄膜的半导体器件 Download PDF

Info

Publication number
CN1026041C
CN1026041C CN93101559A CN93101559A CN1026041C CN 1026041 C CN1026041 C CN 1026041C CN 93101559 A CN93101559 A CN 93101559A CN 93101559 A CN93101559 A CN 93101559A CN 1026041 C CN1026041 C CN 1026041C
Authority
CN
China
Prior art keywords
crystallite
semiconductor device
polysilicon membrane
size
crystallite size
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN93101559A
Other languages
English (en)
Other versions
CN1076551A (zh
Inventor
山口道也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=13590260&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN1026041(C) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Publication of CN1076551A publication Critical patent/CN1076551A/zh
Application granted granted Critical
Publication of CN1026041C publication Critical patent/CN1026041C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Abstract

本发明涉及一种具有多晶硅薄膜的半导体器件。在多晶硅薄膜的晶体结构中，具有约80cm2/v·sec的场效应迁移率，晶粒大小约为200nm，在(111)晶面上微晶尺寸大约为180nm，微晶的尺寸与一个晶粒的整个的单晶化的部分相等。获得场效应迁移率μFE约为80cm2/v·sec的条件是(111)晶面上微晶尺寸至少为180nm(测量值)。

Description

本发明涉及一种半导体器件，象薄膜晶体管一类的器件，在它的主要部分中有一传输载流子的多晶硅薄膜。
在现有的液晶显示器（LCDS）矩阵中，在绝缘衬底上作成一薄膜晶体管的技术已是众所周知的了。这种技术使得半导体集成电路可以做在玻璃之类的透明绝缘衬底上;或有做在大的绝缘衬底上，而这种大的绝缘衬底用单晶硅是不可做成的。现在薄膜晶体管通常都有一个由非晶硅或多晶硅制成的有源层。因为非晶硅可在低温下形成，故可以用于现有的液晶显示器（LCD）矩阵，但该矩阵必须是做在低熔点的玻璃衬底上。
然而，由于非晶硅的电子迁移率低，它仅用来作为一个开关元件，给液晶加上一电场，以便给象素电容的电极充电，多晶硅作成的有源层在电路元件中是一定要用的，例如，驱动器电路，只读存储器（ROM），随机存储器（RAM），或中央处理单元（CPU），这些都是高速驱动的电路。高质量的驱动器电路，大屏幕液晶显示电视机或者高分辨率的办公室自动化（OA）液晶显示屏的驱动时钟脉冲的频率就高达10MHz。如果这种驱动电路采用半导体器件构成，则需场效应迁移率μFE等于或大于50CM2/v·sec，或80cm2/v·sec，甚至更高。可是目前的多晶硅薄膜晶体管的场效应迁移率μFE至多是30cm2/v·sce，这是众所周知的事实。
本发明的目的是提供一种半导体器件，该器件中载流子的迁移率提高了很多。根据本发明制作的半导体器件，只要在其主要部分形成一多晶硅薄膜，其中晶粒尺寸与（111）晶面上的微晶尺寸大体相同，而且此处的微晶的尺寸大于多晶硅薄膜的厚度（EPC：180nm或更大些），则可达到提高迁移率的目的。
本发明的附加目的及优点将在本说明书的后面部分加以描述，有的优点与目的是读完说明后，就可明白的，有的则通过实施本发明就可以明了的。本发明的目的是可以实现的，其优点也是客观存在的，并可由所附的权利要求及它们的组合所指出的手段来得到。
包含在说明书之内的附图是本说明的组成的一部分，附图还是实施本发明的较佳实施例。前述的一般介绍与这里介绍的实例一起解释了本发明的原理。
图1至图6是根据本发明的半导体器件的一个实施例制造的场效应薄膜晶体管的剖面图，以及这种晶体管的制造步骤;
图7是解释晶粒尺寸定义的图;
图8是用x射线衍射器解释晶体学的图;
图9A，如图6所示的薄膜晶体管的场效应迁移率与晶粒尺寸的关系的特性曲线;
图9B微晶尺寸与如图6所示薄膜晶体管的场 效应迁移率的关系特性曲线;
图10如图6所示薄膜晶体管的晶粒尺寸与微晶尺寸的关系特性曲线。
较佳实施例的详细说明
多晶硅薄膜晶体管的场效应迁移率是由组成有源层的硅晶体（即多晶硅薄膜）的晶粒尺寸决定的。
虽然还有别的决定因素，比如载流子陷阱，它会导致场效应迁移率与多晶硅薄膜和栅绝缘薄膜之间的界面态有关。就晶体结构而论，认为重要的是要作出大而且均匀的晶粒。在这种情况下，研究了用增加晶粒尺寸及均匀性来提高电子迁移率的技术。然而，本发明人发现，在他的研究中始终很难仅仅靠增加多晶硅薄膜的晶粒尺寸提高电子迁移率。根据发明人的研究，不管晶粒的尺寸怎么增大，电子迁移率也没有超过预定值，当晶粒的尺寸不太大的，电子迁移率反而是令人满意的。
研究的结果是，该发明人发现必须像增加晶粒的尺寸那样增加微晶的尺寸以提高具有多晶硅薄膜有源层的薄膜晶体管的场效应迁移率μFE。晶粒的尺寸和微晶的尺寸大体相同，这是所期望的。另外，当晶粒尺寸和微晶尺寸大于多晶硅薄膜的厚度时，迁移率进一步提高。这是由结晶效应造成的，由于微晶有一个被认为是大致完美单晶区，它占据了晶粒的主要区域而且减少晶粒中的晶体缺陷。
本发明的一个实施例详细说明如下：
图1至图6给出了根据本发明实施例的薄膜晶体管的制造步骤。现参照附图，顺序说明薄膜晶体管的结构及其制造方法。
首先，如图1所示，用低压化学汽相淀积（LP-CVD）的方法，温度550℃，在石英或类似的绝缘衬底的上表面淀积一层非晶硅薄膜2。然后，如图2所示，将氯化氙（XeCl）激子激光束施加在衬底上，由此靠液相生长使非晶硅薄膜2多晶化变成多晶硅薄膜3。在此状态下的晶体结构将在后面介绍。如图3所示，在多晶硅薄膜3的表面上，涂上一层光刻胶薄膜5，将其在薄膜3上刻成要作的源区和漏区4的形状一致的图形。以光刻胶薄膜5作为掩膜，将磷离子或硼离子注入源区和漏区。由此形成杂质注入区域6。然后，去掉光刻胶膜5。下一步，如图4所示，氯化氙（XeCl）激子激光束再加于多晶硅薄膜3上，以激活注入到区域6中的杂质。而后，如图5所示，去掉周围无用部分的多晶硅薄膜。多晶硅薄膜的中心部分作为沟道3a，它的两侧这部分由被激活的杂质区构成作为源区和漏区3b。接下来，如图6所示，在此部件的上表面用二氧化硅薄膜构成绝缘膜7。然后，与沟道区3a相对应的绝缘栅上表面用铬或类似的材料作成栅电极8，它是经淀积和光刻作成的。其次，在整个部件的上表面用氮化硅或类似的材料作成钝化绝缘膜9。而后，于与源区和漏区3b相对应处，在钝化绝缘膜9和栅绝缘薄膜7上作出接触孔10。接着，用铝或类似的材料在钝化绝缘膜9和栅绝缘膜7上光刻出源和漏的电极11，而且该电极作在钝化绝缘膜9之上和孔10中，穿过接触孔10与源区的漏区3b相接触。那么，至此已经作成一个共平面型场效应薄膜晶体管。
多晶硅薄膜的晶体结构示于图2，现参照图1描述如下。
如表1所示，根据本发明的实施例，多晶硅薄膜按以下方式制备：将厚度为500A的非晶硅薄膜，淀积于石英衬底的上表面，并且氯化氙激子激光束在非晶硅薄膜上加热两次，温度为250℃，能量密度为300mJ/cm2，因之非晶硅经液相生长多晶化为多晶硅薄膜。本实施例与常用器件相比，常用器件的制备多晶硅薄膜是按以下方式：将厚度为500A非晶硅薄膜厚度，淀积于石英衬底的上表面，该衬底在氮气中，大约600℃下加热48小时，因此非晶硅薄膜经固相生长多晶化为多晶硅薄膜。
用透射电子显微镜（Transmission Electron Micrecope）和x射线衍射器分析（XDx-ray Diffractor analysis）来分析晶体结构。就电子显微镜来说（TEM），用JEOL的JEM-2010测量晶粒尺寸（加速电压：200KV，放大倍数：5×105至1.5×106）。该实施例的晶粒尺寸为246nm，而已有技术的晶粒尺寸为1.2μm，比实施例的晶粒尺寸大五倍。晶粒尺寸用多晶硅薄膜的顶视图中的晶粒尺寸来表示，而且用晶粒尺寸平均值C的总和的平均来表示，C是由以下等式得到的：C＝（a+b）/2，在此a为晶粒沿长轴方向的长度，而b指晶粒沿短轴方向的长度，例如图7，示于表1中的每个晶粒尺寸C都是基于30个点测量值的计算平均值。
使用X射线衍射器（XD）靠检则衍射密度来测量微晶尺寸，采用小角度入射法，其中θ′＝1°，Rigaku    DENKI公司的RU-200（放射源CuKa，最大输出：12KW）用于此测量，在测量中扫描的步长为2秒钟，扫描3次（总共30分钟）。在每个峰面上，在±1.5°范围内以0.01°的旋转角度进行扫描，峰面指（111）面，（220）面，（311）面，X射线入射强度是在50KV电流180mA的条件下得到的。微晶尺寸由半高处的尖峰宽度用以下Scherrer等式计算。
Dhk1＝λ/（B·cosθB）
在此Dhk1指与（hk1）晶面成正交方向的微晶尺寸;λ是x射线的波长;B是半宽;θB是Bragg角。测量结果示于表1，在传统的器件中，在（111）面上微晶尺寸的三次测量平均值是37nm，（220）面上为23nm，（311）面上是36nm，而在本实施例中，平均值比传统器件要大得多，即（111）面为202nm，（220）面是144nm，（311）面是103nm。
示于图6的共平面场效应薄膜晶体管是本实施例和传统技术的薄膜制造的，并且测量了它们的场效应迁移率。如表1所示，在传统的薄膜晶体管中迁移率为30cm2/v·sec，而在本实施例薄膜晶体管中迁移率是90cm2/v·sec，是为传统的薄膜晶体管的三倍。测量结果表明，场效应迁移率μFE与微晶尺寸有关，而不是与晶粒尺寸有关。这是基于以下事实，一个薄膜晶体管中晶粒尺寸大而微晶尺寸小，微晶包含了许多晶体缺陷，同时另一个薄膜晶体管中微晶尺寸与晶粒尺寸大体相同，微晶中包含了少许晶体缺陷，即使晶粒尺寸小，微晶被认为是完整的单晶区。
为了证实这一点，对若干根据依本实施例的样品进行了类似的测量。图9A、9B和图10给出了测量的结果，在示于表1的样品中，淀积于衬底上500A厚的非晶硅薄膜是用低压化学汽相淀积（LPCVD）法，而在示于图9A、图9B和图10的其中一部分样品是用等离子体化学汽相淀积法（plasma    CVD）作成的，或者有各种厚度（500至3000A）。图9A给出晶粒尺寸C和场效应迁移率μFE之间的关系，图9B给出微晶尺寸和（111）面的场效应迁移率的关系。虽然用小角度入射法测出的晶体尺寸一定是正确的，可是在图9B和图10中用Scherrer等式计算出的微晶尺寸是不正确的，如图9A所示，在晶粒尺寸C和场效应迁移率之间有一特定的相互关系。如图9B所示，在（111）面上的微晶尺寸和场效应迁移率之间有一特定关系。由图10可以了解这些相关的条件。在图10中，与横座标成45°角的虚线表示微晶尺寸与晶粒尺寸之比为1∶1。由图10显而易见，微晶尺寸近似于晶粒尺寸，在晶粒尺寸等于或小于100nm的范围内，晶粒尺寸与微晶尺寸大体相同，当晶粒尺寸约为300nm，微晶尺寸大约是晶粒尺寸的60%-70%时，如果多晶硅薄膜具有的微晶尺寸与晶粒尺寸相同在200-300nm范围内，或者改进制造方法得到的更大些的晶粒尺寸，场效应迁移率μFE可进一步提高。
由图9A和图9B出微晶尺寸的等于或大于180nm（测量值），且晶粒尺寸C约等于或大于200nm足以得到80cm2/v·sec的场效应迁移率。如果满足这些条件，可以得到场效应迁移率约为80cm2/v·sec的场效应薄膜晶体管。因此，用一半导体器件有可能构成以大约10MHz的时钟频率运行的驱动电路。通常，认为场效应迁移率μFE的提高与晶粒尺寸C成正比。
当然，这个传统的思路，没有把微晶尺寸考虑在内。从表一中的数据看来显然是不对的。参照表1，在实施例中在（111），（220）和（311）各晶面上的微晶尺寸，分别是202nm，144nm和103nm，它们都大于多晶硅薄膜的厚度500A。对比在传统的器件中，在（111）面上，即最大的峰面上，是37nm，小于多晶硅薄膜的厚度500A，如果多晶硅薄膜的微晶尺寸大于多晶硅薄膜厚度，根据本实施例，由于多晶硅薄膜的厚度是500～3000A，场效应迁移率μFE至少可以保证为50cm2/v·sec，这种改善使得场效应迁移率μFE此传统器件提高了很多。
本发明不仅限于场效应薄膜晶体管，还可用于任一有关用多晶体硅薄膜作为传输载流子主要部分的半导体器件。
如上所述，如果多晶硅薄膜的晶粒尺寸与微晶尺寸大体相同的话，场效应迁移率μFE可提高很多。从而可用一半体器件构成一以时钟频率约为10MHz运行的驱动电路。请注意，当微晶尺寸等于或大于晶粒尺寸的60-70%时，认为它们的尺寸 是“大体相同”。
附加的优点和改进很容易为本领域的熟练人员所想到，因此，此发明有更宽的目标，不限于本文详述的内容，和本文给出的代表性器件，因而，不脱离本发明一般概念的精神和范围的改型，受以下附属的权利要求及其等同物的限定。
表一    样品低压化学汽相淀积（LPCVD）硅膜厚度500A
本发明的实施例
本实施例
多晶化的方法    迁移率    晶粒尺寸    微晶尺寸
μ    （C）B    （hk1）
激光退火    （111）
氯化氙激子    90cm/    246nm    202nm
v·sec
激光    （220）
250℃    144nm
300mJ/cm    （311）
（液相生长）    103nm
已有技术
多晶化的方法    迁移率    晶粒尺寸    微晶尺寸
μ    （C）B    （hk1）
（111）
热处理600℃    37nm
48小时    30cm    1.2μm    （220）
（固相生长）    v·sec    23nm
（311）
36nm

Claims (9)

1、一种在其主要部分中具有多晶硅薄膜(3)的半导体器件，其特征在于晶粒尺寸与(111)晶面上的微晶尺寸大体相同，所述的微晶尺寸大于所述的多晶硅薄膜的厚度。
2、根据权利要求1的一种半导体器件，其特征在于，在所述（111）晶面上晶粒尺寸的平均值至少为200nm。
3、根据权利要求1或2的一种半导体器件，其特征在于：微晶尺寸的平均值大于多晶硅薄膜（3）的厚度。
4、根据权利要求1或2的一种半导体器件，其特征在于，多晶硅薄膜包括至少一个扩入掺杂剂的掺杂区（3b），和一个不含掺杂剂的本征区（3a）。
5、根据权利要求3的一种半导体器件，其特征在于，多晶硅薄膜包括至少一个扩入掺杂剂的掺杂区（3b），和一个不含掺杂剂的本征区（3a）。
6、根据权利要求4的一种半导体器件，其特征在于，两个杂质掺入区（3b）安排在本征区（3a）的两侧。
7、根据权利要求5的一种半导体器件，其特征在于，两个杂质掺入区（3b）安排在本征区（3a）的两侧。
8、根据权利要求6的一种半导体器件，其特征在于，掺杂的电极（8，11）分别直接、间接与杂质区（3b）和本征区（3a）相接触。
9、根据权利要求7的一种半导体器件，其特征在于，掺杂的电极（8，11）分别直接、间接与杂质区（3b）和本征区（3a）相接触。
CN93101559A 1992-02-28 1993-02-26 具有多晶硅薄膜的半导体器件 Expired - Lifetime CN1026041C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP075921/92 1992-02-28
JP4075921A JP2935446B2 (ja) 1992-02-28 1992-02-28 半導体装置

Publications (2)

Publication Number Publication Date
CN1076551A CN1076551A (zh) 1993-09-22
CN1026041C true CN1026041C (zh) 1994-09-28

Family

ID=13590260

Family Applications (1)

Application Number Title Priority Date Filing Date
CN93101559A Expired - Lifetime CN1026041C (zh) 1992-02-28 1993-02-26 具有多晶硅薄膜的半导体器件

Country Status (10)

Country Link
US (1) US5949091A (zh)
EP (1) EP0558075B1 (zh)
JP (1) JP2935446B2 (zh)
KR (1) KR970004844B1 (zh)
CN (1) CN1026041C (zh)
CA (1) CA2090096C (zh)
DE (1) DE69333592T2 (zh)
HK (1) HK1013521A1 (zh)
SG (1) SG55060A1 (zh)
TW (1) TW335216U (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW264575B (zh) * 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
US6059873A (en) 1994-05-30 2000-05-09 Semiconductor Energy Laboratory Co., Ltd. Optical processing method with control of the illumination energy of laser light
US6100119A (en) * 1995-08-31 2000-08-08 Lg Electronics Inc. Thin film transistor and method for fabricating the same
JPH11145056A (ja) * 1997-11-07 1999-05-28 Sony Corp 半導体材料
JP2000208771A (ja) * 1999-01-11 2000-07-28 Hitachi Ltd 半導体装置、液晶表示装置およびこれらの製造方法
JP4437570B2 (ja) * 1999-07-12 2010-03-24 株式会社ルネサステクノロジ 半導体装置及び半導体装置の製造方法
US6229611B1 (en) * 1999-09-20 2001-05-08 United Microelectronics Corp. Method of detecting a transparent quartz wafer in a semiconductor equipment
JP4045731B2 (ja) * 2000-09-25 2008-02-13 株式会社日立製作所 薄膜半導体素子の製造方法
JP6941473B2 (ja) * 2017-04-26 2021-09-29 株式会社日本製鋼所 ディスプレイの製造方法、ディスプレイ及び液晶テレビ

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57194517A (en) * 1981-05-27 1982-11-30 Toshiba Corp Manufacture of semiconductor crystal film
JPH0620122B2 (ja) * 1982-01-19 1994-03-16 キヤノン株式会社 半導体素子
US4649624A (en) * 1983-10-03 1987-03-17 The United States Of America As Represented By The Secretary Of The Navy Fabrication of semiconductor devices in recrystallized semiconductor films on electrooptic substrates
CA1239706A (en) * 1984-11-26 1988-07-26 Hisao Hayashi Method of forming a thin semiconductor film
JPS63292618A (ja) * 1987-05-26 1988-11-29 Nec Corp Ｓｏｉ基板の製造方法
JP2880175B2 (ja) * 1988-11-30 1999-04-05 株式会社日立製作所 レーザアニール方法及び薄膜半導体装置
US5200630A (en) * 1989-04-13 1993-04-06 Sanyo Electric Co., Ltd. Semiconductor device
JP2655924B2 (ja) * 1990-02-19 1997-09-24 キヤノン株式会社 多結晶半導体薄膜形成方法
JP2973492B2 (ja) * 1990-08-22 1999-11-08 ソニー株式会社 半導体薄膜の結晶化方法
EP0499979A3 (en) * 1991-02-16 1993-06-09 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device
JPH04267517A (ja) * 1991-02-22 1992-09-24 Toshiba Corp 半導体薄膜の形成方法
JPH04311038A (ja) * 1991-04-09 1992-11-02 Toshiba Corp 薄膜トランジスタの製造方法

Also Published As

Publication number Publication date
DE69333592D1 (de) 2004-09-23
EP0558075B1 (en) 2004-08-18
KR970004844B1 (ko) 1997-04-04
US5949091A (en) 1999-09-07
DE69333592T2 (de) 2005-01-05
CN1076551A (zh) 1993-09-22
EP0558075A2 (en) 1993-09-01
SG55060A1 (en) 1998-12-21
JP2935446B2 (ja) 1999-08-16
JPH05243576A (ja) 1993-09-21
KR930018754A (ko) 1993-09-22
CA2090096A1 (en) 1993-08-29
HK1013521A1 (en) 1999-08-27
TW335216U (en) 1998-06-21
EP0558075A3 (zh) 1994-01-19
CA2090096C (en) 1998-08-11

Similar Documents

Publication Publication Date Title
EP0598409B1 (en) A method of manufacturing a semiconductor device
EP0301463B1 (en) Thin film silicon semiconductor device and process for producing it
US5236850A (en) Method of manufacturing a semiconductor film and a semiconductor device by sputtering in a hydrogen atmosphere and crystallizing
EP0459763B1 (en) Thin-film transistors
CN1753156A (zh) 制造薄膜晶体管的方法
CN1026041C (zh) 具有多晶硅薄膜的半导体器件
US5877526A (en) Semiconductor device having polysilicon thin-film
US5733793A (en) Process formation of a thin film transistor
JP3575698B2 (ja) 多結晶半導体装置の製造方法
JP4185575B2 (ja) エピタキシャル結晶化プロセス
EP0481777B1 (en) Method of manufacturing gate insulated field effect transistors
KR930010093B1 (ko) 반도체박막의 형성방법
KR100205069B1 (ko) 다결정 실리콘 박막 트랜지스터의 제조방법
US5998246A (en) Self-aligned manufacturing method of a thin film transistor for forming a single-crystal bottom-gate and an offset drain
JPH06244200A (ja) 絶縁ゲイト型電界効果半導体装置およびその作製方法
JPH0888172A (ja) 多結晶シリコン膜の作製方法
EP0043691B1 (en) Semiconductor device having a polycrystalline semiconductor film
JPH04340724A (ja) 薄膜トランジスタの製造方法
JPS5893243A (ja) ポリシリコン薄膜半導体の改善方法
JP2794833B2 (ja) 薄膜トランジスタの製造方法
KR19990023052A (ko) 비정질 막을 결정화하는 방법
KR0138874B1 (ko) 박막 트랜지스터의 제조방법
JPH08186262A (ja) 薄膜トランジスタの製造方法
KR20000050946A (ko) 박막트랜지스터의 반도체층 및 그 제조방법
JP2652364B2 (ja) 絶縁ゲイト型電界効果半導体装置およびその作製方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CX01 Expiry of patent term

Expiration termination date: 20130226

Granted publication date: 19940928