JPH04311038A - 薄膜トランジスタの製造方法 - Google Patents

薄膜トランジスタの製造方法

Info

Publication number
JPH04311038A
JPH04311038A JP7610091A JP7610091A JPH04311038A JP H04311038 A JPH04311038 A JP H04311038A JP 7610091 A JP7610091 A JP 7610091A JP 7610091 A JP7610091 A JP 7610091A JP H04311038 A JPH04311038 A JP H04311038A
Authority
JP
Japan
Prior art keywords
film
polycrystalline silicon
thin film
amorphous silicon
amorphous
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7610091A
Other languages
English (en)
Inventor
Hiroyoshi Nakamura
中村 弘喜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP7610091A priority Critical patent/JPH04311038A/ja
Publication of JPH04311038A publication Critical patent/JPH04311038A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】[発明の目的]
【0002】
【産業上の利用分野】本発明は、液晶やファクシミリの
駆動回路またはスイッチング素子等に用いる薄膜トラン
ジスタの製造方法に係り、特に非晶質シリコンをアニー
ルして結晶粒径の大きな多結晶シリコンを得る方法に関
する。
【0003】
【従来の技術】多結晶シリコンを使用した薄膜トランジ
スタの開発が盛んに行われて、これを応用したイメージ
センサ(特開昭60−22881号公報)、感熱ヘッド
(特開昭62−181473 号公報)、液晶ディスプ
レイ等、様々な製品が生み出されている。
【0004】これらは、いずれも絶縁基板上に多結晶シ
リコンを用いて薄膜トランジスタを形成し、駆動回路も
しくはスイッチング素子を構成しているもので、高速駆
動が可能である等の利点を有している。
【0005】薄膜トランジスタの活性層として使用され
る多結晶シリコン薄膜は、例えば次のような方法で石英
もしくはガラス基板上に形成されている。
【0006】■低温で非晶質シリコンを成膜した後、熱
処理を施してシリコンの結晶粒径を成長させ、活性層と
して用いられる多結晶シリコンを得る方法、または■多
結晶シリコンを成膜しシリコンイオン注入でアモルファ
ス化した後、熱処理を施して結晶粒径を成長させる方法
が知られている。
【0007】また、多結晶シリコンの結晶粒の界面等に
存在すると考えられる未結合手を減少させ、移動度を高
めるために、上記■、■の技術を適用した膜に、さらに
水素プラズマアニール等の手法でシリコンの未結合手と
水素を結合させて電気的に安定させることが知られてい
る。
【0008】
【発明が解決しようとする課題】しかしながら、上述し
たような非晶質シリコンを長時間の熱処理によって多結
晶化する方法では、最終的に形成される多結晶シリコン
の結晶粒径を均一で十分大きなものにできないという問
題点があった。
【0009】また、水素を導入して非晶質膜を形成後ア
ニールするとよいという報告もある(応用物理学会´9
0秋季年会28a−SZM−8 )が、例えばプラズマ
CVD法で水素添加で形成した非晶質膜をレーザーアニ
ールにより固相成長させ多結晶シリコン膜とするとぼそ
ぼその膜になるという問題点がある。
【0010】本発明はかかる点に対処してなされたもの
で、非晶質シリコンから結晶粒径の大きな多結晶シリコ
ンを形成し、高性能な薄膜トランジスタを製造する方法
を提供することを目的とする。
【0011】[発明の構成]
【0012】
【課題を解決するための手段】本発明の薄膜トランジス
タの製造方法は、基板上に形成した非晶質シリコン膜を
アニールすることによって多結晶シリコン膜を形成する
にあたって、非晶質シリコン膜中の水素濃度を 4×1
019〜 4×1020 atoms/cm3 の範囲
に制御することを特徴とする。
【0013】
【作用】非晶質シリコンの固相成長過程において、膜中
に含まれる水素の役目は重要であり、基本的にはシリコ
ンのダングリングボンド同士の結合とシリコン−水素間
の結合解離に伴うシリコン間の結合により結晶化が進む
ものと考えられる。シリコンのダングリングボンド同士
の結合が優位の場合、各所で核発生が起こり、最終的に
大きな結晶粒径の多結晶シリコン膜が得られなくなって
しまう。逆に、シリコン−水素間の結合が優位の場合に
は均一な結晶粒径のものが得られなくなってしまう。こ
のため、膜中の水素濃度の影響は大きく、非晶質シリコ
ン膜中の水素濃度を所定の範囲とすることにより、均一
かつ結晶粒径の大きな多結晶シリコン膜を得ることがで
きる。特に、膜中の水素濃度が 4×1019よりも小
さいと大粒径のものが得られず、逆に 4×1020よ
りも大きいとシリコン原子間の平均距離が長くなりすぎ
てしまい、結晶成長速度が低くなるほか、均一な粒径が
得られなくなるといった問題がある。
【0014】本発明で規定した水素濃度を有する非晶質
シリコン膜は、種々の方法で成膜することができるが、
特にシランを用いて水素添加のもとに減圧CVD法で成
膜する方法か、もしくはジシランを用いて成膜温度44
0 〜510 ℃で減圧CVD法で成膜する方法が有効
である。
【0015】多結晶シリコンはその結晶粒径に比例して
移動度が向上するため、本発明によって結晶粒径の大き
な多結晶シリコンを基板上に形成することにより、高性
能な薄膜トランジスタを得ることができる。
【0016】
【実施例】以下、本発明の実施例を説明する。図1は基
板1上に多結晶シリコン膜2を形成してなる薄膜トラン
ジスタの一部断面を示すもので、その製作手順は図2に
示す通りである。まず、図2中(a)に示すように、石
英基板1上に非晶質シリコン膜2′を形成する。そして
図中(b)に示すように、この非晶質シリコン膜2′を
アニールして多結晶シリコン膜2とする。次に図中(c
)に示すように、これを島状にパターニングし、この上
に多結晶シリコン膜2の熱酸化膜よりなるゲート絶縁層
3を成膜し、ついでゲート電極部4を形成する。そして
図中(d)に示すように、ソースコンタクト部2aおよ
びドレインコンタクト部2bにイオン注入し、ついで(
e)に示すように層間絶縁膜5を形成し、ソースコンタ
クト部2aおよびドレインコンタクト部2bの上にそれ
ぞれコンタクトホール3a、3bを形成する。そして図
中(f)に示すように、金属配線6の成膜およびパター
ニングを行って薄膜トランジスタを形成するものである
【0017】このような薄膜トランジスタにおいて、多
結晶シリコン膜2を形成するにあたって、まず石英基板
1上に以下に示す種々の方法で膜厚2000オングスト
ロームの非晶質膜を形成した。すなわち、実施例1、2
として、 100%シランに水素をそれぞれ分圧比1:
1 、1:4 となるように添加して 550℃にて減
圧CVD法により非晶質膜を形成し、実施例3、4、5
として、 100%ジシランを用いて温度条件をそれぞ
れ 500℃、 470℃、 440℃にして減圧CV
D法により非晶質膜を形成した。また、比較例1として
、 100%シランを用いて水素を添加せず 550℃
にて減圧CVD法により非晶質膜を形成し、比較例2と
して、シランに水素を添加して 300℃にてプラズマ
CVD法により非晶質膜を形成した。
【0018】このようにして形成した非晶質膜の水素濃
度を2次質量分析法(SIMS)により測定するととも
に、非晶質膜を 600℃、24時間の同一条件でアニ
ールして多結晶シリコン膜としたときの最終結晶粒径を
透過電子顕微鏡により調べた。さらに、それぞれの多結
晶シリコン膜を用いて図1に示すような薄膜トランジス
タを製作し、その電子移動度を測定した。これらの結果
を表1に示す。
【0019】   表1から明らかなように、非晶質シリコンをアニー
ルして多結晶化する場合、非晶質膜中の水素濃度が少な
すぎても多すぎてもアニール後の結晶粒径は大きくなら
ず、最適な水素濃度は 4×1019〜 4×1020
 atoms/cm3 と考えられる。このような非晶
質膜から形成された多結晶膜は十分結晶粒径が大きく、
この結晶粒径に比例して移動度が向上するため、高性能
な薄膜トランジスタを得ることができる。
【0020】また、上述の最適な水素濃度範囲にある非
晶質膜は、シランに水素を添加して成膜したり、ジシラ
ンガスを用いて減圧CVD法で成膜することによって得
られるが、この方法による成膜は反応に伴い還元性の水
素原子の量が多く発生するため、基板表面のクリーニン
グ効果があり、シランガスのみで非晶質シリコンを成膜
したものと比べて基板界面での結晶核発生頻度を低く抑
えられるという利点も有する。
【0021】
【発明の効果】以上述べたように、非晶質シリコンをア
ニールして大粒径の多結晶シリコンを形成する場合、非
晶質シリコン膜中の水素濃度を制御することにより大粒
径の多結晶シリコンを形成することが可能となり、した
がって移動度の向上した高性能な薄膜トランジスタを得
ることができる。
【図面の簡単な説明】
【図1】本発明にかかる多結晶シリコンを形成した薄膜
トランジスタの構成を示す断面図である。
【図2】図1に示す薄膜トランジスタの製作過程を説明
する断面図である。
【符号の説明】
1………基板 2………多結晶シリコン膜 2′……非晶質シリコン膜 2a……ソースコンタクト部 2b……ドレインコンタクト部 3………ゲート絶縁層 3a、3b…コンタクトホール 4………ゲート電極部 5………層間絶縁膜 6………金属配線

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】  基板上に形成した非晶質シリコン膜を
    アニールすることによって多結晶シリコン膜を形成する
    薄膜トランジスタの製造方法において、上記非晶質シリ
    コン膜の水素濃度を 4×1019〜 4×1020 
    atoms/cm3 の範囲とすることを特徴とする薄
    膜トランジスタの製造方法。
JP7610091A 1991-04-09 1991-04-09 薄膜トランジスタの製造方法 Pending JPH04311038A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7610091A JPH04311038A (ja) 1991-04-09 1991-04-09 薄膜トランジスタの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7610091A JPH04311038A (ja) 1991-04-09 1991-04-09 薄膜トランジスタの製造方法

Publications (1)

Publication Number Publication Date
JPH04311038A true JPH04311038A (ja) 1992-11-02

Family

ID=13595456

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7610091A Pending JPH04311038A (ja) 1991-04-09 1991-04-09 薄膜トランジスタの製造方法

Country Status (1)

Country Link
JP (1) JPH04311038A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05243576A (ja) * 1992-02-28 1993-09-21 Casio Comput Co Ltd 半導体装置
US6750086B2 (en) 1997-03-28 2004-06-15 Sanyo Electric Co., Ltd. Semiconductor device having a semiconductor thin film containing low concentration of unbound hydrogen atoms and method of manufacturing the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05243576A (ja) * 1992-02-28 1993-09-21 Casio Comput Co Ltd 半導体装置
US6750086B2 (en) 1997-03-28 2004-06-15 Sanyo Electric Co., Ltd. Semiconductor device having a semiconductor thin film containing low concentration of unbound hydrogen atoms and method of manufacturing the same
US7045818B2 (en) 1997-03-28 2006-05-16 Sanyo Electric Co., Ltd. Semiconductor device and method of manufacturing the same comprising thin film containing low concentration of hydrogen
KR100676330B1 (ko) * 1997-03-28 2007-08-16 산요덴키가부시키가이샤 반도체장치,반도체장치의제조방법및박막트랜지스터의제조방법

Similar Documents

Publication Publication Date Title
JP2001007024A (ja) 多結晶シリコン膜の形成方法
KR100392120B1 (ko) 다결정 실리콘 막의 형성 방법
JPS63133650A (ja) 多結晶シリコン層上にシリサイドの接着層を形成する方法
KR970006723B1 (ko) 입자 크기가 큰 다결정 규소 박막의 제조방법
JPS6178119A (ja) 半導体の製造方法
KR100480367B1 (ko) 비정질막을결정화하는방법
JP3575698B2 (ja) 多結晶半導体装置の製造方法
JPH01270310A (ja) 半導体製造方法
JPH04311038A (ja) 薄膜トランジスタの製造方法
KR100469503B1 (ko) 비정질막을결정화하는방법
JP3203652B2 (ja) 半導体薄膜の製造方法
JP3125931B2 (ja) 半導体作製方法
JP3515132B2 (ja) 薄膜トランジスタの製造方法
JP3090847B2 (ja) 半導体基板の製造方法および半導体装置の製造方法
KR100524874B1 (ko) 비정질실리콘박막의결정화방법
JP3378260B2 (ja) 薄膜トランジスタの製造方法
JPH01276616A (ja) 半導体装置の製造方法
JPS62124736A (ja) シリコン薄膜およびその作成方法
JP2535654B2 (ja) 薄膜トランジスタの作製方法
JPH0547660A (ja) 半導体薄膜の固相成長方法
KR0138874B1 (ko) 박막 트랜지스터의 제조방법
JP3357347B2 (ja) 薄膜トランジスタを有する表示装置の作製方法
JP3357346B2 (ja) 半導体装置の作製方法
KR960026967A (ko) 다결정 박막 트랜지스터 및 그 제조방법
JPH11274080A (ja) 多結晶半導体薄膜の製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20001121