JP2880175B2 - レーザアニール方法及び薄膜半導体装置 - Google Patents
レーザアニール方法及び薄膜半導体装置Info
- Publication number
- JP2880175B2 JP2880175B2 JP30055888A JP30055888A JP2880175B2 JP 2880175 B2 JP2880175 B2 JP 2880175B2 JP 30055888 A JP30055888 A JP 30055888A JP 30055888 A JP30055888 A JP 30055888A JP 2880175 B2 JP2880175 B2 JP 2880175B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- poly
- polycrystalline silicon
- deposited
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は薄膜半導体装置製造におけるレーザアニール
方法に係り、特にアクテイブマトリクス方式のデイスプ
レイに好適なレーザアニール方法に関する。
方法に係り、特にアクテイブマトリクス方式のデイスプ
レイに好適なレーザアニール方法に関する。
近年、アクテイブマトリクス用の薄膜半導体装置であ
る薄膜トランジスタ（Thin Film Transistor,略してTF
T）材料としては高画質化の点ですぐれている多結晶シ
リコン（Polycrystalline Silicon,略してpoly−Si）が
用いられている。このPoly−Si膜は減圧CVD法（LPCVD
法）及び常圧CVD法（APCVD法）により作成されている。
絶縁基板としては石英ガラス又は通常のガラス板を用い
る。通常のガラス板を用いる際は最高温度が約640℃と
いう大きな制約があるためガラス板には熱的影響を与え
ずpoly−Si膜の表面層だけをレーザ照射することで再結
晶化する方法が試みられている。この方法によればガラ
ス板に影響を与えない低温熱アニールに比べ結晶性が向
上している。
る薄膜トランジスタ（Thin Film Transistor,略してTF
T）材料としては高画質化の点ですぐれている多結晶シ
リコン（Polycrystalline Silicon,略してpoly−Si）が
用いられている。このPoly−Si膜は減圧CVD法（LPCVD
法）及び常圧CVD法（APCVD法）により作成されている。
絶縁基板としては石英ガラス又は通常のガラス板を用い
る。通常のガラス板を用いる際は最高温度が約640℃と
いう大きな制約があるためガラス板には熱的影響を与え
ずpoly−Si膜の表面層だけをレーザ照射することで再結
晶化する方法が試みられている。この方法によればガラ
ス板に影響を与えない低温熱アニールに比べ結晶性が向
上している。
従来はこのレーザ照射方法として特開昭60−245124号
に記載のようにSi膜で吸収率の大きな紫外光パルスレー
ザを照射して半導体装置を製造する方法が検討されてい
た。
に記載のようにSi膜で吸収率の大きな紫外光パルスレー
ザを照射して半導体装置を製造する方法が検討されてい
た。
上記従来技術ではレーザ照射によつて結晶性を向上さ
せることでTFT特性を向上させていたが再結晶化したPol
y−Si膜の結晶の配向性については検討されておらずTFT
を作成したときのキヤリア移動度を更に向上させる可能
性があつた。
せることでTFT特性を向上させていたが再結晶化したPol
y−Si膜の結晶の配向性については検討されておらずTFT
を作成したときのキヤリア移動度を更に向上させる可能
性があつた。
本発明の目的は薄膜半導体装置の特性を向上させるた
めの薄膜半導体装置の構造、とりわけTFTの能動層に使
用されるPoly−Si膜の配向性を考慮することで更に大き
なキヤリア移動度を得ることにある。
めの薄膜半導体装置の構造、とりわけTFTの能動層に使
用されるPoly−Si膜の配向性を考慮することで更に大き
なキヤリア移動度を得ることにある。
上記目的はガラス基板等の絶縁性基板上に形成された
半導体装置であるTFTを構成するPoly−Si層を｛111｝面
を主体とした配向を持たせることにより達成される。
半導体装置であるTFTを構成するPoly−Si層を｛111｝面
を主体とした配向を持たせることにより達成される。
このPoly−Si層は減圧CVD法により基板温度550℃以下
の温度において1500Å以下の膜厚で堆積し、500℃以下
で堆積したSi膜では200mJ/cm2以上、520〜550℃で堆積
したSi膜では400mJ/cm2以上の光強度でレーザ光をPoly
−Si層側から照射することで得られる。又、550℃で堆
積したSi膜を薄膜化した場合、800〜1500Åの膜厚では4
00mJ/cm2以上、600〜800Åの膜厚では300mJ/cm2以上、6
00Å以下の膜厚では200mJ/cm2以上の光強度でレーザ光
をPoly−Si層側から照射することで得られる。
の温度において1500Å以下の膜厚で堆積し、500℃以下
で堆積したSi膜では200mJ/cm2以上、520〜550℃で堆積
したSi膜では400mJ/cm2以上の光強度でレーザ光をPoly
−Si層側から照射することで得られる。又、550℃で堆
積したSi膜を薄膜化した場合、800〜1500Åの膜厚では4
00mJ/cm2以上、600〜800Åの膜厚では300mJ/cm2以上、6
00Å以下の膜厚では200mJ/cm2以上の光強度でレーザ光
をPoly−Si層側から照射することで得られる。
レーザ照射によつて再結晶化したPoly−Si層は個々の
Si結晶中には欠陥が少なく電子のトラツプは粒界に大き
く影響される。Poly−Siの結晶粒界の界面電荷密度は、
Si単結晶の各結晶面とSiO2との界面電荷密度が＜100
＞，＜110＞，＜111＞の順に増加することと同様の関係
が成立し、｛111｝優位配向のPoly−Si膜では配向性の
見られないPoly−Si膜に比べ膜と垂直方向（＜111＞方
向）のトラツプ密度が大となる。膜と平行方向では反対
に｛111｝優位配向のPoly−Si膜が配向性の見られないP
oly−Si膜に比べ相対的に低いトラツプ密度を示すこと
になる。トラツプ密度が低いと粒界に生じる空乏層幅は
せまくなり、ここでのポテンシヤル障壁は低くなる。Po
ly−Siのキヤリア移動度は主として粒界におけるポテン
シヤル障害の高さで決まる。TETのキヤリアはPoly−Si
膜と平行方向に流れる。これらの条件から｛111｝優位
配向のPoly−Siでは配向性のないPoly−Siに比べ相対的
にキヤリアの移動度が大きくなる。
Si結晶中には欠陥が少なく電子のトラツプは粒界に大き
く影響される。Poly−Siの結晶粒界の界面電荷密度は、
Si単結晶の各結晶面とSiO2との界面電荷密度が＜100
＞，＜110＞，＜111＞の順に増加することと同様の関係
が成立し、｛111｝優位配向のPoly−Si膜では配向性の
見られないPoly−Si膜に比べ膜と垂直方向（＜111＞方
向）のトラツプ密度が大となる。膜と平行方向では反対
に｛111｝優位配向のPoly−Si膜が配向性の見られないP
oly−Si膜に比べ相対的に低いトラツプ密度を示すこと
になる。トラツプ密度が低いと粒界に生じる空乏層幅は
せまくなり、ここでのポテンシヤル障壁は低くなる。Po
ly−Siのキヤリア移動度は主として粒界におけるポテン
シヤル障害の高さで決まる。TETのキヤリアはPoly−Si
膜と平行方向に流れる。これらの条件から｛111｝優位
配向のPoly−Siでは配向性のないPoly−Siに比べ相対的
にキヤリアの移動度が大きくなる。
以下本発明の実施例を説明する。
第１図は本発明を用いたTFT全体の断面構造を示す。
基板１は歪温度約640℃のガラス基板である。基板１を5
50℃に保ち、ヘリウムで20％に希釈したモノシランガス
を原料として圧力1Torrの条件でLPCVD膜を堆積させる。
堆積時間は85分間で1500Åの膜を堆積させる。次に基板
１を480℃に保ち、ヘリウムで４％に希釈したモノシラ
ンガスと酸素を原料として常圧CVDにより表面保護膜を
約８分間で1000Å堆積させる。この膜の上面からXeClを
ガス源とした紫外光パルスレーザ（波長308nm、パルス
幅25ns）を照射することでLPCVD膜を再結晶化しPoly−S
i膜2,3,4を得る。この時レーザ光強度を400mJ/cm2以上
とすることでPoly−Si膜の主たる配向は｛111｝優位配
向となり平均結晶粒径は約1000Åである。次に表面保護
膜として用いたSiO2膜をフツ酸の水容液で除去する。レ
ーザ照射により再結晶化したPoly−Si膜を島状に形成す
るホトエツチングの工程を通した後、常圧CVD法により
ゲート絶縁膜用のSiO2膜５を堆積させる。次にゲート電
極用Poly−Si膜６を550℃、1Toorの条件で3500Å堆積さ
せる。ゲート膜５をホト，エツチした後、ソース，ドレ
イン領域3,4のインプラを行なう。条件はリン（Ｐ）を
用い、５×1015cm-2のドーズ量、30KeVの電圧である。
リンガラスからなるパツシベーシヨン膜８を480℃で500
0Å堆積させ、さらに、N2中600℃の条件で20時間以上の
熱処理、あるいは200mJ/cm2以上の光強度で紫外光パル
スレーザを照射することでインプラ領域を活性化させ
る。コンタクト用のホト，エツチ行程の後、Al電極７を
6000ÅスパツタすることでTFTを形成する。
基板１は歪温度約640℃のガラス基板である。基板１を5
50℃に保ち、ヘリウムで20％に希釈したモノシランガス
を原料として圧力1Torrの条件でLPCVD膜を堆積させる。
堆積時間は85分間で1500Åの膜を堆積させる。次に基板
１を480℃に保ち、ヘリウムで４％に希釈したモノシラ
ンガスと酸素を原料として常圧CVDにより表面保護膜を
約８分間で1000Å堆積させる。この膜の上面からXeClを
ガス源とした紫外光パルスレーザ（波長308nm、パルス
幅25ns）を照射することでLPCVD膜を再結晶化しPoly−S
i膜2,3,4を得る。この時レーザ光強度を400mJ/cm2以上
とすることでPoly−Si膜の主たる配向は｛111｝優位配
向となり平均結晶粒径は約1000Åである。次に表面保護
膜として用いたSiO2膜をフツ酸の水容液で除去する。レ
ーザ照射により再結晶化したPoly−Si膜を島状に形成す
るホトエツチングの工程を通した後、常圧CVD法により
ゲート絶縁膜用のSiO2膜５を堆積させる。次にゲート電
極用Poly−Si膜６を550℃、1Toorの条件で3500Å堆積さ
せる。ゲート膜５をホト，エツチした後、ソース，ドレ
イン領域3,4のインプラを行なう。条件はリン（Ｐ）を
用い、５×1015cm-2のドーズ量、30KeVの電圧である。
リンガラスからなるパツシベーシヨン膜８を480℃で500
0Å堆積させ、さらに、N2中600℃の条件で20時間以上の
熱処理、あるいは200mJ/cm2以上の光強度で紫外光パル
スレーザを照射することでインプラ領域を活性化させ
る。コンタクト用のホト，エツチ行程の後、Al電極７を
6000ÅスパツタすることでTFTを形成する。
第２図はPoly−Siを減圧CVD法により基板温度を550℃
として1500Å堆積し、そのPoly−Si側から光強度を100
〜400mJ/cm2の間で変化させ紫外光パルスレーザを照射
して再結化させた際の各面からのＸ線回折強度と、上記
方法で作成したTFTの移動度の変化を示す。最も回折強
度の強いSi（111）回折ピークはしきいエネルギ（約100
mJ/cm2）以上で光強度に比例して増加しているが他のSi
（220）,Si（311）回折ピークは光強度300mJ/cm2以上で
増加量が鈍り配向性が｛111｝優位配向となる。｛111｝
優位配向となる300mJ/cm2以上の光強度で移動度は急激
に増大している。
として1500Å堆積し、そのPoly−Si側から光強度を100
〜400mJ/cm2の間で変化させ紫外光パルスレーザを照射
して再結化させた際の各面からのＸ線回折強度と、上記
方法で作成したTFTの移動度の変化を示す。最も回折強
度の強いSi（111）回折ピークはしきいエネルギ（約100
mJ/cm2）以上で光強度に比例して増加しているが他のSi
（220）,Si（311）回折ピークは光強度300mJ/cm2以上で
増加量が鈍り配向性が｛111｝優位配向となる。｛111｝
優位配向となる300mJ/cm2以上の光強度で移動度は急激
に増大している。
次に第３図に減圧CVD法による堆積する際の堆積温度
を500〜600℃としてLPCVD膜を堆積した後上記記載と同
様に表面保護膜を堆積、その後紫外光パルスレーザを照
射し再結晶化したPoly−Si膜の結晶配向性を示す。基板
温度500℃で堆積したLPCVD膜には200mJ/cm2以上、520〜
550℃で堆積したSi膜では400mJ/cm2以上の光強度でレー
ザ光を照射することで｛111｝優位配向となり、基板温
度580℃以上で堆積したSi膜では｛111｝優位配向は見ら
れない。
を500〜600℃としてLPCVD膜を堆積した後上記記載と同
様に表面保護膜を堆積、その後紫外光パルスレーザを照
射し再結晶化したPoly−Si膜の結晶配向性を示す。基板
温度500℃で堆積したLPCVD膜には200mJ/cm2以上、520〜
550℃で堆積したSi膜では400mJ/cm2以上の光強度でレー
ザ光を照射することで｛111｝優位配向となり、基板温
度580℃以上で堆積したSi膜では｛111｝優位配向は見ら
れない。
次に第４図に減圧CVD法により堆積する際の基板温度
を550℃として堆積時間を短くしてLPCVD膜を400〜1500
Åの膜厚で堆積した後上記記載を同様に表面保護膜を堆
積、その後紫外光パルスレーザを照射し再結晶化したPo
ly−Si膜の結晶配向性を示す。膜厚1500Åでは400mJ/cm
2以上800Åでは300mJ/cm2以上、600Å及び400Åでは200
mJ/cm2以上の光強度でレーザ光を照射することで｛11
1｝優位配向となる。
を550℃として堆積時間を短くしてLPCVD膜を400〜1500
Åの膜厚で堆積した後上記記載を同様に表面保護膜を堆
積、その後紫外光パルスレーザを照射し再結晶化したPo
ly−Si膜の結晶配向性を示す。膜厚1500Åでは400mJ/cm
2以上800Åでは300mJ/cm2以上、600Å及び400Åでは200
mJ/cm2以上の光強度でレーザ光を照射することで｛11
1｝優位配向となる。
本実施例で述べた｛111｝を主配向とするPoly−Si膜
は移動度が大きく、これをTFTの能動領域に用いること
ですぐれた電気特性を得ることができる。
は移動度が大きく、これをTFTの能動領域に用いること
ですぐれた電気特性を得ることができる。
本発明によれば、LPCVD膜の堆積条件が異なつても照
射紫外光パルスレーザ光の光強度を最適化することで
｛111｝優位配向のPoly−Si膜が得られるので、キヤリ
アの移動度が大きい薄膜半導体装置を得ることができ
る。
射紫外光パルスレーザ光の光強度を最適化することで
｛111｝優位配向のPoly−Si膜が得られるので、キヤリ
アの移動度が大きい薄膜半導体装置を得ることができ
る。
第１図は本発明のTFTの構造の模式図、第２図はレーザ
アニール後のPoly−Siの結晶性及び移動度の光強度依存
性を示す図、第３図、第４図はPoly−Si膜の結晶配向性
を示す図である。 １…絶縁性基板、２…多結晶シリコン層、３…ソース領
域、４…ドレイン領域、５…ゲード絶縁膜、６…ゲード
電極、７…Al電極、８…パツシベーシヨン膜。
アニール後のPoly−Siの結晶性及び移動度の光強度依存
性を示す図、第３図、第４図はPoly−Si膜の結晶配向性
を示す図である。 １…絶縁性基板、２…多結晶シリコン層、３…ソース領
域、４…ドレイン領域、５…ゲード絶縁膜、６…ゲード
電極、７…Al電極、８…パツシベーシヨン膜。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 岡島 義昭 茨城県日立市久慈町4026番地 株式会社 日立製作所日立研究所内 (56)参考文献 特開 昭61−127118（ＪＰ，Ａ) 特開 平２−32527（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/20
Claims (4)
- 【請求項１】1500Å以下の膜厚の多結晶シリコン膜を、
500℃以下で堆積した多結晶シリコン膜では200mJ/cm2以
上、520℃〜550℃で堆積した多結晶シリコン膜では400m
J/cm2以上の光強度のレーザ光を、多結晶シリコン膜側
から照射することで｛111｝面を主体とした配向性を持
たせることを特徴とするレーザアニール方法。 - 【請求項２】1500Å以下の膜厚の多結晶シリコン膜を、
500℃以下で堆積した多結晶シリコン膜では200mJ/cm2以
上、520℃〜550℃で堆積した多結晶シリコン膜では400m
J/cm2以上の光強度のレーザ光を、多結晶シリコン膜側
から照射することで｛111｝面を主体とした配向性を持
たせることを特徴とする薄膜半導体装置。 - 【請求項３】550℃以下で堆積したSi膜を、800Å〜1500
Åの膜厚では400mJ/cm2以上、600Å〜800Åの膜厚では3
00mJ/cm2以上、600Å以下の膜厚では200mJ/cm2以上の光
強度のレーザ光を、Si膜側から照射することで｛111｝
面を主体とした配向性を持たせることを特徴とするレー
ザアニール方法。 - 【請求項４】550℃以下で堆積したSi膜を、800Å〜1500
Åの膜厚では400mJ/cm2以上、600Å〜800Åの膜厚では3
00mJ/cm2以上、600Å以下の膜厚では200mJ/cm2以上の光
強度のレーザ光を、Si膜側から照射することで｛111｝
面を主体とした配向性を持たせることを特徴とする薄膜
半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30055888A JP2880175B2 (ja) | 1988-11-30 | 1988-11-30 | レーザアニール方法及び薄膜半導体装置 |
| JP29640198A JPH11195608A (ja) | 1988-11-30 | 1998-10-19 | レーザアニール方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30055888A JP2880175B2 (ja) | 1988-11-30 | 1988-11-30 | レーザアニール方法及び薄膜半導体装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29640198A Division JPH11195608A (ja) | 1988-11-30 | 1998-10-19 | レーザアニール方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02148831A JPH02148831A (ja) | 1990-06-07 |
| JP2880175B2 true JP2880175B2 (ja) | 1999-04-05 |
Family
ID=17886278
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30055888A Expired - Lifetime JP2880175B2 (ja) | 1988-11-30 | 1988-11-30 | レーザアニール方法及び薄膜半導体装置 |
| JP29640198A Pending JPH11195608A (ja) | 1988-11-30 | 1998-10-19 | レーザアニール方法 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29640198A Pending JPH11195608A (ja) | 1988-11-30 | 1998-10-19 | レーザアニール方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (2) | JP2880175B2 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5753542A (en) * | 1985-08-02 | 1998-05-19 | Semiconductor Energy Laboratory Co., Ltd. | Method for crystallizing semiconductor material without exposing it to air |
| EP0459763B1 (en) | 1990-05-29 | 1997-05-02 | Semiconductor Energy Laboratory Co., Ltd. | Thin-film transistors |
| JP3277548B2 (ja) * | 1991-05-08 | 2002-04-22 | セイコーエプソン株式会社 | ディスプレイ基板 |
| JP2935446B2 (ja) * | 1992-02-28 | 1999-08-16 | カシオ計算機株式会社 | 半導体装置 |
| CN100483651C (zh) | 1992-08-27 | 2009-04-29 | 株式会社半导体能源研究所 | 半导体器件的制造方法 |
| KR950010859B1 (ko) * | 1992-09-29 | 1995-09-25 | 현대전자산업주식회사 | 박막 트랜지스터의 채널폴리 제조방법 |
| TW226478B (en) * | 1992-12-04 | 1994-07-11 | Semiconductor Energy Res Co Ltd | Semiconductor device and method for manufacturing the same |
| US6730549B1 (en) | 1993-06-25 | 2004-05-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for its preparation |
| TW295703B (ja) * | 1993-06-25 | 1997-01-11 | Handotai Energy Kenkyusho Kk | |
| JPH1065180A (ja) * | 1996-03-29 | 1998-03-06 | A G Technol Kk | 多結晶半導体薄膜、その形成方法、多結晶半導体ｔｆｔ、およびｔｆｔ基板 |
| TW451284B (en) | 1996-10-15 | 2001-08-21 | Semiconductor Energy Lab | Semiconductor device and method of manufacturing the same |
| JP2002176180A (ja) | 2000-12-06 | 2002-06-21 | Hitachi Ltd | 薄膜半導体素子及びその製造方法 |
| JP4600556B2 (ja) | 2008-09-19 | 2010-12-15 | コベルコ建機株式会社 | 建設機械 |
-
1988
- 1988-11-30 JP JP30055888A patent/JP2880175B2/ja not_active Expired - Lifetime
-
1998
- 1998-10-19 JP JP29640198A patent/JPH11195608A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02148831A (ja) | 1990-06-07 |
| JPH11195608A (ja) | 1999-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0449524B1 (en) | Optical annealing method for semiconductor layer and method for producing semiconductor device employing the same semiconductor layer | |
| US5498904A (en) | Polycrystalline semiconductive film, semiconductor device using the same and method of manufacturing the same | |
| JP2880175B2 (ja) | レーザアニール方法及び薄膜半導体装置 | |
| TW595003B (en) | Thin-film transistor and method for manufacturing same | |
| JPH10510955A (ja) | 電子デバイスの製造 | |
| WO1992014268A1 (en) | Polysilicon thin film transistor | |
| JP2623276B2 (ja) | 薄膜半導体装置の製造方法 | |
| JP2798769B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP4784955B2 (ja) | 薄膜半導体装置の製造方法 | |
| NL194524C (nl) | Werkwijze voor het vervaardigen van een dunne-filmtransistor. | |
| JPH02277244A (ja) | 半導体装置の製造方法 | |
| JPH04139728A (ja) | 多結晶電界効果トランジスタの製造方法 | |
| JP4316149B2 (ja) | 薄膜トランジスタ製造方法 | |
| JP3347340B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH04340725A (ja) | 薄膜トランジスタの製造方法 | |
| JP3203706B2 (ja) | 半導体層のアニール処理方法および薄膜トランジスタの製造方法 | |
| JPH02864B2 (ja) | ||
| JPH06291039A (ja) | 非晶質半導体形成基板並びにこれを用いた多結晶半導体形成基板の製造方法 | |
| JPH07288227A (ja) | 多結晶半導体膜、それを用いた半導体装置及び太陽電池並びにその製造方法 | |
| JP2771812B2 (ja) | 半導体装置の製造方法 | |
| JPH08139331A (ja) | 薄膜トランジスタの製造方法 | |
| JPH04305940A (ja) | 薄膜トランジスタの製造方法 | |
| JP3094542B2 (ja) | アクティブマトリクス基板の製造方法 | |
| JPH03159116A (ja) | 多結晶半導体薄膜の熱処理方法 | |
| JP3182226B2 (ja) | 導電性多結晶シリコン膜の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080129 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090129 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term |