JPH11195608A - レーザアニール方法 - Google Patents
レーザアニール方法Info
- Publication number
- JPH11195608A JPH11195608A JP29640198A JP29640198A JPH11195608A JP H11195608 A JPH11195608 A JP H11195608A JP 29640198 A JP29640198 A JP 29640198A JP 29640198 A JP29640198 A JP 29640198A JP H11195608 A JPH11195608 A JP H11195608A
- Authority
- JP
- Japan
- Prior art keywords
- film
- poly
- substrate
- deposited
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】キャリアの移動度が大きい薄膜半導体装置を提
供する。 【解決手段】絶縁基板上の半導体膜を、レーザアニール
を用いることで｛１１１｝配向とする。
供する。 【解決手段】絶縁基板上の半導体膜を、レーザアニール
を用いることで｛１１１｝配向とする。
Description
【０００１】
【発明の属する技術分野】本発明は薄膜半導体装置製造
におけるレーザアニール方法に係り、特にアクティブマ
トリクス方式のディスプレイに好適なレーザアニール方
法に関する。
におけるレーザアニール方法に係り、特にアクティブマ
トリクス方式のディスプレイに好適なレーザアニール方
法に関する。
【０００２】
【従来の技術】近年、アクティブマトリクス用の薄膜半
導体装置である薄膜トランジスタ（Thin Film Transist
or、略してＴＦＴ）材料としては高画質化の点ですぐれ
ている多結晶シリコン(Polycrystalline Silicon，略し
てpoly−Ｓｉ）が用いられている。このPoly−Ｓｉ膜は
減圧ＣＶＤ法（ＬＰＣＶＤ法）及び常圧ＣＶＤ法（ＡＰ
ＣＶＤ法）により作成されている。絶縁基板としては石
英ガラス又は通常のガラス板を用いる。通常のガラス板
を用いる際は最高温度が約６４０℃という大きな制約が
あるためガラス板には熱的影響を与えずPoly−Ｓｉ膜の
表面層だけをレーザ照射することで再結晶化する方法が
試みられている。この方法によればガラス板に影響を与
えない低温熱アニールに比べ結晶性が向上している。
導体装置である薄膜トランジスタ（Thin Film Transist
or、略してＴＦＴ）材料としては高画質化の点ですぐれ
ている多結晶シリコン(Polycrystalline Silicon，略し
てpoly−Ｓｉ）が用いられている。このPoly−Ｓｉ膜は
減圧ＣＶＤ法（ＬＰＣＶＤ法）及び常圧ＣＶＤ法（ＡＰ
ＣＶＤ法）により作成されている。絶縁基板としては石
英ガラス又は通常のガラス板を用いる。通常のガラス板
を用いる際は最高温度が約６４０℃という大きな制約が
あるためガラス板には熱的影響を与えずPoly−Ｓｉ膜の
表面層だけをレーザ照射することで再結晶化する方法が
試みられている。この方法によればガラス板に影響を与
えない低温熱アニールに比べ結晶性が向上している。
【０００３】従来はこのレーザ照射方法として特開昭60
−245124号に記載のようにＳｉ膜で吸収率の大きな紫外
光パルスレーザを照射して半導体装置を製造する方法が
検討されていた。
−245124号に記載のようにＳｉ膜で吸収率の大きな紫外
光パルスレーザを照射して半導体装置を製造する方法が
検討されていた。
【０００４】
【発明が解決しようとする課題】上記従来技術ではレー
ザ照射によって結晶性を向上させることでＴＦＴ特性を
向上させていたが再結晶化したPoly−Ｓｉ膜の結晶の配
向性については検討されておらずＴＦＴを作成したとき
のキャリア移動度を更に向上させる可能性があった。
ザ照射によって結晶性を向上させることでＴＦＴ特性を
向上させていたが再結晶化したPoly−Ｓｉ膜の結晶の配
向性については検討されておらずＴＦＴを作成したとき
のキャリア移動度を更に向上させる可能性があった。
【０００５】本発明の目的は薄膜半導体装置の特性を向
上させるための薄膜半導体装置の構造、とりわけＴＦＴ
の能動層に使用されるPoly−Ｓｉ膜の配向性を考慮する
ことで更に大きなキャリア移動度を得ることにある。
上させるための薄膜半導体装置の構造、とりわけＴＦＴ
の能動層に使用されるPoly−Ｓｉ膜の配向性を考慮する
ことで更に大きなキャリア移動度を得ることにある。
【０００６】
【課題を解決するための手段】上記目的をガラス基板等
の絶縁性基板上に形成された半導体装置であるＴＦＴを
構成するPoly−Ｓｉ層を｛１１１｝面を主体とした配向
を持たせることにより達成される。
の絶縁性基板上に形成された半導体装置であるＴＦＴを
構成するPoly−Ｓｉ層を｛１１１｝面を主体とした配向
を持たせることにより達成される。
【０００７】このPoly−Ｓｉ層は減圧ＣＶＤ法により基
板温度５５０℃以下の温度において１５００Å以下の膜
厚で堆積し、５００℃以下で堆積したＳｉ膜では２００
ｍＪ／cm2 以上、５２０〜５５０℃で堆積したＳｉ膜で
は４００ｍＪ／cm2 以上の光強度でレーザ光をPoly−Ｓ
ｉ層側から照射することで得られる。又、５５０℃で堆
積したＳｉ膜を薄膜化した場合、８００〜１５００Åの
膜厚では４００ｍＪ／cm2 以上、６００〜８００Åの膜
厚では３００ｍＪ／cm2 以上、６００Å以下の膜厚では
２００ｍＪ／cm2 以上の光強度でレーザ光をPoly−Ｓｉ
層側から照射することで得られる。
板温度５５０℃以下の温度において１５００Å以下の膜
厚で堆積し、５００℃以下で堆積したＳｉ膜では２００
ｍＪ／cm2 以上、５２０〜５５０℃で堆積したＳｉ膜で
は４００ｍＪ／cm2 以上の光強度でレーザ光をPoly−Ｓ
ｉ層側から照射することで得られる。又、５５０℃で堆
積したＳｉ膜を薄膜化した場合、８００〜１５００Åの
膜厚では４００ｍＪ／cm2 以上、６００〜８００Åの膜
厚では３００ｍＪ／cm2 以上、６００Å以下の膜厚では
２００ｍＪ／cm2 以上の光強度でレーザ光をPoly−Ｓｉ
層側から照射することで得られる。
【０００８】レーザ照射によって再結晶化したPoly−Ｓ
ｉ膜は個々のＳｉ結晶中には欠陥が少なく電子のトラッ
プは粒界に大きく影響される。Poly−Ｓｉの結晶粒界の
界面電荷密度は、Ｓｉ単結晶の各結晶面とＳｉＯ2 との
界面電荷密度が〈１００〉，〈１１０〉，〈１１１〉の
順に増加することと同様の関係が成立し、｛１１１｝優
位配向のPoly−Ｓｉ膜では配向性の見られないPoly−Ｓ
ｉ膜に比べ膜と垂直方向（〈１１１〉方向）のトラップ
密度が大となる。膜と平行方向では反対に｛１１１｝優
位配向のPoly−Ｓｉ膜が配向性の見られないPoly−Ｓｉ
膜に比べ相対的に低いトラップ密度を示すことになる。
トラップ密度が低いと粒界に生じる空乏層幅はせまくな
り、ここでのポテンシャル障壁は低くなる。Poly−Ｓｉ
のキャリア移動度は主として粒界におけるポテンシャル
障害の高さで決まる。ＴＦＴのキャリアはPoly−Ｓｉ膜
と平行方向に流れる。これらの条件から｛１１１｝優位
配向のPoly−Ｓｉ膜では配向性のないPoly−Ｓｉに比べ
相対的にキャリアの移動度が大きくなる。
ｉ膜は個々のＳｉ結晶中には欠陥が少なく電子のトラッ
プは粒界に大きく影響される。Poly−Ｓｉの結晶粒界の
界面電荷密度は、Ｓｉ単結晶の各結晶面とＳｉＯ2 との
界面電荷密度が〈１００〉，〈１１０〉，〈１１１〉の
順に増加することと同様の関係が成立し、｛１１１｝優
位配向のPoly−Ｓｉ膜では配向性の見られないPoly−Ｓ
ｉ膜に比べ膜と垂直方向（〈１１１〉方向）のトラップ
密度が大となる。膜と平行方向では反対に｛１１１｝優
位配向のPoly−Ｓｉ膜が配向性の見られないPoly−Ｓｉ
膜に比べ相対的に低いトラップ密度を示すことになる。
トラップ密度が低いと粒界に生じる空乏層幅はせまくな
り、ここでのポテンシャル障壁は低くなる。Poly−Ｓｉ
のキャリア移動度は主として粒界におけるポテンシャル
障害の高さで決まる。ＴＦＴのキャリアはPoly−Ｓｉ膜
と平行方向に流れる。これらの条件から｛１１１｝優位
配向のPoly−Ｓｉ膜では配向性のないPoly−Ｓｉに比べ
相対的にキャリアの移動度が大きくなる。
【０００９】
【発明の実施の形態】以下本発明の実施例を説明する。
【００１０】図１は本発明を用いたＴＦＴ全体の断面構
造を示す。基板１は歪温度約６４０℃のガラス基板であ
る。基板１を５５０℃に保ち、ヘリウムで２０％に希釈
したモノシランガスを原料として圧力１Torrの条件でＬ
ＰＣＶＤ膜を堆積させる。堆積時間は８５分間で１５０
０Åの膜を堆積させる。次に基板１を４８０℃に保ち、
ヘリウムで４％に希釈したモノシランガスと酸素を原料
として常圧ＣＶＤにより表面保護膜を約８分間で１００
０Å堆積させる。この膜の上面からＸｅＣｌをガス源と
した紫外光パルスレーザ（波長３０８ｎｍ，パルス幅２
５ｎｓ）を照射することでＬＰＣＶＤ膜を再結晶化しPo
ly−Ｓｉ膜２，３，４を得る。この時レーザ光強度を４
００ｍＪ／cm2 以上とすることでPoly−Ｓｉ膜の主たる
配向は｛１１１｝優位配向となり平均結晶粒径は約１０
００Åである。次に表面保護膜として用いたＳｉＯ2 膜
をフッ酸の水溶液で除去する。レーザ照射により再結晶
化したPoly−Ｓｉ膜を島状に形成するホトエッチングの
工程を通した後、常圧ＣＶＤ法によりゲート絶縁膜用の
ＳｉＯ2 膜５を堆積させる。次にゲート電極用のPoly−
Ｓｉ膜６を５５０℃、１Torrの条件で３５００Å堆積さ
せる。ゲート膜５をホト，エッチした後、ソース，ドレ
イン領域３，４のインプラを行う。条件はリン（Ｐ）を
用い、５×１０15cm-2のドーズ量、３０ＫｅＶの電圧で
ある。リンガラスからなるパッシベーション膜８を４８
０℃で５０００Å堆積させ、さらにＮ2 中６００℃の条
件で２０時間以上の熱処理、あるいは２００ｍＪ／cm2
以上の光強度で紫外光パルスレーザを照射することでイ
ンプラ領域を活性化させる。コンタクト用のホト，エッ
チ行程の後、Ａｌ電極７を６０００Åスパッタすること
でＴＦＴを形成する。
造を示す。基板１は歪温度約６４０℃のガラス基板であ
る。基板１を５５０℃に保ち、ヘリウムで２０％に希釈
したモノシランガスを原料として圧力１Torrの条件でＬ
ＰＣＶＤ膜を堆積させる。堆積時間は８５分間で１５０
０Åの膜を堆積させる。次に基板１を４８０℃に保ち、
ヘリウムで４％に希釈したモノシランガスと酸素を原料
として常圧ＣＶＤにより表面保護膜を約８分間で１００
０Å堆積させる。この膜の上面からＸｅＣｌをガス源と
した紫外光パルスレーザ（波長３０８ｎｍ，パルス幅２
５ｎｓ）を照射することでＬＰＣＶＤ膜を再結晶化しPo
ly−Ｓｉ膜２，３，４を得る。この時レーザ光強度を４
００ｍＪ／cm2 以上とすることでPoly−Ｓｉ膜の主たる
配向は｛１１１｝優位配向となり平均結晶粒径は約１０
００Åである。次に表面保護膜として用いたＳｉＯ2 膜
をフッ酸の水溶液で除去する。レーザ照射により再結晶
化したPoly−Ｓｉ膜を島状に形成するホトエッチングの
工程を通した後、常圧ＣＶＤ法によりゲート絶縁膜用の
ＳｉＯ2 膜５を堆積させる。次にゲート電極用のPoly−
Ｓｉ膜６を５５０℃、１Torrの条件で３５００Å堆積さ
せる。ゲート膜５をホト，エッチした後、ソース，ドレ
イン領域３，４のインプラを行う。条件はリン（Ｐ）を
用い、５×１０15cm-2のドーズ量、３０ＫｅＶの電圧で
ある。リンガラスからなるパッシベーション膜８を４８
０℃で５０００Å堆積させ、さらにＮ2 中６００℃の条
件で２０時間以上の熱処理、あるいは２００ｍＪ／cm2
以上の光強度で紫外光パルスレーザを照射することでイ
ンプラ領域を活性化させる。コンタクト用のホト，エッ
チ行程の後、Ａｌ電極７を６０００Åスパッタすること
でＴＦＴを形成する。
【００１１】図２はPoly−Ｓｉを減圧ＣＶＤ法により基
板温度を５５０℃として１５００Å堆積し、そのPoly−
Ｓｉ側から光強度を１００〜４００ｍＪ／cm2 の間で変
化させ紫外光パルスレーザを照射して再結晶化させた際
の各面からのＸ線回折強度と、上記方法で作成したＴＦ
Ｔの移動度の変化を示す。最も回折強度の強いＳｉ(１
１１)回折ピークはしきいエネルギ（約１００ｍＪ／cm
2 ）以上で光強度に比例して増加しているが他のＳｉ
(２２０)，Ｓｉ(３１１)回折ピークは光強度３００ｍＪ
／cm2 以上で増加量が鈍り配向性が｛１１１｝優位配向
となる。｛１１１｝優位配向となる３００ｍＪ／cm2 以
上の光強度で移動度は急激に増大している。
板温度を５５０℃として１５００Å堆積し、そのPoly−
Ｓｉ側から光強度を１００〜４００ｍＪ／cm2 の間で変
化させ紫外光パルスレーザを照射して再結晶化させた際
の各面からのＸ線回折強度と、上記方法で作成したＴＦ
Ｔの移動度の変化を示す。最も回折強度の強いＳｉ(１
１１)回折ピークはしきいエネルギ（約１００ｍＪ／cm
2 ）以上で光強度に比例して増加しているが他のＳｉ
(２２０)，Ｓｉ(３１１)回折ピークは光強度３００ｍＪ
／cm2 以上で増加量が鈍り配向性が｛１１１｝優位配向
となる。｛１１１｝優位配向となる３００ｍＪ／cm2 以
上の光強度で移動度は急激に増大している。
【００１２】次に図３に減圧ＣＶＤ法による堆積する際
の堆積温度を５００〜６００℃としてＬＰＣＶＤ膜を堆
積した後上記記載と同様に表面保護膜を堆積、その後紫
外光パルスレーザを照射し再結晶化したPoly−Ｓｉ膜の
結晶配向性を示す。基板温度５００℃で堆積したＬＰＣ
ＶＤ膜には２００ｍＪ／cm2 以上、５２０〜５５０℃で
堆積したＳｉ膜では４００ｍＪ／cm2 以上の光強度でレ
ーザ光を照射することで｛１１１｝優位配向となり、基
板温度５８０℃以上で堆積したＳｉ膜では｛１１１｝優
位配向は見られない。
の堆積温度を５００〜６００℃としてＬＰＣＶＤ膜を堆
積した後上記記載と同様に表面保護膜を堆積、その後紫
外光パルスレーザを照射し再結晶化したPoly−Ｓｉ膜の
結晶配向性を示す。基板温度５００℃で堆積したＬＰＣ
ＶＤ膜には２００ｍＪ／cm2 以上、５２０〜５５０℃で
堆積したＳｉ膜では４００ｍＪ／cm2 以上の光強度でレ
ーザ光を照射することで｛１１１｝優位配向となり、基
板温度５８０℃以上で堆積したＳｉ膜では｛１１１｝優
位配向は見られない。
【００１３】次に図４に減圧ＣＶＤ法により堆積する際
の基板温度を５５０℃として堆積時間を短くしてＬＰＣ
ＶＤ膜を４００〜１５００Åの膜厚で堆積した後上記記
載を同様に表面保護膜を堆積、その後紫外光パルスレー
ザを照射し再結晶化したPoly−Ｓｉ膜の結晶配向性を示
す。膜厚１５００Åでは４００ｍＪ／cm2 以上、800Å
では３００ｍＪ／cm2 以上、６００Å及び４００Åでは
２００ｍＪ／cm2 以上の光強度でレーザ光を照射するこ
とで｛１１１｝優位配向となる。
の基板温度を５５０℃として堆積時間を短くしてＬＰＣ
ＶＤ膜を４００〜１５００Åの膜厚で堆積した後上記記
載を同様に表面保護膜を堆積、その後紫外光パルスレー
ザを照射し再結晶化したPoly−Ｓｉ膜の結晶配向性を示
す。膜厚１５００Åでは４００ｍＪ／cm2 以上、800Å
では３００ｍＪ／cm2 以上、６００Å及び４００Åでは
２００ｍＪ／cm2 以上の光強度でレーザ光を照射するこ
とで｛１１１｝優位配向となる。
【００１４】本実施例で述べた｛１１１｝を主配向とす
るPoly−Ｓｉ膜は移動度が大きく、これをＴＦＴの能動
領域に用いることですぐれた電気特性を得ることができ
る。以上によれば、ＬＰＣＶＤ膜の堆積条件が異なって
も照射紫外光パルスレーザ光の光強度を最適化すること
で｛１１１｝優位配向のPoly−Ｓｉ膜が得られる。
るPoly−Ｓｉ膜は移動度が大きく、これをＴＦＴの能動
領域に用いることですぐれた電気特性を得ることができ
る。以上によれば、ＬＰＣＶＤ膜の堆積条件が異なって
も照射紫外光パルスレーザ光の光強度を最適化すること
で｛１１１｝優位配向のPoly−Ｓｉ膜が得られる。
【００１５】
【発明の効果】本発明によれば、キャリアの移動度が大
きい薄膜半導体装置を得ることができる。
きい薄膜半導体装置を得ることができる。
【図１】本発明のＴＦＴの構造の模式図。
【図２】レーザアニール後のPoly−Ｓｉの結晶性及び移
動度の光強度依存性を示す図。
動度の光強度依存性を示す図。
【図３】Poly−Ｓｉ膜の結晶配向性を示す図。
【図４】Poly−Ｓｉ膜の結晶配向性を示す図。
１…絶縁性基板、２…多結晶シリコン層、３…ソース領
域、４…ドレイン領域、５…ゲート絶縁膜、６…ゲート
電極、７…Ａｌ電極、８…パッシベーション膜。
域、４…ドレイン領域、５…ゲート絶縁膜、６…ゲート
電極、７…Ａｌ電極、８…パッシベーション膜。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 岡島 義昭 茨城県日立市久慈町4026番地 株式会社日 立製作所日立研究所内
Claims (2)
- 【請求項１】絶縁基板と該基板上に形成された半導体膜
を有する薄膜半導体装置において、レーザ照射により該
半導体層を｛１１１｝面を主体とした配向を持つ多結晶
シリコン膜とすることを特徴とするレーザアニール方
法。 - 【請求項２】請求項１記載のレーザアニール方法におい
て絶縁基板上に５５０℃以下の基板温度で減圧ＣＶＤ法
により多結晶シリコン膜を形成し、該多結晶シリコン膜
をレーザ照射することで｛１１１｝面を主体とした配向
を持つ多結晶シリコン膜とすることを特徴とするレーザ
アニール方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29640198A JPH11195608A (ja) | 1988-11-30 | 1998-10-19 | レーザアニール方法 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30055888A JP2880175B2 (ja) | 1988-11-30 | 1988-11-30 | レーザアニール方法及び薄膜半導体装置 |
| JP29640198A JPH11195608A (ja) | 1988-11-30 | 1998-10-19 | レーザアニール方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30055888A Division JP2880175B2 (ja) | 1988-11-30 | 1988-11-30 | レーザアニール方法及び薄膜半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11195608A true JPH11195608A (ja) | 1999-07-21 |
Family
ID=17886278
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30055888A Expired - Lifetime JP2880175B2 (ja) | 1988-11-30 | 1988-11-30 | レーザアニール方法及び薄膜半導体装置 |
| JP29640198A Pending JPH11195608A (ja) | 1988-11-30 | 1998-10-19 | レーザアニール方法 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30055888A Expired - Lifetime JP2880175B2 (ja) | 1988-11-30 | 1988-11-30 | レーザアニール方法及び薄膜半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (2) | JP2880175B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1213769A2 (en) * | 2000-12-06 | 2002-06-12 | Hitachi Ltd. | Thin film transistor and method for manufacturing the same |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5753542A (en) * | 1985-08-02 | 1998-05-19 | Semiconductor Energy Laboratory Co., Ltd. | Method for crystallizing semiconductor material without exposing it to air |
| DE69125886T2 (de) * | 1990-05-29 | 1997-11-20 | Semiconductor Energy Lab | Dünnfilmtransistoren |
| JP3277548B2 (ja) * | 1991-05-08 | 2002-04-22 | セイコーエプソン株式会社 | ディスプレイ基板 |
| JP2935446B2 (ja) * | 1992-02-28 | 1999-08-16 | カシオ計算機株式会社 | 半導体装置 |
| CN1244891C (zh) | 1992-08-27 | 2006-03-08 | 株式会社半导体能源研究所 | 有源矩阵显示器 |
| KR950010859B1 (ko) * | 1992-09-29 | 1995-09-25 | 현대전자산업주식회사 | 박막 트랜지스터의 채널폴리 제조방법 |
| TW226478B (en) * | 1992-12-04 | 1994-07-11 | Semiconductor Energy Res Co Ltd | Semiconductor device and method for manufacturing the same |
| US6730549B1 (en) | 1993-06-25 | 2004-05-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for its preparation |
| TW295703B (ja) * | 1993-06-25 | 1997-01-11 | Handotai Energy Kenkyusho Kk | |
| JPH1065180A (ja) * | 1996-03-29 | 1998-03-06 | A G Technol Kk | 多結晶半導体薄膜、その形成方法、多結晶半導体ｔｆｔ、およびｔｆｔ基板 |
| TW451284B (en) | 1996-10-15 | 2001-08-21 | Semiconductor Energy Lab | Semiconductor device and method of manufacturing the same |
| JP4600556B2 (ja) | 2008-09-19 | 2010-12-15 | コベルコ建機株式会社 | 建設機械 |
-
1988
- 1988-11-30 JP JP30055888A patent/JP2880175B2/ja not_active Expired - Lifetime
-
1998
- 1998-10-19 JP JP29640198A patent/JPH11195608A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1213769A2 (en) * | 2000-12-06 | 2002-06-12 | Hitachi Ltd. | Thin film transistor and method for manufacturing the same |
| EP1213769A3 (en) * | 2000-12-06 | 2004-09-29 | Hitachi Ltd. | Thin film transistor and method for manufacturing the same |
| US6903371B2 (en) | 2000-12-06 | 2005-06-07 | Hitachi, Ltd. | Thin film transistor and display using the same |
| US7227186B2 (en) | 2000-12-06 | 2007-06-05 | Hitachi, Ltd. | Thin film transistor and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2880175B2 (ja) | 1999-04-05 |
| JPH02148831A (ja) | 1990-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100333153B1 (ko) | 반도체장치제작방법 | |
| US5534445A (en) | Method of fabricating a polysilicon thin film transistor | |
| JP3254072B2 (ja) | 半導体装置の作製方法 | |
| JP2623276B2 (ja) | 薄膜半導体装置の製造方法 | |
| JPH11195608A (ja) | レーザアニール方法 | |
| JP3137797B2 (ja) | 薄膜トランジスタおよびその作製方法 | |
| JP3421882B2 (ja) | 多結晶半導体薄膜の作成方法 | |
| JPH0334434A (ja) | 薄膜半導体装置及びその製造方法 | |
| JP4203141B2 (ja) | 非晶質シリコン層の結晶化方法及びこれを使用する薄膜トランジスターの製造方法 | |
| NL194524C (nl) | Werkwijze voor het vervaardigen van een dunne-filmtransistor. | |
| JPH1168109A (ja) | 多結晶薄膜の製造方法及び薄膜トランジスタの製造方法 | |
| JPH04139728A (ja) | 多結晶電界効果トランジスタの製造方法 | |
| JP4316149B2 (ja) | 薄膜トランジスタ製造方法 | |
| JP3347340B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH04340725A (ja) | 薄膜トランジスタの製造方法 | |
| JPS6230314A (ja) | 結晶性半導体薄膜の製造方法 | |
| JP3203706B2 (ja) | 半導体層のアニール処理方法および薄膜トランジスタの製造方法 | |
| JPH0955509A (ja) | 半導体装置の製造方法 | |
| JPH06291039A (ja) | 非晶質半導体形成基板並びにこれを用いた多結晶半導体形成基板の製造方法 | |
| JPH03159116A (ja) | 多結晶半導体薄膜の熱処理方法 | |
| JPH08316487A (ja) | 薄膜半導体装置の製造方法 | |
| JP3094542B2 (ja) | アクティブマトリクス基板の製造方法 | |
| JPH04305940A (ja) | 薄膜トランジスタの製造方法 | |
| JPH07273339A (ja) | 薄膜半導体装置の製造方法 | |
| JPH08139331A (ja) | 薄膜トランジスタの製造方法 |