JPH09186086A - エピタキシャル結晶化プロセス及び薄膜シリコン結晶 - Google Patents
エピタキシャル結晶化プロセス及び薄膜シリコン結晶Info
- Publication number
- JPH09186086A JPH09186086A JP8313160A JP31316096A JPH09186086A JP H09186086 A JPH09186086 A JP H09186086A JP 8313160 A JP8313160 A JP 8313160A JP 31316096 A JP31316096 A JP 31316096A JP H09186086 A JPH09186086 A JP H09186086A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- seed layer
- capping
- crystallization
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
Abstract
ィルムを製造する方法を提供する。 【解決手段】 上面及び下面を有する基体を提供し、基
体の上面にアモルファスシリコンから成る層を蒸着し、
アモルファスシリコン層の上にキャッピングシード層を
蒸着し、アニーリングしてアモルファスシリコン層を結
晶化し、キャッピングシード層を除去する。
Description
ンジスタに関し、更に詳細には、ポリシリコンフィルム
を製造する典型的な方法に比べて低い温度で高品質のポ
リシリコンフィルムを製造する方法に関する。
シリコン（ポリシリコン）薄膜トランジスタ（ＴＦＴ
ｓ）は、アモルファスシリコン（ａ−Ｓｉ）と比較する
と性能が優れているため、広範囲のエレクトロニクスア
プリケーションにとって重要である。現在、表面粗さが
低く絶縁基体（例えば、酸化物、石英、ガラス）構造の
完成度が高い高品質のポリシリコンフィルムを得る好ま
しい方法は、アモルファス相を蒸着し、次に熱アニーリ
ングする方法である。結晶化プロセスは、普通５５０℃
〜６００℃で２時間以上アニーリングするか又は約８０
０℃の高温で急速に（１秒より短い）熱アニーリングす
ることが要求される。結晶化に必要な "熱の量”が比較
的大きいこととガラス基体の領域が広いことは両立せ
ず、その理由はガラス基体は反り及び縮みの問題のため
に６００℃より高い温度で長時間さらされることに耐え
られないためである。
２つのプロセスによって制限される。これらの２つの制
限プロセスは、粒子の核形成と粒子成長である。核形成
は粒子成長が起こる前に行われなければならない。核形
成は主にａ−Ｓｉと基体との間のより低いインターフェ
ースで行われる。一度核形成が行われると、粒子成長は
核形成された側から横方向（インターフェースに平行な
方向）と垂直方向（インタフェースに垂直な方向）の両
方向で行われる。高性能のＴＦＴアプリケーションに適
したポリシリコンフィルムは典型的には１００ｎｍより
薄い厚さであるが平均的な粒子のサイズは１００ｎｍよ
り大きいため、垂直方向の粒子成長よりもむしろ横方向
の粒子成長が結晶化プロセスの制限ステップである。
を得る新しい方法が提案される。この方法では、結晶化
は隣接する多結晶フィルムからエピタキシャル成長する
ことによって起こる。このようにして、成長は粒子の核
形成率及び横方向の粒子成長率ではなく垂直（固相）結
晶化率のみによって制限される。この結晶化方法によっ
てプロセススループットがかなり改善されアニーリング
温度が減少する。これらの改善点は、古い方法が有す
る、長いアニーリング時間又は高いアニーリング温度に
よる反り及び縮みの問題を緩和する。
リングプロセスよりも低温及び短い時間を必要とするポ
リシリコンフィルムの結晶化方法を提供することであ
る。
めることによって明白になるであろう。
べると、ａ−Ｓｉフィルムの結晶化を "促進する”ポリ
シリコンゲルマニウム（poly-Si1-xGex ；ここで、ｘは
０より大きいが１以下の数である）キャッピングフィル
ムを使用した新しい結晶化方法が提供される。キャッピ
ングフィルムが配置されると、結晶化は通常の方法より
も低温且つ短時間で行われる。結晶化が起こった後、ポ
リシリコンゲルマニウムキャッピングフィルムは簡単に
且つ選択的に除去され得る。
ャル結晶化プロセスであって、ａ）上面及び下面を有す
る基体を提供し、ｂ）基体の上面にアモルファスシリコ
ンから成る層を蒸着し、ｃ）アモルファスシリコン層の
上にキャッピングシード層を蒸着し、ｄ）アニーリング
してアモルファスシリコン層を結晶化し、ｅ）キャッピ
ングシード層を除去する、ことを含む。
ャル結晶化プロセスから形成された薄膜シリコン結晶で
あって、前記プロセスは、ａ）上面及び下面を有する基
体を提供し、ｂ） 基体の上面にアモルファスシリコン
から成る層を蒸着し、ｃ）アモルファスシリコン層の上
にキャッピングシード層を蒸着し、ｄ）アニーリングし
てアモルファスシリコン層を結晶化し、ｅ）キャッピン
グシード層を除去する、ことを含む。
ン結晶であって、ａ）上面及び下面を有する基体を有
し、ｂ）上面を有する結晶シリコンから成る層を有し、
基体の上面には核形成サイトはなく、結晶シリコン付近
の領域よりも結晶シリコン上面付近の領域の方が結晶粒
界が多く、基体上面のインタフェースは、結晶化及び結
晶成長は結晶シリコン上面から起こり基体上面に向かう
方向に進行することを示す。
進する”ポリシリコンゲルマニウム（poly-Si1-xGex ）
キャッピングフィルムを使用したこの新しい方法の可能
性及び利点を示す最初の研究が実行された。結晶化のよ
うな物理的な現象は、SiよりもSi1-xGex の方がより低
い温度で行われるため、Si1-x Gex はａ−Ｓｉの蒸着及
び結晶化に典型的に使用される温度、即ち、約５５０℃
であるが２５０℃〜６００℃の範囲である温度で多結晶
状態で蒸着される。
の石英ウエハ及び６つのシリコンウエハから成る）は図
１に示されるように準備され、ウエハ１０の１つのセッ
トは実験的な対照例を確立するために使用された。対照
例では、ａ−Ｓｉ１４はキャップされなかった。ウェハ
１０の３つのセット全ては最初に絶縁層としてＳｉＯ 2
１２でコーティングされ、アニーリングされた。ＳｉＯ
2 １２はおよそ７００ｎｍの厚さであったが、（石英又
はガラス基体に対して）０〜１０００ｎｍの範囲の厚み
が使用された。その後、ａ−Ｓｉ１４及びキャッピング
シード層１６は、図２に示されるように、従来の低圧化
学蒸着（ＬＰＣＶＤ）システムで蒸着された。ウエハ１
０の各セットに使用されたａ−Ｓｉ１４の蒸着条件は同
一であった。温度は約５５０℃に保たれ、約１００ミリ
トールの圧力で約１時間蒸着された。これらの条件によ
って約８６ｎｍの厚さのａ−Ｓｉ１４フィルムが得られ
ることがわかった。
は、Ｇｅソースガス（GeH4）は約５分間オンになりその
直後にＳｉソースガス（SiH4）によるａ−Ｓｉ１４の蒸
着ステップが行われ、キャッピングシード層１６として
poly-Si0.4Ge0.6 のキャッピング層を蒸着する。実験的
なウエハ１０の第２セットに対しては、Ｓｉソースガス
（ＳｉＨ4 ）はａ−Ｓｉ１４の蒸着ステップの直後にオ
フになり、Ｇｅソースガス（GeH4）が５分間オンになっ
てポリゲルマニウム（poly-Ge)のキャッピングシード層
１６を蒸着する。
速度はシリコンの蒸着速度よりも速く、ゲルマニウムの
量に伴って速くなることに注目されたい。したがって、
poly-Si1-xGex のキャッピング層は、非常に短い時間で
蒸着され得る。poly-Si0.4Ge 0.6 のキャッピングシード
フィルム１６及び本発明の中のpoly-Ge フィルムの厚み
は１００ｎｍを越える。キャッピングシードフィルム１
６の厚みは５〜５００ｎｍの範囲内であることが好まし
い。
ピングシード層１６内に見られる。結晶粒界１８と核形
成サイト２０の配置は典型的な蒸着結晶構造であるか又
は典型的なアニーリング技術で形成された結晶構造のい
ずれかである。ａ−Ｓｉ１４とキャッピングシード層１
６の境界付近では結晶粒界１８はランダムに現れ、これ
は、結晶は多くの核形成サイト２０を伴うキャッピング
シード層１４でスタートすることを示す。キャッピング
シード層１６がａ−Ｓｉ１４から上方へ成長すると結晶
粒界１８はより整然と配列し、核形成サイト２０はなく
なる。従って、核形成サイト２０と結晶粒界１８の結晶
を分析することによって、結晶構造のどこで結晶成長が
始まりどの方向に結晶が成長するのかが特定される。
晶ゲルマニウムのいずれかから成るキャッピングシード
層１６を蒸着することによって行われたが、他の代替物
もキャッピングシード層１６として利用できる。キャッ
ピングシード層１６は結晶形態よりもむしろアモルファ
スで蒸着される。ゲルマニウム及びシリコンとゲルマニ
ウムの化合物はシリコンよりも低い温度でアニーリング
したり結晶化したりするため、キャッピングシード層１
６をアモルファス状態で蒸着し、キャッピングシード層
１６の結晶化はアニーリング及び結晶化処理ステップの
一部として最初に行われることが可能である。キャッピ
ングシード層１６が結晶化すると、ａ−Ｓｉ１４もこれ
らの実験のと同じ方法で結晶化する。
ンは、キャッピングシード層１６にわたって濃度を有す
るSi1-x Gex のアモルファス層又は結晶層を蒸着するこ
とである。これはシリコンとキャッピング層との間の格
子のミスマッチを改善するために行われる。シリコンと
ゲルマニウムとの間の格子のミスマッチは約４％であ
る。効率的なエピタキシャル成長を促進するためには、
格子のミスマッチは約２％より下に維持されなければな
らない。したがって、グレーディッドキャッピングシー
ド層１６におけるゲルマニウムの含有量はａ−Ｓｉ１４
とキャッピングシード層１６との間の境界面で最低であ
って高品質のシリコンフィルムのエピタキシャル成長を
促進する。キャッピングシード層１６の別の部分におけ
るゲルマニウムの含有量は高く、低いアニーリング温度
で急速な結晶化を促進する。
程度をほぼ決定するために、結晶化実験は予熱ステップ
を伴った非常に高速の熱処理（ＶＲＴＰ）キセノンアー
クランプシステムで最初に実行された。poly-Si1-XGeX
のキャッピングシード層１６はａ−Ｓｉ１４よりもより
効率的にアークランプ電力を吸収することがわかったた
め、より低い予熱温度及び／又はより低いランプ電力が
使用され得る。Si1-XGeX によるより効率的なランプエ
ネルギーの吸収によって、キャッピングシード層１６は
より速く加熱されエピタキシャル成長を促進する。例え
ば、キャップされていないａ−Ｓｉ１２のサンプルを６
５０℃に加熱するためには、４４５℃の加熱温度及び１
４ｋＷのランプ電力が要求され、対照的に多結晶ゲルマ
ニウムのキャッピングシード層１６を有するａ−Ｓｉ１
２のサンプルを加熱するためには３５３℃及び１１ｋＷ
が要求される。従って、ＶＲＴＰ結晶化プロセスに対し
てはpoly-Si1-XGeX キャッピングシード層１６の付加の
利点は電力消費が減少することである。
セット全てからのクォーツウエハ１０は非常に速い（２
秒の）熱アニーリングを受けた。サンプルの対照的なセ
ットに対しては、アニーリング温度は６４７℃〜６６０
℃の範囲であり、実験サンプルの第１セットに対しては
６２５℃〜６５０℃の範囲であり、実験サンプルの第２
セットに対しては５７０℃〜６５４℃の範囲であった。
同じ温度でアニーリングされたキャップされたSiフィル
ムとキャップされていないSiフィルムの比較ができるよ
うに選択された。キャップされていないａ−Ｓｉフィル
ムは結晶化に６４５℃よりも高いアニーリング温度を必
要とした。Si0.4Ge0.6のキャッピングシード層１６を有
するａ−Ｓｉ１４は結晶化に約６２０℃を必要とした。
結晶化は色とａ−Ｓｉ１４フィルムの透明度の変化によ
って表される。poly-Ge のキャッピングシード層１６を
有するａ−Ｓｉ１４のフィルムは５７０℃で結晶化する
ことがわかった。これらの結果は、結晶化温度は多結晶
キャッピングシード層１６を使用することによって低下
し得ることを証明する。市販の広域ガラス基体の歪み点
は約６３０℃であるため、この方法によって高スループ
ット、ガラスコンバーチブル結晶化プロセスが実現され
る。
プロセスがそうであったようにキャッピング層の結晶化
プロセスに対して変化することが予想される。従来のプ
ロセスでは、結晶化時間と結晶化温度との間にはほぼ逆
対数関数の関係がある。たとえば、温度を１００℃減ら
すためには結晶化のために必要とされる時間を約１０倍
に増やさなければならない。これは正確な計算でなく単
なる概算である。また、結晶化時間と結晶化温度とのお
およその関係は本明細書中で述べられた新しい結晶化プ
ロセスにも適用されることが予想される。
キャッピングシード層１６を有するａ−Ｓｉ１４のフィ
ルムは５７０℃で２秒間のアニーリングプロセスで結晶
化することがわかったため、従来のプロセスからの時間
と温度の関係を適用するとpoly-Ge のキャッピングシー
ド層１６を有するａ−Ｓｉ１４フィルムは４７０℃で２
０秒間のアニーリングプロセスで結晶化する。或いは、
結晶化時間は６７０℃で２秒間のアニーリングプロセス
の１／１０に短縮される。
層１６を有するａ−Ｓｉ１４が２秒間の結晶化プロセス
に約６２０℃を必要とする場合、結晶化のためには５２
０℃で２０秒間のプロセスで十分である。或いは、結晶
化時間は７２０℃で２秒間のアニーリングプロセスの１
／１０に短縮される。
れた後、poly-Si0.4Ge0.6 又はpoly-Ge のキャッピング
シード層１６は図４に示されるように標準的な "５１
１”浴（Ｈ2 Ｏ：Ｈ2 Ｏ2 ：ＮＨ4 ＯＨ＝５：１：１の
浴であり、標準的な "ＲＣＡ”洗浄プロセスで使用され
る）内でそれぞれ二つの実験サンプルから取られた二つ
のウエハ上でエッチングされる。キャッピングシード層
１６を完全に除去するには数分のエッチング時間で十分
だとわかった。poly-Si0.4Ge0.6 から成るポリシリコン
フィルム１４の厚みは約８０ｎｍと測定され、一方ポリ
ゲルマニウムから成るキャッピングシード層１６を有す
るポリシリコンフィルム１４の厚みは８４ｎｍと測定さ
れた。これらの結果は最小のゲルマニウム拡散は結晶化
プロセス中に起こり、poly-Si1-xGex は単純なウェット
エッチングプロセスよって選択的に除去されることがで
きることを表す。ゲルマニウム拡散によって得られるSi
1-xGex から成る中間層は "５１１" 浴でエッチングさ
れるため、ゲルマニウム拡散は残っているポリシリコン
１４の厚さが減少することによって示される。
ハは、Ｘ線回折（ＸＲＤ）分析のためにサンプルの各セ
ットから取り出された。ピークは、各ＳｉフィルムのＸ
ＲＤスペクトルで観察された。しかし、ピークの強度は
フィルムが薄いために比較的弱かった。poly-Ge から成
るキャッピングシード層１６を有するサンプルとその対
照サンプルは両方ともＳｉの｛１１１｝平面空間に対応
する一つのピークだけを示した。対照的に、Poly-Si0.4
Ge0.6 でキャップされたサンプルはＳｉの｛１１１｝及
び｛２２０｝平面空間に対応する二つのピークを示し
た。
ンプルから取り出され、Poly-Si0.4Ge0.6 から成るキャ
ッピング層を持たない別のウエハは、更なるＸＲＤ分析
のために用いられた。このサンプルは下層のＳｉフィル
ム及びキャッピングPoly-Si0 .4Ge0.6 フィルムの｛１１
１｝及び｛２２０｝平面空間に対応する四つのピークを
示した。
４６℃でアニーリングされ、poly-Ge から成るキャッピ
ングシード層１６を持たないウエハは更なるＸＲＤ分析
のために用いられた。このサンプルは下層のＳｉフィル
ム及びキャッピングＧｅフィルムの｛１１１｝平面空間
に対応する二つのピークを示した。
ルム１６のテクスチャ又は好ましいオリエンテーション
は下層のシリコンフィルム１４に複製されるか又はシリ
コンフィルム１４の結晶化はキャッピングシード層１６
からエピタキシャルに起こることを表している。
晶粒界１８及び核形成サイト２０は結晶粒界２２として
結晶化シリコン２４に複製され、結晶化はａ−Ｓｉ１４
とキャッピングシード層１６との境界で開始し、結晶成
長は境界から離れる方向に進むことに注目されたい。上
記のプロセスが従来通りのアニーリング及び結晶化プロ
セスで行われたとするとこれはａ−Ｓｉ１４の結晶化と
は明らかに異なる。従来通りのプロセスでは、ＳｉＯ2
１２とａ−Ｓｉ１４との間のインタフェース付近に各形
成サイトがあり、結晶成長はＳｉＯ2 １２とａ−Ｓｉ１
４の境界から離れるように起こる。ａ−Ｓｉ１４とキャ
ッピングシード層１６の境界付近の核形成サイトのない
特徴的なパターンは、ａ−Ｓｉ１４の結晶化はキャッピ
ングシード層１６からエピタキシャルに起こることを示
す。
ードフィルム１６を有するサンプルは、走査プローブ顕
微鏡の原子間力顕微鏡検査（ＡＦＭ）によって分析され
た。二乗平均（ｒｍｓ）表面粗さは１６Åと測定され、
平均粒子サイズは１５０ｎｍと推定された。対照的に、
従来の（キャップされていない）炉で結晶化したＳｉフ
ィルムのｒｍｓ粗さは２０Å以上であり、ＶＲＴＰで結
晶化したＳｉフィルムの平均粒子サイズは典型的には５
０ｎｍより小さい。これらの結果は、エピタキシャル結
晶化方法は比較的滑らかな表面を有するポリシリコンフ
ィルム１４及び高性能のトップゲート薄膜トランジスタ
（ＴＦＴ）を得るために必須の適当なサイズの粒子を提
供することができることを示す。粗さは有効なキャリヤ
移動度を低下させて電気ストレスによる劣化を改良する
ので、滑らかな表面及び大きな粒子サイズは重要であ
る。この実施の形態で開示されたキャッピング及び結晶
化プロセスによって形成された薄膜シリコンで製造され
たトップゲート薄膜トランジスタのパフォーマンスは、
表面粗さが減少し粒子サイズが大きくなった薄膜シリコ
ンの優れた特性によって、従来のプロセスで形成された
薄膜シリコンで形成されたトップゲート薄膜トランジス
ターのパフォーマンスよりも優れていることが予想され
る。
けなくても開示されたプロセスによって利点が得られる
ことが実験によって示された。Si1-x Gex から成るキャ
ッピングシード層１６はａ−Ｓｉ１４の直後に反応系内
（in-situ)で蒸着されるため、キャッピングシード層１
６としてpoly-Si1-xGex を使用したＥＣ方法の実施によ
って複雑なプロセス又は時間の追加が最小になる。poly
-Si １４がアニーリングステップで結晶化すると、図３
に示されるように、キャッピングシード層１６は、市販
されている湿式洗浄浴で除去される。キャッピングシー
ド層１６の除去によって薄膜トランジスタを製造するた
めに使用される薄膜ポリシリコンの洗浄層が残るため、
キャッピングシード層１６の除去は重要である。不純物
又は薄膜ポリシリコンの他の層は、薄膜ポリシリコン層
内で製造された薄膜トランジスタのパフォーマンスを劣
化する。
に必要とされる "熱の量”は、ポリSi 1-x Gex フィルム
から成るキャッピングシード層１６及びエピタキシャル
結晶化（ＥＣ）方法を使用することによって、かなり低
下する。 "熱の量”を低下させることによって、ガラス
基体との適応性が得られ処理スループットが向上する。
当な粒子サイズを有するpoly-Si １４フィルムを製造す
る。
で蒸着し結晶化アニーリングは従来通りの炉又はＲＴＰ
システムで実行されるため、ＥＣ方法で得られたポリシ
リコンフィルムの厚み及び構造の均一性は優れている。
ＥＣプロセスでは、結晶化は半ランダムな粒子の核形成
及び次の粒子成長よりもむしろエピタキシャル成長で行
われる。従って、ＥＣプロセスはポリシリコン１４のテ
クスチャを制御し最適化する手段を提供する。poly-Si
1-xGex キャッピングシード層１６を用いることによっ
て、キャッピングシード層１６及び下層のシリコンフィ
ルム１４の好ましい粒子オリエンテーションはゲルマニ
ウム含有量を変化させることによって調節される。
の基体の断面図を示す。
の基体を示す。
の図２の基体を示す。
の基体を示す。
Claims (3)
- 【請求項１】 エピタキシャル結晶化プロセスであっ
て、 ａ） 上面及び下面を有する基体を提供し、 ｂ） 基体の上面にアモルファスシリコンから成る層を
蒸着し、 ｃ） アモルファスシリコン層の上にキャッピングシー
ド層を蒸着し、 ｄ） アニーリングしてアモルファスシリコン層を結晶
化し、 ｅ） キャッピングシード層を除去する、エピタキシャ
ル結晶化プロセス。 - 【請求項２】 エピタキシャル結晶化プロセスから形成
された薄膜シリコン結晶であって、前記プロセスは、 ａ） 上面及び下面を有する基体を提供し、 ｂ） 基体の上面にアモルファスシリコンから成る層を
蒸着し、 ｃ） アモルファスシリコン層の上にキャッピングシー
ド層を蒸着し、 ｄ） アニーリングしてアモルファスシリコン層を結晶
化し、 ｅ） キャッピングシード層を除去する、薄膜シリコン
結晶。 - 【請求項３】 薄膜シリコン結晶であって、 ａ） 上面及び下面を有する基体を有し、 ｂ） 上面を有する結晶シリコンから成る層を有し、基
体の上面には核形成サイトはなく、結晶シリコン付近の
領域よりも結晶シリコン上面付近の領域の方が結晶粒界
が多く、基体上面のインタフェースは、結晶化及び結晶
成長は結晶シリコン上面から起こり基体上面に向かう方
向に進行することを示す、薄膜シリコン結晶。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/578,809 US5893949A (en) | 1995-12-26 | 1995-12-26 | Solid phase epitaxial crystallization of amorphous silicon films on insulating substrates |
| US578809 | 1995-12-26 | ||
| US578810 | 1995-12-26 | ||
| US08/578,810 US5707744A (en) | 1995-12-26 | 1995-12-26 | Solid phase epitaxial crystallization of amorphous silicon films on insulating substrates |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09186086A true JPH09186086A (ja) | 1997-07-15 |
| JP4185575B2 JP4185575B2 (ja) | 2008-11-26 |
Family
ID=27077585
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31316096A Expired - Fee Related JP4185575B2 (ja) | 1995-12-26 | 1996-11-25 | エピタキシャル結晶化プロセス |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0782178B1 (ja) |
| JP (1) | JP4185575B2 (ja) |
| DE (1) | DE69615519T2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7629209B2 (en) | 2005-10-17 | 2009-12-08 | Chunghwa Picture Tubes, Ltd. | Methods for fabricating polysilicon film and thin film transistors |
| KR20200057639A (ko) * | 2018-11-16 | 2020-05-26 | 도쿄엘렉트론가부시키가이샤 | 폴리실리콘막의 형성 방법 및 성막 장치 |
| JP2022146386A (ja) * | 2021-03-22 | 2022-10-05 | 株式会社Kokusai Electric | 半導体装置の製造方法、基板処理システム、およびプログラム |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101372593B1 (ko) | 2006-01-20 | 2014-03-10 | 에이엠지 아이디얼캐스트 솔라 코포레이션 | 광전 변환 소자용 단결정 캐스트 실리콘 및 단결정 캐스트 실리콘 바디들을 제조하는 방법 및 장치 |
| WO2009014962A1 (en) | 2007-07-20 | 2009-01-29 | Bp Corporation North America Inc. | Methods and apparatuses for manufacturing cast silicon from seed crystals |
| US8591649B2 (en) | 2007-07-25 | 2013-11-26 | Advanced Metallurgical Group Idealcast Solar Corp. | Methods for manufacturing geometric multi-crystalline cast materials |
| US8709154B2 (en) | 2007-07-25 | 2014-04-29 | Amg Idealcast Solar Corporation | Methods for manufacturing monocrystalline or near-monocrystalline cast materials |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5147826A (en) * | 1990-08-06 | 1992-09-15 | The Pennsylvania Research Corporation | Low temperature crystallization and pattering of amorphous silicon films |
-
1996
- 1996-11-25 JP JP31316096A patent/JP4185575B2/ja not_active Expired - Fee Related
- 1996-12-19 DE DE69615519T patent/DE69615519T2/de not_active Expired - Lifetime
- 1996-12-19 EP EP96309287A patent/EP0782178B1/en not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7629209B2 (en) | 2005-10-17 | 2009-12-08 | Chunghwa Picture Tubes, Ltd. | Methods for fabricating polysilicon film and thin film transistors |
| KR20200057639A (ko) * | 2018-11-16 | 2020-05-26 | 도쿄엘렉트론가부시키가이샤 | 폴리실리콘막의 형성 방법 및 성막 장치 |
| CN111197179A (zh) * | 2018-11-16 | 2020-05-26 | 东京毅力科创株式会社 | 多晶硅膜的形成方法和成膜装置 |
| JP2020087993A (ja) * | 2018-11-16 | 2020-06-04 | 東京エレクトロン株式会社 | ポリシリコン膜の形成方法及び成膜装置 |
| JP2022146386A (ja) * | 2021-03-22 | 2022-10-05 | 株式会社Kokusai Electric | 半導体装置の製造方法、基板処理システム、およびプログラム |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4185575B2 (ja) | 2008-11-26 |
| EP0782178B1 (en) | 2001-09-26 |
| DE69615519D1 (de) | 2001-10-31 |
| DE69615519T2 (de) | 2002-04-25 |
| EP0782178A1 (en) | 1997-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0598409B1 (en) | A method of manufacturing a semiconductor device | |
| JP3306258B2 (ja) | 半導体装置の製造方法 | |
| KR970006723B1 (ko) | 입자 크기가 큰 다결정 규소 박막의 제조방법 | |
| US5893949A (en) | Solid phase epitaxial crystallization of amorphous silicon films on insulating substrates | |
| US5707744A (en) | Solid phase epitaxial crystallization of amorphous silicon films on insulating substrates | |
| JP4185575B2 (ja) | エピタキシャル結晶化プロセス | |
| US5843811A (en) | Method of fabricating a crystalline thin film on an amorphous substrate | |
| JP3220864B2 (ja) | 半導体装置の製造方法 | |
| KR19980036973A (ko) | 마이크로파를 이용한 다결정 박막의 제조방법 | |
| JPH07249574A (ja) | 半導体作製方法および薄膜トランジスタ作製方法 | |
| JP3157280B2 (ja) | 半導体装置の製造方法 | |
| JPH10214790A (ja) | シリコン系半導体薄膜の製造方法 | |
| JP2004158685A (ja) | 多結晶シリコン薄膜およびその製法 | |
| JPH04180617A (ja) | 大結晶粒径の多結晶シリコンを製造する方法およびそれを使用した薄膜半導体 | |
| JPH07263342A (ja) | 半導体装置の製造方法 | |
| JPH02105517A (ja) | 半導体装置の製造方法 | |
| JP3357347B2 (ja) | 薄膜トランジスタを有する表示装置の作製方法 | |
| JP2535654B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP2737152B2 (ja) | Ｓｏｉ形成方法 | |
| JPH03257818A (ja) | 半導体装置の製造方法 | |
| JPH1064816A (ja) | 半導体装置の製造方法 | |
| JP3357346B2 (ja) | 半導体装置の作製方法 | |
| JP3144707B2 (ja) | 結晶基材の製造方法 | |
| JPH03132074A (ja) | 薄膜の製造方法及び薄膜トランジスターの製造方法 | |
| JPH02184594A (ja) | 単結晶薄膜の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070605 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070905 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070910 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20071003 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20071009 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20071105 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20071108 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071205 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080212 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080512 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080515 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080725 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080819 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080908 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110912 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110912 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110912 Year of fee payment: 3 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110912 Year of fee payment: 3 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110912 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110912 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110912 Year of fee payment: 3 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110912 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110912 Year of fee payment: 3 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110912 Year of fee payment: 3 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110912 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120912 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120912 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120912 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130912 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |