JPH02184594A - 単結晶薄膜の製造方法 - Google Patents

単結晶薄膜の製造方法

Info

Publication number
JPH02184594A
JPH02184594A JP133589A JP133589A JPH02184594A JP H02184594 A JPH02184594 A JP H02184594A JP 133589 A JP133589 A JP 133589A JP 133589 A JP133589 A JP 133589A JP H02184594 A JPH02184594 A JP H02184594A
Authority
JP
Japan
Prior art keywords
crystal
single crystal
substrate
thin film
orientation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP133589A
Other languages
English (en)
Inventor
Toshibumi Asakawa
浅川 俊文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NIYUURARU SYST KK
Original Assignee
NIYUURARU SYST KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NIYUURARU SYST KK filed Critical NIYUURARU SYST KK
Priority to JP133589A priority Critical patent/JPH02184594A/ja
Publication of JPH02184594A publication Critical patent/JPH02184594A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 単結晶薄膜を利用する総ての電子デバイスに関する利用
(従来の技術) 多結晶薄膜を単結晶薄膜に変換する試みは数多くなされ
てきた。 シリコンの場合には、グラフオエピタキシー
 Z M R(Z one Melting Re−c
rystalization ) 、レーザー・ビーム
再結晶化法、電子ビーム再結晶化法、横方向固相方位成
長法(L ateral S olid P hase
 E pitaxy、今後路してL−Sr’E  と呼
ぶ)などが挙げられ、現在なお多くの試みが為されてい
る。
しかし、高温で熱処理をするような方法は三次元1cな
どを作るには適していない。 と言うのは、高温熱処理
によってすでに作り込まれているMOS)ランシスター
の特性がかわってしまうからである。
また、L−8PEなどの低温度での処理では結晶化の速
度が極めて遅く、例えば600’Cでは10−”  c
m/see程度で、実用には供せられない。
単結晶化のスピードを上げるために、結晶化に寄与する
空孔密度を増やすために高エネルギー・イオンの照射も
試みられているが、低温においてはそれ程成長速度は改
善されていない。 例えば400°Cで0.6MeVの
Ne+イオンを照射した場合の成長速度は200オグス
トロ一ム/1016イオン/cm”である。
その他のL−5PEの改善策として、不純物の添加も試
みられたが、−桁程度の改善しかできていない。 また
、できた単結晶の結晶の質も余り良いものではなく、格
子欠陥の密度も大きい。
(発明が解決しようとする問題点) 三次元ICを作ろうとすると、基板の性質に関係無く薄
膜単結晶の方位が自由にコントロールできなくてはなら
ない。 また、すでに作り込まれた下の層のMOSトラ
ンジスターの特性に影響が無いよう、単結晶は低温で成
長させなくてはならない。 これらの要求は三次元IC
のみならず表示パネルのアクティブ・マトリックスを作
るときにも必要である。
(問題を解決するための手段および作用)低温と言う要
求からは、蒸着で単結晶薄膜を作るのが最適であるが、
通常の方法では多結晶薄膜しか得られない。 そのため
、薄膜を蒸着する時に、蒸着面に飛来するイオン、ある
いは原子の薄膜の結晶構造に及ぼす効果を利用し、単結
晶化を促進するのが本発明の目的である。
単結晶上に単結晶と同じ物質を蒸着する場合には、表面
を清浄にし、真空度をよくし、基板温度をある程度以上
に保つ限り、この上に単結晶がエピタキシアリ−に成長
する。
これに反し、アモルファスの基板上に蒸着を行う場合に
は、表面を如何に清浄にし、真空度を良くし、基板温度
を上げても、単結晶が成長することは無く、最初多くの
粒状の結晶核が基板面上に形成され、この結晶核から結
晶が成長して行く。
この結晶核の結晶方位は基板表面の原子配列で定まるの
で、原子配列が無秩序であるアモルファス基板上では結
晶核の結晶方位も無秩序になり、成長した膜も多結晶と
なる。
この膜を単結晶にするには、無秩序な結晶方位を持った
微結晶が、蒸着によってさらに成長する過程で、所望の
結晶方位を持ったダレインだけが選択的に成長し、その
他のダレインの成長が押さえられる様にすれば良い。
一般に、結晶表面を不活性ガスのイオンで照射すると、
結晶面はスパッターされ、エツチングされる。 このエ
ツチングされる速度は結晶面によって異なる。 たとえ
ばSiの場合には(1,ll)面が一番エッチングされ
難く、(1,1゜1)面と(i、o、o)面のエツチン
グ速度の比は2:3であり、はぼエツチングされる面上
の原子の面密度と逆比例の関係にあることが知られてい
る。
この現象を利用すると、不必要な結晶方位を持った微結
晶の成長を押さえることが出来る。 即ち、蒸着しなが
ら、イオンビームで蒸着面を照射してやると、このイオ
ンビームの入射方向に垂直な面がエツチング速度の最も
遅い結晶面、言い変えると、最稠密の結晶面となるので
、この結晶面が優先的に成長する。
蒸着薄膜の膜質の改善のためにすでにこれらの方法を適
用した例は古くから幾つか報告されている。  しかし
、今まで報告されている例は総て一方向からの蒸着、或
はイオンビームの照射であり作られた膜の結晶の方向は
揃っていても依然多結晶である。 例えば、アルミニュ
ームの場合には、基板に垂直な方向からAr+イオンで
蒸着中の基板面を照射すると、基板表面に並行な結晶面
は総て(1,1,1,)面となるが、<1.1゜l〉軸
の周りに勝手な角度回転した微結晶の集合体からなる多
結晶膜に過ぎない。 上記の例で単結晶を得るためには
、<1.1.1>軸の周りを特定の角度だけ回転した微
結晶のみが選択的に成長するようにすれば良い。
単結晶の2つの相異なる最稠密結晶面に垂直な2方自か
らイオンビームを照射しつつ蒸着をすればこの状況は実
現できる。 この場合、基板の法線を<1.1.1>に
とれば、もう−っのイオンビームの照射方向は<1.T
、1>に取ることが出来る。 この方向と法線の為す角
度は70.5度である。このような条件下で蒸着を行っ
た時の微結晶の成長状況を第一図に示す。
第一図(a)はSiを蒸着しながら基板に垂直な方向か
らのみAr+イオンビームで照射した時の多結晶膜の最
上層の微結晶の状況を示したものである。 微結晶の結
晶方位が良く分かるように8つの11.1.11面を特
に強調して描いた実際の微結晶は球状に近く、図の様に
総ての、結晶面が見えるわけでは無ない。 この図の結
晶面は総てil、1.11面であるが、イオンビームの
照射によって、中央の三角、或は、六角形のファセット
は特に大きくなり易い。 この図ではそれぞれの微結晶
が基板表面に垂直なく1.11〉軸の周りに勝手な角度
回転している状況がわかる。 図(b)は、基板の法線
から70.5度の角度をなし、図中の矢印の方向からも
う一つのイオンビームで同時に照射した時の微結晶の成
長状況を示したものである。 図(b)も図(a)と同
様、それぞれの結晶面を強調して描いである。
2番目のイオンビームに垂直な面もJl、1゜11面に
なるような微結晶だけが優先的に成長する。 さらに蒸
着とイオンビームの照射を続けると、この方位を持った
微結晶は成長を続け、相隣合う結晶と接触する。 隣り
合う単結晶と結晶方位が同じ場合には合体してさらに大
きい単結晶となるが、そうでない場合には微少角ダレイ
ンバウンダリーが残ることになる。
しかし、従来の方法に比較して、余分な結晶核の発生頻
度が少なく、相隣合う結晶が合体して大きな単結晶にな
る頻度も大きいので、比較的大きい単結晶を容易に作る
ことが出来る。
さらに結晶を大きくする為に次の様な配慮が必要である
。 先ず、イオンビームのエネルギーはAr+の場合に
は20〜25エレクトロン・ボルト、Ne”のばあいに
は30〜40エレクトロン・ボルト程度にしなくてはな
らない。 これ以上にすると、蒸着膜の再スパッターが
激しくなり、同時に膜中えのこれらのガス分子の内蔵が
増え、結晶の電気的特性も悪くなる。 また、これ以下
にすると、急速にエツチング速度が落ち、選択的な結晶
成長が妨げられる。
さらに、横方向の成長を助けるため、斜め方向から蒸着
をするとさらに成長が容易になる。 蒸着原子の基板え
の入射方向を基板法線と2番目のイオンビームの照射方
向の中間に取ると、この方向えの横方向の成長速度が改
善され結晶のダレインサイズはさらに大きく成りやすい
また、微結晶の方位を揃える為に、照射イオンビームの
平行度も重要である。  しかし広い範囲にわたって平
行にすることは困難なので、イオンビーム輻、蒸着幅を
アパチャーで制限し、平行度を良くし、基板を移動しな
がら蒸着するとさらに大きいダレインの単結晶を得るこ
とが出来る。
以上述べた方法は半導体に限らず、あらゆる材料の単結
晶薄膜を作るのに使用出来、また低温で、基板の材質、
構造に比較的制約を受けずに単結晶化出来、結晶方位も
制御出来るので、3次元LSIの製造プロセスには有効
である。
このイオン照射による単結晶化の原理は、成長速度は遅
いが形成された多結晶薄膜に対しても適用でき、蒸着の
完了したあと、多結晶薄膜の温度を400℃〜600℃
に上げ、同じように2方向からイオンビームで照射して
やると単結晶化が進む。 この理由はイオン照射でスパ
ッターされた原子が再び基板に舞い戻り、最稠密面に付
着し、結晶成長に寄与するからである。
(実施例−1) 第二図は本発明の第一の実施例を示す説明図で蒸着装置
内の機構部を示したものである。
(11)は暑さ0.5mmのSi単結晶基板で、熱酸化
によって5000人のSin、(12)を表面に設けで
ある。  (13)、(14)はIくauffman型
のイオンソースで、導管(15)、(16)からArガ
スを導入し、この内部で、電子線によってイオン化しプ
ラズマにして、Ar+イオンのみを引き出し電極により
取り出しイオンビームを作っている。 蒸着面はこのイ
オンビームによって照射するが、イオンソース(13)
からのイオンビームの基板表面えの入射角は基板の法線
に対し70.5度の角度をなしている。 イオンソース
(16)よりのイオンビームの入射角は0度である。 
 (19)は5i(17)を溶解する為の坩堝で、5i
(17)は電子線で加熱されるが、(18)はその電子
線を作るための熱陰極である。 アパチャ=(20)は
蒸発してきたSi原子のながれをビーム状にし平行度を
良く1−でいる。
動作状態を分かり易くする為、図中に照射用のAr+イ
オンは白丸で、蒸着原子のSiは黒丸で示し、その飛来
方向も丸印の後ろの符号でしめした。
(21)は基板加熱用のヒーターで、通常400℃〜6
00℃で使用する。  (22)は基板をスキャンする
ための移動機構で、蒸着中の移動方向は図中の太い矢印
方向である。 シャッター(23)は蒸着を開始、停止
する為に使用する。
(24)は基板上の電荷を逃がす為の接地である。
単結晶薄膜を作る為に、Si基板(11)をヒーター(
21)に取りつけ、基板表面に接地電極(24)を接触
させ、粒状Siを坩堝(19)に入れ、全体を真空ポン
プで引き、10−’= 10−”Torrまで十分に排
気し、シャッター(23)を閉じた状態で、導管(15
)、(16)を通してArガスをイオンソース(13)
、(14)に流し込み、イオンソースを動作させ、25
ボルトに加速したイオンビームを作り、基板表面(12
)を訓射した。 この時の真空度は10−’Torrで
ある。
このあと、イオンソースの動作を停止し、全体を再度1
0”Torr以下の真空度まで排気し、ヒーター(21
)を動作させ基板温度を400℃に加熱し真空度がIQ
−’Torrになるのを待って、イオンソースを動作さ
せ、坩堝(17)中のSiをヒーター(18)からの電
子ビームで融解した。
融解したことを確認し、移動装置(22)を動作させる
と同時にシャッター(23)を開いて蒸着を開始した。
 膜の成長速度は100m/秒であった。
製作された膜の結晶粒の大きさを調べるため、セコエツ
チングした後、顕微鏡で観察した所、1〜2 m m程
度の大きさのダレインが観測された。
また、基板に平行な結晶面は(1,1,1)であった。
(実施例−2) 第三図は本発明の第二の実施例を示す説明図で、別の単
結晶製造装置である。 本装置はイオンビームの照射に
よるアニールで多結晶を単結晶に変換する。
(36)は基板で50x100mmの石英板であるが、
基板上には前もって、蒸着あるいはCVDで、ポリシリ
コン(35)を5000人の厚さに積んである。 (3
7)は基板の保持装置で、基板を400℃に加熱するこ
とが出来る。 (34)は保持装置(37)を矢印の方
向に移動させる機構である。
(32)、(33)はK auffman型のイオンソ
ースで、実施例−1で使用したのと同じ諸元を持ってい
る。 (31)はポリシリコン層の温度を石英基板より
高く保つ為の加熱ランプである。
イオンソース(32)、(33)は、これらからのイオ
ンビームがポリシリコン上で70.5度の角度で交差し
基板の法線に対し30.25度を成す様に配置されてい
る。
基板の移動方向ば2つのイオンビームの照射方向を含む
面内にある。
動作時の真空度は実施例−1の場合と同じく1ρ−”r
orrで、使用したガスはArガスで、基板の移動そく
とは1mm/秒とした。
単結晶を得るためには、基板の往復運動を何回も行う必
要があり、30分間の往復運動をおこなった@ この様な処理を行った薄膜を実施例−1の場合と同じ方
法で観察した所、基板面に平行な面が(1,1,O)で
、1〜4mmの大きさのダレインが観察された。
(発明の効果) 上述の説明の様に本発明を使用すると、容易に単結晶薄
膜を低温で作ることが出来る。 現在、3次元LSI、
等倍センサー LCDパネルなどいずれも能動素子を作
るのに良質の単結晶薄膜が得られず苦労している。 こ
れらの分野で大きい寄与をするものと期待できる。
【図面の簡単な説明】
第一図(a)は、一方向からのイオン照射した場合の蒸
着膜上のダレインの成長状況を示す図、第一図(b)は
、二方向からのイオン照射した場合の蒸着膜上のダレイ
ンの成長状況を示す図、第二図は、本発明を適用した単
結晶薄膜形成方法の第一の実施例をしめす薄膜形成装置
の図、第三図は、本発明を適用した単結晶薄膜形成方法
の第二の実施例をしめす薄膜形成装置の図である。 (符号の説明) 11・・・Si基板 12.35・・・ポリシリコン膜 13.14,32.33・・・イオンソース15.16
・・・Arガス導管 17・・・溶融Si 8・・・ヒーター(カソード) 9・・・坩堝 0・・・アパチャー 1.37・・・基板加熱用ヒーター 2.34・・・基板移動機構 3・・・シャッター 4・・・接地電極 1・・・加熱用ランプ 6・・・石英基板

Claims (2)

    【特許請求の範囲】
  1. (1)単結晶薄膜を製造する方法において、基板面に単
    結晶材料の蒸気が垂直入射するように蒸着しながら、比
    較的低エネルギーの不活性ガスのイオン・ビームを照射
    し、所望の結晶方位が得られるように、所望の方位の結
    晶が持つ相異なる最稠密の結晶面に垂直な二方向から照
    射することを特徴とする単結晶薄膜の製造方法。
  2. (2)単結晶薄膜を製造する方法において、基板上に前
    もって蒸着、スパッター、CVD(ChemicalV
    aporDeposition)などの方法で多結晶薄
    膜を析出しておき、この多結晶を所望の方位を持つた単
    結晶にするため、不活性ガスのイオン・ビームで照射し
    、所望の方位の単結晶が持つ二つの相異なる最稠密の結
    晶面に垂直な二方向から照射することを特徴とする単結
    晶薄膜の製造方法。
JP133589A 1989-01-09 1989-01-09 単結晶薄膜の製造方法 Pending JPH02184594A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP133589A JPH02184594A (ja) 1989-01-09 1989-01-09 単結晶薄膜の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP133589A JPH02184594A (ja) 1989-01-09 1989-01-09 単結晶薄膜の製造方法

Publications (1)

Publication Number Publication Date
JPH02184594A true JPH02184594A (ja) 1990-07-19

Family

ID=11498629

Family Applications (1)

Application Number Title Priority Date Filing Date
JP133589A Pending JPH02184594A (ja) 1989-01-09 1989-01-09 単結晶薄膜の製造方法

Country Status (1)

Country Link
JP (1) JPH02184594A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0652308A2 (en) * 1993-10-14 1995-05-10 Neuralsystems Corporation Method of and apparatus for forming single-crystalline thin film
US5738731A (en) * 1993-11-19 1998-04-14 Mega Chips Corporation Photovoltaic device
US6362097B1 (en) 1998-07-14 2002-03-26 Applied Komatsu Technlology, Inc. Collimated sputtering of semiconductor and other films

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0652308A2 (en) * 1993-10-14 1995-05-10 Neuralsystems Corporation Method of and apparatus for forming single-crystalline thin film
US5795385A (en) * 1993-10-14 1998-08-18 Neuralsystems Corporation Method of forming single-crystalline thin film by beam irradiator
US5993538A (en) * 1993-10-14 1999-11-30 Mega Chips Corporation Method of forming single-crystalline thin film using beam irradiating method
US6032611A (en) * 1993-10-14 2000-03-07 Neuralsystems Corporation Apparatus for forming single-crystalline thin film by beam irradiator and beam reflecting device
EP0652308B1 (en) * 1993-10-14 2002-03-27 Neuralsystems Corporation Method of and apparatus for forming single-crystalline thin film
US5738731A (en) * 1993-11-19 1998-04-14 Mega Chips Corporation Photovoltaic device
US6025252A (en) * 1993-11-19 2000-02-15 Mega Chips Corporation Semiconductor device and method of fabricating the same
US6177706B1 (en) 1993-11-19 2001-01-23 Mega Chips Corporation Field-effect thin-film transistor device
US6225668B1 (en) 1993-11-19 2001-05-01 Mega Chips Corporation Semiconductor device having a single crystal gate electrode and insulation
US6362097B1 (en) 1998-07-14 2002-03-26 Applied Komatsu Technlology, Inc. Collimated sputtering of semiconductor and other films

Similar Documents

Publication Publication Date Title
JP2004087535A (ja) 結晶質半導体材料の製造方法および半導体装置の製造方法
JPH02184594A (ja) 単結晶薄膜の製造方法
JPH03290924A (ja) 結晶性シリコン膜の製造方法および結晶性シリコン半導体の製造方法
JPH09186086A (ja) エピタキシャル結晶化プロセス及び薄膜シリコン結晶
Bodnar et al. Structural and optical properties of AgIn5S8 films prepared by pulsed laser deposition
RU2333567C2 (ru) Способ изготовления тонких кристаллических пленок кремния для полупроводниковых приборов
JP2660044B2 (ja) 蒸着薄膜の製造方法
JP2777599B2 (ja) 単結晶薄膜の製造方法
US4632723A (en) Orientation filtering for crystalline films
KR100434313B1 (ko) 비정질 실리콘의 결정화 방법
KR100333134B1 (ko) 전계와 자외선을 이용한 비정질 막의 결정화 방법
JP3525137B2 (ja) 半導体微粒子集合体の製造方法
KR100370114B1 (ko) 비정질 실리콘의 결정화 장비
KR100271812B1 (ko) 비정질막을결정화하는방법
JPH03250621A (ja) 半導体膜の製造方法
JPS59171114A (ja) 半導体単結晶膜の製造方法
JPS60164316A (ja) 半導体薄膜の形成方法
JPH0752715B2 (ja) 多結晶シリコン薄膜の形成方法
JP4147492B2 (ja) 結晶質半導体材料の製造方法および半導体装置の製造方法
JPH02196086A (ja) 単結晶の製造方法
KR100275195B1 (ko) 핵생성 억제층을 포함하는 실리콘 박막의 고상결정화를 이용한 다결정 실리콘 박막의 제조방법
JPS61179523A (ja) 単結晶薄膜形成方法
JPS6276514A (ja) 半導体装置の製造方法
KR100738659B1 (ko) 니켈 할로겐 화합물 분위기를 이용한 다결정 규소박막의제조방법
JPS58114420A (ja) 単結晶シリコン膜の形成法