JPS59171114A - 半導体単結晶膜の製造方法 - Google Patents

半導体単結晶膜の製造方法

Info

Publication number
JPS59171114A
JPS59171114A JP58044397A JP4439783A JPS59171114A JP S59171114 A JPS59171114 A JP S59171114A JP 58044397 A JP58044397 A JP 58044397A JP 4439783 A JP4439783 A JP 4439783A JP S59171114 A JPS59171114 A JP S59171114A
Authority
JP
Japan
Prior art keywords
film
silicon
semiconductor
single crystal
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58044397A
Other languages
English (en)
Inventor
Tomoyasu Inoue
井上　知泰
Yuichi Mikata
見方　裕一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Agency of Industrial Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency of Industrial Science and Technology filed Critical Agency of Industrial Science and Technology
Priority to JP58044397A priority Critical patent/JPS59171114A/ja
Publication of JPS59171114A publication Critical patent/JPS59171114A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02634—Homoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02689—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using particle beams

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （（発明の技術分野〕 本発明は、絶縁膜−ヒの半導体膜をエピタキシャル成長
して単結晶化する゛←導体単結晶膜の製造方法に関する
。
〔発明の技術的背景とその間照点３ 同知の如く、従来の半導体基板中に形成さ君た素子を微
細化して高集積化及び高密度化をはかるには限界があり
、この限界全打破する手段として最近５ＯＩ（ｉ縁膜上
の・／リコン）や多層に素子を形成する、所副３次元Ｉ
Ｃ技術が提案されている。３次元ＩＣを実現するには、
半４Ｔ体基板若しくは半導体層上に被榎しグこ絶縁股上
の多結晶シリコン膜或いは非晶質シリコンＨｋアニール
して、中結晶化若しくは粗大結晶粒化をはかシ良質のシ
リコン膜を形成する必要がある。
このようなシリコン膜の製造方法としては、現在までに
各種提案されているが、その中で最も有望視されている
ものにＬＦＥＳＳ　（ＬａｔｅｒａｌＥｐｉｔａｘｙ　
ｂｙ　５ｅｅｄｅｄ　５ｏｌｉｄｉｆｉｃａｔｉｏｎ　
）法がある。
このＬＥＳＳ法に１、第１図に示す７２目く単結晶シリ
コン基板Ｉ上の絶縁膜２の一部にシ１］孔部３を形成し
、その七に多７砧晶若しくは非晶質のシリコン膜４を堆
積し２ノこのち、該シリコン膜４に元ビームやレーザビ
ーム等金照射し、上記開化部３におけるシリコン膜４の
下地基板１（単結晶）との接）ジ・１！部全種結晶とし
て、てこからｂα方向に結晶成長さぜる方法である。こ
の場合、開孔部、ゴから一１′１″”　Ａ’！ｒ品領域
が最大約２０［μ）ｎ〕程度の投法に伸ひていく。でし
て、ｉ３ｉ」孔部３の位置決めにより、単ｉ１：ｊｉ晶
碩威を基板面内の希望する場所に作ることかでき、半尋
体系子を必ず中結晶領域Ｕこ形成し得ると云う特徴を持
つ。
しかし、なから、この神の方法にあっては次のような問
題かあ、っだ。すなわち、ＬＥＳＳ法によりホ、″を晶
成長ヲイラ゛う場合、絶縁５）」Ｑ上の７リコン膜と１
１ｆｌ孔部のシリコン膜とで（は、Ｆ地材質の熱伝尋度
やエイ・ルギピームの反射・干渉等の違いにより、その
加熱状態が異なるものとなる。このため、シリコン膜全
体に対して、結晶成長に最適な状態全作り出すことは困
離である。これは、Ｓ　１０２　、Ｓ　ｉ　ｓ１寸。及
びＡｔ２０．、等の絶縁膜の熱伝導ｊ皮がシリコンのそ
ｇに比して小さいことから、エネルギビーム照射による
シリコン膜の加熱効果；が、開化γ−３でシリコン基板
と接触し゛ている部分よりも絶縁膜上の部分の方で大き
くなるためである。しだ〃・つて、絶縁膜上のシリコン
膜を溶融するのに最適な条件でビーム照射を行った場合
、シリコン基板と接触している開孔部のシリコン膜は十
分に溶融しない。浬に、開孔部のシリコン膜を溶融する
のに最適な条件でビーム照射を行った場合、絶縁ｊ逆上
のシリコン膜にズｄしては加熱が強過ぎることになる。
このように、下地材料の違いに起因する加熱効果の変化
は、ＩＪＳＳ法による均一な単結晶層全形成する上での
犬さな障害となっ又いる。
一方、上記シリコン膜の堆積方法としては、通常ＣＶＤ
法やＬＰＣＶＤ法等が用いられているが、これらの方法
で得られるシリコン膜には水素。
炭素及び１ｖ木噌の不純物が含１れ、その不純物がシリ
コン膜の結晶成長及び電気的慣性に対して悪影響を及ぼ
ずと云う間：但がめっ７ｈ。
〔冗明の目的］ 本発明の「１的は、杷縁ノ良上に均一で大面積の単結晶
半尋体謀を容易に形成することができ、３次元■Ｃ′、
子の嫂作に好適する半導体単結晶族の製造方法を提供す
ることにある。
〔発明の概嘔Ｊ 本発明の骨子は、半導体膜の１・支肩に１県し、分子線
エビタキンヤル法を用いることにめる。
、蝕縁ｌ俣のｉＧ１孔部に存在する半・Ｊｔ体１＋ｂを
予め単７Ｆ古晶化しておけば１．杷ｉ、呆１ｊ気」二の
／リコン＋ｍの浴融するのに瑠適な果汁で該シリコン族
をアニールした場合、上記し１−１孔部の４”　１ｒｉ
ｖ品半導体からの横方向へのエピクキシャル成艮は容易
に連行すると考えられる。−そこで本発明イ等は、開孔
部のシリコン１模を予め単結晶化することを目的として
鋭：は研元を４（ねた結果、分子線エピタキシャル法を
］１・り用すれはよいことを見出した。すなわち、半導
体膜の被着に際し分子線エピタキシャル法を用い、真空
度や基板温Ｉ及等の条件を選択することにより、開孔部
には単結晶半導体を形成し絶縁膜上には非晶質半嗜一体
を形成し得るのが判明した。
本発明はこのような点にＨ目し、半導体単結晶族を製造
す、る方法において、単結晶層々）仕法板上に絶縁膜を
被着したのち、この絶縁膜の一部全除去して開孔部全形
成し、次いで分子線エピタギ７ヤル法を用い上記開孔部
及び７ｅ　ｉｆ＆膜上に半導体膜を被着することにより
開孔部には単結晶子２．乍体を形成し、かつ絶縁膜上に
（―：非晶質半導体を形成し、しかるのちビームアニー
ル法若しく１は５００　［℃）以上の熱処理による同相
成長法を用い上記半導体膜全開北部から横方向にエピタ
キシャル成長せしめるようにした方法である。
〔発明の効果〕
本発明によれば、分子−’ＭＡエピタキシャル法金用い
たことによシ、絶縁膜の開孔部つまｐド地中−結晶基板
と接触する部分には単結晶半、辱体ｊ１・送金形成する
ことがでさ、かつ絶縁膜上には非晶賀十〜Ｉ体膜を形成
することができる。このため、絶縁膜上の非晶質半韓体
）摸の適正アニール条件でアニールすることにより、ｌ
；ｉ−１孔部からの横方向エピタキシャル成長を容易に
行うことができる。また、分子線エピタキシャル法で被
水１シフこ半導体膜は、酸素、炭素及び水素・′、ψの
汚染の少ない高純度のものであるから、上記横方向エピ
タキシャル成長をより不動に進行させることかできる・
しｌ″こかって、従来よりも犬［用績で均一なｌ″１′
ｌ−結晶子々す体膜く辷納縁暎−４二に容易に形成する
ことができ、その竹ハ］性は絶大７ｔものである。
実施例 第２図（ａ）〜（ｃ）は本発明の一実施１タリに係わる
シリコン単結晶膜製造工程を示す））ノ１面ド１である
。
′まず、第２図（ＩＬ）に示す如く一中、端晶（Ｊｏｏ
）ソリボン基板（単結晶半導体基板）ｌｌ上に厚ぴ０゜
３〔μｍ〕のシリコン酸化膜（絶縁膜）１２全板着した
のち、棟績晶とずべき場所のシリコン酸化膜１２を写真
蝕刻法で除去して開孔部１３を形成した。欠いで、分子
線エビタギシャル法を用い、第２図（ｌ〕）に示ず如く
開孔部１３及び／リコン酸化膜１２上に厚さ０．５〔μ
ｎ１〕のシリコン膜（半りｔ体膜）１４を堆積した。こ
こで、シリコン１ｌＡ１４の堆債粂件を後述する如く選
択することにより、開孔部１３には−ＩＱ結晶シリコン
膜１４ａｆエピタキシャル成長させ、シリコン酸化膜１
２上には非晶質シリコン膜１４ｂを堆積坏せることがで
きる。
一般に、単結晶シリコン４ｉ板上にシリコンの分子ｒｄ
を当でた場合、基板温度が所定の１．１り細板上でイ）
ると、基板上にシリコン膜がエピタキシャル成長する。
これを分子線エピタキシャル法と称するが、上記閾値は
基板表面の汚染の程度、基板面方位、分子線の純度及び
装置内の残留ガ、１等により微妙に変化する。本実施例
では、１５０〔℃〕以上の温度でエピタキシャル成長が
確認された。その際、基板は有機溶媒による脱脂洗浄、
純水洗浄、塩酸と過酸化水素水との混合液中での煮沸洗
浄等を繰シ返し、十分に乾燥させたのち、分子線エピタ
キシャル装置内に尋人シタ。次いで、この装置内をクラ
イオポンプ。
イオンポンプ及びナメンサプリメーションポンプ等によ
り２　Ｘ　１０”−１０〔Ｔｏｒ’ｒ）以下の圧力まで
真空排気し、基板全タングステンヒータによる間接加熱
法により８００　〔℃〕に加熱し、表面の薄い酸化層全
蒸発艮せで、惟めで清浄な表面を実現した。“まだ、シ
リコン分二ｆ線諒には電子勝加熱型のものを用い、シリ
コン素材として（・１円柱形の高純度）ｌ］−ティング
ズーンー中結晶金用いた。
一方、シリコン酸化膜は、がラス質のものであり全＜　
Ａ１１ｌ：品性を持たないので、シリコンの分子線金当
てでもｊｉｆｉ積されるシリコン膜は多結晶若１〜くは
非晶質のものとなる。ここで、多イ占晶どなるか」１；
晶質となるかは、主として基板の温Ｉｆで決−まる。基
板温度が高いと、堆積したシリコン原子が表面は凹凸や
不純物原子等を核としてその回りに巣欲り、多結晶粒が
形成さ７’してしまう。悪に、基板温度が低くて堆積し
たシリコン原子が結晶成長に十分な運動エネルギを持た
ない場合には、非晶質となる。この場合の非晶−質とな
る上限温度は、穴部平滑性、シリコン分□子、尿の純度
、残留ガスの成分及び分圧等により変化するが、本実力
也例で（ｒま５７０　［３］であつ／こ。
′−１：／ヒ、ビームアニール舌・により１１（、結晶
部からのエピタキシャル成長を進行させるには、多１請
晶よりも非晶質の方か望捷しい。
以上の実験結果から、本実施例では前記基板１１の温度
を１５０〜５７０　［’Ｃ］に保持し、上述の表面流子
を行ったのちに、分子線エピタキシャル法を用い、前記
第２図（ｂ）に示す如＜　ＩＪｉ１孔ｈ：Ｓ１３に単結
晶シリコンＩｇ　１４　ａを形成すると共に、シリコン
酸化１ｅＪ　ｌ　２上に非晶質ノリコンｉｉ貝１４ｂを
形成した。
次に、−ト記試料を大気中に〕楳り出すことなく、引、
続き超高真空中に保持し、Ａ（仮１）を６００〔℃〕に
加熱して２４時間同相エピタキシャル成成長せたところ
、既に単一結晶である開孔部１３の端か１つ、約２０〔
μｍ〕の長さに横方向エピタキシャル成長が見られた。
丑だ、上記固イ目エビクキシャル成長法の代りニヒーム
アニール法全用いたところ次のような結果が得らノした
。すなわち、シリコン１×化膜Ｉ２上の非晶（１１シリ
コン１漠１４ｂの）Ａ正アニール禾イトとして、加速電
圧１０　［ｋＶ〕、ビーム電流７い＼’［１７＋Ａ］　
、ビーム匝２００〔μｍ〕の重子ビームを用い１、：、
ｉ、りのビーム金第２図（ｃ）に示す々１１＜シリコン
膜１４硅で疋竹シフ７でところ、開孔部１３の端がら約
５００［μｍ、］長さに横方向エピタキシャル放反が見
られた。そして、とのユ）合に一１？）＋、れムー甲７
結晶シリコン膜の重子４，６動度は、ホール測定の結果
、６００　ｃＣｎ１２／ｖ−ｓｌ　（キャリアａＪ　Ｉ
ｆ　Ｉ　Ｘ　Ｉ　Ｏ”ｃｍ−’　）以上であった。
どのように本実施例方法によれば、シリコン膜１４のｊ
ＩＬ績に除し、分子ル・」）エピタキシャル法を用いる
ことにより、開孔部ノ３のシリコン＋１ｕ１４　ｆ　”
ｆめ申、結晶化することかできる。このため、後続−す
るシリコン膜１４のアニールで、シリコン酸化膜１２上
の非晶質シリコン膜１４ｂを広い匍Σ囲に司り均一にＪ
￥７清晶化することができる。
外お、本発明は上述した実姑例に限定ぴれるものではΔ
い。例えば、前記絶縁膜はシリコン酸化膜（Ｓ１０□）
に限るものではなく、５ＩＮ４　ｙＡｔ２０５．　Ｔａ
、０５．　ＳｉＣ或いはＳ　ｉ　０２も貧めたこれらの
多層ＪＩ鴫であってもよい。特に、多層膜を用いた」場
合、シリコン膜の一栄槓晶化に伴う膜内歪３？瓢第１〕
する上で翁効である。さらに、前記基板ノＸコび半４）
一体１摸はシリコンに限るものではなく、Ｇ’ａＡＳ、
　ＧａＡｔＡｓ　、　ＧａＰ　、　ＩｎＰ、その他各種
の半′ζ゛ｉ一体を用いることができる。
１（丑だ、前記同相エピタキシャル法を実ｈ１！１する
場合の基板温ｊ及条件、ｆｌｆｌ記ビームアニール法を
尖７）也する場合のビーム条件笠は、仕様に応じｔ適宜
定めればよい。ただし、固相エピタキシャル法では基板
温度を５００　ＣＣａ以上にしないと、前記横方向のエ
ピタキシャル成長は見られなかった。さらに、ビームア
ニール法では、亀ｆビームノ代すにレーザビームを用い
ることも可能である。また、前記基板として絶縁物上に
単結晶半４ノ・体膜全形成したものを用いることも可能
である。その他、本発明の吸容を逸脱しない屍囲で、１
す（々変形してメこ〃１０することかできる。
【図面の簡単な説明】
第１図は従来のＬＦ、Ｓｓ法全全説明るｌ”Ｃめの１ｉ
）Ｙ：１１１図、第２図（ａ）〜（ｃ）（Ｉ−ｊ、本発
明の一夷、・通例を１悦明するための上程１：９ｒ向図
でべ）る。 １ノ・・・８’ｒ結晶シリコン基板に、、、粕晶半・Ｈ
一体基板）、１２・・・シリコンｊ投比ｊ」シｙ（勇コ
゛ｊにｊｌぐ）・　１３・・・開孔部、１４・・・シリ
コンｊ罠（半’ｐｈ体ｊ摸）、１４ａ・・・ｉｌを結晶
シリコンＩＪＪ、１４ｂ・・・非晶質シリコン材。

Claims (2)

    【特許請求の範囲】
  1. （１）単結晶半導体端板上に絶縁ｊ俟を被着し該、絶縁
    膜の一部を除去して開孔部を形成する工程と、次いで分
    子崖エピタキシャル法を用い上記開孔部及び絶縁股上に
    半導体膜を被層し、かつ上ｉ旧デｕ孔部に単結晶半導体
    端板上−３゛ると共に上記絶縁膜上に非晶質半導体を形
    成する工程と、次いでビームアニール法若しくは５００
    　［℃）以上の熱処理による同相成長法を用い前記半導
    体膜を前記開孔部から横方向にエピタキシャル成長せし
    めること全特徴とする半導体膜結晶膜の製造方法。
  2. （２）　　前記半栃一体膜全被ツハするに際し、前記基
    板の温度を１５０〜５７０１ｊ：）］に設定したことを
    特徴とする時計１、■゛イ求範囲第１項記載の半導体膜
    、１、百晶膜の製造方法。
JP58044397A 1983-03-18 1983-03-18 半導体単結晶膜の製造方法 Pending JPS59171114A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58044397A JPS59171114A (ja) 1983-03-18 1983-03-18 半導体単結晶膜の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58044397A JPS59171114A (ja) 1983-03-18 1983-03-18 半導体単結晶膜の製造方法

Publications (1)

Publication Number Publication Date
JPS59171114A true JPS59171114A (ja) 1984-09-27

Family

ID=12690371

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58044397A Pending JPS59171114A (ja) 1983-03-18 1983-03-18 半導体単結晶膜の製造方法

Country Status (1)

Country Link
JP (1) JPS59171114A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014133190A1 (ja) * 2013-02-27 2014-09-04 東京エレクトロン株式会社 微細構造形成方法及びフィン構造
JP2016529731A (ja) * 2013-08-27 2016-09-23 レイセオン カンパニー 誘電体ウィンドウ内へのｉｉｉ−ｖ族成長中の不均一性の成長及びオートドーピングを抑制する方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5680125A (en) * 1979-12-05 1981-07-01 Chiyou Lsi Gijutsu Kenkyu Kumiai Formation of monocrystalline semiconductor film
JPS56111239A (en) * 1980-01-07 1981-09-02 Chiyou Lsi Gijutsu Kenkyu Kumiai Preparation of semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5680125A (en) * 1979-12-05 1981-07-01 Chiyou Lsi Gijutsu Kenkyu Kumiai Formation of monocrystalline semiconductor film
JPS56111239A (en) * 1980-01-07 1981-09-02 Chiyou Lsi Gijutsu Kenkyu Kumiai Preparation of semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014133190A1 (ja) * 2013-02-27 2014-09-04 東京エレクトロン株式会社 微細構造形成方法及びフィン構造
JP2016529731A (ja) * 2013-08-27 2016-09-23 レイセオン カンパニー 誘電体ウィンドウ内へのｉｉｉ−ｖ族成長中の不均一性の成長及びオートドーピングを抑制する方法

Similar Documents

Publication Publication Date Title
US10683586B2 (en) Method of pulsed laser-based large area graphene synthesis on metallic and crystalline substrates
JPS58130517A (ja) 単結晶薄膜の製造方法
JPH0556851B2 (ja)
CN114381806B (zh) 二维氮化铝晶体的制备方法
JPS59171114A (ja) 半導体単結晶膜の製造方法
JP3657036B2 (ja) 炭化ケイ素薄膜および炭化ケイ素薄膜積層基板の製造方法
JP4185575B2 (ja) エピタキシャル結晶化プロセス
KR20230132455A (ko) 에피택셜 웨이퍼의 제조방법
JPH0236060B2 (ja) Kagobutsuhandotainoseichohoho
JP3637926B2 (ja) ダイアモンド単結晶膜の製造方法
JPH02139918A (ja) ヘテロ構造体の製造方法
JPH0342818A (ja) 化合物半導体装置とその製造方法
JPH04182386A (ja) エピタキシャル成長基板サセプタ
JPS5893223A (ja) 半導体装置の製造方法
JPH02184594A (ja) 単結晶薄膜の製造方法
EP0420516B1 (en) Method for forming semiconductor thin film
JPS6163018A (ja) Ｓｉ薄膜結晶層の製造方法
JP3291149B2 (ja) 結晶質薄膜の製造方法
KR100370114B1 (ko) 비정질 실리콘의 결정화 장비
JP4509244B2 (ja) 半導体素子の製造方法
JPH05109617A (ja) 多結晶シリコン膜の形成方法
JPH01238111A (ja) シリコンカーバイド半導体膜の製造方法
JPH01132117A (ja) 結晶の成長方法
JPS6399521A (ja) 半導体薄膜の製造方法
JP2017043841A (ja) グラフェン膜、複合体、及びそれらの製造方法