JP4509244B2 - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法 Download PDFInfo
- Publication number
- JP4509244B2 JP4509244B2 JP08164999A JP8164999A JP4509244B2 JP 4509244 B2 JP4509244 B2 JP 4509244B2 JP 08164999 A JP08164999 A JP 08164999A JP 8164999 A JP8164999 A JP 8164999A JP 4509244 B2 JP4509244 B2 JP 4509244B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- insulating film
- manufacturing
- semiconductor
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Landscapes
- Photovoltaic Devices (AREA)
- Recrystallisation Techniques (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、溶融再結晶化を用いて絶縁物上に形成される半導体素子の製造方法に関するものであり、特に、太陽電池などの半導体素子に用いる薄膜多結晶シリコンの製造方法に関するものである。
【０００２】
【従来の技術】
図３は、従来の半導体素子の製造方法を工程順に示す概略図である。
図３（ａ）〜（ｆ）は、例えば学会誌Technical Digest of 7th International Photovoltaic Science and Engineering Conferenceの２４１〜２４２ページに記載の、従来の半導体素子の製造方法の一例を工程順に示す模式断面図である。
図３において、１は基板、２は基板１を被覆する第１絶縁膜、３は第１半導体層、４は第１半導体層３を被覆する第２絶縁膜、５および６は、例えばシリコン酸化膜およびシリコン窒化膜から構成される第２絶縁膜、７はヒータ、８は加熱光、９は溶融帯、１０は粒径拡大された第１半導体層、１０ａは第１半導体層１０のうち、後にエッチングされる部分、１２は第２半導体層である。
【０００３】
まず、図３（ａ）に示すように、単結晶シリコンウェハからなる基板１の上に、シリコン酸化膜からなる厚さ１μｍの第１絶縁膜２を熱酸化法により形成する。続いて、多結晶シリコン層、微結晶シリコン層、アモルファスシリコン層のいずれかのいわゆる非単結晶のシリコン薄膜からなる厚さ３μｍの第１半導体層３を減圧ＣＶＤ法により形成する。さらにその上から、厚さ１μｍのシリコン酸化膜５と、厚さ３０ｎｍのシリコン窒化膜６とを減圧ＣＶＤ法により形成する。なお、シリコン酸化膜５およびシリコン窒化膜６からなる積層体を第２絶縁膜４として示す。
【０００４】
図３（ｂ）、（ｃ）に示すように、上述のような構造の試料を、試料の鉛直上方に配設されたヒータ７により加熱して、第１半導体層３の帯域溶融再結晶化を行う。ヒータ７としては、円筒状（図には長手方向に対する円形断面を示す）の集光型ランプヒータを用いる。ヒータ７の加熱光８により、第１半導体層３の一部が溶融し、ヒータ７の長手方向に対応した溶融帯９が発生する。ここで、ヒータ７を図中の左右の方向に移動させると、これに伴い溶融帯９も移動し、ヒータ７があたらなくなった溶融部分では、再結晶化が起こる。このような再結晶化により非単結晶シリコン層における粒径が拡大され、導電率などの電気的特性が改善される。なお、適当な種結晶を用いて膜内におけるシーディング(Seeding)を行えば、非単結晶シリコン層全体を単結晶化することも可能である。
【０００５】
次に、図３（ｄ）〜（ｆ）に示すように、フッ酸水溶液で第２絶縁膜４を除去して粒径拡大された第１半導体層１０を露出させた後、エピタキシャル成長を行う前に、水素雰囲気中で約１１５０℃に加熱してから塩化水素ガスを用いて、第１半導体層１０の表面部分１０ａをエッチングする。
積層欠陥の発生源は、亜粒界付近に偏在する異物類（他元素の珪化物など）であり、これらを除去するために、十分な深さのエッチングを行う。このようなエッチング工程では、表面から５００ｎｍ、もしくは膜厚の半分以上を除去する。その後、ＣＶＤ法を用いたエピタキシャル成長により、残存する第１半導体層１０の上に第２半導体層１２を形成する。
【０００６】
次に、従来の半導体素子の製造方法において、粒径拡大された第１半導体層１０のうち、その表面部分１０をエッチングする意味について説明する。
【０００７】
粒径拡大された第１半導体層１０（以下、粒径拡大された第１半導体層１０を単に第１半導体層１０と称す）は、巨視的には単結晶化も可能だが、微視的には様々な欠陥類を含んでいる。
図４は、図３（ｄ）に示す第１半導体層１０の上面を概念的に示す図である。図４に示すように、上述のエッチングを行う前の第１半導体層１０においては、粒界１３、亜粒界１４、異物１５が第１半導体層１０における主な欠陥である。これらの欠陥のうち、粒界１３や亜粒界１４は、第１半導体層１０を膜厚方向に貫通している本質的な欠陥であるが、異物１５は第１半導体層１０の表面付近、特に亜粒界１４周辺の表面付近に偏在している。
従って、第１半導体層１０を形成するためのエピタキシャル成長において、このような表面付近に偏在する異物１５を除去することができれば、第２半導体層１２の結晶状態を改善することができる。
【０００８】
図５および図６は、従来の半導体基板の製造方法による結晶状態の違いを示す図である。
図５は、第１半導体層１０の表面部分１０ａを除去せずに、表面部分１０ａの上に形成した第２半導体層１２の表面を示しており、図６は、第１半導体層１０の表面部分１０ａを除去してから第１半導体層１０の上に形成した第２半導体層１２の表面を示している。
第１半導体層１０を形成するためのエピタキシャル成長の際に、異物１５を源として積層欠陥１７が形成される為、図５および図６に示す第２半導体層２の膜質の差は、積層欠陥１７の数の差として表れる。
因みに、第１半導体層１０の表面部分１０ａをエッチングしても、粒界１３は、ほぼそのままの形態を保つが、亜粒界１４は転位１６として分散していく。これは、亜粒界１４が線状に配列した転位１６の集まりであることに由来している。
【０００９】
以上で説明した従来の半導体基板の製造方法における第１半導体層１０の表面部分１０ａのエッチングは、異物１５を除去する為になされるものである。従来技術の場合、表面から５００ｎｍ、もしくは、第１半導体層１０の膜厚の半分以上をエッチングする。このように、表面部分１０ａをエッチングすれば、第１半導体層１０の表面は異物の少ない面となるため、第１半導体差王１０の上に形成される第２半導体層１２は、図６に示すようになり、積層欠陥１７の少ない良好な膜質を有するものとなる。
【００１０】
【発明が解決しようとする課題】
しかしながら、溶融再結晶化技術が高度化し、第２半導体層の膜質をさらに良好にすべく、より熱平衡に近い状態で第１半導体層の再結晶化が行われると、高品質の結晶が得られる反面、形成される異物の偏在化、大型化が顕著になり、従来の半導体層中の欠陥の発生を抑制する方法では、積層欠陥密度が低減しなかったり、むしろ増加する場合が生じていた。
このため、作製される半導体層の拡散長等の物性値に大きなばらつきが生じ、このような半導体層を用いて作製される半導体素子の特性のばらつきの原因になっていた。この結果、従来の方法では高い良品率が得られなかった。
【００１１】
また、上述のような異物の混入による影響を抑制する為には、異物の形成を抑制する、または、異物となる原子を分子組成に含む材料等の使用を禁止する等の措置をとることが効果的である。
【００１２】
図７は、第１半導体層の表面における異物を例示的に示す電子顕微鏡写真である。
観察したサンプルは、溶融再結晶化の後、第２絶縁膜４を除去し、更にＨＣｌガスを用いたエッチング処理により、第１半導体層１０の表面部分１０ａを厚さ１．５μｍだけ除去した状態、即ち、図３（ｅ）に相当する状態のものである。
図７では、４つの異物を確認することができ、このような異物は、最大のもので、大きさ１μｍ程度、厚さ１００ｎｍ程度である。また、この異物の組成をＸＰＳ(X-ray Photoelectron Spectroscopy：Ｘ線励起光電子分光法)を用いて調べた結果、炭素（Ｃ）を１％程度含み、その他はほぼ全てシリコンから成っていることが判明した。
【００１３】
従来から、亜粒界近辺の表面部分には不純物が多く、このために異物が形成され、積層欠陥の原因となっていることが指摘されており、特にシリコン系の膜を形成する場合には、炭素の混入による欠陥の生成が懸念されていた。
従って、従来の半導体素子の製造方法における課題は、炭素原子を含有することに基づく積層欠陥の発生であると考えられる。
【００１４】
この発明は、上述のような課題を解決する為になされたものであり、エピタキシャル成長の際において、亜粒界からの積層欠陥の発生を、安定性良く抑制することのできる半導体素子の製造方法を提供することを目的とするものである。
【００１５】
【課題を解決するための手段】
この発明の半導体素子の製造方法は、基板上に、第１絶縁膜、第１半導体層および第２絶縁膜を順次形成する工程と、第２絶縁膜に被覆された第１半導体層を溶融再結晶化する工程と、第２絶縁膜を除去することにより、溶融再結晶化により粒径拡大された第１半導体層を露出させる工程と、露出した第１半導体層の上に、第２半導体層をエピタキシャル成長する工程とを備えてなり、第１絶縁膜、第１半導体層および第２絶縁膜の作製においては、分子組成に炭素を含まない材料を用いることを特徴とする。
【００１６】
また、第１絶縁膜、第１半導体層および第２絶縁膜の作製に際しては、分子組成に炭素を含まない材料からなる周辺部材を用いることを特徴とする。
【００１７】
また、第１絶縁膜、第１半導体層および第２絶縁膜の炭素の含有率は、１ｐｐｍ未満であることを特徴とする。
【００１８】
また、第１半導体層を溶融再結晶化する工程は、第１半導体層の一部を表面から加熱することにより、第１半導体層の一部を帯状に溶融し、溶融帯を移動させながら第１半導体層全体における粒径拡大を行う工程であって、溶融帯の幅を１〜３ｍｍの範囲で制御すると共に、溶融帯の移動速度が毎秒０．２ミリメートル以下になるように制御し、かつ、溶融体幅および移動速度の誤差が共に２０％以内になるように制御することを特徴とする。
【００１９】
また、この発明の他の形態の半導体素子の製造方法は、基板上に、第１絶縁膜、第１半導体層および第２絶縁膜を順次形成する工程と、第２絶縁膜に被覆された第１半導体層を溶融再結晶化する工程と、第２絶縁膜を除去することにより、溶融再結晶化により粒径拡大された第１半導体層を露出させる工程と、露出した第１半導体層を、加熱した水素雰囲気中に暴露する工程と、加熱した水素雰囲気中に暴露した後に、露出した第１半導体層の上に第２半導体層をエピタキシャル成長する工程とを備えることを特徴とする。
【００２０】
また、第１半導体層を、加熱した水素雰囲気中に３０分以上暴露することを特徴とする。
【００２１】
また、第１半導体層を、加熱した水素雰囲気中に６０分以上暴露する工程を含むことを特徴とする。
【００２２】
また、第１半導体層を水素雰囲気中に暴露する工程は、第１半導体層を１１５０℃以上に加熱して行うことを特徴とする。
【００２３】
さらに、基板上に、第１絶縁膜、第１半導体層および第２絶縁膜を順次形成する工程において形成される第１半導体層は、多結晶シリコン層、微結晶シリコン層またはアモルファスシリコン層のいずれかであることを特徴とする。
【００２４】
【発明の実施の形態】
実施の形態１．
従来の半導体結晶の分析結果に基づけば、積層欠陥の発生源である異物の形成を抑制するには、構造中への炭素（Ｃ）の混入を防ぐことが効果的である。
以下、この発明の実施の形態１に係る半導体素子の製造方法の具体的方法について説明する。
【００２５】
図１（ａ）〜（ｄ）および（ｆ）は、この発明の実施の形態１に係る半導体素子の製造方法を、その工程順に説明する断面模式図である。図１は、図３に示す従来技術との対比を容易にすべく、基本的に図３に準じた表し方になっている。また、図３および図１において、同一番号で示す構成要素は、同一または相当する構成要素であり、その説明を省略する。
【００２６】
まず、図１（ａ）に示すように、基板１の上に、第１絶縁膜２、第１半導体層３、第２絶縁膜４を順次形成する。
ここで、その密度と前記の異物の形状等から逆算すると、形成する各層中の炭素濃度が１ｐｐｍ程度でも異物は発生し、この結果積層欠陥が発生しうると試算される。従って、層中の炭素濃度は１ｐｐｍ未満に抑制されることが望ましい。なお、この値は、半導体素子を作製する上では、層内における異物の密度が１０5個／ｃｍ2未満であることが望ましいことから導き出される値である。
【００２７】
成膜される薄膜の組成に大きな影響を与えるのは、第１に成膜材料であり、第２にチューブ、サセプタ、治具等の周辺部材である。従って、材料および周辺部材として炭素（Ｃ）を含有しないものを用いれば、構造中への炭素の混入を防ぎ、異物の発生を抑制することができる。
【００２８】
具体的には、第１絶縁膜２としては、例えばウェット熱酸化法で形成されるシリコン酸化膜を用いる。また、第１半導体層３としては、例えばシラン（ＳｉＨ4）ガスを材料とする減圧ＣＶＤ法で形成される多結晶、微結晶、アモルファスの何れかの結晶形態を有するいわゆる非単結晶のシリコンを用いる。また、第２絶縁膜４としては、例えばシラン（ＳｉＨ4）ガスと酸素（Ｏ2）ガスを材料とする常圧ＣＶＤ法により形成されるシリコン酸化膜５と、例えばシラン（ＳｉＨ4）ガスとアンモニア（ＮＨ3）ガスを材料とする減圧ＣＶＤ法により形成されるシリコン窒化膜６との積層構造体を用いる。さらに、これらの膜の形成に際しては、チューブ、サセプタ、治具等の周辺部材には、炭素を含有しない材料として、例えば石英製の部材を用いることが望ましい。
【００２９】
また、この発明の実施の形態１では、従来技術で用いていたような炭素を含有する材料や周辺部材は避けることが重要である。半導体プロセスで一般に使用されている材料の中で、不適切な例としては、シリコン酸化膜の成膜材料に用いられるテトラエトキシシラン（ＴＥＯＳ）や、プロセスチューブや治具の材料に用いられる炭化珪素（ＳｉＣ）等が挙げられる。
【００３０】
また、各膜の厚さは、第１絶縁膜２は１μｍ前後、第１半導体層３は５μｍ以下、第２絶縁膜４はシリコン酸化膜５が１μｍ前後、シリコン窒化膜６が３０ｎｍ前後であることが望ましい。
但し、これらの値は、後述する溶融再結晶化を良好に処理するための値であり、この発明に関する本質な部分とは、直接は関係しない。従って、各膜の厚さが、上述の値とは異なる構造であっても、特に差し支えはない。
【００３１】
図１（ａ）に示すような断面構造の半導体素子を用いて、第１半導体層３の溶融再結晶化を行う。その手法は、特に限定するものではないが、熱平衡に近い状態でゆっくりと再結晶化を行うと、良質の結晶が得られる反面、異物の発生も起こりやすくなるので、この発明の効果を説明するためにはより効果的な手法である。
【００３２】
一例を挙げて具体的に説明する。
例えば、図１（ｂ）に示すように、試料全体を１２５０℃に加熱し、試料の鉛直上方に配設された集光型ランプヒータであるヒータ７を用い、加熱光８を照射して試料をさらに加熱し、第１半導体層３の一部を溶融させる。
第１半導体層３を構成する非単結晶のシリコンの融点は、約１４００℃であるため、ヒータ７により試料全体を１４００℃付近まで加熱すれば、試料に溶融帯９が発生する。ここで、ヒータ７を図中の左右の方向に移動させると、溶融帯９も移動し、ヒータ７があたらなくなった溶融部分では、再結晶化が起きて非単結晶シリコン層内における粒径が拡大される。
【００３３】
溶融再結晶化に際しては、溶融帯９の幅Ｗを１〜３ｍｍの範囲内に設定すると共に、その誤差を前後２０％以内に制御し、かつ、溶融帯９の移動速度を０．２ｍｍ／ｓｅｃ．以下に設定すると共に、その誤差を前後２０％以内に制御すると、図１（ｃ）に示すように、結晶粒が大きく、かつ、面方位の良く揃った良質な第１半導体層１０を作製することができる。
【００３４】
なお、この発明の実施の形態１では、従来技術とは異なり、第１絶縁膜２、半導体層３、第２絶縁膜４の作製において、周辺部材に炭素を含有する部材を用いていないので、層内への炭素の混入は抑制され、異物が形成されることはない。
【００３５】
溶融再結晶化を行った後は、第２絶縁膜４は不要になるなので、後述するエピタキシャル成長を行う前に除去する。その際のエッチング方法は特に限定するものではないが、例えば、濃度５０％のフッ酸水溶液に６分間ないし８分間浸しておけば、第２絶縁層４を容易に除去することができる。その後は、半導体素子を水洗して乾燥させる。
図１（ｄ）に示すように、上述のように異物の形成を抑制しているので、粒径拡大された第１半導体層１０の表面を清浄に露出させることができる。また、このようにして、表面に異物のない第１半導体層１０を作製することができるので、従来のように表面部分をエッチングすることは不要である。
【００３６】
次に、図１（ｆ）に示すように、第１半導体層１０の上にエピタキシャル成長を行うことにより第２半導体層１２を形成する。エピタキシャル成長を行う際の条件は特に限定するものではないが、例えば水素雰囲気中でジクロロシラン（ＳｉＨ2Ｃｌ2）ガスを分解し、いわゆる熱ＣＶＤ法によりエピタキシャル成長を行えば、大面積に渡り均一な膜厚の第２半導体層１２を、生産性良く作製することができる。上述のような製造方法で第１半導体層１０における異物の形成を抑制したので、従来のように第１半導体層の表面部分のエッチングを行わずに第２半導体層１２をエピタキシャル成長しても、積層欠陥１７の発生が抑制された、図６に示すような良質の結晶状態を有する第２半導体層１２を作製することができる。
【００３７】
なお、第１絶縁膜２、第１半導体層３、第２絶縁膜４の形成に用いる材料および周辺部材は、炭素を含有しないものであれば、上述の説明で例示した以外のものでも、同様の効果を得ることができる。また、形成方法も、例えばプラズマＣＶＤやスパッタリング等を含め、上述の説明で例示した以外の手法を用いても差し支えない。
【００３８】
実施の形態２．
実施の形態１に係る半導体素子の製造方法は、異物の混入自体を抑制して積層欠陥の発生を防ぐことを主眼としており、そのために、炭素を含有しない材料を用いるなどの工夫をしていた。これに対し、この発明の実施の形態２に係る半導体素子の製造方法は、炭素を含有する材料や周辺部材などを用いて第１半導体層を形成し、エピタキシャル成長を行う前に異物を除去するものであるが、従来技術のように第１半導体層をエッチングすることなく、積層欠陥の発生を抑制することができる。以下、その方法について説明する。
【００３９】
シリコンと炭素は、共に周期律表の四族に属するため、シリコン−炭素間の結合は化学的安定性が非常に高い。従って、一般的には、異物の粒径が大型化した場合には、エッチング等では異物を除去することができず、エッチング後の第１半導体層の表面にも異物は存在する。
しかしながら、高温下で、特に水素に暴露するような環境では、異物の活動が活発化する。従って、この発明の実施の形態２に係る半導体素子の製造方法では、このような特徴を活用して異物の除去を行う。
【００４０】
図２（ａ）〜（ｆ）は、この発明の実施の形態２に係る半導体素子の製造方法を、工程順に説明する断面模式図である。図２は、基本的に図３に準じて記載してあり、図３に示す構成要素と同一あるいは相当する構成要素には、同一の符号を付し、その説明を省略する。
また、図２において、１９は第２のヒータ、２０は水素ガスである。
【００４１】
まず、図２（ａ）に示すように、基板１の上に、第１絶縁膜２、第１半導体層３、第２絶縁膜４を順次形成する。
第１絶縁膜２、半導体層３、第２絶縁膜４としては、実施の形態１で例示した膜と同一組成の膜を用いても差し支えないが、ここでは、実施の形態２に係る発明の効果を判りやすくするために、シリコン酸化膜５としては、例えば、炭素を含有するテトラエトキシシラン（ＴＥＯＳ）を用いた減圧ＣＶＤ法によって形成されるシリコン酸化膜を用い、その厚さを１μｍに設定する。
【００４２】
次に、図２（ｂ）、（ｃ）に示すように、実施の形態１と同様の方法で、半導体層３の溶融再結晶化を行う。なお、上述のように、この発明の実施の形態２では、製造工程において、炭素を含む部材を用いないというような制限を課していないため、当然のように、従来技術の場合と同様に、第１半導体層内に異物が形成される場合がある。
【００４３】
そして、図２（ｄ）に示すように、溶融再結晶化後には、第２絶縁膜４は不要になるので、後述するエピタキシャル成長を行う前に除去する。その除去方法は特に限定するものではないが、例えば、濃度５０％のフッ酸水溶液に６分間ないし８分間浸しておけば、第２絶縁膜４を容易に除去することができる。その後、試料を水洗し乾燥させる。炭素化合物などの異物は、シリコン化合物中では化学的な安定性が非常に高い為、フッ酸を用いたエッチング処理によって第１半導体層１０の表面付近における異物が除去されることはなく、このようなエッチング処理において、第１半導体層１０はエッチングされず、また、第１半導体層１０内に異物は第１半導体層内に残存する。
【００４４】
この次に、水素雰囲気中で試料を加熱し、第１半導体層１０内に存在する異物を除去するための処理を行う。
具体的に一例を挙げて説明する。
図２（ｅ）に示すように、例えば、炭化珪素（ＳｉＣ）で被覆されたカーボン製のサセプタからなる第２のヒータ１９の上に試料を設置し、例えば電磁誘導加熱によってこの第２のヒータ１９を１１５０℃に加熱する。第２のヒータ１９からの熱伝導により、試料も加熱される。このように試料を加熱した状態で水素ガス２０に暴露し、適切な時間この状態を保持すると、第１半導体層１０内の異物１５は消滅または層中に埋没し、第１半導体層１０の表面には、異物１５の存在しない清浄な表面を得ることができる。なお、暴露する時間は、３０分以上で顕著な効果があり、６０分以上でその効果がほぼ飽和することが確認されている。
【００４５】
高温下で水素ガスに曝されると、炭素およびシリコンは、その活動が特に表面（第１半導体層１０の表面）近傍で活発化する。これにより、異物１５に含まれている炭素は、水素と結合して炭化水素ガスに変化し、第１半導体層１０から離脱する。このとき、シリコンは、表面マイグレーションにより第１半導体層１０と同化され、これらの反応や活動が継続した結果、第１半導体層１０の表面は清浄な表面となる。
【００４６】
このようにして得られた第１半導体層の清浄な表面上に、エピタキシャル成長により第２半導体層１２を形成する。その手法は特に限定するものではないが、例えば水素雰囲気中でジクロロシラン（ＳｉＨ2Ｃｌ2）ガスを分解し、いわゆる熱ＣＶＤ法によりエピタキシャル成長を行えば、大面積に渡り均一な膜厚の結晶を、生産性良く作製することができる。
更に、上述の異物の除去処理に続いて連続的に第２半導体層１２を形成することができるので、清浄な表面を保ったまま第２半導体層１２を成長させることができ、品質の高い第２半導体層が得られると共に、工程の簡略化を図ることができる。また、このようにして形成される第２半導体層１２は、積層欠陥１７の発生が抑制された、図６のような結晶状態となる。
【００４７】
なお、第１絶縁膜２、第１半導体層３、第２絶縁膜４の形成に用いる材料および周辺部材は、上述の説明で例示した以外のものでも、同様の効果を得ることができる。また、形成方法も、例えばプラズマＣＶＤやスパッタリング等を含め、上述の説明で例示した以外の手法を用いても同様日本発明を実施することができる。
【００４８】
【発明の効果】
この発明の半導体素子の製造方法は、基板上に、第１絶縁膜、第１半導体層および第２絶縁膜を順次形成する工程と、第２絶縁膜に被覆された第１半導体層を溶融再結晶化する工程と、第２絶縁膜を除去することにより、溶融再結晶化により粒径拡大された第１半導体層を露出させる工程と、露出した第１半導体層の上に、第２半導体層をエピタキシャル成長する工程とを備えてなり、第１絶縁膜、第１半導体層および第２絶縁膜の作製においては、分子組成に炭素を含まない材料を用いることを特徴とするので、溶融再結晶化の際の異物形成を大きく抑制することができる。従って、エピタキシャル成長の際、亜粒界からの積層欠陥の発生を安定性良く抑制することができる。また、従来の半導体素子の製造方法に比べて、特に製造工程を増やす必要もなく、むしろ、従来行っていたエッチング工程が不要になり、工程数を減少させることができる。
【００４９】
また、第１絶縁膜、第１半導体層および第２絶縁膜の作製に際しては、分子組成に炭素を含まない材料からなる周辺部材を用いることを特徴とするので、溶融再結晶化の際の異物形成を更に大きく抑制することができる。従って、亜粒界からの積層欠陥の発生を、一層安定性良く抑制することができる。
【００５０】
また、第１絶縁膜、第１半導体層および第２絶縁膜の炭素の含有率は、１ｐｐｍ未満であることを特徴とするので、溶融再結晶化の際の異物形成を更に大きく抑制することができる。従って、亜粒界からの積層欠陥の発生を、より一層安定性良く抑制することができる。
【００５１】
また、第１半導体層を溶融再結晶化する工程は、第１半導体層の一部を表面から加熱することにより、第１半導体層の一部を帯状に溶融し、溶融帯を移動させながら第１半導体層全体における粒径拡大を行う工程であって、溶融帯の幅を１〜３ｍｍの範囲で制御すると共に、溶融帯の移動速度が毎秒０．２ミリメートル以下になるように制御し、かつ、溶融体幅および移動速度の誤差が共に２０％以内になるように制御することを特徴とするので、溶融再結晶化に際して、第１半導体層ないにおける異物形成を多分に抑制することができる。従って、亜粒界からの積層欠陥の発生が抑制され、かつ結晶粒や面方位の揃った、より高品質の半導体結晶を安定性良く得ることができる。
【００５２】
また、この発明の他の形態の半導体素子の製造方法は、基板上に、第１絶縁膜、第１半導体層および第２絶縁膜を順次形成する工程と、第２絶縁膜に被覆された第１半導体層を溶融再結晶化する工程と、第２絶縁膜を除去することにより、溶融再結晶化により粒径拡大された第１半導体層を露出させる工程と、露出した第１半導体層を、加熱した水素雰囲気中に暴露する工程と、加熱した水素雰囲気中に暴露した後に、露出した第１半導体層の上に第２半導体層をエピタキシャル成長する工程とを備えることを特徴とするので、この処理によって異物が第１半導体層ないから消滅する。または第１半導体層ないに埋没する。従って、エピタキシャル成長の際、亜粒界からの積層欠陥の発生を、安定性良く抑制することが、第１絶縁膜、第１半導体層、第２絶縁膜の形成方法に対して、特に制約を加えることなく達成できる。
【００５３】
また、第１半導体層を、加熱した水素雰囲気中に３０分以上暴露することを特徴とするので、この処理によって異物が高い確率で消滅または埋没する。従って、エピタキシャル成長の際、亜粒界からの積層欠陥の発生を、より安定性良く抑制できる。
【００５４】
また、第１半導体層を、加熱した水素雰囲気中に６０分以上暴露する工程を含むことを特徴とするので、この処理によって異物がより高い確率で消滅または埋没する。従って、亜粒界からの積層欠陥の発生を、一層安定性良く抑制することができる。
【００５５】
また、第１半導体層を水素雰囲気中に暴露する工程は、第１半導体層を１１５０℃以上に加熱して行うことを特徴とするので、この工程の中で異物が更に高い確率で消滅または埋没する。従って、亜粒界からの積層欠陥の発生を、より一層安定性良く抑制することができる。
【００５６】
さらに、基板上に、第１絶縁膜、第１半導体層および第２絶縁膜を順次形成する工程において形成される第１半導体層は、多結晶シリコン層、微結晶シリコン層またはアモルファスシリコン層のいずれかであることを特徴とするので、積層欠陥の発生が抑制された、高品質の薄膜結晶シリコンを安定性良く製造することができる。従って、太陽電池等の半導体装置の特性や生産性を向上させることができる。
【図面の簡単な説明】
【図１】 この発明の実施の形態１に係る半導体素子の製造方法を、その工程順に説明する断面模式図である。
【図２】 この発明の実施の形態２に係る半導体素子の製造方法を、工程順に説明する断面模式図である。
【図３】 従来の半導体素子の製造方法を工程順に示す概略図である。
【図４】 図３（ｄ）に示す第１半導体層１０の上面を概念的に示す図である。
【図５】 従来の半導体基板の製造方法による結晶状態の違いを示す図である。
【図６】 従来の半導体基板の製造方法による結晶状態の違いを示す図である。
【図７】 第１半導体層の表面における異物を例示的に示す電子顕微鏡写真である。
【符号の説明】
１ 基板、２ 第１絶縁膜、３ 第１半導体層、４ 第２絶縁膜、９ 溶融帯、１２ 第２半導体層。
【発明の属する技術分野】
この発明は、溶融再結晶化を用いて絶縁物上に形成される半導体素子の製造方法に関するものであり、特に、太陽電池などの半導体素子に用いる薄膜多結晶シリコンの製造方法に関するものである。
【０００２】
【従来の技術】
図３は、従来の半導体素子の製造方法を工程順に示す概略図である。
図３（ａ）〜（ｆ）は、例えば学会誌Technical Digest of 7th International Photovoltaic Science and Engineering Conferenceの２４１〜２４２ページに記載の、従来の半導体素子の製造方法の一例を工程順に示す模式断面図である。
図３において、１は基板、２は基板１を被覆する第１絶縁膜、３は第１半導体層、４は第１半導体層３を被覆する第２絶縁膜、５および６は、例えばシリコン酸化膜およびシリコン窒化膜から構成される第２絶縁膜、７はヒータ、８は加熱光、９は溶融帯、１０は粒径拡大された第１半導体層、１０ａは第１半導体層１０のうち、後にエッチングされる部分、１２は第２半導体層である。
【０００３】
まず、図３（ａ）に示すように、単結晶シリコンウェハからなる基板１の上に、シリコン酸化膜からなる厚さ１μｍの第１絶縁膜２を熱酸化法により形成する。続いて、多結晶シリコン層、微結晶シリコン層、アモルファスシリコン層のいずれかのいわゆる非単結晶のシリコン薄膜からなる厚さ３μｍの第１半導体層３を減圧ＣＶＤ法により形成する。さらにその上から、厚さ１μｍのシリコン酸化膜５と、厚さ３０ｎｍのシリコン窒化膜６とを減圧ＣＶＤ法により形成する。なお、シリコン酸化膜５およびシリコン窒化膜６からなる積層体を第２絶縁膜４として示す。
【０００４】
図３（ｂ）、（ｃ）に示すように、上述のような構造の試料を、試料の鉛直上方に配設されたヒータ７により加熱して、第１半導体層３の帯域溶融再結晶化を行う。ヒータ７としては、円筒状（図には長手方向に対する円形断面を示す）の集光型ランプヒータを用いる。ヒータ７の加熱光８により、第１半導体層３の一部が溶融し、ヒータ７の長手方向に対応した溶融帯９が発生する。ここで、ヒータ７を図中の左右の方向に移動させると、これに伴い溶融帯９も移動し、ヒータ７があたらなくなった溶融部分では、再結晶化が起こる。このような再結晶化により非単結晶シリコン層における粒径が拡大され、導電率などの電気的特性が改善される。なお、適当な種結晶を用いて膜内におけるシーディング(Seeding)を行えば、非単結晶シリコン層全体を単結晶化することも可能である。
【０００５】
次に、図３（ｄ）〜（ｆ）に示すように、フッ酸水溶液で第２絶縁膜４を除去して粒径拡大された第１半導体層１０を露出させた後、エピタキシャル成長を行う前に、水素雰囲気中で約１１５０℃に加熱してから塩化水素ガスを用いて、第１半導体層１０の表面部分１０ａをエッチングする。
積層欠陥の発生源は、亜粒界付近に偏在する異物類（他元素の珪化物など）であり、これらを除去するために、十分な深さのエッチングを行う。このようなエッチング工程では、表面から５００ｎｍ、もしくは膜厚の半分以上を除去する。その後、ＣＶＤ法を用いたエピタキシャル成長により、残存する第１半導体層１０の上に第２半導体層１２を形成する。
【０００６】
次に、従来の半導体素子の製造方法において、粒径拡大された第１半導体層１０のうち、その表面部分１０をエッチングする意味について説明する。
【０００７】
粒径拡大された第１半導体層１０（以下、粒径拡大された第１半導体層１０を単に第１半導体層１０と称す）は、巨視的には単結晶化も可能だが、微視的には様々な欠陥類を含んでいる。
図４は、図３（ｄ）に示す第１半導体層１０の上面を概念的に示す図である。図４に示すように、上述のエッチングを行う前の第１半導体層１０においては、粒界１３、亜粒界１４、異物１５が第１半導体層１０における主な欠陥である。これらの欠陥のうち、粒界１３や亜粒界１４は、第１半導体層１０を膜厚方向に貫通している本質的な欠陥であるが、異物１５は第１半導体層１０の表面付近、特に亜粒界１４周辺の表面付近に偏在している。
従って、第１半導体層１０を形成するためのエピタキシャル成長において、このような表面付近に偏在する異物１５を除去することができれば、第２半導体層１２の結晶状態を改善することができる。
【０００８】
図５および図６は、従来の半導体基板の製造方法による結晶状態の違いを示す図である。
図５は、第１半導体層１０の表面部分１０ａを除去せずに、表面部分１０ａの上に形成した第２半導体層１２の表面を示しており、図６は、第１半導体層１０の表面部分１０ａを除去してから第１半導体層１０の上に形成した第２半導体層１２の表面を示している。
第１半導体層１０を形成するためのエピタキシャル成長の際に、異物１５を源として積層欠陥１７が形成される為、図５および図６に示す第２半導体層２の膜質の差は、積層欠陥１７の数の差として表れる。
因みに、第１半導体層１０の表面部分１０ａをエッチングしても、粒界１３は、ほぼそのままの形態を保つが、亜粒界１４は転位１６として分散していく。これは、亜粒界１４が線状に配列した転位１６の集まりであることに由来している。
【０００９】
以上で説明した従来の半導体基板の製造方法における第１半導体層１０の表面部分１０ａのエッチングは、異物１５を除去する為になされるものである。従来技術の場合、表面から５００ｎｍ、もしくは、第１半導体層１０の膜厚の半分以上をエッチングする。このように、表面部分１０ａをエッチングすれば、第１半導体層１０の表面は異物の少ない面となるため、第１半導体差王１０の上に形成される第２半導体層１２は、図６に示すようになり、積層欠陥１７の少ない良好な膜質を有するものとなる。
【００１０】
【発明が解決しようとする課題】
しかしながら、溶融再結晶化技術が高度化し、第２半導体層の膜質をさらに良好にすべく、より熱平衡に近い状態で第１半導体層の再結晶化が行われると、高品質の結晶が得られる反面、形成される異物の偏在化、大型化が顕著になり、従来の半導体層中の欠陥の発生を抑制する方法では、積層欠陥密度が低減しなかったり、むしろ増加する場合が生じていた。
このため、作製される半導体層の拡散長等の物性値に大きなばらつきが生じ、このような半導体層を用いて作製される半導体素子の特性のばらつきの原因になっていた。この結果、従来の方法では高い良品率が得られなかった。
【００１１】
また、上述のような異物の混入による影響を抑制する為には、異物の形成を抑制する、または、異物となる原子を分子組成に含む材料等の使用を禁止する等の措置をとることが効果的である。
【００１２】
図７は、第１半導体層の表面における異物を例示的に示す電子顕微鏡写真である。
観察したサンプルは、溶融再結晶化の後、第２絶縁膜４を除去し、更にＨＣｌガスを用いたエッチング処理により、第１半導体層１０の表面部分１０ａを厚さ１．５μｍだけ除去した状態、即ち、図３（ｅ）に相当する状態のものである。
図７では、４つの異物を確認することができ、このような異物は、最大のもので、大きさ１μｍ程度、厚さ１００ｎｍ程度である。また、この異物の組成をＸＰＳ(X-ray Photoelectron Spectroscopy：Ｘ線励起光電子分光法)を用いて調べた結果、炭素（Ｃ）を１％程度含み、その他はほぼ全てシリコンから成っていることが判明した。
【００１３】
従来から、亜粒界近辺の表面部分には不純物が多く、このために異物が形成され、積層欠陥の原因となっていることが指摘されており、特にシリコン系の膜を形成する場合には、炭素の混入による欠陥の生成が懸念されていた。
従って、従来の半導体素子の製造方法における課題は、炭素原子を含有することに基づく積層欠陥の発生であると考えられる。
【００１４】
この発明は、上述のような課題を解決する為になされたものであり、エピタキシャル成長の際において、亜粒界からの積層欠陥の発生を、安定性良く抑制することのできる半導体素子の製造方法を提供することを目的とするものである。
【００１５】
【課題を解決するための手段】
この発明の半導体素子の製造方法は、基板上に、第１絶縁膜、第１半導体層および第２絶縁膜を順次形成する工程と、第２絶縁膜に被覆された第１半導体層を溶融再結晶化する工程と、第２絶縁膜を除去することにより、溶融再結晶化により粒径拡大された第１半導体層を露出させる工程と、露出した第１半導体層の上に、第２半導体層をエピタキシャル成長する工程とを備えてなり、第１絶縁膜、第１半導体層および第２絶縁膜の作製においては、分子組成に炭素を含まない材料を用いることを特徴とする。
【００１６】
また、第１絶縁膜、第１半導体層および第２絶縁膜の作製に際しては、分子組成に炭素を含まない材料からなる周辺部材を用いることを特徴とする。
【００１７】
また、第１絶縁膜、第１半導体層および第２絶縁膜の炭素の含有率は、１ｐｐｍ未満であることを特徴とする。
【００１８】
また、第１半導体層を溶融再結晶化する工程は、第１半導体層の一部を表面から加熱することにより、第１半導体層の一部を帯状に溶融し、溶融帯を移動させながら第１半導体層全体における粒径拡大を行う工程であって、溶融帯の幅を１〜３ｍｍの範囲で制御すると共に、溶融帯の移動速度が毎秒０．２ミリメートル以下になるように制御し、かつ、溶融体幅および移動速度の誤差が共に２０％以内になるように制御することを特徴とする。
【００１９】
また、この発明の他の形態の半導体素子の製造方法は、基板上に、第１絶縁膜、第１半導体層および第２絶縁膜を順次形成する工程と、第２絶縁膜に被覆された第１半導体層を溶融再結晶化する工程と、第２絶縁膜を除去することにより、溶融再結晶化により粒径拡大された第１半導体層を露出させる工程と、露出した第１半導体層を、加熱した水素雰囲気中に暴露する工程と、加熱した水素雰囲気中に暴露した後に、露出した第１半導体層の上に第２半導体層をエピタキシャル成長する工程とを備えることを特徴とする。
【００２０】
また、第１半導体層を、加熱した水素雰囲気中に３０分以上暴露することを特徴とする。
【００２１】
また、第１半導体層を、加熱した水素雰囲気中に６０分以上暴露する工程を含むことを特徴とする。
【００２２】
また、第１半導体層を水素雰囲気中に暴露する工程は、第１半導体層を１１５０℃以上に加熱して行うことを特徴とする。
【００２３】
さらに、基板上に、第１絶縁膜、第１半導体層および第２絶縁膜を順次形成する工程において形成される第１半導体層は、多結晶シリコン層、微結晶シリコン層またはアモルファスシリコン層のいずれかであることを特徴とする。
【００２４】
【発明の実施の形態】
実施の形態１．
従来の半導体結晶の分析結果に基づけば、積層欠陥の発生源である異物の形成を抑制するには、構造中への炭素（Ｃ）の混入を防ぐことが効果的である。
以下、この発明の実施の形態１に係る半導体素子の製造方法の具体的方法について説明する。
【００２５】
図１（ａ）〜（ｄ）および（ｆ）は、この発明の実施の形態１に係る半導体素子の製造方法を、その工程順に説明する断面模式図である。図１は、図３に示す従来技術との対比を容易にすべく、基本的に図３に準じた表し方になっている。また、図３および図１において、同一番号で示す構成要素は、同一または相当する構成要素であり、その説明を省略する。
【００２６】
まず、図１（ａ）に示すように、基板１の上に、第１絶縁膜２、第１半導体層３、第２絶縁膜４を順次形成する。
ここで、その密度と前記の異物の形状等から逆算すると、形成する各層中の炭素濃度が１ｐｐｍ程度でも異物は発生し、この結果積層欠陥が発生しうると試算される。従って、層中の炭素濃度は１ｐｐｍ未満に抑制されることが望ましい。なお、この値は、半導体素子を作製する上では、層内における異物の密度が１０5個／ｃｍ2未満であることが望ましいことから導き出される値である。
【００２７】
成膜される薄膜の組成に大きな影響を与えるのは、第１に成膜材料であり、第２にチューブ、サセプタ、治具等の周辺部材である。従って、材料および周辺部材として炭素（Ｃ）を含有しないものを用いれば、構造中への炭素の混入を防ぎ、異物の発生を抑制することができる。
【００２８】
具体的には、第１絶縁膜２としては、例えばウェット熱酸化法で形成されるシリコン酸化膜を用いる。また、第１半導体層３としては、例えばシラン（ＳｉＨ4）ガスを材料とする減圧ＣＶＤ法で形成される多結晶、微結晶、アモルファスの何れかの結晶形態を有するいわゆる非単結晶のシリコンを用いる。また、第２絶縁膜４としては、例えばシラン（ＳｉＨ4）ガスと酸素（Ｏ2）ガスを材料とする常圧ＣＶＤ法により形成されるシリコン酸化膜５と、例えばシラン（ＳｉＨ4）ガスとアンモニア（ＮＨ3）ガスを材料とする減圧ＣＶＤ法により形成されるシリコン窒化膜６との積層構造体を用いる。さらに、これらの膜の形成に際しては、チューブ、サセプタ、治具等の周辺部材には、炭素を含有しない材料として、例えば石英製の部材を用いることが望ましい。
【００２９】
また、この発明の実施の形態１では、従来技術で用いていたような炭素を含有する材料や周辺部材は避けることが重要である。半導体プロセスで一般に使用されている材料の中で、不適切な例としては、シリコン酸化膜の成膜材料に用いられるテトラエトキシシラン（ＴＥＯＳ）や、プロセスチューブや治具の材料に用いられる炭化珪素（ＳｉＣ）等が挙げられる。
【００３０】
また、各膜の厚さは、第１絶縁膜２は１μｍ前後、第１半導体層３は５μｍ以下、第２絶縁膜４はシリコン酸化膜５が１μｍ前後、シリコン窒化膜６が３０ｎｍ前後であることが望ましい。
但し、これらの値は、後述する溶融再結晶化を良好に処理するための値であり、この発明に関する本質な部分とは、直接は関係しない。従って、各膜の厚さが、上述の値とは異なる構造であっても、特に差し支えはない。
【００３１】
図１（ａ）に示すような断面構造の半導体素子を用いて、第１半導体層３の溶融再結晶化を行う。その手法は、特に限定するものではないが、熱平衡に近い状態でゆっくりと再結晶化を行うと、良質の結晶が得られる反面、異物の発生も起こりやすくなるので、この発明の効果を説明するためにはより効果的な手法である。
【００３２】
一例を挙げて具体的に説明する。
例えば、図１（ｂ）に示すように、試料全体を１２５０℃に加熱し、試料の鉛直上方に配設された集光型ランプヒータであるヒータ７を用い、加熱光８を照射して試料をさらに加熱し、第１半導体層３の一部を溶融させる。
第１半導体層３を構成する非単結晶のシリコンの融点は、約１４００℃であるため、ヒータ７により試料全体を１４００℃付近まで加熱すれば、試料に溶融帯９が発生する。ここで、ヒータ７を図中の左右の方向に移動させると、溶融帯９も移動し、ヒータ７があたらなくなった溶融部分では、再結晶化が起きて非単結晶シリコン層内における粒径が拡大される。
【００３３】
溶融再結晶化に際しては、溶融帯９の幅Ｗを１〜３ｍｍの範囲内に設定すると共に、その誤差を前後２０％以内に制御し、かつ、溶融帯９の移動速度を０．２ｍｍ／ｓｅｃ．以下に設定すると共に、その誤差を前後２０％以内に制御すると、図１（ｃ）に示すように、結晶粒が大きく、かつ、面方位の良く揃った良質な第１半導体層１０を作製することができる。
【００３４】
なお、この発明の実施の形態１では、従来技術とは異なり、第１絶縁膜２、半導体層３、第２絶縁膜４の作製において、周辺部材に炭素を含有する部材を用いていないので、層内への炭素の混入は抑制され、異物が形成されることはない。
【００３５】
溶融再結晶化を行った後は、第２絶縁膜４は不要になるなので、後述するエピタキシャル成長を行う前に除去する。その際のエッチング方法は特に限定するものではないが、例えば、濃度５０％のフッ酸水溶液に６分間ないし８分間浸しておけば、第２絶縁層４を容易に除去することができる。その後は、半導体素子を水洗して乾燥させる。
図１（ｄ）に示すように、上述のように異物の形成を抑制しているので、粒径拡大された第１半導体層１０の表面を清浄に露出させることができる。また、このようにして、表面に異物のない第１半導体層１０を作製することができるので、従来のように表面部分をエッチングすることは不要である。
【００３６】
次に、図１（ｆ）に示すように、第１半導体層１０の上にエピタキシャル成長を行うことにより第２半導体層１２を形成する。エピタキシャル成長を行う際の条件は特に限定するものではないが、例えば水素雰囲気中でジクロロシラン（ＳｉＨ2Ｃｌ2）ガスを分解し、いわゆる熱ＣＶＤ法によりエピタキシャル成長を行えば、大面積に渡り均一な膜厚の第２半導体層１２を、生産性良く作製することができる。上述のような製造方法で第１半導体層１０における異物の形成を抑制したので、従来のように第１半導体層の表面部分のエッチングを行わずに第２半導体層１２をエピタキシャル成長しても、積層欠陥１７の発生が抑制された、図６に示すような良質の結晶状態を有する第２半導体層１２を作製することができる。
【００３７】
なお、第１絶縁膜２、第１半導体層３、第２絶縁膜４の形成に用いる材料および周辺部材は、炭素を含有しないものであれば、上述の説明で例示した以外のものでも、同様の効果を得ることができる。また、形成方法も、例えばプラズマＣＶＤやスパッタリング等を含め、上述の説明で例示した以外の手法を用いても差し支えない。
【００３８】
実施の形態２．
実施の形態１に係る半導体素子の製造方法は、異物の混入自体を抑制して積層欠陥の発生を防ぐことを主眼としており、そのために、炭素を含有しない材料を用いるなどの工夫をしていた。これに対し、この発明の実施の形態２に係る半導体素子の製造方法は、炭素を含有する材料や周辺部材などを用いて第１半導体層を形成し、エピタキシャル成長を行う前に異物を除去するものであるが、従来技術のように第１半導体層をエッチングすることなく、積層欠陥の発生を抑制することができる。以下、その方法について説明する。
【００３９】
シリコンと炭素は、共に周期律表の四族に属するため、シリコン−炭素間の結合は化学的安定性が非常に高い。従って、一般的には、異物の粒径が大型化した場合には、エッチング等では異物を除去することができず、エッチング後の第１半導体層の表面にも異物は存在する。
しかしながら、高温下で、特に水素に暴露するような環境では、異物の活動が活発化する。従って、この発明の実施の形態２に係る半導体素子の製造方法では、このような特徴を活用して異物の除去を行う。
【００４０】
図２（ａ）〜（ｆ）は、この発明の実施の形態２に係る半導体素子の製造方法を、工程順に説明する断面模式図である。図２は、基本的に図３に準じて記載してあり、図３に示す構成要素と同一あるいは相当する構成要素には、同一の符号を付し、その説明を省略する。
また、図２において、１９は第２のヒータ、２０は水素ガスである。
【００４１】
まず、図２（ａ）に示すように、基板１の上に、第１絶縁膜２、第１半導体層３、第２絶縁膜４を順次形成する。
第１絶縁膜２、半導体層３、第２絶縁膜４としては、実施の形態１で例示した膜と同一組成の膜を用いても差し支えないが、ここでは、実施の形態２に係る発明の効果を判りやすくするために、シリコン酸化膜５としては、例えば、炭素を含有するテトラエトキシシラン（ＴＥＯＳ）を用いた減圧ＣＶＤ法によって形成されるシリコン酸化膜を用い、その厚さを１μｍに設定する。
【００４２】
次に、図２（ｂ）、（ｃ）に示すように、実施の形態１と同様の方法で、半導体層３の溶融再結晶化を行う。なお、上述のように、この発明の実施の形態２では、製造工程において、炭素を含む部材を用いないというような制限を課していないため、当然のように、従来技術の場合と同様に、第１半導体層内に異物が形成される場合がある。
【００４３】
そして、図２（ｄ）に示すように、溶融再結晶化後には、第２絶縁膜４は不要になるので、後述するエピタキシャル成長を行う前に除去する。その除去方法は特に限定するものではないが、例えば、濃度５０％のフッ酸水溶液に６分間ないし８分間浸しておけば、第２絶縁膜４を容易に除去することができる。その後、試料を水洗し乾燥させる。炭素化合物などの異物は、シリコン化合物中では化学的な安定性が非常に高い為、フッ酸を用いたエッチング処理によって第１半導体層１０の表面付近における異物が除去されることはなく、このようなエッチング処理において、第１半導体層１０はエッチングされず、また、第１半導体層１０内に異物は第１半導体層内に残存する。
【００４４】
この次に、水素雰囲気中で試料を加熱し、第１半導体層１０内に存在する異物を除去するための処理を行う。
具体的に一例を挙げて説明する。
図２（ｅ）に示すように、例えば、炭化珪素（ＳｉＣ）で被覆されたカーボン製のサセプタからなる第２のヒータ１９の上に試料を設置し、例えば電磁誘導加熱によってこの第２のヒータ１９を１１５０℃に加熱する。第２のヒータ１９からの熱伝導により、試料も加熱される。このように試料を加熱した状態で水素ガス２０に暴露し、適切な時間この状態を保持すると、第１半導体層１０内の異物１５は消滅または層中に埋没し、第１半導体層１０の表面には、異物１５の存在しない清浄な表面を得ることができる。なお、暴露する時間は、３０分以上で顕著な効果があり、６０分以上でその効果がほぼ飽和することが確認されている。
【００４５】
高温下で水素ガスに曝されると、炭素およびシリコンは、その活動が特に表面（第１半導体層１０の表面）近傍で活発化する。これにより、異物１５に含まれている炭素は、水素と結合して炭化水素ガスに変化し、第１半導体層１０から離脱する。このとき、シリコンは、表面マイグレーションにより第１半導体層１０と同化され、これらの反応や活動が継続した結果、第１半導体層１０の表面は清浄な表面となる。
【００４６】
このようにして得られた第１半導体層の清浄な表面上に、エピタキシャル成長により第２半導体層１２を形成する。その手法は特に限定するものではないが、例えば水素雰囲気中でジクロロシラン（ＳｉＨ2Ｃｌ2）ガスを分解し、いわゆる熱ＣＶＤ法によりエピタキシャル成長を行えば、大面積に渡り均一な膜厚の結晶を、生産性良く作製することができる。
更に、上述の異物の除去処理に続いて連続的に第２半導体層１２を形成することができるので、清浄な表面を保ったまま第２半導体層１２を成長させることができ、品質の高い第２半導体層が得られると共に、工程の簡略化を図ることができる。また、このようにして形成される第２半導体層１２は、積層欠陥１７の発生が抑制された、図６のような結晶状態となる。
【００４７】
なお、第１絶縁膜２、第１半導体層３、第２絶縁膜４の形成に用いる材料および周辺部材は、上述の説明で例示した以外のものでも、同様の効果を得ることができる。また、形成方法も、例えばプラズマＣＶＤやスパッタリング等を含め、上述の説明で例示した以外の手法を用いても同様日本発明を実施することができる。
【００４８】
【発明の効果】
この発明の半導体素子の製造方法は、基板上に、第１絶縁膜、第１半導体層および第２絶縁膜を順次形成する工程と、第２絶縁膜に被覆された第１半導体層を溶融再結晶化する工程と、第２絶縁膜を除去することにより、溶融再結晶化により粒径拡大された第１半導体層を露出させる工程と、露出した第１半導体層の上に、第２半導体層をエピタキシャル成長する工程とを備えてなり、第１絶縁膜、第１半導体層および第２絶縁膜の作製においては、分子組成に炭素を含まない材料を用いることを特徴とするので、溶融再結晶化の際の異物形成を大きく抑制することができる。従って、エピタキシャル成長の際、亜粒界からの積層欠陥の発生を安定性良く抑制することができる。また、従来の半導体素子の製造方法に比べて、特に製造工程を増やす必要もなく、むしろ、従来行っていたエッチング工程が不要になり、工程数を減少させることができる。
【００４９】
また、第１絶縁膜、第１半導体層および第２絶縁膜の作製に際しては、分子組成に炭素を含まない材料からなる周辺部材を用いることを特徴とするので、溶融再結晶化の際の異物形成を更に大きく抑制することができる。従って、亜粒界からの積層欠陥の発生を、一層安定性良く抑制することができる。
【００５０】
また、第１絶縁膜、第１半導体層および第２絶縁膜の炭素の含有率は、１ｐｐｍ未満であることを特徴とするので、溶融再結晶化の際の異物形成を更に大きく抑制することができる。従って、亜粒界からの積層欠陥の発生を、より一層安定性良く抑制することができる。
【００５１】
また、第１半導体層を溶融再結晶化する工程は、第１半導体層の一部を表面から加熱することにより、第１半導体層の一部を帯状に溶融し、溶融帯を移動させながら第１半導体層全体における粒径拡大を行う工程であって、溶融帯の幅を１〜３ｍｍの範囲で制御すると共に、溶融帯の移動速度が毎秒０．２ミリメートル以下になるように制御し、かつ、溶融体幅および移動速度の誤差が共に２０％以内になるように制御することを特徴とするので、溶融再結晶化に際して、第１半導体層ないにおける異物形成を多分に抑制することができる。従って、亜粒界からの積層欠陥の発生が抑制され、かつ結晶粒や面方位の揃った、より高品質の半導体結晶を安定性良く得ることができる。
【００５２】
また、この発明の他の形態の半導体素子の製造方法は、基板上に、第１絶縁膜、第１半導体層および第２絶縁膜を順次形成する工程と、第２絶縁膜に被覆された第１半導体層を溶融再結晶化する工程と、第２絶縁膜を除去することにより、溶融再結晶化により粒径拡大された第１半導体層を露出させる工程と、露出した第１半導体層を、加熱した水素雰囲気中に暴露する工程と、加熱した水素雰囲気中に暴露した後に、露出した第１半導体層の上に第２半導体層をエピタキシャル成長する工程とを備えることを特徴とするので、この処理によって異物が第１半導体層ないから消滅する。または第１半導体層ないに埋没する。従って、エピタキシャル成長の際、亜粒界からの積層欠陥の発生を、安定性良く抑制することが、第１絶縁膜、第１半導体層、第２絶縁膜の形成方法に対して、特に制約を加えることなく達成できる。
【００５３】
また、第１半導体層を、加熱した水素雰囲気中に３０分以上暴露することを特徴とするので、この処理によって異物が高い確率で消滅または埋没する。従って、エピタキシャル成長の際、亜粒界からの積層欠陥の発生を、より安定性良く抑制できる。
【００５４】
また、第１半導体層を、加熱した水素雰囲気中に６０分以上暴露する工程を含むことを特徴とするので、この処理によって異物がより高い確率で消滅または埋没する。従って、亜粒界からの積層欠陥の発生を、一層安定性良く抑制することができる。
【００５５】
また、第１半導体層を水素雰囲気中に暴露する工程は、第１半導体層を１１５０℃以上に加熱して行うことを特徴とするので、この工程の中で異物が更に高い確率で消滅または埋没する。従って、亜粒界からの積層欠陥の発生を、より一層安定性良く抑制することができる。
【００５６】
さらに、基板上に、第１絶縁膜、第１半導体層および第２絶縁膜を順次形成する工程において形成される第１半導体層は、多結晶シリコン層、微結晶シリコン層またはアモルファスシリコン層のいずれかであることを特徴とするので、積層欠陥の発生が抑制された、高品質の薄膜結晶シリコンを安定性良く製造することができる。従って、太陽電池等の半導体装置の特性や生産性を向上させることができる。
【図面の簡単な説明】
【図１】 この発明の実施の形態１に係る半導体素子の製造方法を、その工程順に説明する断面模式図である。
【図２】 この発明の実施の形態２に係る半導体素子の製造方法を、工程順に説明する断面模式図である。
【図３】 従来の半導体素子の製造方法を工程順に示す概略図である。
【図４】 図３（ｄ）に示す第１半導体層１０の上面を概念的に示す図である。
【図５】 従来の半導体基板の製造方法による結晶状態の違いを示す図である。
【図６】 従来の半導体基板の製造方法による結晶状態の違いを示す図である。
【図７】 第１半導体層の表面における異物を例示的に示す電子顕微鏡写真である。
【符号の説明】
１ 基板、２ 第１絶縁膜、３ 第１半導体層、４ 第２絶縁膜、９ 溶融帯、１２ 第２半導体層。
Claims (9)
- 基板上に、第１絶縁膜、第１半導体層および第２絶縁膜を順次形成する工程と、
前記第２絶縁膜に被覆された前記第１半導体層を溶融再結晶化する工程と、
前記第２絶縁膜を除去することにより、前記溶融再結晶化により粒径拡大された前記第１半導体層を露出させる工程と、
露出した前記第１半導体層の上に、第２半導体層をエピタキシャル成長する工程と
を備えてなり、
前記第１絶縁膜、前記第１半導体層および前記第２絶縁膜の作製においては、分子組成に炭素を含まない材料を用いることを特徴とする半導体素子の製造方法。 - 前記第１絶縁膜、前記第１半導体層および前記第２絶縁膜の作製に際しては、分子組成に炭素を含まない材料からなる周辺部材を用いることを特徴とする請求項１に記載の半導体素子の製造方法。
- 前記第１絶縁膜、前記第１半導体層および前記第２絶縁膜の炭素の含有率は、１ｐｐｍ未満であることを特徴とする請求項１または請求項２に記載の半導体素子の製造方法。
- 前記第１半導体層を溶融再結晶化する工程は、前記第１半導体層の一部を表面から加熱することにより、前記第１半導体層の一部を帯状に溶融し、該溶融帯を移動させながら前記第１半導体層全体における粒径拡大を行う工程であって、該溶融帯の幅を１〜３ｍｍの範囲で制御すると共に、前記溶融帯の移動速度が毎秒０．２ミリメートル以下になるように制御し、かつ、前記溶融体幅および前記移動速度の誤差が共に２０％以内になるように制御することを特徴とする請求項１ないし請求項３のいずれかに記載の半導体素子の製造方法。
- 基板上に、第１絶縁膜、第１半導体層および第２絶縁膜を順次形成する工程と、
前記第２絶縁膜に被覆された前記第１半導体層を溶融再結晶化する工程と、
前記第２絶縁膜を除去することにより、前記溶融再結晶化により粒径拡大された前記第１半導体層を露出させる工程と、
露出した前記第１半導体層を、加熱した水素雰囲気中に暴露する工程と、
加熱した水素雰囲気中に暴露した後に、露出した前記第１半導体層の上に第２半導体層をエピタキシャル成長する工程と
を備えることを特徴とする半導体素子の製造方法。 - 前記第１半導体層を、加熱した水素雰囲気中に３０分以上暴露することを特徴とする請求項５に記載の半導体素子の製造方法。
- 前記第１半導体層を、加熱した水素雰囲気中に６０分以上暴露する工程を含むことを特徴とする請求項５または請求項６に記載の半導体素子の製造方法。
- 前記第１半導体層を前記水素雰囲気中に暴露する工程は、前記第１半導体層を１１５０℃以上に加熱して行うことを特徴とする請求項５ないし７のいずれかに記載の半導体素子の製造方法。
- 前記基板上に、第１絶縁膜、第１半導体層および第２絶縁膜を順次形成する工程において形成される前記第１半導体層は、多結晶シリコン層、微結晶シリコン層またはアモルファスシリコン層のいずれかであることを特徴とする請求項１または請求項５に記載の半導体素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08164999A JP4509244B2 (ja) | 1999-03-25 | 1999-03-25 | 半導体素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08164999A JP4509244B2 (ja) | 1999-03-25 | 1999-03-25 | 半導体素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000277776A JP2000277776A (ja) | 2000-10-06 |
| JP4509244B2 true JP4509244B2 (ja) | 2010-07-21 |
Family
ID=13752195
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08164999A Expired - Fee Related JP4509244B2 (ja) | 1999-03-25 | 1999-03-25 | 半導体素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4509244B2 (ja) |
-
1999
- 1999-03-25 JP JP08164999A patent/JP4509244B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000277776A (ja) | 2000-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4982355B2 (ja) | ゲルマニウム膜の形成方法 | |
| WO2005069356A1 (ja) | 単結晶薄膜の製造方法及びその単結晶薄膜デバイス | |
| JPS58130517A (ja) | 単結晶薄膜の製造方法 | |
| JP4293165B2 (ja) | 炭化ケイ素基板の表面再構成方法 | |
| JP2000223419A (ja) | 単結晶シリコン層の形成方法及び半導体装置の製造方法、並びに半導体装置 | |
| JPS6353915A (ja) | Ｓｏｉ装置の製造方法 | |
| Kunii et al. | Solid-phase epitaxy of CVD amorphous Si film on crystalline Si | |
| TW201700802A (zh) | 碳化矽基板及碳化矽基板之製造方法 | |
| JP3298467B2 (ja) | エピタキシャルウェーハの製造方法 | |
| JP2012186229A (ja) | 単結晶シリコン薄膜の製造方法、単結晶シリコン薄膜デバイスの製造方法及び太陽電池デバイスの製造方法並びに単結晶シリコン薄膜及びそれを用いた単結晶シリコン薄膜デバイス及び太陽電池デバイス | |
| JP4509244B2 (ja) | 半導体素子の製造方法 | |
| JP3322740B2 (ja) | 半導体基板およびその製造方法 | |
| TW202230462A (zh) | 磊晶晶圓的製造方法 | |
| JP3922674B2 (ja) | シリコンウエハの製造方法 | |
| TW202130845A (zh) | 磊晶晶圓之製造方法及磊晶晶圓 | |
| JPH0236060B2 (ja) | Kagobutsuhandotainoseichohoho | |
| JPH0310595B2 (ja) | ||
| JP2001168031A (ja) | 多結晶シリコン層およびその成長方法ならびに半導体装置 | |
| JP7259906B2 (ja) | ヘテロエピタキシャルウェーハの製造方法 | |
| JP3157280B2 (ja) | 半導体装置の製造方法 | |
| JPH10214790A (ja) | シリコン系半導体薄膜の製造方法 | |
| JP2637950B2 (ja) | 表面清浄化方法 | |
| JP3461819B2 (ja) | 半導体結晶膜の製造方法 | |
| US11142821B2 (en) | Method for producing single crystal substrate having a plurality of grooves using a pair of masks | |
| JP2007095800A (ja) | 半導体基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060220 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090714 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100427 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100428 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140514 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |