JP2001168031A - 多結晶シリコン層およびその成長方法ならびに半導体装置 - Google Patents
多結晶シリコン層およびその成長方法ならびに半導体装置Info
- Publication number
- JP2001168031A JP2001168031A JP35235099A JP35235099A JP2001168031A JP 2001168031 A JP2001168031 A JP 2001168031A JP 35235099 A JP35235099 A JP 35235099A JP 35235099 A JP35235099 A JP 35235099A JP 2001168031 A JP2001168031 A JP 2001168031A
- Authority
- JP
- Japan
- Prior art keywords
- silicon layer
- polycrystalline silicon
- substrate
- growth
- grown
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 148
- 238000000034 method Methods 0.000 title claims description 81
- 239000004065 semiconductor Substances 0.000 title claims description 10
- 239000000758 substrate Substances 0.000 claims abstract description 79
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 72
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 72
- 239000001301 oxygen Substances 0.000 claims abstract description 72
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 22
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 18
- 239000010703 silicon Substances 0.000 claims abstract description 18
- 238000004050 hot filament vapor deposition Methods 0.000 claims description 40
- 229910021419 crystalline silicon Inorganic materials 0.000 claims 2
- 239000003054 catalyst Substances 0.000 abstract description 24
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 23
- 239000010453 quartz Substances 0.000 abstract description 11
- 239000011521 glass Substances 0.000 abstract description 3
- 238000005229 chemical vapour deposition Methods 0.000 abstract 2
- 125000004429 atom Chemical group 0.000 description 26
- 239000013078 crystal Substances 0.000 description 19
- 239000010408 film Substances 0.000 description 17
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 16
- 229910000077 silane Inorganic materials 0.000 description 16
- 238000003917 TEM image Methods 0.000 description 15
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 13
- 239000001257 hydrogen Substances 0.000 description 13
- 229910052739 hydrogen Inorganic materials 0.000 description 13
- 229910052814 silicon oxide Inorganic materials 0.000 description 12
- 241000282326 Felis catus Species 0.000 description 11
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 11
- 238000002425 crystallisation Methods 0.000 description 10
- 230000008025 crystallization Effects 0.000 description 10
- 238000005259 measurement Methods 0.000 description 10
- 239000012495 reaction gas Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 239000007789 gas Substances 0.000 description 7
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 6
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000004140 cleaning Methods 0.000 description 4
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000011156 evaluation Methods 0.000 description 3
- 238000002474 experimental method Methods 0.000 description 3
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 238000004299 exfoliation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 230000000007 visual effect Effects 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 238000001069 Raman spectroscopy Methods 0.000 description 1
- 238000007664 blowing Methods 0.000 description 1
- 238000004523 catalytic cracking Methods 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 229910002804 graphite Inorganic materials 0.000 description 1
- 239000010439 graphite Substances 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 150000002926 oxygen Chemical class 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 239000006104 solid solution Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000004627 transmission electron microscopy Methods 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/24—Deposition of silicon only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/0242—Crystalline insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02488—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
- H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
- H01L31/182—Special manufacturing methods for polycrystalline Si, e.g. Si ribbon, poly Si ingots, thin films of polycrystalline Si
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/546—Polycrystalline silicon PV cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Materials Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Inorganic Chemistry (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Electromagnetism (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 触媒ＣＶＤ法により、ＴＦＴ用多結晶シリコ
ン層の要求品質を満たす高品質の多結晶シリコン層を成
長させる。 【解決手段】 ガラス基板、石英基板、表面に酸化膜が
形成されたシリコン基板などの基板４上に触媒ＣＶＤ法
により多結晶シリコン層１０を成長させる場合に、少な
くとも成長初期に成長雰囲気の全圧を１．３３×１０-3
Ｐａ以上４Ｐａ以下に設定し、あるいは、少なくとも成
長初期に成長雰囲気における酸素および水分の分圧を
６．６５×１０-10 Ｐａ以上２×１０-6Ｐａ以下に設定
する。成長された多結晶シリコン層１０の基板４との界
面から少なくとも厚さ１０ｎｍの部分の最大酸素濃度は
５×１０18原子／ｃｍ3 以下となる。
ン層の要求品質を満たす高品質の多結晶シリコン層を成
長させる。 【解決手段】 ガラス基板、石英基板、表面に酸化膜が
形成されたシリコン基板などの基板４上に触媒ＣＶＤ法
により多結晶シリコン層１０を成長させる場合に、少な
くとも成長初期に成長雰囲気の全圧を１．３３×１０-3
Ｐａ以上４Ｐａ以下に設定し、あるいは、少なくとも成
長初期に成長雰囲気における酸素および水分の分圧を
６．６５×１０-10 Ｐａ以上２×１０-6Ｐａ以下に設定
する。成長された多結晶シリコン層１０の基板４との界
面から少なくとも厚さ１０ｎｍの部分の最大酸素濃度は
５×１０18原子／ｃｍ3 以下となる。
Description
【０００１】
【発明の属する技術分野】この発明は、多結晶シリコン
層およびその成長方法ならびに半導体装置に関し、例え
ば、薄膜トランジスタ（ＴＦＴ）に適用して好適なもの
である。
層およびその成長方法ならびに半導体装置に関し、例え
ば、薄膜トランジスタ（ＴＦＴ）に適用して好適なもの
である。
【０００２】
【従来の技術】従来、多結晶シリコン（Ｓｉ）層を形成
するには、常圧化学気相成長（ＡＰＣＶＤ）法により、
温度約６００〜７００℃、水素雰囲気、圧力１×１０5
Ｐａ（７６０Ｔｏｒｒ）で、シラン（ＳｉＨ4 ）やジシ
ラン（Ｓｉ2 Ｈ6 ）などを分解させて成長させる方法、
減圧化学気相成長（ＬＰＣＶＤ）法により、温度約６０
０〜７００℃、水素雰囲気、圧力（０．５３〜１．３
３）×１０2 Ｐａ（０．４〜１Ｔｏｒｒ）で、シラン
（ＳｉＨ4 ）やジシラン（Ｓｉ2 Ｈ6 ）などを分解させ
て成長させる方法、あるいは、プラズマＣＶＤ法によ
り、温度約２００〜４００℃、水素雰囲気、圧力（０．
２６〜２．６）×１０2 Ｐａ（０．２〜２Ｔｏｒｒ）
で、シラン（ＳｉＨ4 ）やジシラン（Ｓｉ2 Ｈ6 ）など
を分解させてアモルファスシリコン層を成長させ、この
アモルファスシリコン層を約８００〜１３００℃で高温
熱処理することにより結晶粒を成長させて結晶化する方
法が一般的であった。
するには、常圧化学気相成長（ＡＰＣＶＤ）法により、
温度約６００〜７００℃、水素雰囲気、圧力１×１０5
Ｐａ（７６０Ｔｏｒｒ）で、シラン（ＳｉＨ4 ）やジシ
ラン（Ｓｉ2 Ｈ6 ）などを分解させて成長させる方法、
減圧化学気相成長（ＬＰＣＶＤ）法により、温度約６０
０〜７００℃、水素雰囲気、圧力（０．５３〜１．３
３）×１０2 Ｐａ（０．４〜１Ｔｏｒｒ）で、シラン
（ＳｉＨ4 ）やジシラン（Ｓｉ2 Ｈ6 ）などを分解させ
て成長させる方法、あるいは、プラズマＣＶＤ法によ
り、温度約２００〜４００℃、水素雰囲気、圧力（０．
２６〜２．６）×１０2 Ｐａ（０．２〜２Ｔｏｒｒ）
で、シラン（ＳｉＨ4 ）やジシラン（Ｓｉ2 Ｈ6 ）など
を分解させてアモルファスシリコン層を成長させ、この
アモルファスシリコン層を約８００〜１３００℃で高温
熱処理することにより結晶粒を成長させて結晶化する方
法が一般的であった。
【０００３】しかしながら、ＡＰＣＶＤ法やＬＰＣＶＤ
法により多結晶シリコン層を成長させる方法は、成長温
度が高いという問題がある。すなわち、ＡＰＣＶＤ法や
ＬＰＣＶＤ法では、多結晶シリコン層の成長時の化学反
応および成長に要するエネルギーは、全て、加熱による
熱エネルギーの形で供給されるので、成長温度を約６０
０℃から大幅に低下させることができない。また、シラ
ンなどの反応ガスの反応効率が一般に数％以下と低いこ
とから、反応ガスのほとんどは排出され、廃棄されてし
まうため、反応ガスの費用が高価になり、廃棄に要する
費用も高価である。一方、アモルファスシリコン層を結
晶化することにより多結晶シリコン層を形成する方法
は、高温熱処理を行うための熱処理装置が別途必要にな
るという問題がある。
法により多結晶シリコン層を成長させる方法は、成長温
度が高いという問題がある。すなわち、ＡＰＣＶＤ法や
ＬＰＣＶＤ法では、多結晶シリコン層の成長時の化学反
応および成長に要するエネルギーは、全て、加熱による
熱エネルギーの形で供給されるので、成長温度を約６０
０℃から大幅に低下させることができない。また、シラ
ンなどの反応ガスの反応効率が一般に数％以下と低いこ
とから、反応ガスのほとんどは排出され、廃棄されてし
まうため、反応ガスの費用が高価になり、廃棄に要する
費用も高価である。一方、アモルファスシリコン層を結
晶化することにより多結晶シリコン層を形成する方法
は、高温熱処理を行うための熱処理装置が別途必要にな
るという問題がある。
【０００４】近年、これらの問題を解決することができ
る多結晶シリコン層の成長方法として、触媒ＣＶＤ法と
呼ばれる成長方法が注目されている（例えば、特開昭６
３−４０３１４号公報、特開平８−２５０４３８号公
報、特開平１０−８３９８８号公報、応用物理第６６巻
第１０号第１０９４頁（１９９７））。この触媒ＣＶＤ
法は加熱触媒体と反応ガス（原料ガス）との接触分解反
応を用いるものである。この触媒ＣＶＤ法によれば、第
１段階で例えば１６００〜１８００℃に加熱された高温
触媒体に反応ガス（例えば、シリコン原料としてシラン
を用いる場合にはシランと水素）を接触させて反応ガス
を活性化させ、高エネルギーを持つシリコン原子または
シリコン原子の集団および水素原子または水素原子の集
団を形成し、第２段階でこれらの高エネルギーを持つシ
リコン原子や水素原子または分子、場合によってはこれ
らの集団（クラスタ）を供給する基板の温度を高温にす
ることによって、特にシリコン原子が単結晶粒子を形成
するために必要なエネルギーを供給支援するので、従来
のＡＰＣＶＤ法やＬＰＣＶＤ法に比べて低温、例えば３
５０℃程度の温度でも多結晶シリコン層を成長させるこ
とができる。
る多結晶シリコン層の成長方法として、触媒ＣＶＤ法と
呼ばれる成長方法が注目されている（例えば、特開昭６
３−４０３１４号公報、特開平８−２５０４３８号公
報、特開平１０−８３９８８号公報、応用物理第６６巻
第１０号第１０９４頁（１９９７））。この触媒ＣＶＤ
法は加熱触媒体と反応ガス（原料ガス）との接触分解反
応を用いるものである。この触媒ＣＶＤ法によれば、第
１段階で例えば１６００〜１８００℃に加熱された高温
触媒体に反応ガス（例えば、シリコン原料としてシラン
を用いる場合にはシランと水素）を接触させて反応ガス
を活性化させ、高エネルギーを持つシリコン原子または
シリコン原子の集団および水素原子または水素原子の集
団を形成し、第２段階でこれらの高エネルギーを持つシ
リコン原子や水素原子または分子、場合によってはこれ
らの集団（クラスタ）を供給する基板の温度を高温にす
ることによって、特にシリコン原子が単結晶粒子を形成
するために必要なエネルギーを供給支援するので、従来
のＡＰＣＶＤ法やＬＰＣＶＤ法に比べて低温、例えば３
５０℃程度の温度でも多結晶シリコン層を成長させるこ
とができる。
【０００５】
【発明が解決しようとする課題】しかしながら、本発明
者が種々実験を行った結果によれば、従来の触媒ＣＶＤ
法を用いて低温で多結晶シリコン層を成長させた場合に
は、従来のＡＰＣＶＤ法やＬＰＣＶＤ法により成長させ
た場合に比べて、成長層に酸素が取り込まれやすく、得
られる多結晶シリコン層中の酸素濃度が数原子％（at
％）を超えることがあり、これは原子濃度に換算する
と、少なくとも５×１０20原子／ｃｍ3 （atoms/cc) 以
上となる。シリコン中の酸素の固溶限界は２．５×１０
18atoms/ccであるから（例えば、半導体ハンドブック、
第２版、pp.128-129、柳井久義監修、オーム社、昭和５
２年）、この酸素濃度はシリコン中の酸素の固溶限界
２．５×１０18atoms/ccをはるかに超える値である。こ
のように固溶限界以上の酸素がシリコン中に含有される
と、酸素は酸化シリコンを形成して析出するので、シリ
コンの結晶粒の外周に酸化物薄膜が形成されたり、さら
に酸素が増加すると酸化物粒が形成されたりする。この
ように酸素濃度が高くなると、多結晶シリコン層の抵抗
が急激に増加することが知られている（例えば、特公昭
５５−１３４２６号公報）。
者が種々実験を行った結果によれば、従来の触媒ＣＶＤ
法を用いて低温で多結晶シリコン層を成長させた場合に
は、従来のＡＰＣＶＤ法やＬＰＣＶＤ法により成長させ
た場合に比べて、成長層に酸素が取り込まれやすく、得
られる多結晶シリコン層中の酸素濃度が数原子％（at
％）を超えることがあり、これは原子濃度に換算する
と、少なくとも５×１０20原子／ｃｍ3 （atoms/cc) 以
上となる。シリコン中の酸素の固溶限界は２．５×１０
18atoms/ccであるから（例えば、半導体ハンドブック、
第２版、pp.128-129、柳井久義監修、オーム社、昭和５
２年）、この酸素濃度はシリコン中の酸素の固溶限界
２．５×１０18atoms/ccをはるかに超える値である。こ
のように固溶限界以上の酸素がシリコン中に含有される
と、酸素は酸化シリコンを形成して析出するので、シリ
コンの結晶粒の外周に酸化物薄膜が形成されたり、さら
に酸素が増加すると酸化物粒が形成されたりする。この
ように酸素濃度が高くなると、多結晶シリコン層の抵抗
が急激に増加することが知られている（例えば、特公昭
５５−１３４２６号公報）。
【０００６】これらのことを含め、従来の触媒ＣＶＤ法
により成長させた多結晶シリコン層は、例えばＴＦＴ用
の多結晶シリコン層に要求される品質を満たさないもの
であった。
により成長させた多結晶シリコン層は、例えばＴＦＴ用
の多結晶シリコン層に要求される品質を満たさないもの
であった。
【０００７】すなわち、ＴＦＴ用の多結晶シリコン層に
要求される品質は、 （１）表面が平滑であること （２）下地から剥離しないこと （３）結晶粒径が大きく、結晶化率が高いこと （４）含有不純物が少ないこと などであるが、これらの観点から評価すると、従来の触
媒ＣＶＤ法により成長させた多結晶シリコン層の品質は
不十分であった。
要求される品質は、 （１）表面が平滑であること （２）下地から剥離しないこと （３）結晶粒径が大きく、結晶化率が高いこと （４）含有不純物が少ないこと などであるが、これらの観点から評価すると、従来の触
媒ＣＶＤ法により成長させた多結晶シリコン層の品質は
不十分であった。
【０００８】したがって、この発明の目的は、触媒ＣＶ
Ｄ法による多結晶シリコン層の成長条件の最適化によ
り、ＴＦＴ用多結晶シリコン層の要求品質を満たす高品
質の多結晶シリコン層を成長させることができる多結晶
シリコン層の成長方法およびそのような方法により得ら
れる多結晶シリコン層ならびにそのような多結晶シリコ
ン層を用いた半導体装置を提供することにある。
Ｄ法による多結晶シリコン層の成長条件の最適化によ
り、ＴＦＴ用多結晶シリコン層の要求品質を満たす高品
質の多結晶シリコン層を成長させることができる多結晶
シリコン層の成長方法およびそのような方法により得ら
れる多結晶シリコン層ならびにそのような多結晶シリコ
ン層を用いた半導体装置を提供することにある。
【０００９】
【課題を解決するための手段】本発明者は、従来技術が
有する上述の課題を解決すべく、広範かつ詳細な実験を
行い、鋭意検討を行った。以下にその概要を説明する。
有する上述の課題を解決すべく、広範かつ詳細な実験を
行い、鋭意検討を行った。以下にその概要を説明する。
【００１０】すなわち、触媒ＣＶＤ法を用い、低温（２
００〜６００℃）で、プロセス条件を種々に変えて多結
晶シリコン層を成長させ、その評価を行う実験を繰り返
し行った結果、触媒ＣＶＤ法を用いて高品質の多結晶シ
リコン層を成長させるには、従来の触媒ＣＶＤ法と比べ
て、気相の成長雰囲気の圧力や成長雰囲気中の酸素、水
分の分圧などの条件が全く異なることを見い出した。具
体的には、例えば、成長圧力が１３．３Ｐａ（１００ｍ
Ｔｏｒｒ）の場合には、平滑な表面を有し、剥離せず、
含有不純物が少ない多結晶シリコン層を得ることができ
ないことがわかった。特に、１３．３Ｐａ（１００ｍＴ
ｏｒｒ）で成長させた多結晶シリコン層は、ラマン散乱
による評価法では高い結晶化率を示すが、２次イオン質
量分析（ＳＩＭＳ）法による測定結果によれば、多結晶
シリコン層中に酸素が１０at％も含有されており、これ
ではＴＦＴ用としては使用することができない。これに
対し、少なくとも成長初期に成長雰囲気の全圧を従来の
触媒ＣＶＤ法よりもずっと低圧で、具体的には１．３３
×１０-3Ｐａ以上４Ｐａ（０．０１ｍＴｏｒｒ以上３０
ｍＴｏｒｒ以下）に設定することにより、少なくとも基
板との界面近傍の最大酸素濃度が５×１０18atoms/cc
（０．００１at％）以下と極めて低く、高品質の多結晶
シリコン層を成長させることができることがわかった。
また、少なくとも成長初期に成長雰囲気における酸素お
よび水分の分圧を６．６５×１０-10 Ｐａ以上２×１０
-6Ｐａ以下（０．００５×１０-6ｍＴｏｒｒ以上１５×
１０-6ｍＴｏｒｒ以下）に設定することによっても、同
様に少なくとも基板との界面近傍の酸素濃度が５×１０
18atoms/cc（０．００１at％）以下と極めて低く、高品
質の多結晶シリコン層を成長させることができることが
わかった。この酸素および水分の分圧は、反応ガス中に
合計０．５ｐｐｍ程度の酸素および水分が含有されてい
ることから求めることができるものである。
００〜６００℃）で、プロセス条件を種々に変えて多結
晶シリコン層を成長させ、その評価を行う実験を繰り返
し行った結果、触媒ＣＶＤ法を用いて高品質の多結晶シ
リコン層を成長させるには、従来の触媒ＣＶＤ法と比べ
て、気相の成長雰囲気の圧力や成長雰囲気中の酸素、水
分の分圧などの条件が全く異なることを見い出した。具
体的には、例えば、成長圧力が１３．３Ｐａ（１００ｍ
Ｔｏｒｒ）の場合には、平滑な表面を有し、剥離せず、
含有不純物が少ない多結晶シリコン層を得ることができ
ないことがわかった。特に、１３．３Ｐａ（１００ｍＴ
ｏｒｒ）で成長させた多結晶シリコン層は、ラマン散乱
による評価法では高い結晶化率を示すが、２次イオン質
量分析（ＳＩＭＳ）法による測定結果によれば、多結晶
シリコン層中に酸素が１０at％も含有されており、これ
ではＴＦＴ用としては使用することができない。これに
対し、少なくとも成長初期に成長雰囲気の全圧を従来の
触媒ＣＶＤ法よりもずっと低圧で、具体的には１．３３
×１０-3Ｐａ以上４Ｐａ（０．０１ｍＴｏｒｒ以上３０
ｍＴｏｒｒ以下）に設定することにより、少なくとも基
板との界面近傍の最大酸素濃度が５×１０18atoms/cc
（０．００１at％）以下と極めて低く、高品質の多結晶
シリコン層を成長させることができることがわかった。
また、少なくとも成長初期に成長雰囲気における酸素お
よび水分の分圧を６．６５×１０-10 Ｐａ以上２×１０
-6Ｐａ以下（０．００５×１０-6ｍＴｏｒｒ以上１５×
１０-6ｍＴｏｒｒ以下）に設定することによっても、同
様に少なくとも基板との界面近傍の酸素濃度が５×１０
18atoms/cc（０．００１at％）以下と極めて低く、高品
質の多結晶シリコン層を成長させることができることが
わかった。この酸素および水分の分圧は、反応ガス中に
合計０．５ｐｐｍ程度の酸素および水分が含有されてい
ることから求めることができるものである。
【００１１】この発明は、本発明者が独自に得た上記知
見に基づいて鋭意検討を行った結果案出されたものであ
る。
見に基づいて鋭意検討を行った結果案出されたものであ
る。
【００１２】すなわち、上記課題を解決するために、こ
の発明の第１の発明は、基板上に触媒ＣＶＤ法により成
長させた多結晶シリコン層であって、基板と多結晶シリ
コン層との界面から少なくとも厚さ１０ｎｍの部分の最
大酸素濃度が５×１０18原子／ｃｍ3 以下であることを
特徴とするものである。
の発明の第１の発明は、基板上に触媒ＣＶＤ法により成
長させた多結晶シリコン層であって、基板と多結晶シリ
コン層との界面から少なくとも厚さ１０ｎｍの部分の最
大酸素濃度が５×１０18原子／ｃｍ3 以下であることを
特徴とするものである。
【００１３】この発明の第１の発明において、好適に
は、基板と多結晶シリコン層との界面から少なくとも厚
さ１０ｎｍの部分の最大酸素濃度が２．５×１０18原子
／ｃｍ3 以下である。また、好適には、基板と多結晶シ
リコン層との界面から少なくとも厚さ５０ｎｍ、さらに
は１００ｎｍの部分の最大酸素濃度が２．５×１０18原
子／ｃｍ3 以下である。
は、基板と多結晶シリコン層との界面から少なくとも厚
さ１０ｎｍの部分の最大酸素濃度が２．５×１０18原子
／ｃｍ3 以下である。また、好適には、基板と多結晶シ
リコン層との界面から少なくとも厚さ５０ｎｍ、さらに
は１００ｎｍの部分の最大酸素濃度が２．５×１０18原
子／ｃｍ3 以下である。
【００１４】この発明の第２の発明は、基板上に触媒Ｃ
ＶＤ法により成長させた厚さ１００ｎｍ以下の多結晶シ
リコン層であって、最大酸素濃度が５×１０18原子／ｃ
ｍ3 以下であることを特徴とするものである。
ＶＤ法により成長させた厚さ１００ｎｍ以下の多結晶シ
リコン層であって、最大酸素濃度が５×１０18原子／ｃ
ｍ3 以下であることを特徴とするものである。
【００１５】この発明の第２の発明において、多結晶シ
リコン層の厚さが５０ｎｍ以下であることもある。ま
た、好適には、最大酸素濃度は２．５×１０18原子／ｃ
ｍ3 以下である。
リコン層の厚さが５０ｎｍ以下であることもある。ま
た、好適には、最大酸素濃度は２．５×１０18原子／ｃ
ｍ3 以下である。
【００１６】この発明の第１および第２の発明におい
て、多結晶シリコン層は、典型的には触媒ＣＶＤ法によ
り直接成長させたものであるが、その他の方法により形
成したものも含まれる。例えば、アモルファスシリコン
層を成長させた後、これをエキシマーレーザアニールな
どにより結晶化させることにより形成したものであって
もよい。
て、多結晶シリコン層は、典型的には触媒ＣＶＤ法によ
り直接成長させたものであるが、その他の方法により形
成したものも含まれる。例えば、アモルファスシリコン
層を成長させた後、これをエキシマーレーザアニールな
どにより結晶化させることにより形成したものであって
もよい。
【００１７】この発明の第３の発明は、基板上に触媒Ｃ
ＶＤ法により成長させた多結晶シリコン層であって、少
なくとも成長初期に成長雰囲気の全圧を１．３３×１０
-3Ｐａ以上４Ｐａ以下に設定して成長させたことを特徴
とするものである。
ＶＤ法により成長させた多結晶シリコン層であって、少
なくとも成長初期に成長雰囲気の全圧を１．３３×１０
-3Ｐａ以上４Ｐａ以下に設定して成長させたことを特徴
とするものである。
【００１８】この発明の第４の発明は、基板上に触媒Ｃ
ＶＤ法により成長させた多結晶シリコン層であって、少
なくとも成長初期に成長雰囲気における酸素および水分
の分圧を６．６５×１０-10 Ｐａ以上２×１０-6Ｐａ以
下に設定して成長させたことを特徴とするものである。
ＶＤ法により成長させた多結晶シリコン層であって、少
なくとも成長初期に成長雰囲気における酸素および水分
の分圧を６．６５×１０-10 Ｐａ以上２×１０-6Ｐａ以
下に設定して成長させたことを特徴とするものである。
【００１９】この発明の第５の発明は、基板上に触媒Ｃ
ＶＤ法により多結晶シリコン層を成長させるようにした
多結晶シリコン層の成長方法であって、少なくとも成長
初期に成長雰囲気の全圧を１．３３×１０-3Ｐａ以上４
Ｐａ以下に設定するようにしたことを特徴とするもので
ある。
ＶＤ法により多結晶シリコン層を成長させるようにした
多結晶シリコン層の成長方法であって、少なくとも成長
初期に成長雰囲気の全圧を１．３３×１０-3Ｐａ以上４
Ｐａ以下に設定するようにしたことを特徴とするもので
ある。
【００２０】この発明の第６の発明は、基板上に触媒Ｃ
ＶＤ法により多結晶シリコン層を成長させるようにした
多結晶シリコン層の成長方法であって、少なくとも成長
初期に成長雰囲気における酸素および水分の分圧を６．
６５×１０-10 Ｐａ以上２×１０-6Ｐａ以下に設定する
ようにしたことを特徴とするものである。
ＶＤ法により多結晶シリコン層を成長させるようにした
多結晶シリコン層の成長方法であって、少なくとも成長
初期に成長雰囲気における酸素および水分の分圧を６．
６５×１０-10 Ｐａ以上２×１０-6Ｐａ以下に設定する
ようにしたことを特徴とするものである。
【００２１】この発明の第７の発明は、基板上に触媒Ｃ
ＶＤ法により成長させた多結晶シリコン層を有する半導
体装置であって、少なくともキャリアチャンネルとなる
領域における多結晶シリコン層の最大酸素濃度が５×１
０18原子／ｃｍ3 以下であることを特徴とするものであ
る。
ＶＤ法により成長させた多結晶シリコン層を有する半導
体装置であって、少なくともキャリアチャンネルとなる
領域における多結晶シリコン層の最大酸素濃度が５×１
０18原子／ｃｍ3 以下であることを特徴とするものであ
る。
【００２２】この発明の第７の発明において、多結晶シ
リコン層の最大酸素濃度は、好適には２．５×１０18原
子／ｃｍ3 以下である。
リコン層の最大酸素濃度は、好適には２．５×１０18原
子／ｃｍ3 以下である。
【００２３】ここで、半導体装置は、多結晶シリコン層
を用いるものであれば、基本的にはどのようなものであ
ってもよいが、具体的には、例えば、ＭＩＳＦＥＴであ
る薄膜トランジスタ（ＴＦＴ）のほか、接合型ＦＥＴ、
バイポーラトランジスタなどであってよい。ＴＦＴにお
けるキャリアチャンネル領域の厚さは一般的には１０〜
１００ｎｍ程度である。
を用いるものであれば、基本的にはどのようなものであ
ってもよいが、具体的には、例えば、ＭＩＳＦＥＴであ
る薄膜トランジスタ（ＴＦＴ）のほか、接合型ＦＥＴ、
バイポーラトランジスタなどであってよい。ＴＦＴにお
けるキャリアチャンネル領域の厚さは一般的には１０〜
１００ｎｍ程度である。
【００２４】この発明において、触媒ＣＶＤ法による多
結晶シリコン層の成長温度は、例えば２００〜６００℃
である。
結晶シリコン層の成長温度は、例えば２００〜６００℃
である。
【００２５】上述のように構成されたこの発明の第１の
発明によれば、基板と多結晶シリコン層との界面から少
なくとも厚さ１０ｎｍの部分の最大酸素濃度が５×１０
18原子／ｃｍ3 以下と、従来の触媒ＣＶＤ法により低温
で成長される多結晶シリコン層に比べて極めて低いこと
により、表面状態、結晶粒径、酸素濃度、剥離性、結晶
化率に優れた高品質の多結晶シリコン層を得ることがで
きる。
発明によれば、基板と多結晶シリコン層との界面から少
なくとも厚さ１０ｎｍの部分の最大酸素濃度が５×１０
18原子／ｃｍ3 以下と、従来の触媒ＣＶＤ法により低温
で成長される多結晶シリコン層に比べて極めて低いこと
により、表面状態、結晶粒径、酸素濃度、剥離性、結晶
化率に優れた高品質の多結晶シリコン層を得ることがで
きる。
【００２６】上述のように構成されたこの発明の第２の
発明によれば、最大酸素濃度が５×１０18原子／ｃｍ3
以下と、従来の触媒ＣＶＤ法により低温で成長される多
結晶シリコン層に比べて極めて低いことにより、表面状
態、結晶粒径、酸素濃度、剥離性、結晶化率に優れた高
品質の多結晶シリコン層を得ることができる。
発明によれば、最大酸素濃度が５×１０18原子／ｃｍ3
以下と、従来の触媒ＣＶＤ法により低温で成長される多
結晶シリコン層に比べて極めて低いことにより、表面状
態、結晶粒径、酸素濃度、剥離性、結晶化率に優れた高
品質の多結晶シリコン層を得ることができる。
【００２７】上述のように構成されたこの発明の第３お
よび第５の発明によれば、少なくとも成長初期に成長雰
囲気の全圧を１．３３×１０-3Ｐａ以上４Ｐａ以下に設
定していることにより、少なくとも成長初期に成長雰囲
気中の酸素および水分の分圧を６．６５×１０-10 Ｐａ
以上２×１０-6Ｐａ以下にすることができ、このため成
長層への酸素の取り込み量を極めて少なくすることがで
き、これによって、基板と多結晶シリコン層との界面か
ら少なくとも厚さ１０ｎｍの部分の最大酸素濃度が５×
１０18原子／ｃｍ3 以下と、従来の触媒ＣＶＤ法により
低温で成長される多結晶シリコン層に比べて極めて低
く、表面状態、結晶粒径、酸素濃度、剥離性、結晶化率
に優れた高品質の多結晶シリコン層を得ることができ
る。
よび第５の発明によれば、少なくとも成長初期に成長雰
囲気の全圧を１．３３×１０-3Ｐａ以上４Ｐａ以下に設
定していることにより、少なくとも成長初期に成長雰囲
気中の酸素および水分の分圧を６．６５×１０-10 Ｐａ
以上２×１０-6Ｐａ以下にすることができ、このため成
長層への酸素の取り込み量を極めて少なくすることがで
き、これによって、基板と多結晶シリコン層との界面か
ら少なくとも厚さ１０ｎｍの部分の最大酸素濃度が５×
１０18原子／ｃｍ3 以下と、従来の触媒ＣＶＤ法により
低温で成長される多結晶シリコン層に比べて極めて低
く、表面状態、結晶粒径、酸素濃度、剥離性、結晶化率
に優れた高品質の多結晶シリコン層を得ることができ
る。
【００２８】上述のように構成されたこの発明の第４お
よび第６の発明によれば、少なくとも成長初期に成長雰
囲気中の酸素および水分の分圧を６．６５×１０-10 Ｐ
ａ以上２×１０-6Ｐａ以下に設定していることにより、
成長層への酸素の取り込み量を極めて少なくすることが
でき、これによって、基板と多結晶シリコン層との界面
から少なくとも厚さ１０ｎｍの部分の最大酸素濃度が５
×１０18原子／ｃｍ3以下と、従来の触媒ＣＶＤ法によ
り低温で成長される多結晶シリコン層に比べて極めて低
く、表面状態、結晶粒径、酸素濃度、剥離性、結晶化率
に優れた高品質の多結晶シリコン層を得ることができ
る。
よび第６の発明によれば、少なくとも成長初期に成長雰
囲気中の酸素および水分の分圧を６．６５×１０-10 Ｐ
ａ以上２×１０-6Ｐａ以下に設定していることにより、
成長層への酸素の取り込み量を極めて少なくすることが
でき、これによって、基板と多結晶シリコン層との界面
から少なくとも厚さ１０ｎｍの部分の最大酸素濃度が５
×１０18原子／ｃｍ3以下と、従来の触媒ＣＶＤ法によ
り低温で成長される多結晶シリコン層に比べて極めて低
く、表面状態、結晶粒径、酸素濃度、剥離性、結晶化率
に優れた高品質の多結晶シリコン層を得ることができ
る。
【００２９】上述のように構成されたこの発明の第７の
発明によれば、少なくともキャリアチャンネルとなる領
域における多結晶シリコン層の最大酸素濃度が５×１０
18原子／ｃｍ3 以下と、従来の触媒ＣＶＤ法により低温
で成長される多結晶シリコン層に比べて極めて低いこと
により、この多結晶シリコン層は、表面状態、結晶粒
径、酸素濃度、剥離性、結晶化率に優れた高品質のもの
となり、したがってこの多結晶シリコン層を用いて高キ
ャリア移動度を有するＴＦＴなどの高性能の半導体装置
を得ることができる。
発明によれば、少なくともキャリアチャンネルとなる領
域における多結晶シリコン層の最大酸素濃度が５×１０
18原子／ｃｍ3 以下と、従来の触媒ＣＶＤ法により低温
で成長される多結晶シリコン層に比べて極めて低いこと
により、この多結晶シリコン層は、表面状態、結晶粒
径、酸素濃度、剥離性、結晶化率に優れた高品質のもの
となり、したがってこの多結晶シリコン層を用いて高キ
ャリア移動度を有するＴＦＴなどの高性能の半導体装置
を得ることができる。
【００３０】
【発明の実施の形態】以下、この発明の一実施形態につ
いて図面を参照しながら説明する。
いて図面を参照しながら説明する。
【００３１】まず、以下の実施形態において多結晶シリ
コン層の成長に使用する触媒ＣＶＤ装置について説明す
る。図１は触媒ＣＶＤ装置の一例を示す。
コン層の成長に使用する触媒ＣＶＤ装置について説明す
る。図１は触媒ＣＶＤ装置の一例を示す。
【００３２】図１に示すように、この触媒ＣＶＤ装置に
おいては、成長チャンバー１の側壁に真空排気管２を介
してターボ分子ポンプ（ＴＭＰ）が接続されており、こ
のＴＭＰにより成長チャンバー１内を例えば１×１０-6
Ｐａ程度の圧力に真空排気することができるようになっ
ている。この成長チャンバー１の底部にはガス供給管３
が取り付けられており、このガス供給管３を通じて成長
に使用する反応ガスを成長チャンバー１内に供給するこ
とができるようになっている。多結晶シリコン層を成長
させる基板４は、図示省略したロードロックチャンバー
を経由して、成長チャンバー１の内部の上部中央に設け
られた試料ホルダー部５に取り付けられる。この試料ホ
ルダー部５は例えばＳｉＣでコーティングされたグラフ
ァイトサセプターからなり、大気側からヒーター６によ
り加熱することができるようになっている。ガス供給管
３の先端のガス吹き出しノズル７と試料ホルダー部５と
の間に触媒体８が設置されている。この触媒体８として
は、例えばＷ線をコイル状に巻き、そのコイル状のＷ線
を何度か往復させて、基板４の全体をカバーする面積を
張るように、かつ、その張る面が試料ホルダー５の面と
平行になるように形成したものが用いられる。この触媒
体８は、直接通電することにより加熱されている。な
お、触媒体８の形状は必ずしも線状に限るものではな
い。基板４の温度は、基板ホルダー部５の基板４の横に
取り付けられた熱電対９により測定することができるよ
うになっている。
おいては、成長チャンバー１の側壁に真空排気管２を介
してターボ分子ポンプ（ＴＭＰ）が接続されており、こ
のＴＭＰにより成長チャンバー１内を例えば１×１０-6
Ｐａ程度の圧力に真空排気することができるようになっ
ている。この成長チャンバー１の底部にはガス供給管３
が取り付けられており、このガス供給管３を通じて成長
に使用する反応ガスを成長チャンバー１内に供給するこ
とができるようになっている。多結晶シリコン層を成長
させる基板４は、図示省略したロードロックチャンバー
を経由して、成長チャンバー１の内部の上部中央に設け
られた試料ホルダー部５に取り付けられる。この試料ホ
ルダー部５は例えばＳｉＣでコーティングされたグラフ
ァイトサセプターからなり、大気側からヒーター６によ
り加熱することができるようになっている。ガス供給管
３の先端のガス吹き出しノズル７と試料ホルダー部５と
の間に触媒体８が設置されている。この触媒体８として
は、例えばＷ線をコイル状に巻き、そのコイル状のＷ線
を何度か往復させて、基板４の全体をカバーする面積を
張るように、かつ、その張る面が試料ホルダー５の面と
平行になるように形成したものが用いられる。この触媒
体８は、直接通電することにより加熱されている。な
お、触媒体８の形状は必ずしも線状に限るものではな
い。基板４の温度は、基板ホルダー部５の基板４の横に
取り付けられた熱電対９により測定することができるよ
うになっている。
【００３３】次に、この発明の一実施形態による触媒Ｃ
ＶＤ法による多結晶シリコン層の成長方法について説明
する。
ＶＤ法による多結晶シリコン層の成長方法について説明
する。
【００３４】この一実施形態においては、図２Ａに示す
ように、まず、基板１を用意し、この基板１の洗浄およ
び乾燥を行う。基板１としては、例えば、ガラス基板、
石英基板、表面に酸化シリコン（ＳｉＯ2 ）膜を形成し
たシリコン基板などが用いられる。
ように、まず、基板１を用意し、この基板１の洗浄およ
び乾燥を行う。基板１としては、例えば、ガラス基板、
石英基板、表面に酸化シリコン（ＳｉＯ2 ）膜を形成し
たシリコン基板などが用いられる。
【００３５】次に、この基板１を、図示省略したロード
ロックチャンバーを経由して、図１に示す触媒ＣＶＤ装
置の成長チャンバー１内の試料ホルダー部５のサセプタ
ーに取り付ける。この試料ホルダー部５のサセプター
は、あらかじめヒーター６により成長温度に設定してお
く。
ロックチャンバーを経由して、図１に示す触媒ＣＶＤ装
置の成長チャンバー１内の試料ホルダー部５のサセプタ
ーに取り付ける。この試料ホルダー部５のサセプター
は、あらかじめヒーター６により成長温度に設定してお
く。
【００３６】次に、成長チャンバー１内をＴＭＰにより
例えば（１〜２）×１０-6Ｐａ程度まで減圧し、特に成
長チャンバー１内に外部から持ち込まれた酸素および水
分を排気する。この排気に要する時間は例えば約５分で
ある。
例えば（１〜２）×１０-6Ｐａ程度まで減圧し、特に成
長チャンバー１内に外部から持ち込まれた酸素および水
分を排気する。この排気に要する時間は例えば約５分で
ある。
【００３７】次に、成長チャンバー１内にガス供給管３
から水素を流し、その流量、圧力およびサセプター温度
を所定の値に制御する。成長チャンバー１内圧力は０．
１〜１３．３Ｐａ（０．８〜１００ｍＴｏｒｒ）の範囲
で変えた。水素流量は３０ｓｃｃｍ／ｍｉｎに設定す
る。
から水素を流し、その流量、圧力およびサセプター温度
を所定の値に制御する。成長チャンバー１内圧力は０．
１〜１３．３Ｐａ（０．８〜１００ｍＴｏｒｒ）の範囲
で変えた。水素流量は３０ｓｃｃｍ／ｍｉｎに設定す
る。
【００３８】次に、触媒体８に通電して１８００℃に加
熱し、この温度に例えば１０分間保持する。なお、上述
のように成長チャンバー１内に水素を流しておくのは触
媒体８の加熱時の酸化を防止するためである。
熱し、この温度に例えば１０分間保持する。なお、上述
のように成長チャンバー１内に水素を流しておくのは触
媒体８の加熱時の酸化を防止するためである。
【００３９】次に、成長チャンバー１内にガス供給管３
から水素に加えてシランを流し、所定の厚さ、例えば厚
さ約０．５μｍ前後のシリコン層を成長させる。水素流
量は例えば３０ｓｃｃｍ／ｍｉｎ、シラン流量は例えば
０．３〜２ｓｃｃｍ／ｍｉｎ（１００％シランを使用）
に設定する。このようにして、図２Ｂに示すように、基
板４上に多結晶シリコン層１０が成長する。
から水素に加えてシランを流し、所定の厚さ、例えば厚
さ約０．５μｍ前後のシリコン層を成長させる。水素流
量は例えば３０ｓｃｃｍ／ｍｉｎ、シラン流量は例えば
０．３〜２ｓｃｃｍ／ｍｉｎ（１００％シランを使用）
に設定する。このようにして、図２Ｂに示すように、基
板４上に多結晶シリコン層１０が成長する。
【００４０】成長終了後、成長チャンバー１に流すシラ
ン流量をゼロにし、例えば約５分後に触媒体８への電力
供給を遮断して、その温度を下げる。
ン流量をゼロにし、例えば約５分後に触媒体８への電力
供給を遮断して、その温度を下げる。
【００４１】次に、成長チャンバー１に流す水素流量を
ゼロにして、（１〜２）×１０-6Ｐａ程度まで減圧し、
特に成長チャンバー１内に導入したシランを排気する。
この排気には例えば約５分かかる。
ゼロにして、（１〜２）×１０-6Ｐａ程度まで減圧し、
特に成長チャンバー１内に導入したシランを排気する。
この排気には例えば約５分かかる。
【００４２】この後、多結晶シリコン層１０を成長させ
た基板４を、図示省略したロードロックチャンバーを経
由して、成長チャンバー１の外部に取り出す。
た基板４を、図示省略したロードロックチャンバーを経
由して、成長チャンバー１の外部に取り出す。
【００４３】上述のようにして成長させた多結晶シリコ
ン層を、ＳＩＭＳおよび断面透過型電子顕微鏡（ＴＥ
Ｍ）を用いて評価した。ＳＩＭＳ測定の結果を図３〜図
６に示す。これらの試料の多結晶シリコン層の基板との
界面近傍の最大酸素濃度の評価結果をその成長条件とと
もに表１にまとめて示す。ここで、試料１〜４は基板４
としてシリコン基板を用いたものである。表１中、Ｔ
cat は触媒体８の温度、 Tsus は基板ホルダー部５のサ
セプターの温度である。
ン層を、ＳＩＭＳおよび断面透過型電子顕微鏡（ＴＥ
Ｍ）を用いて評価した。ＳＩＭＳ測定の結果を図３〜図
６に示す。これらの試料の多結晶シリコン層の基板との
界面近傍の最大酸素濃度の評価結果をその成長条件とと
もに表１にまとめて示す。ここで、試料１〜４は基板４
としてシリコン基板を用いたものである。表１中、Ｔ
cat は触媒体８の温度、 Tsus は基板ホルダー部５のサ
セプターの温度である。
【００４４】 表１ −−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−− 試料番号 成長圧力 酸素濃度 成長条件 (Pa) (atoms/cc) −−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−− １ 13.3 約 7×1021 SiH4 3sccm, Tcat =1700 ℃ H2 90sccm, Tsus =260℃ −−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−− ２ 6.7 約 2×1021 SiH4 1.5sccm, Tcat =1700 ℃ H2 100sccm, Tsus =360℃ −−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−− ３ 0.11 約 1×1018 SiH4 0.25sccm,Tcat =1700 ℃ H2 30sccm, Tsus =400℃ −−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−− 表１より、触媒ＣＶＤ法により成長させた多結晶シリコ
ン層中の最大酸素濃度（特に、基板４との界面近傍の最
大酸素濃度）は、成長圧力が増すにつれて高くなってお
り、成長圧力に比例して成長層に酸素が多く取り込まれ
ることがわかる。特に、成長圧力が１３．３Ｐａ（１０
０ｍＴｏｒｒ）〜６．７Ｐａ（５０ｍＴｏｒｒ）の試料
１、２では（７〜２）×１０21atoms/cc（１４〜４at
％）の酸素が含有され、成長圧力が０．１１Ｐａ（０．
８ｍＴｏｒｒ）の試料３では１×１０18atoms/cc（２×
１０-3at％）の酸素が含有されていることがわかる。ま
た、成長時間の経過とともに酸素濃度が増加することも
わかる。
ン層中の最大酸素濃度（特に、基板４との界面近傍の最
大酸素濃度）は、成長圧力が増すにつれて高くなってお
り、成長圧力に比例して成長層に酸素が多く取り込まれ
ることがわかる。特に、成長圧力が１３．３Ｐａ（１０
０ｍＴｏｒｒ）〜６．７Ｐａ（５０ｍＴｏｒｒ）の試料
１、２では（７〜２）×１０21atoms/cc（１４〜４at
％）の酸素が含有され、成長圧力が０．１１Ｐａ（０．
８ｍＴｏｒｒ）の試料３では１×１０18atoms/cc（２×
１０-3at％）の酸素が含有されていることがわかる。ま
た、成長時間の経過とともに酸素濃度が増加することも
わかる。
【００４５】次に、成長チャンバー１の内壁のクリーニ
ング処理を行ってから、上述と同様にして触媒ＣＶＤ法
により多結晶シリコン層の成長を行った。このクリーニ
ングはメカニカルクリーニングにより行った。ＳＩＭＳ
測定の結果を図６〜図９に示す。これらの試料の多結晶
シリコン層中の最大酸素濃度の評価結果をその成長条件
とともに表２にまとめて示す。ここで、試料４は基板４
として石英基板を用いたもの、試料５、６、７は基板４
としてシリコン基板を用いたものである。
ング処理を行ってから、上述と同様にして触媒ＣＶＤ法
により多結晶シリコン層の成長を行った。このクリーニ
ングはメカニカルクリーニングにより行った。ＳＩＭＳ
測定の結果を図６〜図９に示す。これらの試料の多結晶
シリコン層中の最大酸素濃度の評価結果をその成長条件
とともに表２にまとめて示す。ここで、試料４は基板４
として石英基板を用いたもの、試料５、６、７は基板４
としてシリコン基板を用いたものである。
【００４６】 表２ −−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−− 試料番号 成長圧力 酸素濃度 他の成長条件 (Pa) (atoms/cc) −−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−− ４ 0.19 約 2×1018 SiH4 1.5sccm, Tcat =1800 ℃ H2 30sccm, Tsus =370℃ −−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−− ５ 0.19 約 2×1018 SiH4 1.5sccm, Tcat =1800 ℃ H2 30sccm, Tsus =370℃ −−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−− ６ 0.20 約 7×1017 SiH4 1.0sccm, Tcat =1800 ℃ H2 30sccm, Tsus =370℃ −−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−− ７ 0.17 約 3.5×1017 SiH4 0.3sccm, Tcat =1800 ℃ H2 30sccm, Tsus =370℃ −−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−− 表２より、成長圧力を０．１９Ｐａ（１．４ｍＴｏｒ
ｒ）前後に設定して成長させた多結晶シリコン層中の最
大酸素濃度は１０18〜１０17atoms/ccの範囲内に再現性
良く抑制できることがわかる。このように酸素濃度を低
く抑制することができるのは、成長圧力を０．１９Ｐａ
前後と低く設定したことに加えて、成長チャンバー１の
内壁のクリーニング処理を施した結果、内壁の付着物に
起因する酸素の放出量が減少したことによるものと考え
られる。さらに、シラン／水素流量比を大きくすること
によって、多結晶シリコン層中の酸素濃度が低下するこ
とも明らかに示されている。また、基板４として石英基
板を用いた試料４と基板４としてシリコン基板を用いた
試料５とで多結晶シリコン層中の最大酸素濃度を比較す
るとわかるように、基板４が石英基板であるかシリコン
基板であるかによって成長する多結晶シリコン層中の最
大酸素濃度の差がないことも示されている。
ｒ）前後に設定して成長させた多結晶シリコン層中の最
大酸素濃度は１０18〜１０17atoms/ccの範囲内に再現性
良く抑制できることがわかる。このように酸素濃度を低
く抑制することができるのは、成長圧力を０．１９Ｐａ
前後と低く設定したことに加えて、成長チャンバー１の
内壁のクリーニング処理を施した結果、内壁の付着物に
起因する酸素の放出量が減少したことによるものと考え
られる。さらに、シラン／水素流量比を大きくすること
によって、多結晶シリコン層中の酸素濃度が低下するこ
とも明らかに示されている。また、基板４として石英基
板を用いた試料４と基板４としてシリコン基板を用いた
試料５とで多結晶シリコン層中の最大酸素濃度を比較す
るとわかるように、基板４が石英基板であるかシリコン
基板であるかによって成長する多結晶シリコン層中の最
大酸素濃度の差がないことも示されている。
【００４７】次に、断面ＴＥＭ観察の結果について説明
する。まず、試料８、９、１０を作製した。試料８は表
面に酸化シリコン（ＳｉＯ2 ）膜が形成されたシリコン
基板上に、成長圧力１４Ｐａ（１０５ｍＴｏｒｒ）、シ
ラン流量９ｓｃｃｍ、水素流量９０ｓｃｃｍ、Ｔcat ＝
１７００℃、Ｔsus ＝３７０℃の条件で触媒ＣＶＤ法に
より多結晶シリコン層を厚さ４８５ｎｍ成長させたも
の、試料９は石英基板上に、成長圧力０．１９Ｐａ
（１．４ｍＴｏｒｒ）、シラン流量０．７５ｓｃｃｍ、
水素流量３０ｓｃｃｍ、Ｔcat ＝１８００℃、Ｔsus ＝
３７０℃の条件で触媒ＣＶＤ法により多結晶シリコン層
を厚さ４００ｎｍ成長させたもの、試料１０は表面に酸
化シリコン膜が形成されたシリコン基板上に成長圧力
０．１９Ｐａ（１．４ｍＴｏｒｒ）、シラン流量０．７
５ｓｃｃｍ、水素流量３０ｓｃｃｍ、Ｔcat ＝１８００
℃、Ｔsus ＝３７０℃の条件で触媒ＣＶＤ法により多結
晶シリコン層を厚さ４８０ｎｍ成長させたものである。
なお、試料９については、作製時の試料表面保護のた
め、多結晶シリコン層の最表面に白金（Ｐｔ）膜を形成
した。
する。まず、試料８、９、１０を作製した。試料８は表
面に酸化シリコン（ＳｉＯ2 ）膜が形成されたシリコン
基板上に、成長圧力１４Ｐａ（１０５ｍＴｏｒｒ）、シ
ラン流量９ｓｃｃｍ、水素流量９０ｓｃｃｍ、Ｔcat ＝
１７００℃、Ｔsus ＝３７０℃の条件で触媒ＣＶＤ法に
より多結晶シリコン層を厚さ４８５ｎｍ成長させたも
の、試料９は石英基板上に、成長圧力０．１９Ｐａ
（１．４ｍＴｏｒｒ）、シラン流量０．７５ｓｃｃｍ、
水素流量３０ｓｃｃｍ、Ｔcat ＝１８００℃、Ｔsus ＝
３７０℃の条件で触媒ＣＶＤ法により多結晶シリコン層
を厚さ４００ｎｍ成長させたもの、試料１０は表面に酸
化シリコン膜が形成されたシリコン基板上に成長圧力
０．１９Ｐａ（１．４ｍＴｏｒｒ）、シラン流量０．７
５ｓｃｃｍ、水素流量３０ｓｃｃｍ、Ｔcat ＝１８００
℃、Ｔsus ＝３７０℃の条件で触媒ＣＶＤ法により多結
晶シリコン層を厚さ４８０ｎｍ成長させたものである。
なお、試料９については、作製時の試料表面保護のた
め、多結晶シリコン層の最表面に白金（Ｐｔ）膜を形成
した。
【００４８】図１０〜図１５は試料８の断面ＴＥＭ写真
を示す。ここで、図１０は低倍率で撮影した多結晶シリ
コン層の断面の全体像を示す断面ＴＥＭ写真、図１１は
その多結晶シリコン層の最表面部の断面ＴＥＭ写真、図
１２はその多結晶シリコン層と酸化シリコン膜との界面
部の断面ＴＥＭ写真、図１３はその多結晶シリコン層が
剥離した箇所における多結晶シリコン層と酸化シリコン
膜との界面部の断面ＴＥＭ写真、図１４および図１５は
高倍率で撮影した多結晶シリコン層と酸化シリコン膜と
の界面部の断面ＴＥＭ写真である。図１０〜図１５よ
り、多結晶シリコン層の表面の凹凸高さは最大で約１０
０ｎｍで、部分的に酸化シリコン膜／シリコン基板界面
で剥離が生じており（図１３）、結晶粒径は５〜１０ｎ
ｍであることがわかる。
を示す。ここで、図１０は低倍率で撮影した多結晶シリ
コン層の断面の全体像を示す断面ＴＥＭ写真、図１１は
その多結晶シリコン層の最表面部の断面ＴＥＭ写真、図
１２はその多結晶シリコン層と酸化シリコン膜との界面
部の断面ＴＥＭ写真、図１３はその多結晶シリコン層が
剥離した箇所における多結晶シリコン層と酸化シリコン
膜との界面部の断面ＴＥＭ写真、図１４および図１５は
高倍率で撮影した多結晶シリコン層と酸化シリコン膜と
の界面部の断面ＴＥＭ写真である。図１０〜図１５よ
り、多結晶シリコン層の表面の凹凸高さは最大で約１０
０ｎｍで、部分的に酸化シリコン膜／シリコン基板界面
で剥離が生じており（図１３）、結晶粒径は５〜１０ｎ
ｍであることがわかる。
【００４９】図１６〜図１９は試料９の断面ＴＥＭ写真
を示す。ここで、図１６は低倍率で撮影した多結晶シリ
コン層の断面の全体像を示す断面ＴＥＭ写真、図１７は
その多結晶シリコン層と石英基板との界面部の断面ＴＥ
Ｍ写真、図１８は高倍率で撮影した多結晶シリコン層と
石英基板との界面部の断面ＴＥＭ写真、図１９は高倍率
で撮影した多結晶シリコン層と石英基板との界面部の図
１８と異なる視野の断面ＴＥＭ写真である。図１６〜図
１９より、多結晶シリコン層の表面の凹凸高さは最大で
約５〜１０ｎｍで、多結晶シリコン層と石英基板との界
面の剥離は生じていないことがわかる。また、多結晶シ
リコン層は、細長い柱状（針状）の結晶粒からなる多結
晶であり、結晶粒径は非常に小さく、柱状結晶粒の太さ
（幅）方向に５〜２０ｎｍ程度、長手（高さ）方向には
５〜１００ｎｍであった。
を示す。ここで、図１６は低倍率で撮影した多結晶シリ
コン層の断面の全体像を示す断面ＴＥＭ写真、図１７は
その多結晶シリコン層と石英基板との界面部の断面ＴＥ
Ｍ写真、図１８は高倍率で撮影した多結晶シリコン層と
石英基板との界面部の断面ＴＥＭ写真、図１９は高倍率
で撮影した多結晶シリコン層と石英基板との界面部の図
１８と異なる視野の断面ＴＥＭ写真である。図１６〜図
１９より、多結晶シリコン層の表面の凹凸高さは最大で
約５〜１０ｎｍで、多結晶シリコン層と石英基板との界
面の剥離は生じていないことがわかる。また、多結晶シ
リコン層は、細長い柱状（針状）の結晶粒からなる多結
晶であり、結晶粒径は非常に小さく、柱状結晶粒の太さ
（幅）方向に５〜２０ｎｍ程度、長手（高さ）方向には
５〜１００ｎｍであった。
【００５０】図２０〜図２４は試料１０の断面ＴＥＭ写
真を示す。ここで、図２０は低倍率で撮影した多結晶シ
リコン層の断面の全体像を示す断面ＴＥＭ写真、図２１
は高倍率で撮影したその多結晶シリコン層と酸化シリコ
ン膜との界面部の断面ＴＥＭ写真、図２２は図２１と同
じ倍率で撮影した多結晶シリコン層と酸化シリコン膜と
の界面部の図２１と異なる視野の断面ＴＥＭ写真、図２
３はより高倍率で撮影した多結晶シリコン層と酸化シリ
コン膜との界面部の断面ＴＥＭ写真、図２４は図２３と
同じ倍率で撮影した多結晶シリコン層と酸化シリコン膜
との界面部の図２３と異なる視野の断面ＴＥＭ写真であ
る。図２０〜図２４より、多結晶シリコン層の表面の凹
凸高さは最大で約５〜１０ｎｍで、多結晶シリコン層と
ＳｉＯ2膜との界面の剥離は生じていないことがわか
る。また、多結晶シリコン層は、細長い柱状（針状）の
結晶粒からなる多結晶であり、結晶粒径は非常に小さ
く、柱状結晶粒の太さ（幅）方向に１０〜５０ｎｍ程
度、長手（高さ）方向には数１０〜４３０ｎｍであっ
た。
真を示す。ここで、図２０は低倍率で撮影した多結晶シ
リコン層の断面の全体像を示す断面ＴＥＭ写真、図２１
は高倍率で撮影したその多結晶シリコン層と酸化シリコ
ン膜との界面部の断面ＴＥＭ写真、図２２は図２１と同
じ倍率で撮影した多結晶シリコン層と酸化シリコン膜と
の界面部の図２１と異なる視野の断面ＴＥＭ写真、図２
３はより高倍率で撮影した多結晶シリコン層と酸化シリ
コン膜との界面部の断面ＴＥＭ写真、図２４は図２３と
同じ倍率で撮影した多結晶シリコン層と酸化シリコン膜
との界面部の図２３と異なる視野の断面ＴＥＭ写真であ
る。図２０〜図２４より、多結晶シリコン層の表面の凹
凸高さは最大で約５〜１０ｎｍで、多結晶シリコン層と
ＳｉＯ2膜との界面の剥離は生じていないことがわか
る。また、多結晶シリコン層は、細長い柱状（針状）の
結晶粒からなる多結晶であり、結晶粒径は非常に小さ
く、柱状結晶粒の太さ（幅）方向に１０〜５０ｎｍ程
度、長手（高さ）方向には数１０〜４３０ｎｍであっ
た。
【００５１】以上のように、触媒ＣＶＤ法により多結晶
シリコン層を成長させる際の成長圧力を十分に低く、具
体的には例えば０．１３Ｐａ（１ｍＴｏｒｒ）前後に設
定することにより、少なくとも基板４との界面から厚さ
１０ｎｍ、場合によっては５０ｎｍ、さらには１００ｎ
ｍの部分の最大酸素濃度が５×１０18atoms/cc以下の多
結晶シリコン層を成長させることができる。この多結晶
シリコン層は、ＴＦＴ用途に要求される表面状態、結晶
粒径、酸素濃度、剥離性、結晶化率に優れた高品質の多
結晶シリコン層である。より具体的には、例えば、表面
が平坦で、結晶粒径が５ｎｍ以上、酸素濃度が０．００
１at％以下で、下地から剥離せず、結晶化率が８５％以
上の多結晶シリコン層を成長させることができる。ま
た、これに加えて、多結晶シリコン層の成長に触媒ＣＶ
Ｄ法を用いていることにより、シランなどの反応ガスの
反応効率が数１０％と高いため、省資源で環境への負荷
が小さく、また、成長コストの低減を図ることができ
る。
シリコン層を成長させる際の成長圧力を十分に低く、具
体的には例えば０．１３Ｐａ（１ｍＴｏｒｒ）前後に設
定することにより、少なくとも基板４との界面から厚さ
１０ｎｍ、場合によっては５０ｎｍ、さらには１００ｎ
ｍの部分の最大酸素濃度が５×１０18atoms/cc以下の多
結晶シリコン層を成長させることができる。この多結晶
シリコン層は、ＴＦＴ用途に要求される表面状態、結晶
粒径、酸素濃度、剥離性、結晶化率に優れた高品質の多
結晶シリコン層である。より具体的には、例えば、表面
が平坦で、結晶粒径が５ｎｍ以上、酸素濃度が０．００
１at％以下で、下地から剥離せず、結晶化率が８５％以
上の多結晶シリコン層を成長させることができる。ま
た、これに加えて、多結晶シリコン層の成長に触媒ＣＶ
Ｄ法を用いていることにより、シランなどの反応ガスの
反応効率が数１０％と高いため、省資源で環境への負荷
が小さく、また、成長コストの低減を図ることができ
る。
【００５２】図２５に、上述の一実施形態による方法に
より成長させた多結晶シリコン層を用いたＴＦＴの一例
を示す。すなわち、図２５に示すように、このＴＦＴに
おいては、ガラス基板、石英基板などの基板４上に、上
述の一実施形態による触媒ＣＶＤ法により多結晶シリコ
ン層１０が成長されている。この多結晶シリコン層１０
の厚さは１０〜１００ｎｍ程度であり、その最大酸素濃
度は５×１０18atoms/cc以下である。この多結晶シリコ
ン層１０上には、例えばＳｉＯ2 膜のようなゲート絶縁
膜１１が例えばプラズマＣＶＤ法により成長されてい
る。このゲート絶縁膜１１上には、例えば不純物がドー
プされた多結晶シリコン層からなるゲート電極１２が形
成されている。また、多結晶シリコン層１０中には、こ
のゲート電極１２に対して自己整合的にソース領域１３
およびドレイン領域１４が形成されている。これらのソ
ース領域１３およびドレイン領域１４の間の領域におけ
る多結晶シリコン層１０がキャリアチャンネルを形成す
る。
より成長させた多結晶シリコン層を用いたＴＦＴの一例
を示す。すなわち、図２５に示すように、このＴＦＴに
おいては、ガラス基板、石英基板などの基板４上に、上
述の一実施形態による触媒ＣＶＤ法により多結晶シリコ
ン層１０が成長されている。この多結晶シリコン層１０
の厚さは１０〜１００ｎｍ程度であり、その最大酸素濃
度は５×１０18atoms/cc以下である。この多結晶シリコ
ン層１０上には、例えばＳｉＯ2 膜のようなゲート絶縁
膜１１が例えばプラズマＣＶＤ法により成長されてい
る。このゲート絶縁膜１１上には、例えば不純物がドー
プされた多結晶シリコン層からなるゲート電極１２が形
成されている。また、多結晶シリコン層１０中には、こ
のゲート電極１２に対して自己整合的にソース領域１３
およびドレイン領域１４が形成されている。これらのソ
ース領域１３およびドレイン領域１４の間の領域におけ
る多結晶シリコン層１０がキャリアチャンネルを形成す
る。
【００５３】このＴＦＴによれば、キャリアチャンネル
を形成する多結晶シリコン層１０が表面状態、結晶粒
径、酸素濃度、剥離性、結晶化率に優れた高品質のもの
であることにより、キャリア移動度が高く、信頼性も高
い高性能のＴＦＴを得ることができる。
を形成する多結晶シリコン層１０が表面状態、結晶粒
径、酸素濃度、剥離性、結晶化率に優れた高品質のもの
であることにより、キャリア移動度が高く、信頼性も高
い高性能のＴＦＴを得ることができる。
【００５４】以上、この発明の一実施形態について説明
したが、この発明は、上述の実施形態に限定されるもの
ではなく、この発明の技術的思想に基づく各種の変形が
可能である。
したが、この発明は、上述の実施形態に限定されるもの
ではなく、この発明の技術的思想に基づく各種の変形が
可能である。
【００５５】すなわち、上述の一実施形態において用い
たプロセス、数値、基板材料などはあくまでも例に過ぎ
ず、必要に応じて、これらと異なるプロセス、数値、基
板材料などを用いることも可能である。また、上述の一
実施形態において用いた触媒ＣＶＤ装置も単なる一例に
過ぎず、必要に応じて、これと異なる構成の触媒ＣＶＤ
装置を用いることも可能であり、さらには、触媒体もＷ
以外のものを用いることも可能である。
たプロセス、数値、基板材料などはあくまでも例に過ぎ
ず、必要に応じて、これらと異なるプロセス、数値、基
板材料などを用いることも可能である。また、上述の一
実施形態において用いた触媒ＣＶＤ装置も単なる一例に
過ぎず、必要に応じて、これと異なる構成の触媒ＣＶＤ
装置を用いることも可能であり、さらには、触媒体もＷ
以外のものを用いることも可能である。
【００５６】
【発明の効果】以上説明したように、この発明によれ
ば、触媒ＣＶＤ法により基板上に多結晶シリコン層を成
長させる場合に、少なくとも成長初期に成長雰囲気の全
圧を１．３３×１０-3Ｐａ以上４Ｐａ以下に設定して成
長させ、あるいは、少なくとも成長初期に成長雰囲気に
おける酸素および水分の分圧を６．６５×１０-10 Ｐａ
以上２×１０-6Ｐａ以下に設定して成長させるようにし
ていることにより、基板と多結晶シリコン層との界面か
ら少なくとも厚さ１０ｎｍの部分の酸素濃度が５×１０
18原子／ｃｍ3 以下である多結晶シリコン層を成長させ
ることができる。この多結晶シリコン層は、ＴＦＴ用の
多結晶シリコン層に要求される高品質のものである。そ
して、この多結晶シリコン層を用いて高性能のＴＦＴな
どの高性能の半導体装置を実現することができる。
ば、触媒ＣＶＤ法により基板上に多結晶シリコン層を成
長させる場合に、少なくとも成長初期に成長雰囲気の全
圧を１．３３×１０-3Ｐａ以上４Ｐａ以下に設定して成
長させ、あるいは、少なくとも成長初期に成長雰囲気に
おける酸素および水分の分圧を６．６５×１０-10 Ｐａ
以上２×１０-6Ｐａ以下に設定して成長させるようにし
ていることにより、基板と多結晶シリコン層との界面か
ら少なくとも厚さ１０ｎｍの部分の酸素濃度が５×１０
18原子／ｃｍ3 以下である多結晶シリコン層を成長させ
ることができる。この多結晶シリコン層は、ＴＦＴ用の
多結晶シリコン層に要求される高品質のものである。そ
して、この多結晶シリコン層を用いて高性能のＴＦＴな
どの高性能の半導体装置を実現することができる。
【図１】この発明の一実施形態において用いる触媒ＣＶ
Ｄ装置の一例を示す略線図である。
Ｄ装置の一例を示す略線図である。
【図２】この発明の一実施形態による触媒ＣＶＤ法によ
る多結晶シリコン層の成長方法を説明するための断面図
である。
る多結晶シリコン層の成長方法を説明するための断面図
である。
【図３】ＳＩＭＳ測定結果を示す略線図である。
【図４】ＳＩＭＳ測定結果を示す略線図である。
【図５】ＳＩＭＳ測定結果を示す略線図である。
【図６】ＳＩＭＳ測定結果を示す略線図である。
【図７】ＳＩＭＳ測定結果を示す略線図である。
【図８】ＳＩＭＳ測定結果を示す略線図である。
【図９】ＳＩＭＳ測定結果を示す略線図である。
【図１０】試料の断面透過型電子顕微鏡写真である。
【図１１】試料の断面透過型電子顕微鏡写真である。
【図１２】試料の断面透過型電子顕微鏡写真である。
【図１３】試料の断面透過型電子顕微鏡写真である。
【図１４】試料の断面透過型電子顕微鏡写真である。
【図１５】試料の断面透過型電子顕微鏡写真である。
【図１６】試料の断面透過型電子顕微鏡写真である。
【図１７】試料の断面透過型電子顕微鏡写真である。
【図１８】試料の断面透過型電子顕微鏡写真である。
【図１９】試料の断面透過型電子顕微鏡写真である。
【図２０】試料の断面透過型電子顕微鏡写真である。
【図２１】試料の断面透過型電子顕微鏡写真である。
【図２２】試料の断面透過型電子顕微鏡写真である。
【図２３】試料の断面透過型電子顕微鏡写真である。
【図２４】試料の断面透過型電子顕微鏡写真である。
【図２５】この発明の一実施形態による触媒ＣＶＤ法に
より成長された多結晶シリコン層を用いたＴＦＴを示す
断面図である。
より成長された多結晶シリコン層を用いたＴＦＴを示す
断面図である。
１・・・成長チャンバー、４・・・基板、８・・・触媒
体、１０・・・多結晶シリコン層、１１・・・ゲート絶
縁膜、１２・・・ゲート電極、１３・・・ソース領域、
１４・・・ドレイン領域
体、１０・・・多結晶シリコン層、１１・・・ゲート絶
縁膜、１２・・・ゲート電極、１３・・・ソース領域、
１４・・・ドレイン領域
Claims (12)
- 【請求項１】 基板上に触媒ＣＶＤ法により成長させた
多結晶シリコン層であって、 上記基板と上記多結晶シリコン層との界面から少なくと
も厚さ１０ｎｍの部分の最大酸素濃度が５×１０18原子
／ｃｍ3 以下であることを特徴とする多結晶シリコン
層。 - 【請求項２】 上記基板と上記多結晶シリコン層との界
面から少なくとも厚さ１０ｎｍの部分の最大酸素濃度が
２．５×１０18原子／ｃｍ3 以下であることを特徴とす
る請求項１記載の多結晶シリコン層。 - 【請求項３】 上記基板と上記多結晶シリコン層との界
面から少なくとも厚さ５０ｎｍの部分の最大酸素濃度が
５×１０18原子／ｃｍ3 以下であることを特徴とする請
求項１記載の多結晶シリコン層。 - 【請求項４】 上記基板と上記多結晶シリコン層との界
面から少なくとも厚さ１００ｎｍの部分の最大酸素濃度
が５×１０18原子／ｃｍ3 以下であることを特徴とする
請求項１記載の多結晶シリコン層。 - 【請求項５】 基板上に触媒ＣＶＤ法により成長させた
厚さ１００ｎｍ以下の多結晶シリコン層であって、 最大酸素濃度が５×１０18原子／ｃｍ3 以下であること
を特徴とする多結晶シリコン層。 - 【請求項６】 上記多結晶シリコン層の厚さが５０ｎｍ
以下であることを特徴とする請求項５記載の多結晶シリ
コン層。 - 【請求項７】 最大酸素濃度が２．５×１０18原子／ｃ
ｍ3 以下であることを特徴とする請求項５記載の多結晶
シリコン層。 - 【請求項８】 基板上に触媒ＣＶＤ法により成長させた
多結晶シリコン層であって、 少なくとも成長初期に成長雰囲気の全圧を１．３３×１
０-3Ｐａ以上４Ｐａ以下に設定して成長させたことを特
徴とする多結晶シリコン層。 - 【請求項９】 基板上に触媒ＣＶＤ法により成長させた
多結晶シリコン層であって、 少なくとも成長初期に成長雰囲気における酸素および水
分の分圧を６．６５×１０-10 Ｐａ以上２×１０-6Ｐａ
以下に設定して成長させたことを特徴とする多結晶シリ
コン層。 - 【請求項１０】 基板上に触媒ＣＶＤ法により多結晶シ
リコン層を成長させるようにした多結晶シリコン層の成
長方法であって、 少なくとも成長初期に成長雰囲気の全圧を１．３３×１
０-3Ｐａ以上４Ｐａ以下に設定するようにしたことを特
徴とする多結晶シリコン層の成長方法。 - 【請求項１１】 基板上に触媒ＣＶＤ法により多結晶シ
リコン層を成長させるようにした多結晶シリコン層の成
長方法であって、 少なくとも成長初期に成長雰囲気における酸素および水
分の分圧を６．６５×１０-10 Ｐａ以上２×１０-6Ｐａ
以下に設定するようにしたことを特徴とする多結晶シリ
コン層の成長方法。 - 【請求項１２】 基板上に触媒ＣＶＤ法により成長させ
た多結晶シリコン層を有する半導体装置であって、 少なくともキャリアチャンネルとなる領域における上記
多結晶シリコン層の最大酸素濃度が５×１０18原子／ｃ
ｍ3 以下であることを特徴とする半導体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35235099A JP2001168031A (ja) | 1999-12-10 | 1999-12-10 | 多結晶シリコン層およびその成長方法ならびに半導体装置 |
| US09/733,473 US20020047122A1 (en) | 1999-12-10 | 2000-12-08 | Polycrystalline silicon layer, its growth method and semiconductor device |
| KR1020000075224A KR20010062325A (ko) | 1999-12-10 | 2000-12-11 | 다결정 실리콘 층, 그 성장 방법 및 반도체 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35235099A JP2001168031A (ja) | 1999-12-10 | 1999-12-10 | 多結晶シリコン層およびその成長方法ならびに半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001168031A true JP2001168031A (ja) | 2001-06-22 |
Family
ID=18423465
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35235099A Pending JP2001168031A (ja) | 1999-12-10 | 1999-12-10 | 多結晶シリコン層およびその成長方法ならびに半導体装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20020047122A1 (ja) |
| JP (1) | JP2001168031A (ja) |
| KR (1) | KR20010062325A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1303658C (zh) * | 2004-07-09 | 2007-03-07 | 友达光电股份有限公司 | 薄膜晶体管的制造方法及其结构 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100732858B1 (ko) * | 2005-05-13 | 2007-06-27 | 삼성에스디아이 주식회사 | 다결정질 박막의 현장 성장방법 |
| KR100769521B1 (ko) * | 2005-11-30 | 2007-11-06 | 주식회사 유진테크 | 다결정 폴리실리콘 박막 제조방법 |
| CN105453249A (zh) * | 2013-06-06 | 2016-03-30 | 森特瑟姆光伏股份有限公司 | 保持架、其制造方法及其使用 |
| CN105047752B (zh) * | 2015-06-10 | 2017-08-11 | 上海新傲科技股份有限公司 | 硅衬底的表面改性方法 |
-
1999
- 1999-12-10 JP JP35235099A patent/JP2001168031A/ja active Pending
-
2000
- 2000-12-08 US US09/733,473 patent/US20020047122A1/en not_active Abandoned
- 2000-12-11 KR KR1020000075224A patent/KR20010062325A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1303658C (zh) * | 2004-07-09 | 2007-03-07 | 友达光电股份有限公司 | 薄膜晶体管的制造方法及其结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010062325A (ko) | 2001-07-07 |
| US20020047122A1 (en) | 2002-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4710187B2 (ja) | 多結晶シリコン層の成長方法および単結晶シリコン層のエピタキシャル成長方法 | |
| JP4982355B2 (ja) | ゲルマニウム膜の形成方法 | |
| JP4293165B2 (ja) | 炭化ケイ素基板の表面再構成方法 | |
| JP2939500B2 (ja) | 選択ｃｖｄ法 | |
| JP2005536054A (ja) | アモルファスケイ素含有膜の堆積 | |
| JPH05211127A (ja) | プラズマ強化化学気相成長法 | |
| JP2000223419A (ja) | 単結晶シリコン層の形成方法及び半導体装置の製造方法、並びに半導体装置 | |
| KR100752559B1 (ko) | 유전체막의 형성 방법 | |
| US6235645B1 (en) | Process for cleaning silicon semiconductor substrates | |
| KR100611761B1 (ko) | 박막트랜지스터 제조 방법 | |
| JP2004022991A (ja) | 半導体装置の製造方法 | |
| JP2001168031A (ja) | 多結晶シリコン層およびその成長方法ならびに半導体装置 | |
| US6500256B2 (en) | Single crystal silicon layer, its epitaxial growth method and semiconductor device | |
| JP3322740B2 (ja) | 半導体基板およびその製造方法 | |
| JP4490760B2 (ja) | 半導体装置の製造方法及び基板処理装置 | |
| JP2009274899A (ja) | 炭化珪素エピタキシャル用基板の製造方法 | |
| US8158495B2 (en) | Process for forming a silicon-based single-crystal portion | |
| CN112938946B (zh) | 一种石墨烯的制备方法 | |
| JP3922674B2 (ja) | シリコンウエハの製造方法 | |
| KR100341059B1 (ko) | 다결정실리콘박막형성방법 | |
| CN109518278B (zh) | 一种富氮气氛增强氮化硼薄膜p型导电掺杂的方法 | |
| JP2003528443A5 (ja) | ||
| KR100233146B1 (ko) | 다결정 실리콘의 제조 방법 | |
| JP4509244B2 (ja) | 半導体素子の製造方法 | |
| JP2011060908A (ja) | 半導体装置の製造方法および製造装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20041222 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050111 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060315 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080618 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080624 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080825 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080924 |