TW425636B - Process for preparing an ideal oxygen precipitating silicon wafer - Google Patents

Process for preparing an ideal oxygen precipitating silicon wafer Download PDF

Info

Publication number
TW425636B
TW425636B TW088115126A TW88115126A TW425636B TW 425636 B TW425636 B TW 425636B TW 088115126 A TW088115126 A TW 088115126A TW 88115126 A TW88115126 A TW 88115126A TW 425636 B TW425636 B TW 425636B
Authority
TW
Taiwan
Prior art keywords
wafer
oxygen
heat
patent application
item
Prior art date
Application number
TW088115126A
Other languages
English (en)
Inventor
Robert J Falster
Original Assignee
Memc Electronic Materials
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Memc Electronic Materials filed Critical Memc Electronic Materials
Application granted granted Critical
Publication of TW425636B publication Critical patent/TW425636B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

五、發明說明（1) 發明背景 本發 於製造 用以處 不一致 單晶 般以所 矽中， 甜禍中 塊之溫 在炫塊 際偏析 下，該 塊長出 或晶圓 一般 過飽和 中之位 區域的 整體中 屬雜質 式，一 以往 在接近 明大致 電子元 理矽晶 深度分 碎是大 謂的切 再藉由 ，會沾 度，氧 溫度時 係數所 濃度大 並冷卻 中，出 應用在 氧氣的 置，該 氧氣沈 的氧氣 。使用 般稱為 ，電子 晶圓表· 有關於半導 件之矽晶圓 圓，使晶圓 布之理想氧 部分半導體 克勞斯基法 緩慢的提煉 染到許多雜 氣進入晶格 ’矽中氧氣 判定。電子 於氧氣在固 ，其中的氧 現過飽和濃 製造電子裝 带晶圓中， 沈·殿可為有 澱*會損害 沈漱，可收 位於整體晶 内部或本質 裝置之製程 面具有一區 本發 在任一電子 沈澱。. 電子元件製 製備，其中 長出β由於 質，其中最 至達到一濃 的可溶度， 裝置的製程 態矽中的可 氣可溶度快 度的氧氣β 置中的熱處 導致氧氣的 害或有利的 該裝置之操 集會與該晶 圓中之氧氣 收氣（I G) β 包括一連串 域之矽，該 '、另關於—種方法， 裝置製程+，能形成 程中之開始材料，一 將單轩晶漯λ 一 β日長入熔化的 熔化的矽是裝在石英 主要是氧氣。在矽熔 度為止，該濃度是由 與固態矽十氧氣的實 中’一般所應甩溫度 溶度。由於晶體從熔 速減小，而導致薄片 理德孩’會在已具有 沈澱。根據其在晶圓 。位於晶圓主動裝置 作。然而，位於晶圓 圓接觸之不必要的金 沈澱來收集金屬的方 之步騨，設計以製造 區域在晶圓平衡時，
第6頁 425636 五、發明說明（2) 即該晶圓整體含有足约數量的氧氣沈澱可供1(?之用時，無 氧氣沈澱（一般稱為「裸露區」或「無沈藏區」）。裸露區 的形成’可用例如高一低一高熱序列，如（a)在中性氣神 中，在高溫（>110G t)下，以氧氣外擴熱處理至少約肢 時’（b)在低溫（ 60 0-750。〇下形成氧氣沈澱核心，以及 (c)在高溫（1 000 -1 1 50 °C )下，增加氧氣（Si〇2)沈澱β參考 如，F. Shimura ’Semiconductor Siiic〇n Crystal
Technology ’ Acadeniic ΐ}版公司，加州，取 a 午 G 989)，頁36卜36 7，其在此供參考β Μ聖地牙哥 然而最近，先進的電子裝置製程，如DRAM之製程，已 始將局溫處理步驟的使用減至最少。雖然某些製程仍保 足夠之高溫處理步驟，以製造裸露區及足夠的整體沈澱 度，但材料之容限太緊，使其難以成為市場上有競爭力之 產品。其他更先進之電子裝置製程，則完全不包括向 散步驟β因為有關於在主動裝置區域氡氣沈澱的問題，因 此，逆些電子裝置製造者必需使用一種矽晶圓，該矽晶 在其製程條件下，不會在晶圓中任一處形成氧氣沈澱。 此，喪失所有IG電位。 發明總結 因此，本發明之目的，gp包 法’其可在基本上任何電子裝 間’形成理想’不一致的氧氣 法’隨著熱處理而在晶圓中形 退火以量製空洞分布；提供— 括1¾:供製造單晶石夕晶圓之方 置製程中之熱處理循環期 沈澱深度分布；提供—種方 成晶格空洞，可執行氧化熱 晶圓’其可在該晶圓整體
O:\60\60211.PTD 第7頁 425636 五、發明說明（3) 中，最適宜且可複製地形成 夠密度之氧氣沈澱；提供一 的形成與氧氣沈澱的形戒’ 差異的影響；提供一種方法 氧氣的向外擴散；提供一晶 度，本質上獨立於詳細的IC 該晶園整體中裸露區之形成 程序，及以切克勞斯基法生 錠的氧氣濃度影響》 簡而言之，本發明主要有 晶圓做熱處理，以影響後續 悲。該晶圓具有一前表面， 之一中間平面，一表層，包 D間之區域，D為從前表面往 整體層’包括該晶圓介於中 法包括在一大氣下’將晶圓 體層中，形成晶袼空洞，在 至少約1 00 ppma氧氣分壓之 熱退火’接著控制該退火晶 圓’其空洞濃度分布最高密 度向晶圓前表面方向逐漸減 度的差異在於’晶圊在溫度 層中形成一裸露區，而氧氣 氣叢聚或沈澱在整體層中之 一裸露區，具有足夠深度及足 晶圓，該晶圓整體中之裸露區 不受晶圓這些區域中氧氣壤2 ，其中該裸露區的形成不依S 圓，其中該結果裸露區之厚 製程序列；提供一晶圓，其中 ，與氧氣沈澱的形成，不受熱 長而切片成該矽晶圓之單晶矽 關一種方法，用以將一單晶矽 熱處理步驟中之氧氣沈澱狀 一後表面，以及該前後表面間 括該晶圓介於前表面與一距離 中間平面量得的距離，以及一 間平面與表層間之區域。該方 做熱處理，以在晶圓表層及整 超過約1 150 °c之溫度，於具有 大氣中，將已熱處理之晶圓做 圓之冷卻速率*以製造一晶 度位於或接近中間平面，其濃 少，而該表層與整體層空洞濃 超過750 °C的熱處理，可在表 叢聚或沈澱在整體層中，該氧 濃度，主要取決於空洞濃度》
425636 五、發明說明（4) 本發明更有關於一種方法，用以熱處理一單晶矽晶圓， 而影響其後之熱處理步驟中，晶圓内氧氣之沈澱狀態，該 石夕晶圓具有一前表面，一後表面，一中間平面介於前後表 面間，一表層，包括該晶圓介於前表面與一距離D間之區 域，D為自前表面往中間平面量得的距離，以及一整體 層，包括該晶圓介於中間平面與表層間之區域。該方法包 括在一大氣下，將晶圓做熱退火，以在表層與整體層中， 形成晶格空洞，藉由在一含氧大氣中加熱晶圓，而氧化該 已熱處理晶圓之一表面，接著控制該退火晶圓之冷卻速 率，以製造一晶圓，其空洞濃度分布最高密度位於或靠近 中間平面，其濃度向晶圓前表面的方向逐漸變小，而該表 層與整體層中之空洞濃度的差異在於，晶圓在溫度超過 750 °C下的熱處理，可在表層中形成一裸露區，而氧氣叢 聚或沈澱在整體層中，該氧氣叢聚或沈澱在整體層中之濃 度，主要取決於空洞之濃度。 由以下說明，可明暸本發明之其他目的及特徵。 附圖簡單說明 圖1 .為本發明方法之示意說明。 圖2.為一晶圓（樣本4- 7 )剖面圖之照片，已將該晶圓做 如範例1中之處理。 圖3.為一晶圓（樣本4- 8 )剖面圖之照片，該晶圓已經過 如範例1之一連串步驟。 圖4.為一晶圓（樣本3- 14)剖面圖之照片，該晶圓已經過 範例1之一連串步驟。
第9頁 425636 五、發明說明（5) "" ------ 圖5.為鉑濃度Utoms/c#)與距離晶圓（樣本4_7)表靣深 又之記錄圖表，該晶圓已經過範例丨之一連串步驟。 狀圖6.為一晶圓（樣本3 —4)剖面圖之照片’該晶圓已經過 犯例2之一連串步驟。 #圖I.為一晶圓（樣本3-5)剖面圖之照片，該晶圖已經過 摩G*例2之一連串步驟。 該晶圓已經過 圖8 為一晶圓（樣本3 - 6 )剖面圖之照片 範例2之一連串步驟。 .圖為-晶圓（樣本"）剖面圖之照片，該晶圓已經過 I巳例3之一連串步雜。 圖為如範例4所述，根據本發明單晶石夕晶圓快速熱退 3 ^一大氣下’出現之整體微缺陷⑽)數量密度 與氧氣分壓之對數表。 圖11 .為一晶圓（白色背苓、 ,^ 、巴牙京）剖面圖之放大照片，該晶圓 m明’經由一NE(M處理，在缺乏加強氧化層 下’於一氮化氣體中熱退火。 圖12.為如圖示晶圓剖面圖—部分之 取自較 之放曰大倍率：Ϊ細顯示本質上缺之裸露區。 已根據太\的圊（白色背景）剖面圖之放大照片，該晶圓 =據本發明，在缺乏加強氣化層下，於一 I化氣體中熱 退火 亚接著加以熱氧化處理。 昭Γ，4謀為如圖13所示晶圓剖面圖-部分更進-步放大的 ”、、片禅細顯示本質上缺乏裸露區。 圖15·為一晶圓（白色背景）剖面圏之放大照片，該晶圓
五、發明說明（6) 已根據本發明，在缺乏加強氧化層下，於一氮化氣體中熱 退火，-並接著只在該晶圓一側加以熱氧化處理。 圖16.為如圖is所示晶圓剖面圖一部分更進一步放大的 照片’詳細顯示在該晶圓屏蔽側之實質缺乏裸露區β 最佳實施例詳細說明 根據本發明，發現一理想沈澱晶圓，其在本質上任何電 子裝置製程中，會形成具有足夠深度之裸露區，且晶圓整 體包括足夠為IG目的之用的氧氣沈澱密度》更有利的，可 藉由使用製造半導體矽之業界常用之工具，在數分鐘内製 成此理想沈澱晶圓^此方法在矽中做出一「模板」，而用 以判定或「列印」在電子裝置製程中，氧氣沈澱的方式Q 本發明理想沈澱晶圓之開始材料，為從一單晶錠切片之 單晶矽晶圓，該單晶錠是以一般切克勞斯基晶體生長法長 成的。這類方法，如同標準的矽切片，研磨，蝕刻，及拋 光技術’揭露在例如，F. Shimura，Semiconductor
Silicon Crystal Technology ’Academic Press ， 1989 , 以及Silicon Chemical Etching，（J· Grabmaier 編） Springer-Ver lag，紐約’ 1 982(在此併供參考）。 以切克勞斯基法生長之矽，其氧氣濃度一般在約5X1 (p . 至約 9xl017atoms/cm3(ASTM 標準 F-121-83)範圍内。因為 在本方法中’晶圊之氧氣沈澱狀態，變成本質上從氧氣濃 度去耦，該開始晶圓之氧氣濃度，可下降至藉由切克勞斯 基法可得之範圍内，甚至低於該範圍。 根據單晶矽皱之冷卻速率，從矽熔點溫度（約1 4 1 〇 °C )，
425636 五、發明說明（7) 到約75〇t至350 °C的範圍，可在晶圓切片的單晶石夕狡中， t成氧乳沈戮成核中心。在開始材料中，這些成核中心的 有無對本發明並不重要，然而，可藉由在超過約13〇〇它的 溫度下，熱處理矽而消除這些成核中心。某些熱處理，如 在約80 〇t的溫度，將矽退火約四小時，可穩定這些成核 中心’使其不致於在不超過11 50 t的溫度下被消除_。氣Λ氣 沈殿的探測極限目前為約5χ 1 〇6沈澱數/cm3。以現有之技 術，無法直接測得氧氣沈澱成核中心的存在（或密度）。然 而，可使用其他技術間接探測其存在。以上所述，"可以^ 定石夕中之氧氣沈殿成核中心，且藉由將硬做氧氣沈0處 :二可在這些位置增加沈澱量。目此，經過氧氣沈澱赦處 理候，可間接測得這些成核中心的存在，如在8〇 度下，將晶圓退火四小時，接著y〇〇(rc下六 的- 在单晶矽中為雜質時’替代碳点 心形成的功能。因此，其# ^ ^ ,軋轧皮馱成核中 基於廷一點與其他原因，星S功从 開始材料最好具有低碳淺声。 ββ Β 早舶矽的 約5xl0、t⑽S/CW，最^ P，早日日矽之碳濃度應低於 5xlht_/C…最好疋低於Μ。、一3，若低於 現在參考圖1，本發明 - 晶圓卜具有-前表面3，心德尤/^圓之開始材料單晶矽 。’ 一後表面5，以及介於治β 士 間之一想像中間平面7。士七+ 「 1於别侥表面 w f。本文中之「前 「後，笪叫 β 用以區分晶圓之兩個主承 」等3§]’疋 W王要，大致為平面之表面.户丄 闬之晶圓前表面一詞，尤 θ ^ Λ ’在此所使 之表面，❼晶圓之後表面一：：^在其上製造電子裝置 仗表面，在此亦不一定是指相對於在其
第12頁 425636
五'發明說明（8) 上製造電子裝置之表面的主要表面 · 常具有一些總厚度變化（TTV)，扭& ώ外’由於碎晶園通 每一點與後表面上每一點間之中間赴、f曲▲，在前表面上 在同-平面；然、而，做為-種實用‘丄可能並不準確地落 彎曲通常十分細微，而可以說該中’ & ττν ’扭曲與 r間點十分接近落於一相 像的中間平面’該平面與前後表面近似等距# H 心 冬ί本發實施例中，在步驟W晶園1於-2大氣中做熱處理，以生長-表層氧化物層g ,包圍該 Β曰圓1。通常’該氧化物層之厚《，大於形成在矽上之原 有氧化物層（約15埃）；該氧化物之厚度最好至少約2〇 埃，而在某些實施例中，至少約25埃，或甚至最少約3〇 埃°然而’以往的實驗證明顯示，厚度超過3〇埃之氧化物 層’在不影響所需效果時，只有很少或根本沒有額外的效 益。 步驟Sz中’將該晶圓做熱處理步驟，其中，加熱該晶圓 以提高溫度，而形成並增加晶圓1中晶格空洞1 3之數量密 度。此熱處理步驟最好在一快速熱退火器中實行，其中快 速加熱晶圓至一目標溫度，並在該溫度時，退火相當短的 時間。通常，晶圓加熱至約超過11 5 0 °C，最好至少約1 1 7 5 °C，至少約1 20 0 °C更好，介於約1 20 0 °C至1 275 °C之間則最 佳。 本發明第一實施例中，該快速熱退火步驟是在一含氮大 氣下執行，該含氮大氣包括氮氣（N2)，或如氨之含氮化合 氣體，可氮化暴露的矽表面。因此該大氣可完全由氮或氬
第13貢 五、發明說明（9) 化合既體組成’或另外包括一非氣化氣體，如灸^在達到 退火溫度時’亦接近或直接達成增加整個晶圓之空祠漢 度V —般該晶圓會保持於此溫度至少一秒，通常至少數和、 (如至少3秒）’最好是數十秒（如20，30，40，或50秒）/ 以及根據晶圓所需特徵，可保持至6 〇秒（接近市售之快速 熱處理器之極限）。所得之晶圓在其中具有相當一致之* 洞濃度（數量密度）分布。 & 根據以往所得之實驗證明，執行快速熱處理步驟時之大 氣中，最好只具有相當少之氧氣，水蒸氣及其他氧化氣趙 分壓；即該大氣完全不具氧化氣體，或這類氣體分壓，而 不足以注入足量可抑制空洞濃度建立之矽自間隙原子^氧 化氣體濃度之下限尚未明確判定，但已證明氧氣分壓〇 . 〇 j 大氣壓（atm_)，或每百萬原子1〇,〇〇〇粒子（ppma)下，未觀 察到空洞濃度之增加或任何效應β因此，該大氣最好具有 低於0_ Glatm，（10，OOOppma)之氡氣或其他氧化氣體之分 壓；該大氣中這類氣體之分壓最好不超過約0.005a tm. ( 5,00 0 ppma)，不超過約 〇.〇〇2atm.(2,OOOppma)更好，而 不超過約0 OOlatm. (1，〇〇〇ppma)則最佳。 除了導致晶格空洞的形成，該快速熱處理步騾亦導致矽 開始材料中’任一不穩定氧氣沈澱成核中心之溶解。這些 成核中心的形成’是，在例如可切片成晶圓之早晶硬贫生成 期間’或為先前晶圓之熱製程中一些其他事件的結果，或 由可切片成晶圓之錠所形成。因此，在開始材料中，有無 這些成核中心並不重要，只要在快速熱退火步驟期間，可
第14頁 4 2 5 6 3 6 五、發明說明（ίο) 消除這些成核中心β 該快速熱退火可在許多市售之快速熱退火（RTA)爐中實 行，其中藉由數排高功率之燈管，個別加熱晶圓^ RTA爐 可快·速加熱矽晶圓，例如，它們可在數秒内，將一晶圓由 室溫加熱至1200 eC °AG協會（加州，山景）之61〇型爐，即 為此類市售之RTA爐之一。 本質點缺陷（空洞與矽自間隙）可擴散過單晶矽，其擴散 速率取決於溫度。因此，本質點缺陷之濃度分布為該本質 點缺陷擴散度之函數，而其還原速率為溫度之函數，例 如’接近晶圓於快速熱退火步螺中退火溫度時，該本質點〜 缺陷相當可移動，而在任何實際實行時間内，高至7〇〇°c 的溫度下，其本質地固定。以往實驗例證顯示，在低於約 700°C，或者高至8〇〇°C，900 °C ’或1，〇〇〇。〇時，空洞有效 的擴散速率大幅變慢，在任何實際實行時間内，該空洞可 視為固定。 .完成步帮S2時，經過在單晶碎中晶格空洞仍相當可移動 的溫度範圍，在步踢s3快速冷卻該晶圓。由於該晶圓溫度 降低過此溫度範圍，將空洞擴散至氧化物層9並消除，而 改變空洞濃度分布，其改變程度乃依晶圓保持在此溫度範 圍之時間長短而定。如果晶圓保持在此溫度範圍無限長的 時間，整個晶圓整體11之空洞濃度會再次變成實質一致， 其濃度為一平衡值，實質低於剛完成熱處理步驟之晶格空 洞的ί展度。然而，藉由快速冷卻晶圓，會造成晶格空洞分 布不一致，最大空洞濃度位於或接近於中間平面7，而空
^ ^ ο ο 3 δ ~4-2^l£3JSl 五'發明說明（11) -濃度往晶圓之前表面3與後表面5的方向減少。通常，在 =度範圍内之平均冷卻速率，為每秒至少約π，最好 ::秒至少約20 °C。根攄所需之裸露區深度，平均冷卻速 ^取好至少每秒約5CTC更好是至少每，i〇(rc，某些申請 案之冷卻速率最好為每秒約100 t至2〇〇它的範圍内'〆互 土圓冷卻至低於單晶石夕中晶格空洞相當可移動的溫度範圍 時，該冷卻速率並未大幅影響晶圓<_特徵，而因此益 :十分重要。依習用方*法，該冷卻步驟可在相同於實行加 熱步驟之大氣下實行。 步驟S4中，將該晶圓做/氧氣沈澱熱處理。例如，玎在 溫度80(TC時，將晶圓退火四小時，接著以i〇〇〇ec退火十 六小時。另外且最好如製造電子裝置方法之第一個步驟， 將該晶圓裝入溫度約800 〇C的爐中。在此溫度裝入爐中 時’已先快速熱退火之晶圓具有分離的區域，基於氧氣洗 澱而有不同作用。在高空洞區域（晶圓整體）中:晶園進入 爐中時’氧氣即快速叢聚。到達裝栽溫度時，已完成該褰 聚程序，且達成分布氧氣團，此僅依據空洞之最初濃度。 在低空洞區域（接近晶圓表面）中，該晶圓有如正常晶圓’ 缺少先前存在之氧氣沈;殿成核中心；即未見到氧氣團。浪 度增加至高於800 °C，或保持固定溫度時，在多空洞區威 之氧氣團成長而沈澱，並因此消耗掉，而在缺乏空涧區威 則未發生"藉由將晶圓分為不同空洞濃度區域，可經由0曰 圓裝入爐中時，所固定之氧氣沈澱樣態，有效地創造/模 板。
第16頁 4 256 3 6 五、發明說明（12) 如圖1所示’晶圓中氧氣沈澱之結果深度分布’具有空 白區域的特徵’為不具氧氣沈澱材料（裸露區）15及15，， 從前表面3及後表面5個別延伸至一深度^，。該不具氧 氣沈澱區域15及15’之間，為包括氧氣沈澱實質一致密度 的區域17。 區域17之氧氣沈澱濃度主要為加熱步驟之函數，其次為 冷卻速率之函數。通常’氧氣沈澱的濃度會隨著加熱步驟 中溫度與退火時間的增加而增加，同時規律地獲得沈澱密 度，約在IxlO7至lxltp的範圍。 不具氧氣沈澱材料（裸露區）15及15’ ，自前後表面之個 別深度t，t’ ，主要為經過晶格空洞可在矽中相當可移動 的溫度範圍之冷卻速率的函數，通常，該深度t，t’隨著 冷卻速率逐漸減少而增加，裸露區深度可達到至少約1 〇， 20，30，40，50，70或甚至100微米》重要的是，該裸露 區的深度本質上不屬於該電子裝置製程的細節，而且，亦 不像一般習用方法，仰賴氧氣向外擴散。 本發明方法應用之快速熱處理*會導致少量氧氣從晶圓 前後表面向外擴散，然而該向外擴散量，比用以形成裸露 區之習用方法中所觀察到的，要少了許多。結果，本發明 之理想沈澱晶圓，具有一實質一致間隙的氧氣濃度，做為 從矽表面之距離函數》例如，在熱處理氧氣沈澱前，該晶 圓具有實質一致的間隙氧氣濃度，從晶圓中央至矽表面約 1 5微米内的晶圓區域，最好是從矽中央至矽表面約丨〇微米 内的晶圓區域，更好是從石夕中央至石夕表面約5微求内的晶
1麵 第17頁 4 25S 3 五、發明說明（13) 圓區域，若從石夕ΦΑπ 佳。+ i ^ 央至矽表面約3微米内的晶圓區域則最 化不古ΐ ls’n%實質一致的氧氣濃度應是指，氧氣濃度的變 ^ ； g ’最好不超過約20%，不超過1〇%則更好。 —股，氧氣沈殿埶-r- ^ ^ p M . ，'、、處理，不會導致實質數量的氧氣，從 I W fΓ圓向外振散β因此，由於沈殿熱處理之結 ^ 03 面數微米以上之裸露區中，間隙氧氣濃度不 有^大變動。例如，#果晶園之裸露區由晶圓介於石夕表 二距離D!(至少約1 0微米）間之區域組成，該距離卩, "從刖表面向中間平面量得的，在裸露區中，從矽表面等 於一半的距離之處，其氧氣濃度至少約為裸露區中任一 處間隙氧氣濃度之最高濃度的75%。$些氧氣沈殿熱處理 中，在此處之間隙氧氣濃度甚至更高，即至少為裸露區中 任一處之最高氧氣濃度之85%，90%，甚至95%。 本發明第二實施例中，使用非氮化大氣，以取代第一實 施例加熱（快速熱退火）及冷卻步驟中所使用之氮化大氣。 適合的非氮化大氣包括義’氦，乱，二氧化碳，及其他非 氧化’非氮化成分與化合氣體，或這類氣體之混合。如同 氮化大氣’非氮化大氣可包括相當小之氧氣分壓，即小於 0.01 atm. ( 1 0,0 0 0 ppma)之分壓’最好少於 0.0 0 5 atm. (5,000 ppma) ’ 更好疋少於0.002 atm. (2，〇〇〇 ppma)，而 少於0_001 atm, ( 1,0 0 0 ppma)則最佳。 本發明第三實施例中’略去步驟S!(熱氧化步驟），且該 開始晶圓僅具有一原始氧化物層。然而，在氮氣大氣中退 火晶圓時，與在氮氣中_退火晶圓，具有比原始氧化物層更
O:\60\60211.PTD 第18頁 425636 五、發明說明（14) L化物層），其效應 化物層之晶圓時， 整個晶圓中*實質 示退火溫度下之退 。然而，如果該晶 ，或如杲晶圓之前 ，通常結果之晶圓 分布：也就是說， 之内，而相當固定 ’最低濃度在晶圓 圓所得之濃度近似 除了原始氧化物層 〇 只具有原始氧化物 圓’可藉由在大氣 其不同反應。換句 中’退火僅有一原 具有一加強氧化物 原始氧化物層厚之 化的屏蔽》因此可 藉由在退火步驟期 厚的氧化物層（加強， 中退火包括一加強氧 火溫度時，可達成在 度；此外，做為一指 洞濃度並未大幅增加 物層，缺少任何物件 火，在晶圓剖面圖中 空洞濃度（數量密度） 前後表面或其數微米 發生在整個晶圓整體 有加強氧化物層之晶 退火時間，會導致在 圓中，增加空洞濃度 實驗例證更顯示， 一加強氧化物層的晶 一氧化氣體，而避免 氧氣分壓之氣氣大氣 圓，該晶圓之反應與 受限於任一理論，比 乎用來做為阻止矽氮 此加強氧化物層，或 成在該處* 不同。在氮氣大氣 直接或接近達到退 一致增加空洞濃 火時間函數*該空 圓除了一原始氧化 後表面在氮氣中退 會具有「U形」之 最高濃度會發生在 且較低之濃度，會 整體，最初與由具、 相等。另外，增加 缺少其他物件之晶 層的晶圓，與具有 中包括氧分子或另 話說，在含有小量 始氧化物層之晶 層之晶圓相同。不 表面氧化物層，似 β 在開始晶圓上存在 間長成此層，而形 驟期間之大氣，最好 分壓，更好是至少約 因此，根據本發明，快速熱退火步 包括至少約0‘ OOOlatm. (100ppma)的
第19頁 425636 五、發明說明（15) 0.0002 atm. (200ppma)的分壓。然而，由於上述原因，氧 氣分麼最好不要超過0.01 atm. (10，000ppma)，而最好是 低於0.G05 atm. (5,000ppma)，低於0·002 atm.( 2,0 0 0ppma)更好，而低於 0.001 atm.(l，〇〇〇i>pma)則 最佳。 然而，要注意另一種使用具有氧氣分壓之大氣的方法， 根據步驟S2 ’完成在一氮氣大氣或一中性大氣下退火後， 在一氧氣大氣下，將矽晶圓做熱退火或快速熱退火處理。 可在容許冷卻晶圓後’或在高溫下（即在完成最初熱退火 步驟後，晶圓還熱著時）執行該氧氣退火步驟。此外，可 為上述任一實施例執行此氧氣退火步驟，而藉以進一步量 製或描繪矽晶圓内之空洞濃度，以及晶圓中最後之氧氣沈 澱樣態。 不受限於任一特定理論，一般相信，氧氣退火會導致矽 表面氧化’而結果造成石夕自間隙之内向流動。此自間隙之 内向流動’藉由導致發生還原，具有逐漸改變空洞濃度分 布之效應，從表面開始，接著向内移動。可因此造成一低 空洞濃度區域，隨著氧氣沈澱熱處理’產生具有一最佳深 度之裸露區，以供由此矽晶圓製成裝置之特定最終用途。 在咬晶圓整體1 7内具有最高空洞濃度的矽晶圓，可藉由 控制發生表面氧化的速率，選擇性地增加個別區域〗5及 15之冰度t及t 。.該氧化速率亦仰賴許多因素，諸如大氣 條件，溫度以及此氧化步驟持續的時間。例如，大氣中之 氧氣濃度增加時，氧化速率即增加’而應用高溫蒸氣時，
4 25636 五、發明說明（16) 速率為最大β
要注意的是，可藉由校正溫度，退火時間，以及大氣條 件（即大氣的絚合物，如氧氣分壓），以實驗判定氡化處理 的確切條件’以使深度t及/或t，最佳化。然而，如果在 本方法中應用純氧或高溫蒸氣以外的東西，大氣中之氧氣 分壓最好至少約0,0 0 0 1 ( 1 0 0 ppma)，最好至少約0.00 0 2 ^00 PPnm)，因此要注意，用於熱退火少驟s2中，對於氧 氣容量或分壓的限制，不適用於此方法1選擇性步驟。此 外’如果實質地保持區域1 了之最高空洞濃度，此氡化處理 之溫度最好超過約丨丨5 〇 C。該溫度若能矣少約相等於步驟 中’熱處理期間所使用之溫度則更好。不限於任何特定 理論，一般相信，如果該溫度低於熱處理期間者，因為空 洞與自間隙之直接還原，區域1 7中之最高空洞濃度一定會 下降* 一旦完成氡化處理，可如上述步驟S3，經過晶格空洞在 單晶矽中相當的可移動之溫度範圍，快速冷卻該晶圓。藉 由快速冷卻該晶圓，在矽矩陣中有效地「洗結」空洞濃度 分布，而建立晶格空洞的不一致分布β因此最好能以此溫 度範.圍内之一平均速率，至少每秒約5 t ’來加以冷卻’ 以避免失去或消除已建立之空洞濃度分寧。然而’該冷部 速率最好為至少每秒約2 0。要注意的是’改變冷哥速率 後，可進一步修正其結果分布。因此，根據要獲得之^目標 分布，該平均冷卻速率至少每秒約5 〇。匸’ 1 0 0 C ’或南到 2 0 〇 °C以上。
第2丨頁 425636 五、發明細（π) , 旦冷卻該晶圓至一 irn度’低於晶格空洞在單晶石夕中相 當可移動的溫度範圍’冷卻速率對晶圓沈澱特徵$有重要 影響，因此不再重要。一般，該冷卻步驟可在相同於執行 力°熱步驟之大氣下執行。 此分開的氧化處理亦為一可行方法，藉由如以上詳細敛 述之調整冷卻速率的方法’而控制空洞濃度分布。因此， 應用此氧化處理時，步驟34之冷卻速率可大於在此所述。 另外，要注意的是’目標深度t或t，超過十幾微米，數十 微米或更多時，最好用此氧化處理。 更要注意的是，氧化處理的靈活性，使此方法可成功地 在一般具有「ϋ形」空洞濃度（數量密度）的晶圓上執行β 明確而言，以上所述，如果將在晶圓表面只具有一原始氧 化層之晶圓，在一氮化大氣中做熱退火步螺S 2，其結果晶 圓一般具有「U形」之空洞分布。藉由將這樣的晶圓做氧 化熱處理，可改變其空洞濃度分布，選擇性地判定暴露條 件，以獲得與本發明一致之目標空洞分布。 本發明其他實施例中 > 可將晶圓之前後表面暴露於不同 大氣，各大氣可包括一種或多種氮化氣體或非氮化氣體。 例如，可將晶圓後表面暴露於氮化大氣，而將前表面暴露 於非氮化大氣。另外，可將多個晶圓（如2，3或更多個晶 圓）面對面地堆疊而同時退火；這樣退火時’在退火期 間，面對面接觸的各面，機械地屏蔽大氣。另外，依據快 速熱退火步驟期間應用之大氣’與晶圓之目標氧氣沈澱分 布，可僅在晶圓要有裸露區的—側，如晶圓之前表面3 (見
425636 五、發明說明（18) 圖1 )，形成氧化層。以此方式屏蔽矽晶圓之一表面，產生 空洞不對稱分布的晶圓β因此’可獲得一晶圓，僅於一側 具有裸路區，或在一側具有比另一側深之裸露區。 本發明方法之開始材料，可為已撤光之石夕晶圓，或是已 研磨並蝕刻而未拋光之矽晶圓.另外，該晶圓可具有空洞 或自間隙點缺陷’為顯著的本質點缺陷。例如，該晶圓可 以是從中央至邊緣佈滿空洞，從中央至邊緣佈滿自間隙， 或可包括一佈滿材料之中央空洞核心，以佈滿材料之自間 隙軸向對稱環包圍。 i— 若要在一理想沈澱晶圓上沈積一外延層，可在外延沈積 之前或之後，實行本發明之方法。如果在之前實行，最好 在本方法後及外延沈積前，穩定晶圓中之氧氣沈澱成核中 °若在之後實行，如果可達到本發明方法所需之冷卻速 率’最好接著外延沈積之後，在外延反應器中實行本發明 方法。 ' 、早晶石夕中之晶格空洞的測量，可藉由鉑擴散分析執行。 通常’在樣本上沈積鉑，並在一水平.表面上擴散，最好選 擇擴散時間及溫度，如用Frank-Turnbul 1裝置主導鉑的擴 4其精由截原子’足以達到空洞配置的穩定狀態。對 ，發月而言’ 一般具有空洞濃度之晶圓，可使用20秒730 C的擴散時間及溫度，.雖然在較低溫度下，如約68 0 °C， 可獲得更精確的蹤跡。另外’要將矽化程序的可能影響減 至最小’該鉑沈積方法最好使表面濃度低於一單層/鉑擴 散之技街在他處敘述，例如，Jacob等人，J. Appl.
第23頁 五、發明說明（19)
Phys. ，82 期，頁182(1997) ;Zimmermann 與Ryssel ，”The Modeling of Platinum Diffusion In Silicon Under Non-Equilibrium Conditions" >J. Electrochemical Society ’ 139期，頁256(1992) ; Zimmermann ， Goesele ， Seilenthal及Eichiner ， "Vacancy Concentration Wafer Mapping In Silicon" 5 Journal of Crystal Growth > 129 期，頁582(1993) ; Zi mmermann與Fa 1ster， "Investigation Of The Nucleation of Oxygen Precipitates in Czochralski Silicon At An Early Stage" ，Appl· Phys.Lett. ， 60 期，頁3250(1992);以及 Zimmermann與Ryssel > App1 . Phys.A , 55期，頁 121(1992)。 範例1至5說明理想氧沈澱方法，範例5尤其說明本發明 之氧化熱處理。這些範例不應視為僅限於此用法》 範例1 將藉由切克勞斯基法抽出之矽單晶體切片並拋光，以形 成矽晶圓。接著將這些晶圓做表面氧化步驟（s,)，在氮氣 或氬中做快速熱退火步騍（s2)，快速冷卻（s3 )，並在如表 I所設定之條件下，做一氧氣穩定化與生長步驟（s4)。表 I中亦列出’步驟3!至$4之前，晶圓的最初氧氣濃度 (〇() ’步驟S4後晶圓整體中之氧氣沈澱密度（〇pd)，以及步 驟S4後裸露區之深度（DZ)。
第24頁 4 2563 6 五、發明說明（20)
表I 樣本 4-7 4-8 3-14 S, 在巧+約中， 1，000°C ’ 15合· 在N2+約1¾¾中， l，000ec，15分 無 S2 在队中，1250°C， 35秒 在^ 中，1250°C， 35秒 在 Ar 中，125CTC ，35秒 S, 100oC/秒 100。。/秒 100°C/秒 s4 在Nj中* 800°C4 獨+1，〇〇〇 。。16小時 在竓中， 800°C4 小時+1,000 °C16小時 在化中， 800°C4 小時+1,000 °C16小時 Oi (a toms/cm3) __ 7x1017 6.67xl017 7·2χ1017 OPD (atoms/cm3) I IxlO10 4.4χ109 1.69x1010 DZ (depth in 仁m) 70 ---- 95 0 剖面圖（這些圖為放大200倍之 圖3顯不樣本4 “ 8 ’而圖4顯示樣 繪製樣本4 - 7中晶格空洞之濃 圊表面深度（在晶圓前側對應深 圖2 ’ 3及4顯示結果晶圓的 照片）；圖2顯示樣本4_7， 本 3 -1 4。 另外，使用鉑擴散技術 度。圖5顯示鉑壌度與距晶 度為0微米）的圓表。 JL±i2 為證明理想氧沈，古、土 矽 做 晶圓氡氣濃度影敏=法伽不受以切克勞斯基法長成 如範例丨所述之一、牛將驟二個具有不同氧氣濃度之晶圓 ¥步驟。在表E中列出各步驟之條^
O:\60\60211.pjp
第25頁 4 2 56 3 6 五、發明說明（21) 步驊S!至$4之前晶圓的最初氧氣濃度（0i )，步驟S4後晶圓整 體中之氧氣沈澱密度（OPD) ’以及步驟s4後從晶圓 表面測得之裸露區深度（DZ)。圖6，7及8顯示結果晶圓的 剖面圖（這些圖為放大200倍之照片）；圖6顯示樣本3-4， 圖7顯示樣本3-5，而圖8顯示樣本3-6。 表Π 樣本 3-4 3-5 3-6 S, 在N2+約1%中> l，〇〇〇°C，15 合· 在N2+約1¾¾中， 1,000。。，15分 在％+約中， 1，000°C，15 僉 / s2 在仏中，1250t， 35秒 在$ 中，125(TC， 35秒 在 N2 中，125CTC， 35秒 S3 125/秒 125。。/秒 125°C/秒 S4 在仏中， 80CTC4 小時+1，〇〇〇 〇C16小時 在仏中， 800〇C4 小時+1,000 tl6小時 在^中， _*C4 小時+1，000 °C16小時 Oi (atoms/cm3) 6xl〇17 7xl017 8xl017 OPD (a toms/cm3) 4xl〇10 1X1010 6xl010 DZ (depth in //m) 約40 約40 約40 範例3 為證明理想氧沈澱方法，不受氧氣沈澱穩定化與生長步 驟（S4)之條件影響，將具有相同最初氧氣濃度的晶圓（樣 本1~8) *做如範例2樣本3-4的步驟，只除了使用市售專賣 的16 Mb DRAM方法，做為氧氣沈澱穩定化與生長步驟
O:\60\6021l.PTD 第26頁 五、發明說明（22) (S4)。圖9顯示結果晶圓的 斗软ς# 说 剖面圖（此圖為放大20 0倍之照 片）。步箱S4仅，樣本1 _ 8。 0 8與樣本3-4具有相當之整體氧氣 沈瓜选度（樣本1-8為7xl〇u/cm3，而樣本3_4為 ^xliPVcm3)，以及相當之裸露區深度（近似4〇微米）。 範例4 此範例說明可觀察的整體微缺陷密度（BMD)之傾向，即 在熱處理期間’在一大氣下氧氣濃度增加，所導致的氧氣 沈澱密度，與裸露區深度（D2)。在不同製程條件下，將三 個不同組別的晶圓做快速熱退火。A組晶圓在氮氣大氣 下’以1 2 0 0 °C退火3 0秒；B組晶圓在相同條件下退火2 〇 秒：而C組晶圓則在氬大氣下’以1 2 0 0 °C退火3 〇秒。此例 中三組晶圓皆未執行過預先氡化步驟。 如下表HI所示，各組内之各個晶圊的氧氣分壓均增加β 一完成退火’藉由業界標準裝置，判定各晶圓之密度 及dz深度。其結果列於下表m »
第27頁 425636 五、發明說明（23) 表皿 晶圓組別 氧氣分壓 BMD密度 (缺陷量/cm3) nz深度. (微米） A 250 ppma 6.14xl09 70 A 500 ppma 6.24xl09 SO A 1000 ppma 2.97xl09 80 A 2000 ppma 7.02x10s 100 A 5000 ppma 2.99xl07 ND A lxlO6 ppma 6.03xl06 ND B 500 ppma 2.59xl09 80 B 1000 ppma 1.72xl09 100 B 2000 ppma 9.15x10s 100 B 5000 ppma 2.65xl07 ND B lx106 ppma 2.17xl06 ND · C 250 ppma 2.65xl09 90 c 500 ppma 4.03xl09 70 c 1000 ppma 1.72xl09 140 c 5000 ppma 1.69x10s 120 未定 上述資料顯示，大氣中氧氣分壓增加時，整體微缺陷之 數量密度減少。另外，氧氣分壓達到10, 〇〇〇 PPma時’無 法分別整體微缺陷之數量密度，與根據本發明，已經過氧 氣沈殿熱處理，而無預先快速熱退火之晶圓整體微缺陷之 數量密度。 範例5 氧化熱退火處理
第28頁 五、發明說明（24) --- 為說明本發明之氧化熱退火處理，將僅具有一原始氧化 層之石夕晶圓做快速熱退火步驟（Sz)，該矽晶圓取自根據切 克勞斯基法長成之單晶矽錠。在各例中，在一快速故退火 器中，於含氨大氣下，以約1180。(：退火該晶圓約3分鐘， 接著快速冷卻（Ss) °現在參考圖11及12，可觀察到，在氧 氣穩定化與生長步驟（I) ’以及NEC-1處理後/這類程序 條件產生一矽晶圓，本質上不具有裸露區，且其整體氧氣 沈澱密度（OPD)約大於lxl〇iaat〇ms/cm3 » 相對於圖1 1及1 2之晶圓，如果在完成冷卻（Sa)後及步驟 &前，將晶圓做氧化熱退火步驟，可形成一裸露區。現在 參考圖13及14，完成冷卻後，稍微蝕刻晶圓表面，以移除 任何存在之氮化物層。接著在一快速熱退火器中，於本例 中約具有100%氧氣濃度之含氧週圍氣體 教 11㈣約3分鐘。可觀察至，卜在氧氣穩定化與生長//4 (S4)，以及NEC-ι處理後，這類程序條件產生—矽晶圓， 具有深約60 之裸露區，且其整體氧氣沈澱密度（〇pD)約 大於lxl01Gat〇ms/cm3。 現在參考圖1 5及1 6，觀察到，可僅在該矽晶圓之一側， 執行6玄氧化熱退火步驟°藉由屏蔽晶圓不做處理的一侧， 可達成單側處理。圖15及16中之晶圓已經過與圖13及14之 =圓相同的處理’只是該晶圓已先藉由使用低溫化學氣體 定相沈積（CV D )，形成一氮化矽覆毯，而屏蔽其一侧。可 觀察到’在氧氣穩定化與生長步驟（Sj，以及NEC_1處理 k ’該結果晶圓在未屏蔽的一侧（前側）上，具有深6 〇以爪
425636 五、發明說明（25) _ 之裸露區，而該晶園已屏蔽的一侧（後側）本質上不具有裸 露區。該晶圓之整體氧氣沈澱密度⑶pD)約大於1χ1 〇10 atoms/cm3 。 要注意的是，要達成本方法之結果’不一定要蝕刻晶圓 表面，而移除現存之任何氮化物層，該表面蝕刻為選 的，而非限定之條件。 ，更要注意的是*由範例5來看，藉由在一氧化大氣中熱 退火晶圓，可有效地形成一裸露區。另外，藉由本發明·’立 他實施例所形成之裸露區，可用此熱氧化處理進一步修/、 改。例如’可藉由在步驟&之氧氣沈澱熱處理前，將^ 做此熱氧化處理，而增加樣本4_7及4„8 (範例丨）之裸露區 深度》同樣地，關於樣本3~14(範例1)，可藉由將晶 此熱氧化處理，而形成一裸露區β 由以上看來，可見已達成本發明的幾個目的。在不产 本發明範圍下，可對上述組合與方法做不同變化，以: 述僅做為說明之用，而並不限於此。 厅

Claims (1)

  1. 425636 六、申請專利範圍 1. 一種用於熱處理單晶矽晶圓以影響後續熱處理步驟 中，晶圓之氧氣沈澱作用之方法，該矽晶圓具有一前表 面，一後表面，介於該前後表面間之一中間平面，一表 層，其包括該晶圓介於前表面與一距離D間之區域，D為從 前表面往中間平面量得的距離，及一整體層，包括該晶圓 介於中間平面與表層間之區域，該方法包括下列步騍： 在大氣下，熱處理晶圓以在晶圓表層及整體層中形成 晶格空洞； 在超過約11 5 0 °C之溫度，於具有至少約1 0 0 p p m a氧氣 分壓之大氣中，將已熱處理之晶圓做熱退火；以及 控制該退火晶圓之冷卻速率，以製造具空洞濃度分布 之晶圓，其中最高密度位於或接近中間平面，其濃度向晶 圓前表面方向逐漸減少，且該表層與整體層空洞濃度之差 異在於，晶圓在溫度超過750 °C之熱處理，可在表層中形 成一裸露區，而氧氣叢聚或沈澱在整體層中，該氧氣叢聚 或沈澱在整體層中之濃度，係相關於空洞之濃度。 2 ·如申請專利範圍第1項之方法，其中熱處理以形成晶 格空洞係藉加熱該晶圓至少約1 1 7 5 °C下少於6 0秒之期間而 達成。 3.如申請專利範圍第1或2項之方法，其中晶圓係在一氮 化大氣中熱處理以形成晶格空洞。 ^ 4.如申請專利範圍第3項之方法，其中該大氣具有少於 約5 0 0 0 p p m a之氧氣分壓。 5.如申請專利範圍第1或2項之方法，其中晶圓係在一非
    O:\60\6021l.PTD 第31頁 425636 六、申請專利範圍 氮化大氣中熱處理以形成晶格空洞。 6. 如申請專利範圍第泛/項之方法，其中該大氣主要係 氣，氦，或其混合物。 7, 如申請專利範圍第、5項之方法，其中該大氣具有少於 5,000 ppma之氧氣分壓。 8, 如申請專利範圍第1或2項之方法，其中氧化物層係在 做熱處理以形成晶格.空洞前，藉由在一含氧大氣中加熱晶 圓’而成長於該晶圓前表面。 9. 如申請專利範圍第8項之方法，其中晶圊係在一氮化 大氣中熱處理以形成晶格空洞。 1 0.如申請專利範圍第8項之方法，其中晶圓係在一非氮 化大氣中熱處理以形成晶格空洞。 11.如申請專利範圍第1或2項之方法，其中該熱退火之 溫度約等於熱處理之溫度。 1 2.如申請專利範圍第1或2項之方法，其中用以做熱退 火之大氣具有之至少約200 ppma氧氣分壓。 1 3.如申請專利範圍第1或2項之方法，其中退火之晶圓 係在速率至少約2 0 °C /秒，經過在矽中晶格空洞仍相當可 移動之溫度範圍下冷卻。 1 4.如申請專利範圍第1或2項之方法，其中退火之晶圓 係在速率至少約5 0 °C /秒，經過在矽中晶格空洞仍相當可 移動之溫度範圍下冷卻。 1 5.如申請專利範圍第1或2項之方法，其中在熱退火 前，熱處理晶圓係在速率至少約5 0 °C /秒，經過在矽中晶
    第32頁
    4 25 六、申請專利範圍 格空洞仍相當可移動之溫度範圍下冷卻 其中在熱退火 16，如申請專利範圍第1或2項之方法， 、 =，熱處理晶圓係在速率至少約1〇(rc/秒，經"過在中晶 格空洞仍相當可移動之溫度範圍下冷卻，。 1 —種用於熱處理單結晶晶圓以影響其後續埶處理步 $中之晶圓内氧氣沈澱作用之方法，該⑪晶圓具有一前表 面，—後表面，介於該前後表面間之一中間平面，一表 f，包括該晶圓介於前表面與一距離D間之區域，D為自前 2面往中間平面量得的距離，以及一整體層，包括該晶圓 ji於中間平面與表層間之區域。該方法包括下列步驟： 在大氣下熱處理晶圓以在表層與整體層中形成晶格 空洞； 藉由在一含氧大氣中加熱該晶圓以氧化埶處理晶圓表 面；及 ” 曰控制該退火晶圓之冷卻速率以製造具空洞濃度分布之 ^圓，其中最高密度位於或靠近中間平面，其濃度向晶圓 刖表面的方向逐漸變小’而該表層與整體層中之空洞濃度 的差異在於’晶圓在溫度超過75〇。〇之熱處理，可在表層 中形成一裸露區，而氧氣叢聚或沈澱在整體層中，該氧氣 叢聚或沈澱在整體層中之濃度，係相關於空洞之濃度。 18.如申请專利範圍第丨7項之方法，其中熱處理晶圓之 表面係藉由在高溫蒸氣存在下氧化。 19 ·如申請專利範圍第丨7項之方法’其中熱處理晶圓之 表面係藉由在具有至少約100卯職氧氣分壓之含氧大氣中
    O:\60\6O211.PTD 第33頁 425636
    六、申請專利範圍 加熱而氧化 其中晶圓係在 其中晶圓係在 其中氧化物層 2二如申請專利範圍第17或19項之方法 -乳化大乳中熱處理以形成晶格空洞。 一 申t專利範圍第17或19項之方法 化大軋中熱處理以形成晶格空洞.。 •如申請專利範圍苐17或19項之方法， f在做熱處理以形成晶格空洞前，藉由在一含氧大:中層力 熱晶圓，而成長於以在該晶圓前表面β …氣中加 圓專：範圍第17或19項之方法，其中熱處理晶 圓係籍由加敎蔣兮s面 …对巧晶圓至至少約11 5 ο I而氧化。 請λ利範圍第17或19項之方法，其中經氧化晶 • ' * 乂約2 0 C/秒，經過在矽中晶格空洞仍相當 可移動之溫度範圍下冷卻。 ^ 如^·請專利範圍第1 7或1 9項之方法’其中在做熱退 火刖’…處理晶圓係在速率至少約50 °C/秒，經過在矽中 晶格空洞仍j目當可移動之溫度範圍下冷卻。 2。6,，如申請專利範圍第2〇項之方法，其中熱處理以形成 晶圓格空洞係藉由加熱晶圓到至少約11 75 t下少於約6 〇秒 之期間而達成，
TW088115126A 1998-09-02 1999-10-20 Process for preparing an ideal oxygen precipitating silicon wafer TW425636B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US9886198P 1998-09-02 1998-09-02

Publications (1)

Publication Number Publication Date
TW425636B true TW425636B (en) 2001-03-11

Family

ID=22271299

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088115126A TW425636B (en) 1998-09-02 1999-10-20 Process for preparing an ideal oxygen precipitating silicon wafer

Country Status (8)

Country Link
US (3) US6191010B1 (zh)
EP (1) EP1110240B1 (zh)
JP (1) JP4405083B2 (zh)
KR (1) KR100957729B1 (zh)
CN (1) CN1155064C (zh)
DE (1) DE69933777T2 (zh)
TW (1) TW425636B (zh)
WO (1) WO2000013226A1 (zh)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6503594B2 (en) * 1997-02-13 2003-01-07 Samsung Electronics Co., Ltd. Silicon wafers having controlled distribution of defects and slip
US5994761A (en) * 1997-02-26 1999-11-30 Memc Electronic Materials Spa Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor
WO2000013226A1 (en) * 1998-09-02 2000-03-09 Memc Electronic Materials, Inc. Process for preparing an ideal oxygen precipitating silicon wafer
US6436846B1 (en) * 1998-09-03 2002-08-20 Siemens Aktiengesellscharft Combined preanneal/oxidation step using rapid thermal processing
US6284384B1 (en) * 1998-12-09 2001-09-04 Memc Electronic Materials, Inc. Epitaxial silicon wafer with intrinsic gettering
DE10024710A1 (de) 2000-05-18 2001-12-20 Steag Rtp Systems Gmbh Einstellung von Defektprofilen in Kristallen oder kristallähnlichen Strukturen
US7160385B2 (en) * 2003-02-20 2007-01-09 Sumitomo Mitsubishi Silicon Corporation Silicon wafer and method for manufacturing the same
US6986925B2 (en) * 2001-01-02 2006-01-17 Memc Electronic Materials, Inc. Single crystal silicon having improved gate oxide integrity
WO2002084728A1 (en) * 2001-04-11 2002-10-24 Memc Electronic Materials, Inc. Control of thermal donor formation in high resistivity cz silicon
TW541581B (en) * 2001-04-20 2003-07-11 Memc Electronic Materials Method for the preparation of a semiconductor substrate with a non-uniform distribution of stabilized oxygen precipitates
CN100446196C (zh) * 2001-06-22 2008-12-24 Memc电子材料有限公司 通过离子注入产生具有本征吸除的绝缘体衬底硅结构的方法
JP2003077924A (ja) * 2001-08-30 2003-03-14 Sumitomo Mitsubishi Silicon Corp 半導体ウェーハの製造方法及び半導体ウェーハ
KR100423752B1 (ko) * 2001-11-12 2004-03-22 주식회사 실트론 실리콘 반도체 웨이퍼 및 그 제조 방법
US7196022B2 (en) * 2001-12-20 2007-03-27 Kimberly-Clark Worldwide, Inc. Products for controlling microbial generated odors
KR100745309B1 (ko) * 2002-04-10 2007-08-01 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드 이상적인 산소 침전 실리콘 웨이퍼에서 디누드 구역깊이를 조절하기 위한 방법
KR20040007025A (ko) * 2002-07-16 2004-01-24 주식회사 하이닉스반도체 반도체 웨이퍼 제조 방법
JP4486889B2 (ja) * 2002-11-12 2010-06-23 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 単結晶インゴットを成長させる方法及び結晶引上げ装置
JPWO2004073057A1 (ja) * 2003-02-14 2006-06-01 株式会社Sumco シリコンウェーハの製造方法
US20040259321A1 (en) * 2003-06-19 2004-12-23 Mehran Aminzadeh Reducing processing induced stress
US6955718B2 (en) 2003-07-08 2005-10-18 Memc Electronic Materials, Inc. Process for preparing a stabilized ideal oxygen precipitating silicon wafer
DE10336271B4 (de) * 2003-08-07 2008-02-07 Siltronic Ag Siliciumscheibe und Verfahren zu deren Herstellung
JP4396640B2 (ja) * 2004-02-03 2010-01-13 信越半導体株式会社 半導体ウエーハの製造方法及び半導体インゴットの切断位置決定システム
JP4794137B2 (ja) 2004-04-23 2011-10-19 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 シリコン半導体基板の熱処理方法
JP4617751B2 (ja) * 2004-07-22 2011-01-26 株式会社Ｓｕｍｃｏ シリコンウェーハおよびその製造方法
US7846822B2 (en) * 2004-07-30 2010-12-07 The Board Of Trustees Of The University Of Illinois Methods for controlling dopant concentration and activation in semiconductor structures
US7416603B2 (en) * 2004-10-19 2008-08-26 Siltron Inc. High quality single crystal and method of growing the same
US20060138601A1 (en) * 2004-12-27 2006-06-29 Memc Electronic Materials, Inc. Internally gettered heteroepitaxial semiconductor wafers and methods of manufacturing such wafers
CN100437941C (zh) * 2005-03-21 2008-11-26 北京有色金属研究总院 一种获得洁净区的硅片快速热处理工艺方法及其产品
JP2008545605A (ja) * 2005-05-19 2008-12-18 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 高抵抗率シリコン構造体およびその製造方法
US7485928B2 (en) * 2005-11-09 2009-02-03 Memc Electronic Materials, Inc. Arsenic and phosphorus doped silicon wafer substrates having intrinsic gettering
US20090004426A1 (en) * 2007-06-29 2009-01-01 Memc Electronic Materials, Inc. Suppression of Oxygen Precipitation in Heavily Doped Single Crystal Silicon Substrates
US20090004458A1 (en) * 2007-06-29 2009-01-01 Memc Electronic Materials, Inc. Diffusion Control in Heavily Doped Substrates
US7968440B2 (en) * 2008-03-19 2011-06-28 The Board Of Trustees Of The University Of Illinois Preparation of ultra-shallow semiconductor junctions using intermediate temperature ramp rates and solid interfaces for defect engineering
JP2009231429A (ja) * 2008-03-21 2009-10-08 Covalent Materials Corp シリコンウェーハの製造方法
JP5561918B2 (ja) * 2008-07-31 2014-07-30 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの製造方法
US8476149B2 (en) * 2008-07-31 2013-07-02 Global Wafers Japan Co., Ltd. Method of manufacturing single crystal silicon wafer from ingot grown by Czocharlski process with rapid heating/cooling process
US7939432B2 (en) * 2008-12-15 2011-05-10 Macronix International Co., Ltd. Method of improving intrinsic gettering ability of wafer
JP5062217B2 (ja) * 2009-04-30 2012-10-31 株式会社Ｓｕｍｃｏ 半導体ウェーハの製造方法
US8871670B2 (en) 2011-01-05 2014-10-28 The Board Of Trustees Of The University Of Illinois Defect engineering in metal oxides via surfaces
US9129919B2 (en) 2012-11-19 2015-09-08 Sunedison Semiconductor Limited Production of high precipitate density wafers by activation of inactive oxygen precipitate nuclei
CN105316767B (zh) * 2015-06-04 2019-09-24 上海超硅半导体有限公司 超大规模集成电路用硅片及其制造方法、应用
EP3562978B1 (en) 2016-12-28 2021-03-10 Sunedison Semiconductor Limited Method of treating silicon wafers to have intrinsic gettering and gate oxide integrity yield
AU2020328504A1 (en) 2019-08-09 2022-02-17 Leading Edge Equipment Technologies, Inc. Producing a ribbon or wafer with regions of low oxygen concentration

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS583375B2 (ja) 1979-01-19 1983-01-21 超エル・エス・アイ技術研究組合 シリコン単結晶ウエハ−の製造方法
JPS5680139A (en) 1979-12-05 1981-07-01 Chiyou Lsi Gijutsu Kenkyu Kumiai Manufacture of semiconductor device
US4437922A (en) 1982-03-26 1984-03-20 International Business Machines Corporation Method for tailoring oxygen precipitate particle density and distribution silicon wafers
US4548654A (en) 1983-06-03 1985-10-22 Motorola, Inc. Surface denuding of silicon wafer
US4505759A (en) 1983-12-19 1985-03-19 Mara William C O Method for making a conductive silicon substrate by heat treatment of oxygenated and lightly doped silicon single crystals
US4868133A (en) * 1988-02-11 1989-09-19 Dns Electronic Materials, Inc. Semiconductor wafer fabrication with improved control of internal gettering sites using RTA
US4851358A (en) * 1988-02-11 1989-07-25 Dns Electronic Materials, Inc. Semiconductor wafer fabrication with improved control of internal gettering sites using rapid thermal annealing
JPH01242500A (ja) 1988-03-25 1989-09-27 Mitsubishi Metal Corp シリコン基板の製造方法
JPH0232535A (ja) * 1988-07-21 1990-02-02 Kyushu Electron Metal Co Ltd 半導体デバイス用シリコン基板の製造方法
JPH039078A (ja) 1989-06-05 1991-01-16 Komatsu Ltd 斜板式ピストンモータ
JPH03185831A (ja) 1989-12-15 1991-08-13 Komatsu Denshi Kinzoku Kk 半導体装置の製造方法
IT1242014B (it) * 1990-11-15 1994-02-02 Memc Electronic Materials Procedimento per il trattamento di fette di silicio per ottenere in esse profili di precipitazione controllati per la produzione di componenti elettronici.
JP2613498B2 (ja) * 1991-03-15 1997-05-28 信越半導体株式会社 Ｓｉ単結晶ウエーハの熱処理方法
JPH04294540A (ja) 1991-03-25 1992-10-19 Nippon Steel Corp 半導体の製造方法
JP2758093B2 (ja) * 1991-10-07 1998-05-25 信越半導体株式会社 半導体ウェーハの製造方法
JP2726583B2 (ja) 1991-11-18 1998-03-11 三菱マテリアルシリコン株式会社 半導体基板
JPH05155700A (ja) 1991-12-04 1993-06-22 Nippon Steel Corp 積層欠陥発生核を有するゲッタリングウエハの製造方法および同方法により製造されたシリコンウエハ
JP2560178B2 (ja) * 1992-06-29 1996-12-04 九州電子金属株式会社 半導体ウェーハの製造方法
JPH0684925A (ja) 1992-07-17 1994-03-25 Toshiba Corp 半導体基板およびその処理方法
KR0139730B1 (ko) * 1993-02-23 1998-06-01 사또오 후미오 반도체 기판 및 그 제조방법
US5401669A (en) 1993-05-13 1995-03-28 Memc Electronic Materials, Spa Process for the preparation of silicon wafers having controlled distribution of oxygen precipitate nucleation centers
JPH0786289A (ja) 1993-07-22 1995-03-31 Toshiba Corp 半導体シリコンウェハおよびその製造方法
JP2854786B2 (ja) * 1993-08-24 1999-02-03 三菱マテリアル株式会社 シリコンウェーハの製造方法
JP2725586B2 (ja) * 1993-12-30 1998-03-11 日本電気株式会社 シリコン基板の製造方法
US5445975A (en) 1994-03-07 1995-08-29 Advanced Micro Devices, Inc. Semiconductor wafer with enhanced pre-process denudation and process-induced gettering
JP2895743B2 (ja) 1994-03-25 1999-05-24 信越半導体株式会社 Ｓｏｉ基板の製造方法
JPH07321120A (ja) 1994-05-25 1995-12-08 Komatsu Electron Metals Co Ltd シリコンウェーハの熱処理方法
JP3458342B2 (ja) 1994-06-03 2003-10-20 コマツ電子金属株式会社 シリコンウェーハの製造方法およびシリコンウェーハ
JP2874834B2 (ja) 1994-07-29 1999-03-24 三菱マテリアル株式会社 シリコンウェーハのイントリンシックゲッタリング処理法
JPH0845944A (ja) 1994-07-29 1996-02-16 Sumitomo Sitix Corp シリコンウェーハの製造方法
JPH0845947A (ja) 1994-08-03 1996-02-16 Nippon Steel Corp シリコン基板の熱処理方法
JP3285111B2 (ja) 1994-12-05 2002-05-27 信越半導体株式会社 結晶欠陥の少ないシリコン単結晶の製造方法
US5611855A (en) 1995-01-31 1997-03-18 Seh America, Inc. Method for manufacturing a calibration wafer having a microdefect-free layer of a precisely predetermined depth
US5788763A (en) 1995-03-09 1998-08-04 Toshiba Ceramics Co., Ltd. Manufacturing method of a silicon wafer having a controlled BMD concentration
US5593494A (en) 1995-03-14 1997-01-14 Memc Electronic Materials, Inc. Precision controlled precipitation of oxygen in silicon
JP3085146B2 (ja) 1995-05-31 2000-09-04 住友金属工業株式会社 シリコン単結晶ウェーハおよびその製造方法
JP3381816B2 (ja) 1996-01-17 2003-03-04 三菱住友シリコン株式会社 半導体基板の製造方法
KR100240023B1 (ko) 1996-11-29 2000-01-15 윤종용 반도체 웨이퍼 열처리방법 및 이에 따라 형성된 반도체 웨이퍼
US5994761A (en) 1997-02-26 1999-11-30 Memc Electronic Materials Spa Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor
KR20040065306A (ko) 1997-04-09 2004-07-21 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드 저결함 밀도의 베이컨시가 지배적인 실리콘의 제조 방법
CN1316072C (zh) 1997-04-09 2007-05-16 Memc电子材料有限公司 低缺陷密度、理想氧沉淀的硅
JP3144631B2 (ja) 1997-08-08 2001-03-12 住友金属工業株式会社 シリコン半導体基板の熱処理方法
TW429478B (en) 1997-08-29 2001-04-11 Toshiba Corp Semiconductor device and method for manufacturing the same
JPH11150119A (ja) 1997-11-14 1999-06-02 Sumitomo Sitix Corp シリコン半導体基板の熱処理方法とその装置
JPH11150011A (ja) * 1997-11-18 1999-06-02 Sumitomo Metal Mining Co Ltd 厚膜抵抗体の形成方法
JP3711199B2 (ja) * 1998-07-07 2005-10-26 信越半導体株式会社 シリコン基板の熱処理方法
WO2000013226A1 (en) * 1998-09-02 2000-03-09 Memc Electronic Materials, Inc. Process for preparing an ideal oxygen precipitating silicon wafer

Also Published As

Publication number Publication date
US6579779B1 (en) 2003-06-17
US6191010B1 (en) 2001-02-20
EP1110240A1 (en) 2001-06-27
JP4405083B2 (ja) 2010-01-27
KR20010082183A (ko) 2001-08-29
US6713370B2 (en) 2004-03-30
EP1110240B1 (en) 2006-10-25
US20030221609A1 (en) 2003-12-04
JP2002524852A (ja) 2002-08-06
CN1155064C (zh) 2004-06-23
KR100957729B1 (ko) 2010-05-12
DE69933777T2 (de) 2007-09-13
CN1317152A (zh) 2001-10-10
WO2000013226A9 (en) 2001-11-22
WO2000013226A1 (en) 2000-03-09
DE69933777D1 (de) 2006-12-07

Similar Documents

Publication Publication Date Title
TW425636B (en) Process for preparing an ideal oxygen precipitating silicon wafer
JP5995888B2 (ja) 欠陥密度が低い単結晶シリコンから得られるシリコン・オン・インシュレーター構造体
JP4681063B2 (ja) 内部ゲッタリング性の改良された熱アニーリングされたウエハ
US6180220B1 (en) Ideal Oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor
JP3449729B2 (ja) 単結晶シリコンウエハを製造する方法
TW201107544A (en) Anneal wafer, method for manufacturing anneal wafer, and method for manufacturing device
KR20040076872A (ko) 질소/탄소 안정화된 산소 침전물 핵형성 중심을 가진이상적인 산소 침전 실리콘 웨이퍼 및 그 제조 방법
EP1624482B1 (en) Thermally annealed silicon wafers having improved intrinsic gettering
TW476815B (en) Low defect density, ideal oxygen precipitating silicon wafer and process for the preparation thereof

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees