JP2000091259A - シリコンウェ―ハを処理するための急速熱プロセス - Google Patents
シリコンウェ―ハを処理するための急速熱プロセスInfo
- Publication number
- JP2000091259A JP2000091259A JP11247605A JP24760599A JP2000091259A JP 2000091259 A JP2000091259 A JP 2000091259A JP 11247605 A JP11247605 A JP 11247605A JP 24760599 A JP24760599 A JP 24760599A JP 2000091259 A JP2000091259 A JP 2000091259A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- oxygen
- temperature
- depth
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 26
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 26
- 239000010703 silicon Substances 0.000 title claims abstract description 26
- 238000010438 heat treatment Methods 0.000 title abstract description 6
- 238000000034 method Methods 0.000 claims abstract description 49
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 39
- 239000001301 oxygen Substances 0.000 claims abstract description 38
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 36
- 238000000137 annealing Methods 0.000 claims abstract description 16
- 230000007547 defect Effects 0.000 claims abstract description 12
- 230000003647 oxidation Effects 0.000 claims abstract description 9
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 9
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 8
- 230000001590 oxidative effect Effects 0.000 claims description 5
- 229910052786 argon Inorganic materials 0.000 claims description 4
- 229910052757 nitrogen Inorganic materials 0.000 claims description 3
- VVTSZOCINPYFDP-UHFFFAOYSA-N [O].[Ar] Chemical compound [O].[Ar] VVTSZOCINPYFDP-UHFFFAOYSA-N 0.000 claims 1
- 239000002131 composite material Substances 0.000 claims 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 abstract description 2
- 230000008685 targeting Effects 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 35
- 238000004519 manufacturing process Methods 0.000 description 11
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 238000001556 precipitation Methods 0.000 description 4
- 238000005247 gettering Methods 0.000 description 3
- 230000006911 nucleation Effects 0.000 description 3
- 239000002244 precipitate Substances 0.000 description 3
- 238000010899 nucleation Methods 0.000 description 2
- 150000002926 oxygen Chemical class 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000007865 diluting Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910017464 nitrogen compound Inorganic materials 0.000 description 1
- 150000002830 nitrogen compounds Chemical class 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
- H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
- H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
- H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
- H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
- H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
- H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
- H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Formation Of Insulating Films (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
(57)【要約】
【課題】 シリコンウェーハ処理に用いられて所定厚み
の熱酸化膜を生成させ、同時に無欠陥領域の深さおよび
微小バルク欠陥密度（ＢＭＤ）を調整するための急速熱
プロセス（ＲＴＰ）の開発を提供する。 【解決手段】 シリコンウェーハを処理するための急速
熱プロセスはウェーハを制御された温度および制御され
たプレアニール時間、酸化雰囲気中に雰囲気圧で曝露す
ることで所定の無欠陥領域深さに対応する所定の目標の
熱酸化膜を得ることを特徴とするプレアニール／酸化複
合ステップから構成される。
の熱酸化膜を生成させ、同時に無欠陥領域の深さおよび
微小バルク欠陥密度（ＢＭＤ）を調整するための急速熱
プロセス（ＲＴＰ）の開発を提供する。 【解決手段】 シリコンウェーハを処理するための急速
熱プロセスはウェーハを制御された温度および制御され
たプレアニール時間、酸化雰囲気中に雰囲気圧で曝露す
ることで所定の無欠陥領域深さに対応する所定の目標の
熱酸化膜を得ることを特徴とするプレアニール／酸化複
合ステップから構成される。
Description
【０００１】
【発明の属する技術分野】本発明はプレアニールシリコ
ンウェーハのＤＲＡＭ技術において急速熱プロセス（Ｒ
ＴＰ）に用いられる複合プレアニール／酸化ステップに
関する。より詳細には、プレアニールシリコンウェーハ
の改良プロセスで、本発明の方法は単一のＲＴＰプロセ
スで無欠陥領域（ＤＺ）と所定厚みのパッド酸化膜を同
時に生成する。
ンウェーハのＤＲＡＭ技術において急速熱プロセス（Ｒ
ＴＰ）に用いられる複合プレアニール／酸化ステップに
関する。より詳細には、プレアニールシリコンウェーハ
の改良プロセスで、本発明の方法は単一のＲＴＰプロセ
スで無欠陥領域（ＤＺ）と所定厚みのパッド酸化膜を同
時に生成する。
【０００２】
【従来の技術】シリコンウェーハの製造プロセスでは、
チョクラルスキー成長後のＳｉインゴット中に酸素が存
在する。この酸素源は結晶成長時にＳｉ融液を収容し、
融液中に一部溶解する石英るつぼである。
チョクラルスキー成長後のＳｉインゴット中に酸素が存
在する。この酸素源は結晶成長時にＳｉ融液を収容し、
融液中に一部溶解する石英るつぼである。
【０００３】ウェーハをインゴットから切り出すとき、
この酸素は殆どが格子間原子の形でウェーハに含まれ
る。したがって、ＤＲＡＭ技術の第１ステップはウェー
ハを複雑な高温プロセス中で焼鈍することである。この
煩雑な高温プロセスの目的あるいは目標は厚みが１０〜
２０μｍのウェーハ層から酸素を外部拡散させ、同時に
ウェーハバルクにＳｉＯ2沈殿物を生成させることであ
る。このプレアニールステップが「無欠陥領域（Ｄ
Ｚ）」、すなわち加工要件であるウェーハ表面近傍に酸
素関連の欠陥がない領域、が創出され、ウェーハに高い
内部ゲッタ能力を付与する。プレアニール中に通常は薄
い酸化膜が成長する。しかし、この生成した酸化膜の不
利益な点は制御されていない厚みを有することで、パッ
ド酸化膜の生成前にこの酸化膜を剥離する必要があるこ
とである。
この酸素は殆どが格子間原子の形でウェーハに含まれ
る。したがって、ＤＲＡＭ技術の第１ステップはウェー
ハを複雑な高温プロセス中で焼鈍することである。この
煩雑な高温プロセスの目的あるいは目標は厚みが１０〜
２０μｍのウェーハ層から酸素を外部拡散させ、同時に
ウェーハバルクにＳｉＯ2沈殿物を生成させることであ
る。このプレアニールステップが「無欠陥領域（Ｄ
Ｚ）」、すなわち加工要件であるウェーハ表面近傍に酸
素関連の欠陥がない領域、が創出され、ウェーハに高い
内部ゲッタ能力を付与する。プレアニール中に通常は薄
い酸化膜が成長する。しかし、この生成した酸化膜の不
利益な点は制御されていない厚みを有することで、パッ
ド酸化膜の生成前にこの酸化膜を剥離する必要があるこ
とである。
【０００４】シリコンウェーハの製造方法において、イ
ントリンシックゲッタリングプロセスが米国特許第５，
６７４，７５６号に開示されている。このプロセスは酸
素の沈殿核を含むウェーハを室温から８００℃〜約１０
００℃まで、少なくとも１０℃／分の速度で加熱し、ウ
ェーハをこの温度に０．５〜２０分間保持してイントリ
ンシックゲッタリングが効果的なシリコンウェーハを得
ることからなる。このプロセスでは、保持時間が２０分
を超えると過剰な厚みのＤＺ層が得られ、酸素沈殿核が
保持時間中に安定な大きさに成長することが指摘されて
いる。
ントリンシックゲッタリングプロセスが米国特許第５，
６７４，７５６号に開示されている。このプロセスは酸
素の沈殿核を含むウェーハを室温から８００℃〜約１０
００℃まで、少なくとも１０℃／分の速度で加熱し、ウ
ェーハをこの温度に０．５〜２０分間保持してイントリ
ンシックゲッタリングが効果的なシリコンウェーハを得
ることからなる。このプロセスでは、保持時間が２０分
を超えると過剰な厚みのＤＺ層が得られ、酸素沈殿核が
保持時間中に安定な大きさに成長することが指摘されて
いる。
【０００５】米国特許第４，５９７，８０４号はイント
リンシックゲッタリングによるヌードウェーハの作成方
法を開示していて、この方法は５００〜９００℃の温度
範囲から選んだ第１の温度に相当する焼鈍温度でシリコ
ンウェーハを加熱し、且つ焼鈍温度を９５０〜１３００
℃の温度範囲から選んだ第２の温度に上げること、焼鈍
温度を１４℃／分を超えない速度で第１温度から第２温
度に上昇させることによりシリコンウェーハを５００℃
から１３００℃の範囲から選んだ温度で焼鈍することか
らなる。
リンシックゲッタリングによるヌードウェーハの作成方
法を開示していて、この方法は５００〜９００℃の温度
範囲から選んだ第１の温度に相当する焼鈍温度でシリコ
ンウェーハを加熱し、且つ焼鈍温度を９５０〜１３００
℃の温度範囲から選んだ第２の温度に上げること、焼鈍
温度を１４℃／分を超えない速度で第１温度から第２温
度に上昇させることによりシリコンウェーハを５００℃
から１３００℃の範囲から選んだ温度で焼鈍することか
らなる。
【０００６】半導体シリコンウェーハを製造するプロセ
スは米国特許第５，５３４，２９４号に開示されてい
て、このプロセスは、厚みが１〜３ｎｍの酸化膜をシリ
コンウェーハの片側に生成すること、生成した酸化膜の
上に多結晶シリコンを堆積させること、シリコンウェー
ハを不活性ガス、還元性ガスまたはこれらの混合ガス中
でシリコンウェーハの他方の側をガスに曝露させて熱処
理し、酸素を他方の側から放散させ他方の側に無欠陥領
域を生成させることからなる。このプロセスで得られた
シリコンウェーハは上側に生成した無欠陥領域の面を持
つことが指摘されている。
スは米国特許第５，５３４，２９４号に開示されてい
て、このプロセスは、厚みが１〜３ｎｍの酸化膜をシリ
コンウェーハの片側に生成すること、生成した酸化膜の
上に多結晶シリコンを堆積させること、シリコンウェー
ハを不活性ガス、還元性ガスまたはこれらの混合ガス中
でシリコンウェーハの他方の側をガスに曝露させて熱処
理し、酸素を他方の側から放散させ他方の側に無欠陥領
域を生成させることからなる。このプロセスで得られた
シリコンウェーハは上側に生成した無欠陥領域の面を持
つことが指摘されている。
【０００７】米国特許第５，４０１，６６９号は酸素の
沈殿核形成中心の密度が制御された分布を持つシリコン
ウェーハの製造方法を開示している。このプロセスはウ
ェーハの遮蔽されていない面を少なくとも１１７５℃の
温度で急速熱処理中、窒素または窒素化合物のガスを含
む雰囲気に曝露し、一方でウェーハの他方の面を急速熱
処理中雰囲気ガスから遮蔽して後に続く熱処理時に酸素
沈殿物の成長サイトとしての役割を果たす核形成中心を
生成させることで実施される。この核形成中心はウェー
ハの遮蔽されていない面の近傍に密度のピークを有す
る。
沈殿核形成中心の密度が制御された分布を持つシリコン
ウェーハの製造方法を開示している。このプロセスはウ
ェーハの遮蔽されていない面を少なくとも１１７５℃の
温度で急速熱処理中、窒素または窒素化合物のガスを含
む雰囲気に曝露し、一方でウェーハの他方の面を急速熱
処理中雰囲気ガスから遮蔽して後に続く熱処理時に酸素
沈殿物の成長サイトとしての役割を果たす核形成中心を
生成させることで実施される。この核形成中心はウェー
ハの遮蔽されていない面の近傍に密度のピークを有す
る。
【０００８】シリコンウェーハの製造技術には、所定の
厚みの酸化膜と無欠陥領域を同時に生成させる要望があ
る。
厚みの酸化膜と無欠陥領域を同時に生成させる要望があ
る。
【０００９】シリコンウェーハの製造技術には、さら
に、プレアニールプロセスで生成する厚みが制御されて
いない酸化膜をパッド酸化膜の生成前に剥離しなければ
ならないと云う欠点を排除する要望がある。
に、プレアニールプロセスで生成する厚みが制御されて
いない酸化膜をパッド酸化膜の生成前に剥離しなければ
ならないと云う欠点を排除する要望がある。
【００１０】
【発明が解決しようとする課題】したがって、本発明の
目的の一つは所定の目標厚みの酸化膜と無欠陥領域を同
時に生成させることでシリコンウェーハを製造するプロ
セスを提供することにある。
目的の一つは所定の目標厚みの酸化膜と無欠陥領域を同
時に生成させることでシリコンウェーハを製造するプロ
セスを提供することにある。
【００１１】本発明の別の目的はパッド酸化膜の生成に
先立って剥離する必要のない、プレアニールステップで
生成された厚みの制御された酸化膜を提供することでシ
リコンウェーハを製造するプロセスを提供することにあ
る。
先立って剥離する必要のない、プレアニールステップで
生成された厚みの制御された酸化膜を提供することでシ
リコンウェーハを製造するプロセスを提供することにあ
る。
【００１２】本発明のさらなる目的は無欠陥領域を創出
する高温酸化プロセスを使用すること、沈殿物の密度を
所定の目標値に調整すること、さらなる加工のために薄
いパッド酸化膜を提供すること、でシリコンウェーハを
製造するプロセスを提供することにある。
する高温酸化プロセスを使用すること、沈殿物の密度を
所定の目標値に調整すること、さらなる加工のために薄
いパッド酸化膜を提供すること、でシリコンウェーハを
製造するプロセスを提供することにある。
【００１３】
【課題を解決するための手段】本発明のシリコンウェー
ハを提供するプロセスでは、一般的に、大気圧に近い高
圧下、１００％酸素中で温度および焼鈍時間を制御する
ことによって酸化膜の厚みおよびＤＺの深さを所望の目
標値に調節する。
ハを提供するプロセスでは、一般的に、大気圧に近い高
圧下、１００％酸素中で温度および焼鈍時間を制御する
ことによって酸化膜の厚みおよびＤＺの深さを所望の目
標値に調節する。
【００１４】本発明により、シリコンウェーハを形成さ
せる際に、熱酸化膜を生成させ、同時に無欠陥領域の深
さおよび微小バルク欠陥（ＢＭＤ）を調整するための急
速熱プロセス（ＲＴＰ）の技術が判明した。
せる際に、熱酸化膜を生成させ、同時に無欠陥領域の深
さおよび微小バルク欠陥（ＢＭＤ）を調整するための急
速熱プロセス（ＲＴＰ）の技術が判明した。
【００１５】
【実施例】例１ 大気圧プロセス図１を参照すると、単
結晶シリコンウェーハを約１０秒の保持時間、常温から
１２００℃に加熱し、その後に常温に戻すことで、本発
明になる第１の実施態様に拠る急速温度焼鈍（ＲＴＡ）
の温度プロファイルが理解されるであろう。この実施態
様では、酸化膜の厚みとＤＺの深さは酸素１００％中で
大気圧に近い高圧、約７４０トルで温度および焼鈍時間
を制御することにより所望の目標値に調整される。
結晶シリコンウェーハを約１０秒の保持時間、常温から
１２００℃に加熱し、その後に常温に戻すことで、本発
明になる第１の実施態様に拠る急速温度焼鈍（ＲＴＡ）
の温度プロファイルが理解されるであろう。この実施態
様では、酸化膜の厚みとＤＺの深さは酸素１００％中で
大気圧に近い高圧、約７４０トルで温度および焼鈍時間
を制御することにより所望の目標値に調整される。
【００１６】このプロセスでは、無欠陥領域の深さは酸
素１００％中および酸素５％のアルゴン中、７４０ト
ル、ＲＴＰ１２００℃におけるＤＺ深さと時間の関係を
示す図２から分かるように、ほぼ３５μｍである。この
値は最小必要値である１０μｍよりも大きい。
素１００％中および酸素５％のアルゴン中、７４０ト
ル、ＲＴＰ１２００℃におけるＤＺ深さと時間の関係を
示す図２から分かるように、ほぼ３５μｍである。この
値は最小必要値である１０μｍよりも大きい。
【００１７】７４０トル、１１５０℃、６０秒の急速温
度加工ステップでのＤＺ深さの雰囲気酸素濃度への依存
性は雰囲気中の酸素濃度約２０％でピークを示す。
度加工ステップでのＤＺ深さの雰囲気酸素濃度への依存
性は雰囲気中の酸素濃度約２０％でピークを示す。
【００１８】温度１１５０℃、短い１０秒ＲＴステップ
における無欠陥領域深さの雰囲気中の酸素濃度依存性を
図示する図４を参照されたい。
における無欠陥領域深さの雰囲気中の酸素濃度依存性を
図示する図４を参照されたい。
【００１９】図５のグラフは酸化膜の厚みと時間の関係
を示すが、目標厚み約８ｎｍは酸素１００％中での１２
００℃／１０秒ＲＴＯプロセスで達成されることが分か
る。図２に戻ると、実際には無欠陥領域の深さは目標値
の１０μｍよりも大きい（実際値は３５μｍ）。
を示すが、目標厚み約８ｎｍは酸素１００％中での１２
００℃／１０秒ＲＴＯプロセスで達成されることが分か
る。図２に戻ると、実際には無欠陥領域の深さは目標値
の１０μｍよりも大きい（実際値は３５μｍ）。
【００２０】酸素１００％中、１０秒、２５秒、６０秒
の３種類のＲＴＯ時間についての酸化膜厚みとチャンバ
圧との関係を図６のグラフに示す。
の３種類のＲＴＯ時間についての酸化膜厚みとチャンバ
圧との関係を図６のグラフに示す。
【００２１】図７のグラフに微小バルク欠陥密度（ＢＭ
Ｄ）をＲＴＯ時間の関数として示す図である。
Ｄ）をＲＴＯ時間の関数として示す図である。
【００２２】ＢＭＤ密度は図８に示すように、全圧およ
びＲＴＯ時間の関数であり、ほぼ３ｅｘｐ．８ｃｍ-3の
かなり大きな沈殿密度がＤＲＡＭデバイス製造サイクル
で実現される。
びＲＴＯ時間の関数であり、ほぼ３ｅｘｐ．８ｃｍ-3の
かなり大きな沈殿密度がＤＲＡＭデバイス製造サイクル
で実現される。
【００２３】酸化膜の所望目標厚みが４ｎｍである場合
には、酸素１００％中で圧力７４０トル、１２００℃、
２秒のＲＴＯを用いるのが有効である。図２に拠ると、
この場合の無欠陥領域深さはほぼ２０μｍとなり、目標
値である１０μｍに十分合致する。このプロセスでのＢ
ＭＤ密度はほぼ３ｅｘｐ．８ｃｍ-3である（図８参
照）。
には、酸素１００％中で圧力７４０トル、１２００℃、
２秒のＲＴＯを用いるのが有効である。図２に拠ると、
この場合の無欠陥領域深さはほぼ２０μｍとなり、目標
値である１０μｍに十分合致する。このプロセスでのＢ
ＭＤ密度はほぼ３ｅｘｐ．８ｃｍ-3である（図８参
照）。
【００２４】図９を参照すると、ＢＭＤ密度は酸素１０
０％中では圧力の関数として表されることが分かる。Ｂ
ＭＤ密度を全圧の関数としてＲＴＯプロセス１０秒、２
５秒、６０秒につき示してある。
０％中では圧力の関数として表されることが分かる。Ｂ
ＭＤ密度を全圧の関数としてＲＴＯプロセス１０秒、２
５秒、６０秒につき示してある。
【００２５】例２ 減圧プロセスここで、酸素１００％
中、１２００℃における無欠陥領域の深さと圧力との関
係を示す図１０を参照する。図１０から分かるように、
無欠陥領域の深さは酸素１００％の雰囲気では全圧に対
し弱い依存性しか示さない。この例では、酸化膜の目標
厚みは８０Ａ、ＤＺ深さは２０μｍである。図１０は、
ＤＺの深さ２０μｍはほぼ２５秒のＲＴＯ時間に対応す
ることを示している。目標の酸化膜厚みは全圧の選択に
よって設定される。図６から分かるように２００トルの
圧力が必要である。
中、１２００℃における無欠陥領域の深さと圧力との関
係を示す図１０を参照する。図１０から分かるように、
無欠陥領域の深さは酸素１００％の雰囲気では全圧に対
し弱い依存性しか示さない。この例では、酸化膜の目標
厚みは８０Ａ、ＤＺ深さは２０μｍである。図１０は、
ＤＺの深さ２０μｍはほぼ２５秒のＲＴＯ時間に対応す
ることを示している。目標の酸化膜厚みは全圧の選択に
よって設定される。図６から分かるように２００トルの
圧力が必要である。
【００２６】図６は、酸素１００％中、１２００℃、２
５秒のＲＴＯプロセスにつき、酸化膜の厚みを圧力の関
数として示す。この場合のＢＭＤ密度は図９から分かる
ように、ほぼ２．５ｅｘｐ．９ｃｍ-3である。
５秒のＲＴＯプロセスにつき、酸化膜の厚みを圧力の関
数として示す。この場合のＢＭＤ密度は図９から分かる
ように、ほぼ２．５ｅｘｐ．９ｃｍ-3である。
【００２７】本発明の文脈において、本プロセスは大気
圧下で酸素をアルゴンまたは窒素で希釈することで酸化
膜の厚みを調整して操作可能であるが、この好ましい実
施態様では１００％酸素またはＮ2ＯまたはＮＯなどの
酸化種を用いてシリコン表面のピッチングを避ける。
圧下で酸素をアルゴンまたは窒素で希釈することで酸化
膜の厚みを調整して操作可能であるが、この好ましい実
施態様では１００％酸素またはＮ2ＯまたはＮＯなどの
酸化種を用いてシリコン表面のピッチングを避ける。
【００２８】本発明のプロセスにおいて、本発明の範疇
から逸脱することなく種々の変更が可能であり、本明細
書に示した例は例示のためのものであり、本発明を制限
するものでないことを理解すべきである。
から逸脱することなく種々の変更が可能であり、本明細
書に示した例は例示のためのものであり、本発明を制限
するものでないことを理解すべきである。
【００２９】
【発明の効果】本発明に拠って、シリコンウェーハを作
成する際に、熱酸化膜を生成させ同時に無欠陥領域の深
さおよび微小バルク欠陥密度（ＢＭＤ）を調整するため
の急速熱処理（ＲＴＰ）技術が開発された。
成する際に、熱酸化膜を生成させ同時に無欠陥領域の深
さおよび微小バルク欠陥密度（ＢＭＤ）を調整するため
の急速熱処理（ＲＴＰ）技術が開発された。
【図１】本発明の第１の実施例に拠るＲＴＡ温度プロフ
ァイルを示すグラフである。
ァイルを示すグラフである。
【図２】希釈した酸素中におけるＲＴＡのグラフであっ
て、１２００℃、７４０トルで酸素１００％および酸素
５％のアルゴン中におけるＲＴＰのＤＺ深さと温度との
関係を示す。
て、１２００℃、７４０トルで酸素１００％および酸素
５％のアルゴン中におけるＲＴＰのＤＺ深さと温度との
関係を示す。
【図３】１１５０℃、６０秒、７４０トルでのＲＴＰス
テップ雰囲気中についてＤＺの酸素濃度依存性を示すグ
ラフである。
テップ雰囲気中についてＤＺの酸素濃度依存性を示すグ
ラフである。
【図４】１１５０℃、短い１０秒のＲＴＰステップ雰囲
気中についてＤＺの酸素濃度依存性を示すグラフであ
る。
気中についてＤＺの酸素濃度依存性を示すグラフであ
る。
【図５】酸素１００％中異なる三つのＲＴＰ状況につ
き、酸化膜の厚みと時間との関係をＲＴＰ／酸化時間の
関数として示すグラフである。
き、酸化膜の厚みと時間との関係をＲＴＰ／酸化時間の
関数として示すグラフである。
【図６】酸化膜の厚みとチャンバ圧との関係を示すグラ
フであって、酸化膜の厚みをＲＴＯ時間１０秒および６
０秒につきチャンバ圧の関数として示す。
フであって、酸化膜の厚みをＲＴＯ時間１０秒および６
０秒につきチャンバ圧の関数として示す。
【図７】微小バルク欠陥密度（ＢＭＤ）をＲＴＯ時間の
関数として示すグラフである。
関数として示すグラフである。
【図８】ＢＭＤ密度をＲＴＯ時間の関数として示すグラ
フである。
フである。
【図９】ＢＭＤ密度を１０秒、２５秒および６０秒のＲ
ＴＯプロセスにつき全圧の関数として示すグラフであ
る。
ＴＯプロセスにつき全圧の関数として示すグラフであ
る。
【図１０】圧力１０トルおよび７４０トル、酸素１００
％での１２００℃ＲＴＯプロセスにつきＤＺ深さと圧力
との関係を示すグラフある。
％での１２００℃ＲＴＯプロセスにつきＤＺ深さと圧力
との関係を示すグラフある。
【図１１】酸素１００％中、１２００℃、２５秒のＲＴ
Ｏプロセスにつき酸化膜の厚みと圧力を示すグラフであ
る。
Ｏプロセスにつき酸化膜の厚みと圧力を示すグラフであ
る。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 マーティン シュレムス ドイツ連邦共和国 ランゲブリュック ブ ルームシュトラーセ ４エー／15 (72)発明者 トーマス ゲルトナー ドイツ連邦共和国 オッテンドルフ−オク リラ リンデンヴェーク 11
Claims (10)
- 【請求項１】 所定厚みの熱酸化膜を生成させ、同時に
無欠陥領域の深さおよび微小バルク欠陥密度（ＢＭＤ）
を調整するためにシリコンウェーハ処理に用いられる急
速熱処理プロセス（ＲＴＰ）に使用されるプレアニール
／酸化複合ステップにおいて、 ウェーハを制御された温度および制御されたプレアニー
ル時間、酸化雰囲気中に雰囲気圧で曝露することで所定
の無欠陥領域深さに対応する所定の目標の熱酸化膜を得
ることを含むことを特徴とする、シリコンウェーハ処理
に用いられる急速熱処理プロセス（ＲＴＰ）に使用され
るプレアニール／酸化複合ステップ。 - 【請求項２】 酸化雰囲気が１００％酸素、酸素が約５
％のアルゴン、ＮＯおよびＮ2Ｏから選択される請求項
１記載のプロセス。 - 【請求項３】 前記の熱酸化膜の厚みが前記の雰囲気圧
を変えることによって調整される請求項１記載のプロセ
ス。 - 【請求項４】 前記の無欠陥領域の深さおよび前記ＢＭ
Ｄ密度がＲＴＰ温度および時間のパラメータで調整され
る請求項１記載のプロセス。 - 【請求項５】 前記の酸化雰囲気が１００％酸素であ
り、且つ前記の雰囲気圧が約７４０トルである請求項２
記載のプロセス。 - 【請求項６】 前記の制御された温度を急速温度酸化
（ＲＴＯ）時間約１０秒で約１２００℃に保持して目標
の厚みが約４ｎｍである熱酸化膜を得る請求項５記載の
プロセス。 - 【請求項７】 前記の制御された温度を急速温度酸化時
間約２５秒で約１２００℃に保持して目標の厚みが約８
ｎｍの熱酸化膜および約３ｅｘｐ．８ｃｍ-3のＢＭＤ密
度を得る請求項５記載のプロセス。 - 【請求項８】 無欠陥領域の深さ約２０μｍが約２５秒
のＲＴＯ時間で得られる請求項５記載のプロセス。 - 【請求項９】 ＢＭＤ密度約２．５ｅｘｐ．９ｃｍ-3が
約２００トルの全圧で得られる請求項５記載のプロセ
ス。 - 【請求項１０】 前記の酸化雰囲気が酸素５％のアルゴ
ンであり、且つ前記の雰囲気圧が約７４０トルである請
求項２記載のプロセス。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/146,870 US6436846B1 (en) | 1998-09-03 | 1998-09-03 | Combined preanneal/oxidation step using rapid thermal processing |
| US09/146870 | 1998-09-03 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000091259A true JP2000091259A (ja) | 2000-03-31 |
Family
ID=22519341
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11247605A Withdrawn JP2000091259A (ja) | 1998-09-03 | 1999-09-01 | シリコンウェ―ハを処理するための急速熱プロセス |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6436846B1 (ja) |
| EP (1) | EP0984486A3 (ja) |
| JP (1) | JP2000091259A (ja) |
| KR (1) | KR100630516B1 (ja) |
| CN (1) | CN1151546C (ja) |
| TW (1) | TW540120B (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007251129A (ja) * | 2006-03-14 | 2007-09-27 | Soi Tec Silicon On Insulator Technologies Sa | 複合材料ウェハの製造方法および使用済みドナー基板のリサイクル方法 |
| JP2008182192A (ja) * | 2006-12-26 | 2008-08-07 | Sumco Corp | 貼り合わせウェーハの製造方法 |
| US8999864B2 (en) | 2009-06-03 | 2015-04-07 | Global Wafers Japan Co., Ltd. | Silicon wafer and method for heat-treating silicon wafer |
| WO2017208582A1 (ja) * | 2016-06-01 | 2017-12-07 | グローバルウェーハズ・ジャパン株式会社 | シリコンウェーハの熱処理方法 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100372097B1 (ko) * | 2000-12-26 | 2003-02-14 | 주식회사 실트론 | 웨이퍼의 열처리 방법 |
| US7101812B2 (en) * | 2002-09-20 | 2006-09-05 | Mattson Technology, Inc. | Method of forming and/or modifying a dielectric film on a semiconductor surface |
| US7321722B2 (en) * | 2005-06-13 | 2008-01-22 | United Microelectronics Corp. | Method for thermal processing a semiconductor wafer |
| JP5072460B2 (ja) * | 2006-09-20 | 2012-11-14 | ジルトロニック アクチエンゲゼルシャフト | 半導体用シリコンウエハ、およびその製造方法 |
| DE102007027111B4 (de) * | 2006-10-04 | 2011-12-08 | Siltronic Ag | Siliciumscheibe mit guter intrinsischer Getterfähigkeit und Verfahren zu ihrer Herstellung |
| JP5515406B2 (ja) * | 2009-05-15 | 2014-06-11 | 株式会社Ｓｕｍｃｏ | シリコンウェーハおよびその製造方法 |
| CN102168314B (zh) * | 2011-03-23 | 2012-05-30 | 浙江大学 | 直拉硅片的内吸杂工艺 |
| US8492290B2 (en) * | 2011-06-21 | 2013-07-23 | International Business Machines Corporation | Fabrication of silicon oxide and oxynitride having sub-nanometer thickness |
| CN108660513A (zh) * | 2017-03-28 | 2018-10-16 | 上海新昇半导体科技有限公司 | 一种减少晶片缺陷的设备及方法 |
| DE102017219255A1 (de) * | 2017-10-26 | 2019-05-02 | Siltronic Ag | Halbleiterscheibe aus einkristallinem Silizium |
| US20220298620A1 (en) * | 2021-03-22 | 2022-09-22 | Applied Materias, Inc. | Enhanced oxidation with hydrogen radical pretreatment |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS583375B2 (ja) * | 1979-01-19 | 1983-01-21 | 超エル・エス・アイ技術研究組合 | シリコン単結晶ウエハ−の製造方法 |
| EP0214421A1 (de) * | 1985-08-09 | 1987-03-18 | Siemens Aktiengesellschaft | Verfahren zum Herstellen von Dünnoxidschichten auf durch Tiegelziehen hergestellten Siliziumsubstraten |
| US5242854A (en) * | 1990-04-02 | 1993-09-07 | National Semiconductor Corporation | High performance semiconductor devices and their manufacture |
| JPH0684925A (ja) * | 1992-07-17 | 1994-03-25 | Toshiba Corp | 半導体基板およびその処理方法 |
| US5360769A (en) * | 1992-12-17 | 1994-11-01 | Micron Semiconductor, Inc. | Method for fabricating hybrid oxides for thinner gate devices |
| US5401669A (en) * | 1993-05-13 | 1995-03-28 | Memc Electronic Materials, Spa | Process for the preparation of silicon wafers having controlled distribution of oxygen precipitate nucleation centers |
| JP2874834B2 (ja) * | 1994-07-29 | 1999-03-24 | 三菱マテリアル株式会社 | シリコンウェーハのイントリンシックゲッタリング処理法 |
| US6100149A (en) * | 1997-07-01 | 2000-08-08 | Steag Rtp Systems | Method for rapid thermal processing (RTP) of silicon substrates |
| JP4405083B2 (ja) * | 1998-09-02 | 2010-01-27 | エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド | 理想的な酸素析出シリコンウエハの製造方法 |
-
1998
- 1998-09-03 US US09/146,870 patent/US6436846B1/en not_active Expired - Lifetime
-
1999
- 1999-08-12 EP EP99115879A patent/EP0984486A3/en not_active Ceased
- 1999-08-31 KR KR1019990036463A patent/KR100630516B1/ko not_active IP Right Cessation
- 1999-09-01 JP JP11247605A patent/JP2000091259A/ja not_active Withdrawn
- 1999-09-03 CN CNB991184955A patent/CN1151546C/zh not_active Expired - Fee Related
- 1999-12-21 TW TW088115038A patent/TW540120B/zh not_active IP Right Cessation
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007251129A (ja) * | 2006-03-14 | 2007-09-27 | Soi Tec Silicon On Insulator Technologies Sa | 複合材料ウェハの製造方法および使用済みドナー基板のリサイクル方法 |
| JP2008182192A (ja) * | 2006-12-26 | 2008-08-07 | Sumco Corp | 貼り合わせウェーハの製造方法 |
| KR100949997B1 (ko) * | 2006-12-26 | 2010-03-26 | 가부시키가이샤 사무코 | 접합 웨이퍼의 제조 방법 |
| US7767549B2 (en) | 2006-12-26 | 2010-08-03 | Sumco Corporation | Method of manufacturing bonded wafer |
| US8999864B2 (en) | 2009-06-03 | 2015-04-07 | Global Wafers Japan Co., Ltd. | Silicon wafer and method for heat-treating silicon wafer |
| WO2017208582A1 (ja) * | 2016-06-01 | 2017-12-07 | グローバルウェーハズ・ジャパン株式会社 | シリコンウェーハの熱処理方法 |
| US11162191B2 (en) | 2016-06-01 | 2021-11-02 | Globalwafers Japan Co., Ltd. | Thermal processing method for silicon wafer |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0984486A3 (en) | 2000-04-19 |
| EP0984486A2 (en) | 2000-03-08 |
| US6436846B1 (en) | 2002-08-20 |
| KR20000022803A (ko) | 2000-04-25 |
| KR100630516B1 (ko) | 2006-09-29 |
| TW540120B (en) | 2003-07-01 |
| CN1257306A (zh) | 2000-06-21 |
| CN1151546C (zh) | 2004-05-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4183093B2 (ja) | シリコンウエハの製造方法 | |
| KR100957729B1 (ko) | 이상적 산소 침전 실리콘 웨이퍼의 제조 방법 | |
| US6958092B2 (en) | Epitaxial silicon wafer with intrinsic gettering and a method for the preparation thereof | |
| JP3412636B2 (ja) | 珪素ウェーハの処理方法 | |
| JP2000091259A (ja) | シリコンウェ―ハを処理するための急速熱プロセス | |
| KR20010073067A (ko) | 무산소침전 초크랄스키 실리콘 웨이퍼 | |
| KR20010086360A (ko) | 개선된 내부 게터링을 갖는 열어닐된 웨이퍼 | |
| JP2003031582A (ja) | シリコンウェーハの製造方法及びシリコンウェーハ | |
| JP2003297840A (ja) | シリコンウェーハの熱処理方法及び該方法で処理したシリコンウェーハ | |
| US20020127766A1 (en) | Semiconductor wafer manufacturing process | |
| WO2002049091A1 (fr) | Procede de fabrication d'une tranche de recuit et tranche obtenue | |
| KR100432496B1 (ko) | 어닐 웨이퍼의 제조 방법 | |
| JPH10144698A (ja) | シリコンウエーハ及びその製造方法 | |
| JP3095519B2 (ja) | 半導体装置の製造方法 | |
| JP2001077120A (ja) | エピタキシャルシリコンウェーハの製造方法 | |
| JP2001028372A (ja) | 結晶格子欠陥を有する半導体ディスク及びその製造法 | |
| JP3294723B2 (ja) | シリコンウェーハの製造方法およびシリコンウェーハ | |
| JPH08250506A (ja) | シリコンエピタキシャルウエーハ及びその製造方法 | |
| JPH06295913A (ja) | シリコンウエハの製造方法及びシリコンウエハ | |
| JP3171308B2 (ja) | シリコンウエーハ及びその製造方法 | |
| JPH0897221A (ja) | シリコンウェーハの製造方法及びシリコンウェーハ | |
| JPH0969526A (ja) | 半導体装置の製造方法 | |
| JPS6344720B2 (ja) | ||
| JP4069554B2 (ja) | エピタキシャルシリコンウェーハの製造方法 | |
| JPH04196312A (ja) | 半導体薄膜の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060425 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20080220 |