DE69817365T2 - Sauerstoffausdiffusionsloses sauerstoff-ausfällungsverfahren in siliziumwafer - Google Patents

Sauerstoffausdiffusionsloses sauerstoff-ausfällungsverfahren in siliziumwafer Download PDF

Info

Publication number
DE69817365T2
DE69817365T2 DE1998617365 DE69817365T DE69817365T2 DE 69817365 T2 DE69817365 T2 DE 69817365T2 DE 1998617365 DE1998617365 DE 1998617365 DE 69817365 T DE69817365 T DE 69817365T DE 69817365 T2 DE69817365 T2 DE 69817365T2
Authority
DE
Germany
Prior art keywords
wafer
oxygen
silicon
thermal annealing
atmosphere
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE1998617365
Other languages
English (en)
Other versions
DE69817365D1 (de
Inventor
Robert Falster
Marco Cornara
Daniela Gambaro
Massimiliano Olmo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SunEdison Inc
Original Assignee
SunEdison Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=25194044&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=DE69817365(T2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by SunEdison Inc filed Critical SunEdison Inc
Application granted granted Critical
Publication of DE69817365D1 publication Critical patent/DE69817365D1/de
Publication of DE69817365T2 publication Critical patent/DE69817365T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/913—Active solid-state devices, e.g. transistors, solid-state diodes with means to absorb or localize unwanted impurities or defects from semiconductors, e.g. heavy metal gettering
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/21—Circular sheet or circular blank
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/249921—Web or sheet containing structurally defined element or component
    • Y10T428/249953—Composite having voids in a component [e.g., porous, cellular, etc.]
    • Y10T428/249967—Inorganic matrix in void-containing component
    • Y10T428/249969—Of silicon-containing material [e.g., glass, etc.]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

  • ERFINDUNGSHINTERGRUND
  • Die vorliegende Erfindung betrifft im Allgemeinen die Herstellung von Halbleitermaterialsubstraten, insbesondere von Siliziumwafern, die bei der Herstellung elektronischer Bauteile verwendet werden. Insbesondere betrifft die vorliegende Erfindung ein Verfahren zur Behandlung von Siliziumwafern, welches es den Wafern ermöglicht während der Wärmebehandlungszyklen bei im Wesentlichen jedem beliebigen Herstellungsverfahren für elektronische Vorrichtungen eine ideale, nicht gleichmäßige Tiefenverteilung von Sauerstoffpräzipitaten auszubilden.
  • Einkristallines Silizium, welches das Startmaterial für die meisten Verfahren bei der Herstellung von elektronischen Halbleiterbauteilen ist, wird üblicherweise nach dem sogenannten Czochralski-Verfahren hergestellt. Dabei wird ein einkristalliner Impfkristall in geschmolzenes Silizium eingetaucht und anschließend durch langsames Herausziehen der Kristall gezüchtet. Da geschmolzenes Silizium in einem Quarztiegel vorliegt, wird es durch verschiedene Verunreinigungen, unter welchen hauptsächlich Sauerstoff ist, verunreinigt. Bei der Temperatur der geschmolzenen Siliziummasse kommt Sauerstoff in das Kristallgitter bis es eine Konzentration erreicht, die durch die Löslichkeit von Sauerstoff in Silizium bei der Temperatur der geschmolzenen Masse bestimmt wird und durch den tatsächlichen Segregationskoeffizienten von Sauerstoff in erstarrtem Silizium. Derartige Konzentrationen sind größer als die Löslichkeit von Sauerstoff in festem Silizium bei den Temperaturen die typisch sind für die Verfahren zur Herstellung von elektronischen Bauteilen. Daher nimmt die Löslichkeit von Sauerstoff im Kristall rasch ab wenn der Kristall aus der geschmolzenen Masse gezogen wird und abkühlt, wodurch in den resultierenden Scheiben oder Wafern Sauerstoff in übersättigten Konzentrationen vorliegt.
  • Thermische Behandlungszyklen, die typischerweise bei der Herstellung von elektronischen Bauteilen angewendet werden, können die Präzipitation von Sauerstoff in Siliziumwafern bewirken, die mit Sauerstoff übersättigt sind. In Abhängigkeit von ihrem Ort in dem Wafer können die Präzipitate schädlich oder willkommen sein. In dem aktiven Vorrichtungsbereich des Wafers vorliegende Sauerstoffpräzipitate können den Betrieb der Vorrichtung nachteilig beeinflussen. In der Hauptmasse des Wafers platzierte Sauerstoffpräzipitate können jedoch unerwünschte Metallverunreinigungen abfangen, die in Kontakt mit dem Wafer kommen können. Die Verwendung von in der Hauptmasse des Wafers angeordneten Sauerstoffpräzipitaten um Metalle einzufangen wird üblicherweise als internes oder intrinsisches Gettering („IG") bezeichnet.
  • Frührer enthielten Herstellungsverfahren für elektronische Vorrichtungen eine Reihe von Schritten die dazu gedacht waren Silizium zu erzeugen, das eine Zone oder einen Bereich nahe der Oberfläche des Wafers hat, welche frei von Sauerstoffpräzipitaten ist (üblicherweise bezeichnet als „denudierte Zone" oder eine „präzipitatfreie Zone"), wobei der Rest des Wafers, d. h. die Hauptmasse des Wafers, eine ausreichende Zahl von Sauerstoffpräzipitaten für IG-Zwecke enthält. Denudierte Zonen können beispielsweise in einer thermischen Sequenz von hoch-niedrig-hoch gebildet werden wie etwa (a) eine Sauerstoffausdiffusionswärmebehandlung bei einer hohen Temperatur (> 1100°C) in einer inerten Umgebung für einen Zeitraum von mindestens etwa 4 Stunden, (b) eine Sauerstoffpräzipitatnukleibildung bei einer niedrigen Temperatur (600–750°C), sowie (c) Züchten von Sauerstoff (SiO2)-Präzipitaten bei einer hohen Temperatur (1.000–1.150°C). Siehe z. B. F. Shimura, Semiconductor Silicon Crystal Technology, Adademc Press, Inc., San Diego Californien (1989), Seiten 361–367 und die dort zitierten Literaturstellen. Die US-A 4 868 133 offenbart die Bildung einer denudierten Zone in einem Siliziumwafer, umfassend schnelles thermisches Tempern (RTA) des Silikonwafers oberhalb von 1.150°C für mehr als 2 Sekunden in einer inerten oder nichtoxidierenden Atmosphäre, sowie bei einer Abkühlgeschwindigkeit von mehr als 10°C pro Sekunde. In der Arbeit von Chiou et al., „The effects of preheatings on axial oxygen precipitation uniformity in Czochralski silicon crystals" (Die Effekte von Vorerhitzungen auf die axiale Sauerstoffpräzipitationsgleichförmigkeit bei Czochralski-Siliziumkristallen) im Journal of Electrochemical Society, Band 139, Nr. 6, Seiten 1680– 1684, umfasst die Bildung einer denudierten Zone in einem Siliziumwafer mittels einer RTA bei über 1.200°C für 120 Sekunden in Argon und bei einer Abkühlgeschwindigkeit von 5°C pro Sekunde.
  • Kürzlich jedoch haben fortgeschrittene elektronische Vorrichtungsherstellungsverfahren wie DRAM-Herstellungsprozesse damit begonnen die Verwendung von Hochtemperaturverfahrensschritten zu minimieren. Obwohl einige dieser Verfahren genügend der Hochtemperaturverfahrensschritte beibehalten um eine denudierte Zone und eine ausreichende Dichte von Bulkpräzipitaten zu erzeugen, sind die Toleranzen des Materials zu streng um ein kommerziell handelbares Produkt zu ergeben. Andere gegenwärtige hochfortgeschrittene Herstellungsverfahren von elektronischen Vorrichtungen enthalten überhaupt keine Ausdiffusionsschritte. Aufgrund der mit Sauerstoffpräzipitaten in dem aktiven Vorrichtungsbereich verknüpften Problemen müssen diese Hersteller von elektronischen Vorrichtungen Siliziumwafer verwenden, die nicht in der Lage sind unter den Verfahrensbedingungen irgendwo im Wafer Sauerstoffpräzipitate zu bilden. Im Ergebnis geht das gesamte IG-Potential verloren.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Unter den Zielen der Erfindung ist daher die Bereitstellung eines einkristallinen Siliziumwafers, der während der Wärmebehandlungszyklen von im Wesentlichen beliebigen elektronischen Vorrichtungsherstellungsverfahren eine ideale, nichtgleichförmige Tiefenverteilung von Sauerstoffpräzipitaten ausbildet; die Bereitstellung eines derartigen Wafers der in optimaler und reproduzierbarer Weise eine denudierte Zone von ausreichender Tiefe und einer ausreichenden Dichte von Sauerstoffpräzipitaten im Waferbulk ausbildet; die Bereitstellung eines derartigen Wafers in dem die Bildung der denudierten Zone und die Bildung der Sauerstoffpräzipitate in dem Waferbulk nicht von Unterschieden in der Sauerstoffkonzentration in diesen Bereichen des Wafers abhängt; die Bereitstellung eines Verfahrens nach welchem die Bildung der denudierten Zone nicht von der Ausdiffusion von Sauerstoff abhängt; die Bereitstellung eines derartigen Wafers bei dem die Dicke der resultierenden denudierten Zone im Wesentlichen unabhängig von den Details der IC-Herstellungsverfahrenssequenz ist; und die Bereitstellung eines derartigen Wafers bei dem die Bildung der denudierten Zone und die Bildung der Sauerstoffpräzipitate im Waferbulk nicht durch die thermische Geschichte und die Sauerstoffkonzentration des Czochralski-gezüchteten einkristallinen Siliziumrohlings beeinflusst wird, aus dem der Siliziumwafer geschnitten wird.
  • Kurz gesagt betrifft die vorliegende Erfindung daher ein Verfahren zur Wärmebehandlung eines einkristallinen Siliziumwafers, der aus einem einkristallinen Siliziumrohling geschnitten wurde, und der mittels des Czochralski-Verfahrens gezüchtet wurde, wie in Anspruch 1 genannt.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1 ist eine schematische Darstellung des Verfahrens der vorliegenden Erfindung.
  • 2 ist eine Fotografie eines Querschnitts eines Wafers (Proben 4–7) der wie in Beispiel 1 beschrieben verarbeitet wurde.
  • 3 ist eine Fotografie eines Querschnitts eines Wafers (Proben 4–8) der eine Reihe von Schritten unterzogen wurde die in Beispiel 1 beschrieben sind.
  • 4 ist eine Fotografie eines Querschnitts eines Wafers (Proben 3–14) der einer Reihe von Schritten unterzogen wurde, die in Beispiel 1 beschrieben sind.
  • 5 ist ein Diagramm des Logarithmus der Platinkonzentration (Atome pro cm3) gegen die Tiefe von der Oberfläche des Wafers (Proben 4–7) der eine Reihe von Schritten wie in Beispiel 1 aufgeführt unterzogen wurde.
  • 6 ist eine Fotografie eines Querschnitts des Wafers (Probe 3–4) der einer Reihe von Schritten wie in Beispiel 2 aufgeführt unterzogen wurde.
  • 7 ist eine Fotografie eines Querschnitts eines Wafers (Proben 3–5) der einer Reihe von Schritten wie in Beispiel 2 aufgeführt unterzogen wurde.
  • 8 ist eine Fotografie eines Querschnitts eines Wafers (Proben 3–6) der einer Reihe von Schritten wie in Beispiel 2 aufgeführt unterzogen wurde.
  • 9 ist eine Fotografie eines Querschnitts eines Wafers (Proben 1–8) der einer Reihe von Schritten wie in Beispiel 3 aufgeführt unterzogen wurde.
  • 10 ist eine logarithmische Auftragung der Zahlendichte der Bulk Mikrodefekte (BMD) gegen den Partialdruck von Sauerstoff, der während des schnellen thermischen Temperns von einkristallinen Siliziumwafern gemäß der vorliegenden Erfindung in der Atmosphäre vorliegt, wie in Beispiel 4 beschrieben.
  • DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Gemäß der vorliegenden Erfindung wurde ein ideal präzipitierender Wafer gefunden, der während im Wesentlichen jedem beliebigen Herstellungsverfahren für elektronische Vorrichtungen eine denudierte Zone von ausreichender Tiefe und einen Waferbulk mit einer ausreichenden Dichte von Sauerstoffpräzipitaten für IG-Zwecke ausbildet. Vorteilhafterweise kann dieser ideal präzipitierende Wafer innerhalb von Minuten unter Verwendung von Tools hergestellt werden, die in der Halbleitersilizium-Herstellungsindustrie üblicherweise verwendet werden. Dieser Prozess erzeugt eine „Schablone" in dem Silizium, welche die Art und Weise wie der Sauerstoff während des Herstellungsverfahrens der elektronischen Vorrichtung präzipitiert, bestimmt oder „abdruckt".
  • Das Ausgangsmaterial für den ideal präzipitierenden Wafer der vorliegenden Erfindung ist ein einkristalliner Siliziumwafer der aus einem Einkristallrohling geschnitten wurde, welcher gemäß herkömmlichen Czochralski-Kristallzüchtungsverfahren hergestellt wurde. Solche Verfahren, wie auch Standardverfahren zum Schneiden, Läppen, Ätzen und Poliertechniken für Silizium sind beispielsweise offenbart bei F. Shimura, Semiconductor Silicon Crystal Technology, Academic Press, 1989, sowie Silicon Chemical Etching, (J. Grabmaier, Editor) Springer-Verlag, New York, 1982.
  • Czochralski-gezüchtetes Silizium hat typischerweise eine Sauerstofflconzentration im Bereich von etwa 5 × 1017 bis etwa 9 × 1017 Atome pro cm3 (ASTM Standard F-121-83). Da das Sauerstoffpräzipitierungsverhalten des Wafers sich im Wesentlichen von der Sauerstofflconzentration in dem ideal präzipitierenden Wafer entkoppelt kann der Ausgangswafer eine Sauerstoffkonzentration aufweisen die irgendwo in oder sogar außerhalb des Bereichs fällt, der mit dem Czochralski-Verfahren erreichbar ist.
  • In Abhängigkeit von der Abkühlgeschwindigkeit des einkristallinen Siliziumrohlings von der Temperatur des Schmelzpunkts von Silizium (etwa 1410°C) durch den Bereich von etwa 750°C bis etwa 350°C, können sich Sauerstoffpräzipitierungsnukleierungszentren in dem einkristallinen Siliziumrohling bilden, aus welchem der Wafer geschnitten wird. Die Gegenwart oder Abwesenheit dieser Nukleierungszentren in dem Ausgangsmaterial ist nicht kritisch für die hier bereitgestellte vorliegende Erfindung, diese Zentren sind jedoch dazu in der Lage durch Wärmebehandlung des Siliziums bei Temperaturen von nicht mehr als etwa 1300°C aufgelöst zu werden. Bestimmte Wärmebehandlungen, wie etwa Tempern des Siliziums bei einer Temperatur von etwa 800°C für etwa 4 Stunden kann diese Zentren stabilisieren, so dass sie bei Temperaturen von nicht mehr als etwa 1150°C nicht mehr aufgelöst werden können. Die Detektionsgrenze für Sauerstoffpräzipitate liegt gegenwärtig bei etwa 5 × 106 Präzipitate pro cm3. Die Gegenwart (oder Dichte) von Sauerstoffpräzipitierungsnukleierungszentren kann unter Verwendung gegenwärtig verfügbarer Techniken nicht direkt gemessen werden. Es können jedoch verschiedene Techniken verwendet werden um ihre Gegenwart auf indirekte Weise zu bestimmen. Wie vorher diskutiert können vorab existierende Sauerstoffpräzipitierungsnukleierungszentren in dem Silizium stabilisiert werden, und Präzipitate können an diesen Stellen durch Unterziehen des Siliziums an eine Sauerstoffpräzipitierungswärmebehandlung gezüchtet werden. Daher kann die Gegenwart dieser Nukleierungszentren auf indirekte Weise nach einem Sauerstoffpräzipitierungswärmebehandlungsvorgang gemessen werden, z. B. dem Tempern des Wafers bei einer Temperatur von 800°C über 4 Stunden und anschließend bei einer Temperatur von 1000°C bei 16 Stunden.
  • Substitutionaler Kohlenstoff, wenn er als Verunreinigung im einkristallinen Silizium vorliegt, hat die Fähigkeit die Bildung von Sauerstoffpräzipitatnukleierungszentren zu katalysieren. Aus diesem und aus anderen Gründen ist daher bevorzugt, dass das einkristalline Siliziumausgangsmaterial eine geringe Konzentration von Kohlenstoff aufweist. Das heißt, das einkristalline Silizium sollte eine Kohlenstoffkonzentration aufweisen die weniger als etwa 5 × 1016 Atome pro cm3, vorzugsweise weniger als 1 × 1016 Atome pro cm3, und insbesondere weniger als 5 × 1015 Atome pro cm3 beträgt.
  • Bezugnehmend auf 1 hat das Ausgangsmaterial für den ideal präzipitierenden Wafer der vorliegenden Erfindung, der einkristalline Siliziumwafer 1, eine Vorderseite 3, eine Rückseite 5 und eine imaginäre zentrale Ebene 7 zwischen den Vorder- und Rückseiten. Die Begriffe „vorne" und „hinten" werden in diesem Zusammenhang verwendet um die zwei Hauptoberflächen des Wafers, die im Allgemeinen eben sind, zu unterscheiden; die Vorderseite des Wafers, wie dieser Begriff hier verwendet wird, ist nicht notwendigerweise die Oberfläche auf welche ein elektronisches Bauteil nachher aufgebracht wird, noch ist die Rückseite des Wafers, wie dieser Begriff hier verwendet wird, notwendigerweise die Hauptfläche des Wafers die der Oberfläche gegenüberliegt auf welche das elektronische Bauteil aufgebracht wird.
  • Außerdem kann der Mittelpunkt zwischen jedem Punkt an der Vorderseite und jedem Punkt an der Rückseite nicht präzise in eine Ebene fallen, da Siliziumwafer typischerweise eine gewisse gesamte Dickenvariation (TTV), Krümmung und Biegung aufweisen. In praktischer Hinsicht sind die TTV, die Krümmung und Biegung typischerweise so gering, dass man sagen kann, dass die Mittelpunkte in erster Näherung in eine imaginäre zentrale Ebene fallen, die ungefähr äquidistant zwischen der Vorder- und Rückseite liegt.
  • In einer ersten Ausführungsform des Verfahrens der vorliegenden Erfindung wird Wafer 1 in einer sauerstoffenthaltenden Atmosphäre in Schritt S1 wärmebehandelt um eine oberflächliche Siliziumoxidschicht 9 aufzubringen, welche den Wafer 1 umhüllt. Die Siliziumoxidschicht wird eine Dicke aufweisen die größer ist als die natürliche Siliziumoxidschicht, die sich auf Silizium bildet, mit etwa 1,5 nm (15 Ångstrom). Vorzugsweise hat die Siliziumoxidschicht eine Dicke von mindestens etwa 2 nm (20 Ångstrom) und in einigen Ausführungsformen von mindestens etwa 2,5 nm (25 Ångstrom) oder sogar mindestens etwa 3 nm (30 Ångstrom).
  • Der bis heute erzielte experimentelle Beleg zeigt jedoch, dass Siliziumoxidschichten mit einer Dicke von mehr als etwa 3 nm (30 Ångstrom) wenig oder keinen zusätzlichen Vorteil bieten, obwohl sie nicht mit dem erwünschten Effekt interferieren.
  • Im Schritt S2 wird der Wafer einem Wärmebehandlungsschritt unterzogen, bei dem die Wafer auf eine erhöhte Temperatur erhitzt werden um Kristallgitterlücken 13 in dem Wafer 1 auszubilden, und dabei die Zahlendichte der Kristallgitterlücken 13 zu erhöhen. Dieser Wärmebehandlungsschritt wird in einem schnellen thermischen Temperungsgerät durchgeführt in dem die Wafer schnell auf eine Solltemperatur aufgeheizt und bei der Temperatur für einen relativ kurzen Zeitraum getempert werden. Im Allgemeinen wird der Wafer einer Temperatur von mehr als 1150°C ausgesetzt, vorzugsweise mindestens 1175°C, besonders bevorzugt mindestens etwa 1200°C, und insbesondere bevorzugt zwischen etwa 1200°C und 1275°C.
  • In der ersten Ausführungsform der vorliegenden Erfindung wird der schnelle thermische Temperschritt in Gegenwart einer nitridierenden Atmosphäre ausgeführt, d. h. einer Atmosphäre die Stickstoffgas (N2) oder ein Stickstoff enthaltendes Verbindungsgas, wie Ammoniak, enthält, das in der Lage ist eine exponierte Siliziumoberfläche zu nitridieren. Die Atmosphäre kann daher insgesamt aus Stickstoff oder einem Stickstoffverbindungsgas bestehen, oder sie kann zusätzlich ein nichtnitridierendes Gas wie etwa Argon umfassen. Ein Anstieg der Lückenkonzentration durch den gesamten Wafer wird nahezu, wenn nicht sofort, bei Erreichen der Temperungstemperatur erzielt. Der Wafer wird im Allgemeinen bei dieser Temperatur mindestens 1 Sekunde gehalten, typischerweise mindestens mehrere Sekunden (z. B. mindestens 3), vorzugsweise mehrere 10 Sekunden (z. B. 20, 30, 40 oder 50 Sekunden) und, in Abhängigkeit von den erwünschten Eigenschaften des Wafers, über einen Zeitraum der bis zu etwa 60 Sekunden erreichen kann (was nahe des Limits für kommerziell verfügbare schnelle thermische Tempergeräte liegt). Der resultierende Wafer wird ein relativ gleichförmiges Gitterlückenkonzentrations- (Zahlendichte)-Profil in dem Wafer aufweisen.
  • Basierend auf bisher erhaltenen experimentellen Beweisen hat die Atmosphäre, in welcher der schnelle thermische Temperschritt durchgeführt wird, vorzugsweise nicht mehr als einen relativ kleinen Partialdruck von Sauerstoff, Wasserdampf und anderen oxidierende Gasen; d. h. die Atmosphäre zeigt eine totale Abwesenheit von oxidierenden Gasen oder einen Partialdruck von derartigen Gasen der nicht ausreicht um ausreichende Mengen an Siliziumselbsteinlagerungsatomen zu injizieren, welche den Aufbau von Gitterlückenkonzentrationen unterdrücken. Obwohl die untere Grenze der Oxidationsgaskonzentration nicht präzise bestimmt wurde, konnte gezeigt werden, dass bei Sauerstoffpartialdrücken von 0,01 Atmosphäre (atm.) oder 10.000 Teile pro Million Atomen (ppma) kein Anstieg der Gitterlückenkonzentration und kein Effekt beobachtet wird. Daher ist es bevorzugt, dass die Atmosphäre einen Sauerstoffpartialdruck und von anderen oxidierenden Gasen von weniger als 0,01 atm (10.000 ppma); besonders bevorzugt liegt der Partialdruck dieser Gase in der Atmosphäre bei nicht mehr als etwa 0,005 atm. (5.000 ppma), insbesondere bei nicht mehr als 0,002 atm. (2.000 ppma) und am meisten bevorzugt bei nicht mehr als 0,001 atm. (1.000 ppma).
  • Zusätzlich zur Bewirkung der Ausbildung von Kristallgitterlücken verursacht der schnelle thermische Temperschritt die Auflösung von jedweden nichtstabilisierten Sauerstoffpräzipitatnukleierungszentren die in dem Siliziumausgangsmaterial vorliegen. Diese Nukleierungszentren können beispielsweise während des Wachstums des einkristallinen Siliziumrohlings aus dem der Wafer geschnitten wurde gebildet werden, oder als Konsequenz von beliebigen anderen Vorgängen in der thermischen Vorgeschichte des Wafers oder des Rohlings aus dem der Wafer geschnitten wurde. Daher ist die Gegenwart oder Abwesenheit von diesen Nukleierungszentren in dem Ausgangsmaterial nicht kritisch, vorausgesetzt dass diese Zentren während des schnellen thermischen Temperschrittes aufgelöst werden können. Die schnelle thermische Temperung kann in jedem beliebigen aus einer Reihe von kommerziell erhältlichen schnellen thermischen Temperöfen („RTA") durchgeführt werden, in welchen Wafer einzeln durch Hochleistungslampenbanken erhitzt werden. RTA-Öfen können einen Siliziumwafer sehr schnell erhitzen, z. B. können sie einen Wafer von Raumtemperatur auf 1200°C in wenigen Sekunden erhitzen. Ein derartiger kommerziell erhältlicher RTA-Ofen ist der Modell 610-Ofen erhältlich von AG Associates (Mountain View, CA).
  • Intrinsische Punktdefekte (Gitterlücken und Siliziumselbsteinlagerungen) können durch den Siliziumeinkristall diffundieren, wobei die Diffusionsgeschwindigkeit temperaturabhängig ist. Das Konzentrationsprofil der intrinsischen Punktdefekte ist daher eine Funktion der Diffusivität der intrinsischen Punktdefekte und der Rekombinationsgeschwindigkeit als Funktion der Temperatur. Beispielsweise sind die intrinsischen Punktdefekte relativ mobil bei Temperaturen in der Nähe der Temperatur, bei der der Wafer in einem schnellen thermischen Temperschritt getempert wird, wohingegen sie im Wesentlichen immobil sind in einem beliebigen kommerziell praktikablen Zeitrarum bei Temperaturen von bis zu etwa 700°C. Bis heute erhaltene experimentelle Beweise legen nahe, dass die effektive Diffusionsgeschwindigkeit der Gitterlücken sich bei Temperaturen von weniger als etwa 700°C beträchtlich verlangsamt, und vielleicht sogar bis zu 800°C, 900°C oder sogar 1000°C können die Gitterlücken als in beliebigen kommerziell praktikablen Zeiträumen immobil angesehen werden. Nach Vervollständigung des Schrittes S2 wird der Wafer im Schritt S3 durch den Bereich von Temperaturen bei denen Kristallgitterlücken relativ mobil sind in dem einkritallinen Silizium schnell abgekühlt. Während die Temperatur des Wafers durch diesen Bereich von Temperaturen abgesenkt wird, diffundieren die Gitterlücken in die Oxidschicht 9 und werden annihiliert, was zu einer Veränderung im Gitterlückenkonzentrationsprofil führt, wobei das Ausmaß der Veränderung von der Länge der Zeit abhängt, während der Wafer bei einer Temperatur innerhalb dieses Bereichs gehalten wird. Wenn der Wafer bei einer Temperatur in diesem Bereich für einen unbegrenzten Zeitraum gehalten wird, würde die Gitterlückenkonzentration wiederum im Wesentlichen gleichförmig durch die Waferhauptmasse 11 verteilt sein, wobei die Konzentration bei einem Gleichgewichtswert liegt, der im Wesentlichen kleiner ist als die Konzentration der Kristallgitterlücken unmittelbar nach Abschluss des Wärmebehandlungsschrittes. Durch schnelles Abkühlen des Wafers kann jedoch eine nichtgleichförmige Verteilung der Kristallgitterlücken erreicht werden, wobei die maximale Gitterlückenkonzentration bei oder nahe der zentralen Ebene 7 liegt und die Gitterlückenkonzentration in Richtung der Vorderseite 3 und der Rückseite 5 des Wafers abnimmt. Im Allgemeinen liegt die durchschnittliche Abkühltemperatur innerhalb dieses Bereichs von Temperaturen bei mindestens etwa 5°C pro Sekunde und vorzugsweise bei mindestens etwa 20°C pro Sekunde. In Abhängigkeit von der erwünschten Tiefe der denudierten Zone kann die durchschnittliche Abkühlgeschwindigkeit vorzugsweise bei mindestens etwa 50°C pro Sekunde liegen, weiter bevorzugt bei mindestens etwa 100°C pro Sekunde, mit Abkühlgeschwindigkeiten im Bereich von etwa 100°C bis etwa 200°C pro Sekunde in einigen Anwendungen derzeit bevorzugt. Sobald der Wafer auf eine Temperatur außerhalb des Bereichs der Temperaturen abgekühlt ist, bei der Kristallgitterlücken relativ mobil in dem einkristallinen Silizium sind, scheint die Abkühlgeschwindigkeit die Präzipitierungseigenschaften des Wafers nicht wesentlich zu beeinflussen und ist daher im engeren Sinne nicht mehr kritisch. Üblicherweise wird der Abkühlschritt in der gleichen Atmosphäre durchgeführt, in welcher auch der Aufheizschritt durchgeführt wird. Im Schritt S4 wird der Wafer einer Sauerstoffpräzipitierungswärmebehandlung unterzogen. Beispielsweise kann der Wafer bei einer Temperatur von 800°C 4 Stunden und anschließend bei einer Temperatur von 1000°C 16 Stunden lang getempert werden. Alternativ hierzu und bevorzugt wird der Wafer in einen Ofen eingebracht, der bei einer Temperatur von etwa 800°C ist, als erster Schritt eines Herstellungsverfahrens für eine elektronische Vorrichtung.
  • Wenn er bei dieser Temperatur in einen Ofen eingebracht wird, wird der vorab schnell thermisch getemperte Wafer separate Zonen aufweisen, die sich bezüglich der Sauerstoffpräzipitation unterschiedlich verhalten. In dem Bereich mit hoher Gitterlückenkonzentration (der Waferhauptmasse) clustert der Sauerstoff schnell wenn der Wafer in den Ofen eintritt. Sobald die Beladungstemperatur erreicht ist, ist der Clusterprozess abgeschlossen und eine Verteilung von Clustern wird erreicht, die nur von der ursprünglichen Konzentration an Gitterlücken abhängt. In den Bereichen mit geringer Gitterlückenkonzentration (nahe der Waferoberflächen) verhält sich der Wafer wie ein normaler Wafer, der keine vorexistierenden Sauerstoffpräzipitatnukleierungszentren besitzt; d. h. Sauerstoffclusterbildung wird nicht beobachtet. Sobald die Temperatur auf oberhalb von 800°C erhöht wird oder wenn die Temperatur konstant bleibt, wachsen die Cluster in der gitterlückenreichen Zone zu Präzipitaten zusammen und werden dabei aufgebraucht, wobei in der gitterlückenarmen Zone nichts passiert. Durch Teilen des Wafers in verschiedene Zonen der Gitterlückenkonzentration wird in wirksamer Weise eine Schablone erzeugt, durch welche ein Sauerstoffpräzipitatmuster wiedergegeben wird, das in dem Moment fixiert ist, an dem der Wafer in den Ofen eingebracht wird.
  • Wie in 1 gezeigt ist die resultierende Tiefenverteilung von Sauerstoffpräzipitaten in dem Wafer charakterisiert durch klare Bereiche von sauerstoffpräzipitatfreiem Material (denudierte Zonen) 15 und 15', die sich von der Vorderseite 3 und der Rückseite 5 bis auf eine Tiefe t, t' erstrecken. Zwischen den sauerstoffpräzipitatfreien Bereichen 15 und 15' gibt es einen Bereich 17, der eine im Wesentlichen gleichförmige Dichte von Sauerstoffpräzipitaten enthält.
  • Die Konzentration von Sauerstoffpräzipitaten im Bereich 17 ist in erster Linie eine Funktion des Heizschrittes und in zweiter Linie eine Funktion der Abkühlgeschwindigkeit. Im Allgemeinen steigt die Konzentration des Sauerstoffpräzipitats mit steigender Temperatur und steigenden Temperzeiten im Heizschritt an, wobei Präzipitatdichten im Bereich von etwa 1 × 107 bis etwa 5 × 1010 Präzipitate pro cm3 routinemäßig erreicht werden.
  • Die Tiefe t, t' von der Vorder- bzw. Rückseite des sauerstoffpräzipitatfreien Materials (denudierte Zonen) 15 und 15' ist in erster Linie eine Funktion der Abkühlgeschwindigkeit durch den Temperaturbereich, bei dem die Kristallgitterlücken im Silizium relativ mobil sind. Im Allgemeinen steigt die Tiefe t, t' mit abnehmenden Abkühlgeschwindigkeiten, mit denudierten Zonendichten von mindestens etwa 10, 20, 30, 40, 50, 70 oder sogar 100 Mikrometer, die erreichbar sind. Interessanterweise ist die Tiefe der denudierten Zone im Wesentlichen unabhängig von den Details des Herstellungsprozesses für die elektronischen Vorrichtungen, und außerdem hängt sie nicht von der Ausdiffusion von Sauerstoff ab, wie üblicherweise vorgegangen wird.
  • Während die schnellen thermischen Behandlungen, die in dem Verfahren der vorliegenden Erfindung angewendet werden, zu einer Ausdiffusion einer kleinen Sauerstoffmenge aus den Oberflächen der Vorder- und Rückseiten des Wafers führen können, ist die Ausdiffusionsmenge beträchtlich geringer als die, die bei herkömmlichen Verfahren zur Ausbildung von denudierten Zonen beobachtet wird. Im Ergebnis haben die ideal präzipitierenden Wafer der vorliegenden Erfindung eine im Wesentlichen gleichförmige interstitielle Sauerstoffkonzentration als Funktion des Abstands von der Siliziumoberfläche. Beispielsweise hat der Wafer vor der Sauerstoffpräzipitierungswärmebehandlung eine im Wesentlichen gleichförmige Konzentration von interstitiellem Sauerstoff vom Zentrum des Wafers in die Bereiche des Wafers, die innerhalb von etwa 15 microns von der Siliziumoberfläche liegen, vorzugsweise vom Zentrum des Siliziums zu Bereichen des Wafers, die innerhalb von etwa 10 microns von der Siliziumoberfläche liegen, und besonders bevorzugt vom Zentrum des Siliziums in Bereiche des Wafers, die innerhalb von etwa 5 microns von der Siliziumoberfläche liegen, und am meisten bevorzugt vom Zentrum des Siliziums in Bereiche des Wafers, die innerhalb von etwa 3 microns von der Siliziumoberfläche liegen. In diesem Zusammenhang soll eine im Wesentlichen gleichförmige Sauerstoffkonzentration eine Varianz der Sauerstoffkonzentration von nicht mehr als etwa 50%, vorzugsweise nicht mehr als etwa 20%, und insbesondere nicht mehr als etwa 10% bedeuten.
  • Typischerweise führen Sauerstoffpräzipitationswärmebehandlungen nicht dazu, dass eine beträchtliche Menge an Sauerstoffausdiffusion aus dem wärmebehandelten Wafer erfolgt. Im Ergebnis wird die Konzentration von interstitiellem Sauerstoff in der denudierten Zone bei Abständen von mehr als einigen microns von der Waferoberfläche sich nicht wesentlich verändern, als Konsequenz des Präzipitationswärmebehandlungsschrittes. Beispielsweise besteht die denudierte Zone des Wafers aus dem Bereich des Wafers zwischen der Oberfläche des Siliziums und einem Abstand D1 (der mindestens etwa 10 Mikrometer beträgt), gemessen von der Vorderseite in Richtung der zentralen Ebene, und die Sauerstoffkonzentration an einer Position innerhalb der denudierten Zone, die bei einem Abstand von der Siliziumoberfläche liegt die gleich der Hälfte von D1 ist, wird typischerweise bei mindestens etwa 75% der Peakkonzentration der interstitiellen Sauerstoffkonzentration irgendwo in der denudierten Zone liegen. Bei einigen Sauerstoffpräzipitationswärmebehandlungen wird die interstitielle Sauerstoffkonzentration an dieser Stelle sogar größer sein, d. h. mindestens 85%, 90% oder sogar 95% der maximalen Sauerstoffkonzentration irgendwo in der denudierten Zone.
  • In einer zweiten Ausführungsform der vorliegenden Erfindung wird eine nichtnitridierende Atmosphäre verwendet anstatt einer nitridierenden Atmosphäre, die in den Wärmebehandlungs- (schnelles thermisches Tempern) und Abkühlschritten der ersten Ausführungsform verwendet wird. Geeignete nichtnitridierende Atmosphären umfassen Argon, Helium, Neon, Kohlendioxid, und andere derartige nichtoxidierende, nichtnitridierende elementare und Verbindungsgase, oder Mischungen derartiger Gase. Die nichtnitridierende Atmosphäre kann, wie die nitridierende Atmosphäre, einen relativ kleinen Partialdruck an Sauerstoff enthalten, d. h. einen Partialdruck von weniger als 0,01 atm. (10.000 ppma), vorzugsweise weniger als 0,005 atm. (5.000 ppma) bevorzugt weniger als 0,002 atm. (2.000 ppma) und besonders bevorzugt weniger als 0,001 atm. (1.000 ppma).
  • In einer dritten Ausführungsform der vorliegenden Erfindung wird der Schritt S1 (der thermische Oxidationsschritt) ausgelassen, und der Ausgangswafer hat nicht mehr als eine natürliche Oxidschicht. Wenn ein derartiger Wafer in einer Stickstoffatmosphäre getempert wird, unterscheidet sich der Effekt jedoch von dem der beobachtet wird wenn ein Wafer mit einer Oxidschicht die größer als die Dicke der natürlichen Oxidschicht ist („erhöhte Oxidschicht") in Stickstoff getempert wird. Wenn ein Wafer der eine erhöhte Oxidschicht enthält getempert wird, wird ein im Wesentlichen gleichförmiger Anstieg der Gitterlückenkonzentration durch den ganzen Wafer erreicht, in etwa bei, wenn nicht sogar unmittelbar beim Erreichen der Temperungstemperatur; ferner scheint die Gitterlückenkonzentration nicht beträchtlich anzusteigen als Funktion der Temperzeit bei einer gegebenen Temperungstemperatur. Wenn der Wafer nicht mehr als eine natürliche Oxidschicht aufweist, und wenn die Vorder- und Rückseiten des Wafers in Stickstoff getempert werden, wird der resultierende Wafer jedoch ein Gitterlückenkonzentrations-(Zahlendichte)-Profil aufweisen, das im Allgemeinen „U-förmig" im Querschnitt des Wafers ist; d. h. eine maximale Konzentration wird bei oder innerhalb von einigen Mikrometern von der Vorder- und Rückseite auftreten und eine relativ konstante oder geringere Konzentration wird durch die Waferhauptmasse auftreten, wobei die minimale Konzentration in der Waferhauptmasse anfangs ungefähr gleich der Konzentration ist, die bei Wafern mit einer erhöhten Oxidationsschicht erhalten wird. Ferner wird ein Anstieg der Temperungszeit zu einem Anstieg der Gitterlückenkonzentration bei Wafern führen, die nicht mehr als eine natürliche Oxidschicht aufweisen.
  • Experimentelle Beweise legen ferner nahe, dass dieser Verhaltensunterschied bei Wafern, die nicht mehr als eine natürliche Oxidschicht aufweisen und Wafern, die eine erhöhte Oxidschicht aufweisen, vermieden werden kann wenn man molekularen Sauerstoff oder andere oxidierende Gase in die Atmosphäre einbringt. Anders gesagt, wenn Wafer mit nicht mehr als einer natürlichen Oxidschicht in einer Stickstoffatmosphäre getempert werden, die einen geringen Sauerstoffpartialdruck aufweisen, verhält sich der Wafer genauso wie ein Wafer der eine erhöhte Oxidschicht hat. Ohne auf irgendeine Theorie festgelegt werden zu wollen scheint es daher so zu sein, dass oberflächliche Oxidschichten, die eine größere Dicke aufweisen als die natürliche Oxidschicht, wie eine Abschirmung dienen, welche die Nitridierung des Siliziums verhindert. Diese Oxidschicht kann daher auf dem Ausgangswafer vorliegen oder in situ dadurch gebildet werden, dass man eine erhöhte Oxidschicht während des Temperschrittes ausbringt.
  • Gemäß der vorliegenden Erfindung enthält daher die Atmosphäre während des schnellen thermischen Temperschrittes vorzugsweise einen Sauerstoffpartialdruck von mindestens etwa 0,0001 atm. (100 ppma), vorzugsweise einen Sauerstoffpartialdruck von mindestens etwa 0,0002 atm. (200 ppma). Aus den oben diskutierten Gründen sollte der Sauerstoffpartialdruck vorzugsweise 0,01 atm. (10.000 ppma) nicht übersteigen, und ist vorzugsweise geringer als 0,0005 atm. (5.000 ppma), besonders bevorzugt weniger als 0,002 atm. (2.000 ppma), und insbesondere weniger als 0,001 atm. (1.000 ppma).
  • In anderen Ausführungsformen der vorliegenden Erfindung können die Vorder- und Rückseiten des Wafers an verschiedene Atmosphären ausgesetzt werden, wovon jede ein oder mehrere nitridierende oder nichtnitridierende Gase enthalten kann. Beispielsweise kann die Rückseite des Wafers an eine nitridierende Atmosphäre ausgesetzt werden, wenn die Vorderseite an eine nichtnitridierende Atmosphäre ausgesetzt wird. Alternativ dazu können eine Vielzahl von Wafern (z. B. 2, 3 oder mehr Wafer) gleichzeitig getempert werden, wenn sie in einer Fläche-an-Fläche-Anordnung gestapelt sind; wenn sie auf diese Weise getempert werden sind die Flächen, die in einem Fläche-zu-Fläche-Kontakt zueinander stehen, mechanisch von der Atmosphäre während des Temperns abgeschirmt. Alternativ dazu und abhängig von der während des schnellen thermischen Temperschrittes verwendeten Atmosphäre und dem erwünschten Sauerstoffpräzipitationsprofil des Wafers kann die Oxidschicht nur auf der Seite des Wafers gebildet werden, auf der die denudierte Zone erwünscht ist, z. B. die Vorderseite 3 des Wafers (siehe 1).
  • Das Ausgangsmaterial für das Verfahren der vorliegenden Erfindung kann ein polierter Siliziumwafer oder alternativ dazu ein Siliziumwafer sein, der geläppt und geätzt, aber nicht poliert wurde. Außerdem kann der Wafer Gitterlücken- oder Selbsteinlagerungsdefekte als die vorherrschenden intrinsischen Punktdefekte aufweisen. Beispielsweise kann der Wafer Gitterlücken-dominiert von der Mitte bis zur Kante sein, Selbsteinlagerungsstellen dominiert von der Mitte bis zur Kante, oder er kann einen zentralen Kern von Gitterlücken-dominiertem Material umgeben von einem axial symmetrischen Ring von Selbsteinlagerungsstellendominiertem Material enthalten. Wenn eine Epitaxialschicht auf einen ideal präzipitierten Wafer abgeschieden werden soll, kann das Verfahren der vorliegenden Erfindung entweder vor oder nach der Epitaxialabscheidung durchgeführt werden. Wenn es davor durchgeführt wird, kann es notwendig sein die Sauerstoffpräzipitatnukleierungszentren in den Wafer nach dem Verfahren der vorliegenden Erfindung und vor der Epitaxialabscheidung zu stabilisieren. Wenn sie danach durchgeführt wird, kann es notwendig sein das Verfahren der vorliegenden Erfindung in Epitaxialreaktor unmittelbar nach der Epitaxialabscheidung durchzuführen, vorausgesetzt, dass die vom Verfahren der vorliegenden Erfindung benötigten Kühlgeschwindigkeiten erreicht werden können.
  • Die Messungen von Kristallgitterlücken im einkristallinen Silizium können durchgeführt werden durch Platindiffusionsanalyse. Im Allgemeinen wird Platin auf den Proben abgeschieden und in einer horizontale Fläche diffundiert, wobei die Diffusionszeit und Temperatur vorzugsweise so ausgewählt wird, dass der Frank-Turnbull-Mechanismus die Platindiffusion dominiert, die jedoch ausreicht um den Gleichgewichtszustand der Gitterlückendekoration durch die Platinatome zu erreichen. Bei Wafern mit Gitterlückenkonzentrationen, die typisch für die vorliegende Erfindung sind, kann eine Diffusionszeit und Temperatur von 730°C über 20 Minuten verwendet werden, obwohl ein genaueres Tracking bei einer geringeren Temperatur, z. B. etwa 680°C erreichbar zu sein scheint. Außerdem, um einen möglichen Einfluss durch Silizidierungsprozesse zu minimieren, führt die Platinabscheidungsmethode vorzugsweise zu einer Oberflächenkonzentration von weniger als einer Monoschicht. Platindiffusionstechniken sind überall beschrieben, beispielsweise bei Jacob et al., J. Appl. Phys., Band 82, Seite 182 (1997); Zimmermann und Ryssel, „The Modeling of Platinum Diffusion in Silicon under Non-Equilibrium Conditions", (die Modellierung der Platindiffusion in Silizium unter Nichtgleichgewichtsbedingungen), J. Electrochemical Society, Band 139, Seite 256 (1992); Zimmermann, Goesele, Seilenthal und Eichiner „Vacancy Concentration Wafer Mapping in Silicon" (Gitterlückenkonzentrations-Waferkartierung in Silizium), Journal of Crystal Growth, Band 129, Seite 582 (1993); Zimmermann und Falster, „Investigation of the Nucleation of Oxygen Precipitates in Czochralski Silicon at an early Stage" (Untersuchung der Nukleierung von Sauerstoffpräzipitaten in Czochralski-Silizium in einer frühen Stufe), Appl. Phys. Lett., Band 60, Seite 3250 (1992); und Zimmermann und Ryssel, Appl. Phys. A. Band 55, Seite 121 (1992).
  • Die Beispiele 1 bis 4 veranschaulichen den idealen Sauerstoffpräzipitationsprozess der vorliegenden Erfindung. Diese Beispiele sollten daher nicht in einem einschränkenden Sinn verstanden werden.
  • BEISPIEL 1
  • Siliziumeinkristalle wurden nach dem Czochralskiverfahren gezogen, aufgeschnitten und poliert, um Siliziumwafer zu erzeugen. Diese Wafer wurden anschließend einem Oberflächenoxidationsschritt (S1) unterzogen, einem schnellen thermischen Temperschritt in Stickstoff oder Argon (S2), schnell abgekühlt (S3) und einem Sauerstoffstabilisierungs- und wachstumsschritt (S4) unter den Bedingungen wie in Tabelle 1 aufgeführt. Die anfänglichen Sauerstoffkonzentrationen der Wafer (Oi) vor den Schritten S1 bis S4, die Sauerstoffpräzipitatdichte in der Hauptmasse des Wafers nach Schritt S4 (OPD) und die Tiefe der denudierten Zone nach Schritt S4 (DZ) sind auch in Tabelle 1 angegeben.
  • TABELLE 1
    Figure 00170001
  • Die 2, 3 und 4 zeigen Querschnitte der resultierenden Wafer (die Figuren sind Vergrößerungen um das 200-fache); Proben 4 bis 7 sind gezeigt in 2, die Proben 4 bis 8 sind in 3 gezeigt, und die Proben 3 bis 14 sind in 4 gezeigt.
  • Zusätzlich wurde die Konzentration der Kristallgitterlücken in den Proben 4 bis 7 unter Verwendung einer Platindiffusionstechnik kartiert. Eine Auftragung der Platinkonzentration gegen die Tiefe von der Oberfläche des Wafers (eine Tiefe von 0 Mikrometern entspricht der Vorderseite des Wafers) ist in 5 gezeigt.
  • BEISPIEL 2
  • Um zu zeigen, dass das Verfahren der vorliegenden Erfindung relativ unabhängig von der Sauerstofflconzentration bei Czochralski-gezüchteten Siliziumwafern ist, wurden 3 Wafer mit unterschiedlichen Sauerstoffkonzentration der gleichen Reihe von Schritten wie in Beispiel 1 beschrieben, unterzogen. Die Bedingung für jeden dieser Schritte, die anfängliche Sauerstofflconzentration der Wafer (Oi) vor den Schritten S1 bis S4, die Sauerstoffpräzipitatdichte (OPD) in der Hauptmasse des Wafers nach Schritt S4, und die Tiefe der denudierten Zone (DZ) nach Schritt S4, wie von der Oberfläche des Wafers aus gemessen sind in Tabelle II gezeigt. Die 6, 7 und 8 zeigen Querschnitte der resultierenden Wafer (diese Figuren sind Vergrößerungen von Fotografien die mit 200-facher Vergrößerung aufgenommen wurden); Proben 3 bis 4 sind in 6 gezeigt, die Proben 3 bis 5 sind in 7 gezeigt und die Proben 3 bis 6 sind in 8 gezeigt.
  • TABELLE II
    Figure 00190001
  • BEISPIEL 3
  • Um zu zeigen, dass das Verfahren der vorliegenden Erfindung relativ unabhängig von den Bedingungen ist, die für die Sauerstoffpräzipitatstabilisierung und den Wachstumsschritt (S4) verwendet werden, wurde ein Wafer (Proben 1 bis 8) mit der gleichen Sauerstoffkonzentration, der gleichen Reihe von Schritten wie in Beispiel 2 für die Proben 3 bis 4 beschrieben unterzogen, mit der Ausnahme, dass ein üblicher kommerzieller 16 Mb DRAM-Prozess als der Sauerstoffpräzipitatstabilisierungs- und Wachstumsschritt (S4) verwendet wurde. 9 zeigt einen Querschnitt des resultierenden Wafers (diese Figur ist eine Vergrößerung einer Fotografie die bei einer Vergrößerung von 200-fach genommen wurde). Nach Schritt S4, zeigten die Proben 1 bis 8 und 3 bis 4 vergleichbare Hauptmassen-Sauerstoffpräzipitatdichten (7 × 1010 pro cm3 für die Proben 1 bis 8 gegenüber 4 × 1010 pro cm3 für die Proben 3 bis 4) und vergleichbare denudierte Zonentiefen (ungefähr 40 Mikrometer).
  • BEISPIEL 4
  • Dieses Beispiel zeigt den Trend, der bei der Dichte der Bulkmikrodefekte (BMD) beobachtet werden kann, d. h. die Dichte der Sauerstoffpräzipitate, und der Tiefe der denudierten Zone (DZ), die aus einem Anstieg der Konzentration von Sauerstoff in der Atmosphäre während der Wärmebehandlung stammen. Drei verschiedene Wafersätze wurden einem schnellen thermischen Tempern unter variierenden Prozessbedingungen unterzogen. Die Wafer im Satz A wurden 30 Sekunden bei 1200°C unter Stickstoffatmosphäre getempert; die Wafer im Satz B wurden unter den gleichen Bedingungen 20 Sekunden lang getempert; und die Wafer im Satz C wurden 30 Sekunden bei 1200°C in einer Argonatmosphäre getempert. Ein Voroxidationsschritt wurde bei keinem der Wafer in den drei Sätzen dieses Beispiels durchgeführt.
  • Wie unten in Tabelle III gezeigt, wurde der Sauerstoffpartialdruck bei jedem Wafer innerhalb eines gegebenen Satzes erhöht. Sobald das Tempern abgeschlossen war, wurde die BMD-Dichte und die DZ-Tiefe für jeden Wafer mit Standardmethoden des Standes der Technik bestimmt. Die Ergebnisse sind unten in der Tabelle III angegeben.
  • TABELLE III
    Figure 00210001
  • Die oben angegebenen Daten zeigen, dass bei Ansteigen des Partialdrucks von Sauerstoff in der Atmosphäre die Zahlendichte der Bulkmikrodefekte abnimmt. Außerdem ist die Zahlendichte der Bulkmikrodefekte, wenn der Sauerstoffpartialdruck 10.000 ppma erreicht, nicht mehr unterscheidbar von der Zahlendichte der Bulkmikrodefekte die beobachtet wird bei Wafern, die einer Sauerstoffpräzipitationswärmebehandlung unterzogen wurden, ohne eine vorherige schnelle thermische Temperung gemäß der vorliegenden Erfindung.
  • Angesichts des oben genannten ist klar, dass die verschiedenen Ziele der Erfindung erreicht wurden.

Claims (14)

  1. Verfahren zur Wärmebehandlung eines einkristallinen Siliziumwafers, geschnitten aus einem nach dem Czochalskiverfahren gezüchteten, einkristallinen Siliziumrohling, zur Beeinflussung des Präzipitierungsverhaltens von Sauerstoff in dem Wafer in einem nachfolgenden thermischen Verarbeitungsschritt, wobei der Siliziumwafer eine Vorderseite, eine Rückseite, eine zentrale Ebene zwischen der Vorder- und Rückseite sowie eine Oberflächenschicht aufweist, die den Bereich des Wafers zwischen der vorderseitigen Oberfläche und einem Abstand D, gemessen von der Vorderseite in Richtung der zentralen Ebene umfasst, sowie eine Hauptschicht, welche den Bereich des Wafers zwischen der zentralen Ebene und der Oberflächenschicht umfasst, wobei das Verfahren die folgenden Schritte umfasst: Aufwachsen einer oberflächlichen Siliziumoxidschicht mit einer Dicke von mehr als 2 nm (20 Angström) auf der Vorderseite des Wafers durch Wärmebehandlung des Wafers in einer sauerstoffhaltigen Atmosphäre, so dass die Dicke der oberflächlichen Siliziumschicht größer als 2 nm (20 Angström) ist; Schnelles thermisches Tempern des Wafers bei einer Temperatur von mindestens 1.150°C in einer Atmosphäre mit einem Sauerstoffpartialdruck von weniger als 0,01 atm. (10.000 ppma), um Kristallgitterlücken in den Oberflächen- und Hauptschichten zu bilden; Abkühlen des Wafers auf eine Temperatur T1 von weniger als 900°C; und Steuern der Abkühlgeschwindigkeit des wärmebehandelten Wafers zwischen der Wärmebehandlungstemperatur und T1, so dass die Abkühlgeschwindigkeit weniger als 5°C pro Sekunde beträgt, um einen Wafer zu erzeugen, der ein Gitterlückenkonzentrationsprofil aufweist, in welchem die Maximaldichte bei oder nahe bei der zentralen Ebene liegt, mit im allgemeinen abnehmender Konzentration in Richtung der Vorderseite des Wafers, und wobei der Unterschied in der Gitterlückenkonzentration in den Oberflächen- und Hauptschichten so beschaffen ist, dass eine thermische Behandlung des Wafers bei einer Temperatur oberhalb von 750°C die Ausbildung einer störstellenfreien Zone in der Oberflächenschicht und Sauerstoffcluster oder Präzipitate in der Hauptschicht ermöglicht, wobei die Konzentration der Sauerstoffcluster oder Präzipitate in der Hauptschicht in erster Linie von der Konzentration der Gitterlücken abhängig ist.
  2. Verfahren nach Anspruch 1, wobei die Siliziumoxidschicht in situ gebildet wird durch Aufwachsen einer erhöhten Siliziumoxidschicht während des Schritts des schnellen thermischen Temperns des Wafers bei einer Temperatur von mindestens 1.150°C und in einer Atmosphäre mit einem Sauerstoffpartialdruck von mindestens 0,0001 atm. (100 ppma) und weniger als 0,01 atm. (10.000 ppma).
  3. Verfahren nach Anspruch 2, wobei das schnelle thermische Tempern des Wafers bei einer Temperatur von mindestens 1.150°C das schnelle thermische Tempern des Wafers in einer Atmosphäre mit einem Sauerstoffpartialdruck von mindestens 0,0002 atm. (200 ppma) umfasst.
  4. Verfahren nach einem der Ansprüche 1–3, wobei der Schritt des schnellen thermischen Temperns des Wafers das schnelle thermische Tempern des Wafers bei einer Temperatur von mindestens 1.200°C umfasst.
  5. Verfahren nach einem der Ansprüche 1–4, wobei die Atmosphäre beim schnellen thermischen Tempern Argon oder Helium umfasst.
  6. Verfahren nach einem der Ansprüche 1–4, wobei die Atmosphäre beim schnellen thermischen Tempern Stickstoff umfasst.
  7. Verfahren nach einem der Ansprüche 1–6, wobei der Schritt des schnellen thermischen Temperns des Wafers das schnelle thermische Tempern des Wafers in einer Atmosphäre mit einem Sauerstoffpartialdruck von weniger als 0,005 atm. (5.000 ppma) umfasst.
  8. Verfahren nach einem der Ansprüche 1–6, wobei der Schritt des schnellen thermischen Temperns des Wafers das schnelle thermische Tempern des Wafers in einer Atmosphäre mit einem Sauerstoffpartialdruck von weniger als 0,001 atm. (1.000 ppma) umfasst.
  9. Verfahren nach einem der Ansprüche 1–8, wobei T1 800°C entspricht.
  10. Verfahren nach einem der Ansprüche 1–9, wobei die Abkühlgeschwindigkeit mindestens 20°C pro Sekunde beträgt.
  11. Verfahren nach einem der Ansprüche 1–9, wobei die Abkühlgeschwindigkeit mindestens 50°C pro Sekunde beträgt.
  12. Verfahren nach einem der Ansprüche 1–9, wobei die Abkühlgeschwindigkeit mindestens 100°C pro Sekunde beträgt.
  13. Verfahren nach einem der Ansprüche 1–12, wobei die oberflächliche Siliziumoxidschicht eine Dicke von mindestens 2,5 nm (25 Angström) aufweist.
  14. Verfahren nach einem der Ansprüche 1–12, wobei die oberflächliche Oxidschicht eine Dicke von mindestens 3 nm (30 Angström) aufweist.
DE1998617365 1997-02-26 1998-02-25 Sauerstoffausdiffusionsloses sauerstoff-ausfällungsverfahren in siliziumwafer Expired - Lifetime DE69817365T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/806,436 US5994761A (en) 1997-02-26 1997-02-26 Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor
US806436 1997-02-26
PCT/US1998/003686 WO1998038675A1 (en) 1997-02-26 1998-02-25 Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor

Publications (2)

Publication Number Publication Date
DE69817365D1 DE69817365D1 (de) 2003-09-25
DE69817365T2 true DE69817365T2 (de) 2004-06-24

Family

ID=25194044

Family Applications (2)

Application Number Title Priority Date Filing Date
DE69840004T Expired - Lifetime DE69840004D1 (de) 1997-02-26 1998-02-25 Silizium-Halbleiterwafer mit idealem Sauerstoff-Ablagerungsverhalten
DE1998617365 Expired - Lifetime DE69817365T2 (de) 1997-02-26 1998-02-25 Sauerstoffausdiffusionsloses sauerstoff-ausfällungsverfahren in siliziumwafer

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE69840004T Expired - Lifetime DE69840004D1 (de) 1997-02-26 1998-02-25 Silizium-Halbleiterwafer mit idealem Sauerstoff-Ablagerungsverhalten

Country Status (9)

Country Link
US (7) US5994761A (de)
EP (3) EP2028682A1 (de)
JP (1) JP3288721B2 (de)
KR (2) KR20030097601A (de)
CN (1) CN1158696C (de)
DE (2) DE69840004D1 (de)
MY (1) MY132868A (de)
TW (1) TW528815B (de)
WO (1) WO1998038675A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012217727A1 (de) * 2012-09-28 2014-04-17 Siltronic Ag Verfahren zum Nachweis von Defekten in einkristallinem Silicium

Families Citing this family (115)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG64470A1 (en) 1997-02-13 1999-04-27 Samsung Electronics Co Ltd Methods of manufacturing monocrystalline silicon ingots and wafers by controlling pull rate profiles in a hot zone furnace and ingots and wafers manufactured thereby
US6503594B2 (en) 1997-02-13 2003-01-07 Samsung Electronics Co., Ltd. Silicon wafers having controlled distribution of defects and slip
US6485807B1 (en) 1997-02-13 2002-11-26 Samsung Electronics Co., Ltd. Silicon wafers having controlled distribution of defects, and methods of preparing the same
US5994761A (en) 1997-02-26 1999-11-30 Memc Electronic Materials Spa Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor
DE69841714D1 (de) 1997-04-09 2010-07-22 Memc Electronic Materials Silicium mit niedriger Fehlerdichte und idealem Sauerstoffniederschlag
MY127594A (en) * 1997-04-09 2006-12-29 Memc Electronic Materials Low defect density, vacancy dominated silicon
US6379642B1 (en) * 1997-04-09 2002-04-30 Memc Electronic Materials, Inc. Vacancy dominated, defect-free silicon
JPH10303208A (ja) * 1997-04-30 1998-11-13 Toshiba Corp 半導体基板およびその製造方法
US6340392B1 (en) 1997-10-24 2002-01-22 Samsung Electronics Co., Ltd. Pulling methods for manufacturing monocrystalline silicone ingots by controlling temperature at the center and edge of an ingot-melt interface
JPH11150119A (ja) * 1997-11-14 1999-06-02 Sumitomo Sitix Corp シリコン半導体基板の熱処理方法とその装置
JP4688984B2 (ja) * 1997-12-26 2011-05-25 株式会社Ｓｕｍｃｏ シリコンウエーハ及び結晶育成方法
US6828690B1 (en) * 1998-08-05 2004-12-07 Memc Electronic Materials, Inc. Non-uniform minority carrier lifetime distributions in high performance silicon power devices
EP1035235A4 (de) * 1998-08-31 2002-05-15 Shinetsu Handotai Kk Verfahren zur herstellung von siliziumeinkristallwafern und siliziumeinkristallwafer
WO2000013226A1 (en) * 1998-09-02 2000-03-09 Memc Electronic Materials, Inc. Process for preparing an ideal oxygen precipitating silicon wafer
EP1114454A2 (de) * 1998-09-02 2001-07-11 MEMC Electronic Materials, Inc. Silizium auf isolator struktur aus einem einkristallsilizium mit niedriger fehlerdichte
EP1914796B1 (de) * 1998-09-02 2012-06-06 MEMC Electronic Materials, Inc. Verfahren zur Herstellung eines Czochralski-Siliziumwafers ohne Sauerstoffniederschlag
DE69941196D1 (de) 1998-09-02 2009-09-10 Memc Electronic Materials Wärmebehandelte Siliziumscheiben mit verbesserter Eigengetterung
US6336968B1 (en) * 1998-09-02 2002-01-08 Memc Electronic Materials, Inc. Non-oxygen precipitating czochralski silicon wafers
EP1624482B1 (de) * 1998-09-02 2009-07-29 MEMC Electronic Materials, Inc. Wärmebehandelte Siliziumscheiben mit verbesserter Eigengetterung
EP1125008B1 (de) * 1998-10-14 2003-06-18 MEMC Electronic Materials, Inc. Wärmegetempertes einkristallines silizium mit niedriger fehlerdichte
US6284384B1 (en) * 1998-12-09 2001-09-04 Memc Electronic Materials, Inc. Epitaxial silicon wafer with intrinsic gettering
DE19924649B4 (de) * 1999-05-28 2004-08-05 Siltronic Ag Halbleiterscheiben mit Kristallgitter-Defekten und Verfahren zur Herstellung derselben
DE19925044B4 (de) * 1999-05-28 2005-07-21 Siltronic Ag Halbleiterscheibe mit Kristallgitter-Defekten und Verfahren zur Herstellung derselben
US20030051656A1 (en) 1999-06-14 2003-03-20 Charles Chiun-Chieh Yang Method for the preparation of an epitaxial silicon wafer with intrinsic gettering
JP2001144275A (ja) * 1999-08-27 2001-05-25 Shin Etsu Handotai Co Ltd 貼り合わせｓｏｉウエーハの製造方法および貼り合わせｓｏｉウエーハ
US6458202B1 (en) 1999-09-02 2002-10-01 Memc Electronic Materials, Inc. Process for preparing single crystal silicon having uniform thermal history
DE60010496T2 (de) * 1999-09-23 2005-04-07 Memc Electronic Materials, Inc. Czochralski-Verfahren zur Herstellung Silizium-Einkristalle durch Steuerung der Abkühlgeschwindigkeit
US6635587B1 (en) 1999-09-23 2003-10-21 Memc Electronic Materials, Inc. Method for producing czochralski silicon free of agglomerated self-interstitial defects
DE19952705A1 (de) * 1999-11-02 2001-05-10 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Halbleiterscheibe mit einer epitaktischen Schicht
KR100378184B1 (ko) * 1999-11-13 2003-03-29 삼성전자주식회사 제어된 결함 분포를 갖는 실리콘 웨이퍼, 그의 제조공정및 단결정 실리콘 잉곳의 제조를 위한 초크랄스키 풀러
US6376395B2 (en) 2000-01-11 2002-04-23 Memc Electronic Materials, Inc. Semiconductor wafer manufacturing process
US6339016B1 (en) * 2000-06-30 2002-01-15 Memc Electronic Materials, Inc. Method and apparatus for forming an epitaxial silicon wafer with a denuded zone
US6599815B1 (en) 2000-06-30 2003-07-29 Memc Electronic Materials, Inc. Method and apparatus for forming a silicon wafer with a denuded zone
US7160385B2 (en) * 2003-02-20 2007-01-09 Sumitomo Mitsubishi Silicon Corporation Silicon wafer and method for manufacturing the same
JP4055343B2 (ja) * 2000-09-26 2008-03-05 株式会社Ｓｕｍｃｏ シリコン半導体基板の熱処理方法
JP2002110685A (ja) * 2000-09-27 2002-04-12 Shin Etsu Handotai Co Ltd シリコンウェーハの熱処理方法
JP4106862B2 (ja) * 2000-10-25 2008-06-25 信越半導体株式会社 シリコンウェーハの製造方法
US8529695B2 (en) 2000-11-22 2013-09-10 Sumco Corporation Method for manufacturing a silicon wafer
JP4720058B2 (ja) 2000-11-28 2011-07-13 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法
JP5045710B2 (ja) * 2000-11-28 2012-10-10 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法
EP1346086A2 (de) * 2000-11-30 2003-09-24 MEMC Electronic Materials, Inc. Verfahren zur steuerung der thermischen geschichte von leerstellendominiertem einkristallinem silicium
US7081422B2 (en) * 2000-12-13 2006-07-25 Shin-Etsu Handotai Co., Ltd. Manufacturing process for annealed wafer and annealed wafer
JP2002184779A (ja) * 2000-12-13 2002-06-28 Shin Etsu Handotai Co Ltd アニールウェーハの製造方法及びアニールウェーハ
US20020127766A1 (en) * 2000-12-27 2002-09-12 Memc Electronic Materials, Inc. Semiconductor wafer manufacturing process
JP4554886B2 (ja) * 2001-01-02 2010-09-29 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 向上したゲート酸化物完全性を有する単結晶シリコンの製造方法
KR100805518B1 (ko) 2001-01-26 2008-02-20 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드 산화 유도된 적층 결함을 실질적으로 포함하지 않는베이컨시 지배 코어를 갖는 낮은 결함 밀도의 실리콘
US6897084B2 (en) * 2001-04-11 2005-05-24 Memc Electronic Materials, Inc. Control of oxygen precipitate formation in high resistivity CZ silicon
WO2002086960A1 (en) * 2001-04-20 2002-10-31 Memc Electronic Materials, Inc. Method for the preparation of a silicon wafer having stabilized oxygen precipitates
JP2002334848A (ja) * 2001-05-09 2002-11-22 Sumitomo Mitsubishi Silicon Corp シリコンウェーハの熱処理装置
EP1423871A2 (de) * 2001-06-22 2004-06-02 MEMC Electronic Materials, Inc. Verfahren zur herstellung einer silizium-auf-isolator struktur mit intrinsischem gettern durch ionenimplantierung
KR100881511B1 (ko) * 2001-07-10 2009-02-05 신에쯔 한도타이 가부시키가이샤 실리콘웨이퍼의 제조방법, 실리콘 에피텍셜 웨이퍼의제조방법 및 실리콘 에피텍셜 웨이퍼
JP2003059932A (ja) * 2001-08-08 2003-02-28 Toshiba Ceramics Co Ltd シリコン単結晶ウエハの製造方法およびシリコン単結晶ウエハ
JP4566478B2 (ja) * 2001-08-09 2010-10-20 シルトロニック・ジャパン株式会社 シリコン半導体基板およびその製造方法
JP2003077924A (ja) * 2001-08-30 2003-03-14 Sumitomo Mitsubishi Silicon Corp 半導体ウェーハの製造方法及び半導体ウェーハ
JP2003077925A (ja) * 2001-08-31 2003-03-14 Sumitomo Mitsubishi Silicon Corp シリコンウェーハの製造方法及びシリコンウェーハ
JP4345253B2 (ja) * 2001-09-25 2009-10-14 株式会社Ｓｕｍｃｏ エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ
JP4078822B2 (ja) * 2001-10-10 2008-04-23 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法
KR20030030712A (ko) * 2001-10-12 2003-04-18 주식회사 실트론 게터링 수단을 가진 단결정 실리콘 웨이퍼 및 그제조방법
KR20030035152A (ko) 2001-10-30 2003-05-09 주식회사 하이닉스반도체 반도체웨이퍼 제조방법
KR100423752B1 (ko) 2001-11-12 2004-03-22 주식회사 실트론 실리콘 반도체 웨이퍼 및 그 제조 방법
US7201800B2 (en) * 2001-12-21 2007-04-10 Memc Electronic Materials, Inc. Process for making silicon wafers with stabilized oxygen precipitate nucleation centers
KR100973393B1 (ko) * 2001-12-21 2010-07-30 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드 질소/탄소 안정화된 산소 침전물 핵형성 중심을 가진 이상적인 산소 침전 실리콘 웨이퍼
US6808781B2 (en) * 2001-12-21 2004-10-26 Memc Electronic Materials, Inc. Silicon wafers with stabilized oxygen precipitate nucleation centers and process for making the same
DE10205084B4 (de) * 2002-02-07 2008-10-16 Siltronic Ag Verfahren zur thermischen Behandlung einer Siliciumscheibe sowie dadurch hergestellte Siliciumscheibe
JP2003257984A (ja) * 2002-03-05 2003-09-12 Sumitomo Mitsubishi Silicon Corp シリコンウェーハ及びその製造方法
CN1324664C (zh) * 2002-04-10 2007-07-04 Memc电子材料有限公司 用于控制理想氧沉淀硅片中洁净区深度的方法
CN1324166C (zh) 2002-11-12 2007-07-04 Memc电子材料有限公司 利用坩锅旋转以控制温度梯度的制备单晶硅的方法
JP2004172391A (ja) 2002-11-20 2004-06-17 Sumitomo Mitsubishi Silicon Corp シリコンウェーハおよびその製造方法
JP4660068B2 (ja) * 2003-01-20 2011-03-30 株式会社東芝 シリコン単結晶基板
US6916324B2 (en) * 2003-02-04 2005-07-12 Zimmer Technology, Inc. Provisional orthopedic prosthesis for partially resected bone
US7112509B2 (en) * 2003-05-09 2006-09-26 Ibis Technology Corporation Method of producing a high resistivity SIMOX silicon substrate
US6955718B2 (en) * 2003-07-08 2005-10-18 Memc Electronic Materials, Inc. Process for preparing a stabilized ideal oxygen precipitating silicon wafer
DE10336271B4 (de) * 2003-08-07 2008-02-07 Siltronic Ag Siliciumscheibe und Verfahren zu deren Herstellung
KR100531552B1 (ko) * 2003-09-05 2005-11-28 주식회사 하이닉스반도체 실리콘 웨이퍼 및 그 제조방법
US7473656B2 (en) * 2003-10-23 2009-01-06 International Business Machines Corporation Method for fast and local anneal of anti-ferromagnetic (AF) exchange-biased magnetic stacks
WO2005076333A1 (ja) * 2004-02-03 2005-08-18 Shin-Etsu Handotai Co., Ltd. 半導体ウエーハの製造方法及び半導体インゴットの切断位置決定システム
KR100573473B1 (ko) * 2004-05-10 2006-04-24 주식회사 실트론 실리콘 웨이퍼 및 그 제조방법
JP4617751B2 (ja) * 2004-07-22 2011-01-26 株式会社Ｓｕｍｃｏ シリコンウェーハおよびその製造方法
CN100338270C (zh) * 2004-11-05 2007-09-19 北京有色金属研究总院 一种单晶硅抛光片热处理工艺
JP4720164B2 (ja) * 2004-12-02 2011-07-13 株式会社Ｓｕｍｃｏ Ｓｏｉウェーハの製造方法
US20060138601A1 (en) * 2004-12-27 2006-06-29 Memc Electronic Materials, Inc. Internally gettered heteroepitaxial semiconductor wafers and methods of manufacturing such wafers
EP1882057A2 (de) * 2005-05-19 2008-01-30 MEMC Electronic Materials, Inc. Siliciumstruktur mit hohem widerstand und herstellungsverfahren dafür
US7485928B2 (en) * 2005-11-09 2009-02-03 Memc Electronic Materials, Inc. Arsenic and phosphorus doped silicon wafer substrates having intrinsic gettering
EP2058846B1 (de) 2006-01-20 2011-08-31 Infineon Technologies Austria AG Verfahren zur Herstellung einer n-dotierten Zone in einem Halbleiterwafer und Halbleiterbauelement
DE102006002903A1 (de) * 2006-01-20 2007-08-02 Infineon Technologies Austria Ag Verfahren zur Behandlung eines Sauerstoff enthaltenden Halbleiterwafers und Halbleiterbauelement
US7566951B2 (en) * 2006-04-21 2009-07-28 Memc Electronic Materials, Inc. Silicon structures with improved resistance to radiation events
MY157902A (en) * 2006-05-19 2016-08-15 Memc Electronic Materials Controlling agglomerated point defect and oxygen cluster formation induced by the lateral surface of a silicon single crystal during cz growth
JP5239155B2 (ja) * 2006-06-20 2013-07-17 信越半導体株式会社 シリコンウエーハの製造方法
JP2008053521A (ja) * 2006-08-25 2008-03-06 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 シリコンウェーハの熱処理方法
KR101313326B1 (ko) * 2006-12-29 2013-09-27 에스케이하이닉스 주식회사 후속 열처리에 의해 산소 침전물로 되는 유핵의 분포가제어된 실리콘 웨이퍼 및 그 제조방법
US20090004458A1 (en) * 2007-06-29 2009-01-01 Memc Electronic Materials, Inc. Diffusion Control in Heavily Doped Substrates
US20090004426A1 (en) * 2007-06-29 2009-01-01 Memc Electronic Materials, Inc. Suppression of Oxygen Precipitation in Heavily Doped Single Crystal Silicon Substrates
DE102008027521B4 (de) * 2008-06-10 2017-07-27 Infineon Technologies Austria Ag Verfahren zum Herstellen einer Halbleiterschicht
US8476149B2 (en) * 2008-07-31 2013-07-02 Global Wafers Japan Co., Ltd. Method of manufacturing single crystal silicon wafer from ingot grown by Czocharlski process with rapid heating/cooling process
US7977216B2 (en) * 2008-09-29 2011-07-12 Magnachip Semiconductor, Ltd. Silicon wafer and fabrication method thereof
KR20100036155A (ko) * 2008-09-29 2010-04-07 매그나칩 반도체 유한회사 실리콘 웨이퍼 및 그의 제조방법
JP2009177194A (ja) * 2009-03-19 2009-08-06 Sumco Corp シリコンウェーハの製造方法、シリコンウェーハ
JP5455449B2 (ja) * 2009-06-03 2014-03-26 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの熱処理方法
JP2009218620A (ja) * 2009-06-23 2009-09-24 Sumco Corp シリコンウェーハの製造方法
KR101275418B1 (ko) * 2010-03-16 2013-06-14 주식회사 엘지실트론 단결정 잉곳 제조방법 및 이에 의해 제조된 웨이퍼
JP5550180B2 (ja) * 2010-06-30 2014-07-16 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハ及びその製造方法
JP5912368B2 (ja) 2011-03-22 2016-04-27 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの熱処理方法及びシリコンウェーハ
CN102168314B (zh) * 2011-03-23 2012-05-30 浙江大学 直拉硅片的内吸杂工艺
CN102605433A (zh) * 2012-01-09 2012-07-25 浙江大学 一种消除掺氮直拉单晶硅片中原生氧沉淀的方法
JP2013163598A (ja) * 2012-01-10 2013-08-22 Globalwafers Japan Co Ltd シリコンウェーハの製造方法
DE112013005512B4 (de) * 2012-11-19 2019-03-28 Globalwafers Co., Ltd. Herstellung von Wafern mit hoher Präzipitatdichte durch Aktivierung von inaktiven Sauerstoffpräzipationskeimen durch Hitzebehandlung
FR3009380B1 (fr) * 2013-08-02 2015-07-31 Commissariat Energie Atomique Procede de localisation d'une plaquette dans son lingot
JP5885305B2 (ja) 2013-08-07 2016-03-15 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハ及びその製造方法
JP6131842B2 (ja) * 2013-11-26 2017-05-24 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
JP6241381B2 (ja) * 2014-07-09 2017-12-06 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
CN105316767B (zh) * 2015-06-04 2019-09-24 上海超硅半导体有限公司 超大规模集成电路用硅片及其制造方法、应用
DE102016225138A1 (de) * 2016-12-15 2018-06-21 Siltronic Ag Halbleiterscheibe aus einkristallinem Silizium und Verfahren zur Herstellung einer Halbleiterscheibe aus einkristallinem Silizium
EP3653761B1 (de) 2016-12-28 2024-02-28 Sunedison Semiconductor Limited Siliciumwafer mit intrinsischer getterungs- und gate-oxid-integritätsausbeute
DE102017219255A1 (de) * 2017-10-26 2019-05-02 Siltronic Ag Halbleiterscheibe aus einkristallinem Silizium
CN109346433B (zh) 2018-09-26 2020-10-23 上海新傲科技股份有限公司 半导体衬底的键合方法以及键合后的半导体衬底

Family Cites Families (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS583375B2 (ja) * 1979-01-19 1983-01-21 超エル・エス・アイ技術研究組合 シリコン単結晶ウエハ−の製造方法
JPS5680139A (en) * 1979-12-05 1981-07-01 Chiyou Lsi Gijutsu Kenkyu Kumiai Manufacture of semiconductor device
US4437922A (en) 1982-03-26 1984-03-20 International Business Machines Corporation Method for tailoring oxygen precipitate particle density and distribution silicon wafers
US4548654A (en) 1983-06-03 1985-10-22 Motorola, Inc. Surface denuding of silicon wafer
US4505759A (en) * 1983-12-19 1985-03-19 Mara William C O Method for making a conductive silicon substrate by heat treatment of oxygenated and lightly doped silicon single crystals
US4666532A (en) * 1984-05-04 1987-05-19 Monsanto Company Denuding silicon substrates with oxygen and halogen
US4851358A (en) 1988-02-11 1989-07-25 Dns Electronic Materials, Inc. Semiconductor wafer fabrication with improved control of internal gettering sites using rapid thermal annealing
US4868133A (en) * 1988-02-11 1989-09-19 Dns Electronic Materials, Inc. Semiconductor wafer fabrication with improved control of internal gettering sites using RTA
JPH01242500A (ja) 1988-03-25 1989-09-27 Mitsubishi Metal Corp シリコン基板の製造方法
JPH0232535A (ja) * 1988-07-21 1990-02-02 Kyushu Electron Metal Co Ltd 半導体デバイス用シリコン基板の製造方法
JPH039078A (ja) 1989-06-05 1991-01-16 Komatsu Ltd 斜板式ピストンモータ
JPH03185831A (ja) 1989-12-15 1991-08-13 Komatsu Denshi Kinzoku Kk 半導体装置の製造方法
IT1242014B (it) * 1990-11-15 1994-02-02 Memc Electronic Materials Procedimento per il trattamento di fette di silicio per ottenere in esse profili di precipitazione controllati per la produzione di componenti elettronici.
JP2613498B2 (ja) 1991-03-15 1997-05-28 信越半導体株式会社 Ｓｉ単結晶ウエーハの熱処理方法
JPH04294540A (ja) 1991-03-25 1992-10-19 Nippon Steel Corp 半導体の製造方法
JP2758093B2 (ja) * 1991-10-07 1998-05-25 信越半導体株式会社 半導体ウェーハの製造方法
JP2726583B2 (ja) * 1991-11-18 1998-03-11 三菱マテリアルシリコン株式会社 半導体基板
JPH05155700A (ja) 1991-12-04 1993-06-22 Nippon Steel Corp 積層欠陥発生核を有するゲッタリングウエハの製造方法および同方法により製造されたシリコンウエハ
JP3009078B2 (ja) 1992-01-06 2000-02-14 オムロン株式会社 文字認識装置
US5296047A (en) 1992-01-28 1994-03-22 Hewlett-Packard Co. Epitaxial silicon starting material
JPH0684925A (ja) * 1992-07-17 1994-03-25 Toshiba Corp 半導体基板およびその処理方法
KR0139730B1 (ko) * 1993-02-23 1998-06-01 사또오 후미오 반도체 기판 및 그 제조방법
US5401669A (en) * 1993-05-13 1995-03-28 Memc Electronic Materials, Spa Process for the preparation of silicon wafers having controlled distribution of oxygen precipitate nucleation centers
JPH0786289A (ja) * 1993-07-22 1995-03-31 Toshiba Corp 半導体シリコンウェハおよびその製造方法
JP2725586B2 (ja) 1993-12-30 1998-03-11 日本電気株式会社 シリコン基板の製造方法
US5445975A (en) * 1994-03-07 1995-08-29 Advanced Micro Devices, Inc. Semiconductor wafer with enhanced pre-process denudation and process-induced gettering
JP2895743B2 (ja) * 1994-03-25 1999-05-24 信越半導体株式会社 Ｓｏｉ基板の製造方法
US5548654A (en) * 1994-04-07 1996-08-20 Fast; Lawrence R. Infrared audio transmitter system
JPH07321120A (ja) * 1994-05-25 1995-12-08 Komatsu Electron Metals Co Ltd シリコンウェーハの熱処理方法
JP3458342B2 (ja) * 1994-06-03 2003-10-20 コマツ電子金属株式会社 シリコンウェーハの製造方法およびシリコンウェーハ
JPH0845944A (ja) * 1994-07-29 1996-02-16 Sumitomo Sitix Corp シリコンウェーハの製造方法
JP2874834B2 (ja) * 1994-07-29 1999-03-24 三菱マテリアル株式会社 シリコンウェーハのイントリンシックゲッタリング処理法
JPH0845947A (ja) 1994-08-03 1996-02-16 Nippon Steel Corp シリコン基板の熱処理方法
JP3285111B2 (ja) * 1994-12-05 2002-05-27 信越半導体株式会社 結晶欠陥の少ないシリコン単結晶の製造方法
US5611855A (en) * 1995-01-31 1997-03-18 Seh America, Inc. Method for manufacturing a calibration wafer having a microdefect-free layer of a precisely predetermined depth
US5788763A (en) * 1995-03-09 1998-08-04 Toshiba Ceramics Co., Ltd. Manufacturing method of a silicon wafer having a controlled BMD concentration
US5593494A (en) * 1995-03-14 1997-01-14 Memc Electronic Materials, Inc. Precision controlled precipitation of oxygen in silicon
JP3085146B2 (ja) 1995-05-31 2000-09-04 住友金属工業株式会社 シリコン単結晶ウェーハおよびその製造方法
JP3381816B2 (ja) 1996-01-17 2003-03-04 三菱住友シリコン株式会社 半導体基板の製造方法
KR100240023B1 (ko) 1996-11-29 2000-01-15 윤종용 반도체 웨이퍼 열처리방법 및 이에 따라 형성된 반도체 웨이퍼
EP0954018B1 (de) 1996-12-03 2010-02-17 Sumco Corporation Verfahren zur herstellung eines epitaktischen wafers aus halbleitendem silizium und halbleiteranordnung
US6503594B2 (en) * 1997-02-13 2003-01-07 Samsung Electronics Co., Ltd. Silicon wafers having controlled distribution of defects and slip
US5994761A (en) * 1997-02-26 1999-11-30 Memc Electronic Materials Spa Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor
US5954761A (en) * 1997-03-25 1999-09-21 Intermedics Inc. Implantable endocardial lead assembly having a stent
DE69841714D1 (de) * 1997-04-09 2010-07-22 Memc Electronic Materials Silicium mit niedriger Fehlerdichte und idealem Sauerstoffniederschlag
MY127594A (en) * 1997-04-09 2006-12-29 Memc Electronic Materials Low defect density, vacancy dominated silicon
JP3144631B2 (ja) 1997-08-08 2001-03-12 住友金属工業株式会社 シリコン半導体基板の熱処理方法
TW429478B (en) 1997-08-29 2001-04-11 Toshiba Corp Semiconductor device and method for manufacturing the same
JP3346249B2 (ja) 1997-10-30 2002-11-18 信越半導体株式会社 シリコンウエーハの熱処理方法及びシリコンウエーハ
JPH11150119A (ja) 1997-11-14 1999-06-02 Sumitomo Sitix Corp シリコン半導体基板の熱処理方法とその装置
JPH11354525A (ja) 1998-06-11 1999-12-24 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハの製造方法
WO2000013226A1 (en) * 1998-09-02 2000-03-09 Memc Electronic Materials, Inc. Process for preparing an ideal oxygen precipitating silicon wafer
DE69941196D1 (de) * 1998-09-02 2009-09-10 Memc Electronic Materials Wärmebehandelte Siliziumscheiben mit verbesserter Eigengetterung
US6336968B1 (en) * 1998-09-02 2002-01-08 Memc Electronic Materials, Inc. Non-oxygen precipitating czochralski silicon wafers
CN1324664C (zh) * 2002-04-10 2007-07-04 Memc电子材料有限公司 用于控制理想氧沉淀硅片中洁净区深度的方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012217727A1 (de) * 2012-09-28 2014-04-17 Siltronic Ag Verfahren zum Nachweis von Defekten in einkristallinem Silicium

Also Published As

Publication number Publication date
MY132868A (en) 2007-10-31
KR20030097601A (ko) 2003-12-31
WO1998038675A1 (en) 1998-09-03
EP1002335B1 (de) 2003-08-20
DE69840004D1 (de) 2008-10-23
US6306733B1 (en) 2001-10-23
EP1300879A2 (de) 2003-04-09
US20020026893A1 (en) 2002-03-07
EP1300879B1 (de) 2008-09-10
US6180220B1 (en) 2001-01-30
JP3288721B2 (ja) 2002-06-04
CN1158696C (zh) 2004-07-21
KR100395391B1 (ko) 2003-08-25
EP1300879A3 (de) 2005-03-16
US6537368B2 (en) 2003-03-25
EP1002335A4 (de) 2000-05-24
US6204152B1 (en) 2001-03-20
EP1002335A1 (de) 2000-05-24
DE69817365D1 (de) 2003-09-25
JP2001509319A (ja) 2001-07-10
US6586068B1 (en) 2003-07-01
KR20000075744A (ko) 2000-12-26
US6849119B2 (en) 2005-02-01
TW528815B (en) 2003-04-21
CN1251206A (zh) 2000-04-19
US5994761A (en) 1999-11-30
US20030196586A1 (en) 2003-10-23
EP2028682A1 (de) 2009-02-25

Similar Documents

Publication Publication Date Title
DE69817365T2 (de) Sauerstoffausdiffusionsloses sauerstoff-ausfällungsverfahren in siliziumwafer
DE69933777T2 (de) Verfahren zur herstellung von einem silizium wafer mit idealem sauerstoffausfällungsverhalten
DE69928434T2 (de) Wärmebehandelte siliziumplättchen mit verbesserter eigengetterung
DE69806369T2 (de) Silicium mit niedriger fehlerdichte und idealem sauerstoffniederschlag
DE112005000863B4 (de) Verfahren zur Hitzebehandlung eines Siliziumhalbleitersubstrats
DE69937803T2 (de) Verfahren zur herstellung eines czochralski silizium wafers ohne sauerstoffniederschlag
EP0328048B1 (de) Herstellung von Halbleiterscheiben mit verbesserter Kontrolle der Innenstörstellen
EP0829559B2 (de) Verfahren zur Herstellung von Halbleiterscheiben aus Silicium mit geringer Defektdichte
DE102012214085B4 (de) Halbleiterscheibe aus einkristallinem Silizium und Verfahren zu deren Herstellung
DE19609107B4 (de) Verfahren zum Herstellen von Siliziumwafern
DE69630328T2 (de) Präziser kontrollierter Niederschlag von Sauerstoff in Silizium
DE10055648B4 (de) Verfahren zur Herstellung eines Siliziumwafers mit gesteuerter Störstellenverteilung und damit hergestellter Siliziumwafer
DE10047345B4 (de) Wärmebehandlungsverfahren eines Siliciumwafers und behandelter Siliciumwafer
DE10205084B4 (de) Verfahren zur thermischen Behandlung einer Siliciumscheibe sowie dadurch hergestellte Siliciumscheibe
DE60210264T2 (de) Verfahren zur herstellung von silizium einkristall mit verbesserter gate-oxid integrität
DE69908965T2 (de) Wärmegetempertes einkristallines silizium mit niedriger fehlerdichte
DE112014006165B4 (de) Verfahren zur Herstellung eines Silicium-Wafers
DE3413082A1 (de) Verfahren und vorrichtung zur herstellung von halbleitermaterialien
DE69904675T2 (de) Verfahren zur Herstellung eines Stickstoff- dotierten Siliciumeinkristalles mit geringer Defektdichte
EP3248215B1 (de) Epitaktisch beschichtete halbleiterscheibe und verfahren zur herstellung einer epitakisch beschichteten halbleiterscheibe
DE102008022747A1 (de) Silicium-Einkristall-Wafer und Verfahren zur Herstellung
DE69933681T2 (de) Ungleichmässige verteilung von minoritätsträger-lebensdauern in silizium-hochleistungsbauelementen
DE112013005512B4 (de) Herstellung von Wafern mit hoher Präzipitatdichte durch Aktivierung von inaktiven Sauerstoffpräzipationskeimen durch Hitzebehandlung
DE102015114361B4 (de) Verfahren zum prozessieren eines sauerstoff enthaltenden halbleiterkörpers
DE102021203525A1 (de) Siliciumwafer und verfahren zu dessen herstellung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition