JP4345253B2 - エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ - Google Patents
エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ Download PDFInfo
- Publication number
- JP4345253B2 JP4345253B2 JP2001291148A JP2001291148A JP4345253B2 JP 4345253 B2 JP4345253 B2 JP 4345253B2 JP 2001291148 A JP2001291148 A JP 2001291148A JP 2001291148 A JP2001291148 A JP 2001291148A JP 4345253 B2 JP4345253 B2 JP 4345253B2
- Authority
- JP
- Japan
- Prior art keywords
- epitaxial wafer
- silicon substrate
- epitaxial
- heat treatment
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【発明の属する技術分野】
本発明は、シリコン基板上にエピタキシャル層を形成したエピタキシャルウェーハの製造方法及びエピタキシャルウェーハに関する。
【0002】
【従来の技術】
CZ(チョクラルスキー)法で引上成長されたシリコン単結晶を加工して作製されたシリコンウェーハは、酸素不純物を多く含んでおり、この酸素不純物は転位や欠陥等を生じさせる酸素析出物(BMD:Bulk Micro Defect)となる。この酸素析出物がデバイスが形成される表面にある場合、リーク電流増大や酸化膜耐圧低下等の原因になって半導体デバイスの特性に大きな影響を及ぼす。
【0003】
このため、従来、シリコンウェーハ表面に対し、1250℃以上の高温で短時間の急速加熱・急冷の熱処理(RTA)を所定の雰囲気ガス中で施し、内部に過剰空孔(Vacancy)を埋設するとともに、この後の熱処理で表面において空孔を外方拡散させることによりDZ(Denuded Zone)層(無欠陥層)を均一に形成する方法が用いられている(例えば、国際公開公報 WO 98/38675に記載の技術)。そして、上記DZ層形成後に、上記温度より低温で熱処理を施すことで、内部の欠陥層として酸素析出核を形成・安定化してゲッタリング効果を有するBMD層を形成する工程が採用されている。
【0004】
また、近年、シリコン基板の表面にシリコン単結晶のエピタキシャル層をエピタキシャル成長したエピタキシャルウェーハが用いられている。例えば、ウェーハ表面の完全性を上げるために、抵抗が0.03Ω・cm以上である高抵抗のp-型シリコン基板上に所望の抵抗としたp型のエピタキシャル層をデバイス作製層として成長したエピタキシャルウェーハ(以下、p/p-ウェーハと略す)等が知られている。
【0005】
このようなエピタキシャルウェーハでは、エピタキシャル成長前に水素雰囲気中の熱処理により表面の酸化膜を除去する高温処理を行うと共にエピタキシャルプロセス中も通常は水素雰囲気であるため、空孔欠陥を消滅させる格子間シリコンの注入が生じ、酸素析出核がシリコン基板表面から消滅し、BMDが形成され難い傾向があった。特にp/p-ウェーハの場合、ドーパントのB(ボロン)濃度が低いp-基板にエピタキシャル成長するため、酸素析出核が消滅しやすい傾向があり、IG(Intrinsic Gettering)特性を確保するのが困難であった。
このため、従来、p/p-ウェーハ等のエピタキシャルウェーハのBMD密度を高くするために、窒素をドーピングしたシリコン基板を用いることが広く行われている。
【0006】
【発明が解決しようとする課題】
しかしながら、上記従来の技術では、以下のような課題が残されている。すなわち、従来の窒素ドープ結晶のシリコン基板を用いたエピタキシャルウェーハでは、ある程度BMD密度が改善させるが十分ではない。
【0007】
本発明は、前述の課題に鑑みてなされたもので、エピタキシャルウェーハでも高い近接ゲッタリング効果を有するエピタキシャルウェーハの製造方法及びエピタキシャルウェーハを提供することを目的とする。
【0008】
【課題を解決するための手段】
本発明は、前記課題を解決するために以下の構成を採用した。すなわち、本発明のエピタキシャルウェーハの製造方法は、シリコン基板の表面にシリコン単結晶のエピタキシャル層をエピタキシャル成長したエピタキシャルウェーハの製造方法であって、前記エピタキシャル成長前に、窒化ガスを含む雰囲気ガス中で前記シリコン基板を熱処理して内部に新たに空孔を形成する空孔形成工程と、該空孔形成工程後に空孔形成工程の熱処理よりも低い温度で前記シリコン基板を熱処理して前記空孔を酸素析出核として安定化する析出核安定工程とを有することを特徴とする。
【0009】
このエピタキシャルウェーハの製造方法では、エピタキシャル成長前に、窒化ガスを含む雰囲気ガス中でシリコン基板を熱処理して内部に新たに空孔を形成する空孔形成工程と、該空孔形成工程後に空孔形成工程の熱処理よりも低い温度でシリコン基板を熱処理して空孔を酸素析出核として安定化する析出核安定工程とを行うので、水素雰囲気のエピタキシャル成長を行っても酸素析出核が安定化されているため、この消滅を防ぐことができる。
【0010】
また、本発明のエピタキシャルウェーハの製造方法は、前記シリコン基板及び前記エピタキシャル層はp型であると共に、シリコン基板は、0.03Ω・cm以上の抵抗であるときに好適である。すなわち、このエピタキシャルウェーハの製造方法では、シリコン基板及びエピタキシャル層がp型であると共に、シリコン基板が0.03Ω・cm以上の抵抗であるので、IG特性の不十分ないわゆるp/p-ウェーハでも、上記空孔形成工程及び析出核安定工程によりIG特性の改善を効果的に図ることができる。
【0011】
また、本発明のエピタキシャルウェーハの製造方法は、前記シリコン基板に窒素を添加しておくことが好ましい。すなわち、このエピタキシャルウェーハの製造方法では、シリコン基板に窒素を添加しておくので、通常のシリコン基板よりも高いBMD密度が得られる窒素ドープ基板により、より優れたIG特性を有するエピタキシャルウェーハを得ることができる。
【0012】
本発明のエピタキシャルウェーハは、熱処理により内部に新たに空孔が形成されたエピタキシャルウェーハであって、上記本発明のエピタキシャルウェーハの製造方法により作製されたことを特徴とする。このエピタキシャルウェーハでは、上記本発明のエピタキシャルウェーハの製造方法により作製されているので、その後の熱処理により表面に十分なDZ層と表面近傍の内部に適度に高いBMD密度とを有した高品質なエピタキシャルウェーハが得られる。
【0013】
【発明の実施の形態】
以下、本発明に係るエピタキシャルウェーハの製造方法及びエピタキシャルウェーハの一実施形態を、図1及び図2を参照しながら説明する。
【0014】
図1は、本発明のエピタキシャルウェーハWの断面構造を製造工程順に示すものであり、このエピタキシャルウェーハWの構造をその製造プロセスと合わせて説明すると、まず、図1の(a)に示すように、シリコン基板SUBを、熱処理炉により、RTA(Rapid Thermal Annealing)処理して内部に新たに空孔Vを形成する(空孔形成工程)。なお、上記シリコン基板SUBは、CZ法により引上成長されたインゴットから切り出され鏡面研磨されたポリッシュドウェーハであり、抵抗が8〜12Ω・cmのものである。
【0015】
図2は、シリコン基板SUBの熱処理を実施するための枚葉式の熱処理炉を示すものである。該熱処理炉は、図2に示すように、シリコン基板SUBを載置可能な円環状のサセプタ1と、該サセプタ1を内部に収納した反応室2とを備えている。なお、反応室2の外部には、エピタキシャルウェーハWを加熱するランプ(図示略)が配置されている。
【0016】
サセプタ1は、シリコンカーバイト等で形成されており、内側に段部1aが設けられ、該段部1a上にシリコン基板SUBの周縁部を載置するようになっている。
反応室2には、シリコン基板SUBの表面に雰囲気ガスGを供給する供給口2a及び供給された雰囲気ガスGを排出する排出口2bが設けられている。
また、供給口2aは、雰囲気ガスGの供給源(図示略)に接続されている。
【0017】
雰囲気ガスGは、窒化ガス、特にN2(窒素)が分解可能な温度よりも低い分解温度の窒化ガス、例えば、NH3、NO、N2O、N2O2、ヒドラジン、ジメチルヒドラジン等やこれらの混合ガス又はこれらの窒化ガスとAr(アルゴン)、N2、O2(酸素)、H2(水素)等との混合ガスが用いられる。なお、本実施形態では、NH3を主とした雰囲気ガスGを用いている。
【0018】
この熱処理炉によりシリコン基板SUBに急加熱及び急冷却の熱処理を施すには、サセプタ1にシリコン基板SUBを載置した後、供給口2aから上記雰囲気ガスGをシリコン基板SUBの表面に供給した状態で、900℃から1200℃までの範囲の熱処理温度かつ1secから60secまでの範囲の熱処理時間で、短時間の急速加熱・急冷(例えば、50℃/秒の昇温又は降温、望ましくは30℃/sec)のRTA処理を行う。なお、本実施形態では、スリップの発生抑制に好適な条件、900℃から1180℃までの熱処理温度かつ30sec以下の熱処理時間でRTA処理を行う。
この熱処理温度及び熱処理時間の範囲であれば、図1の(b)に示すように、内部に十分な空孔Vを注入できる。
【0019】
次に、上記RTA処理後に該RTA処理より低い温度で、図1の(c)に示すように、空孔Vを安定した酸素析出核V1とするための熱処理を施す(析出核安定工程)。すなわち、例えば、800℃4時間の熱処理をN2ガス等の雰囲気ガス中で行うことにより、内部の空孔Vが酸素析出核V1として安定化する。
【0020】
次に、上記熱処理炉から取り出し、エピタキシャル成長炉内に上記処理したシリコン基板SUBをセットし、図1の(d)に示すように、抵抗が0.03Ω・cm以上のp型シリコン単結晶であるエピタキシャル層EPを膜厚数μmエピタキシャル成長して、エピタキシャルウェーハWを作製する。このとき、内部の酸素析出核V1は、上記熱処理により安定化されているので、エピタキシャルプロセス前及びプロセス中において水素雰囲気で高温処理が施されても、酸素析出核V1の消滅を防ぐことができる。すなわち、このように作製されたエピタキシャルウェーハWは、IG特性に優れたCMOS・IC等に好適なp/p-ウェーハとなる。
【0021】
このように本実施形態では、エピタキシャル成長前に、窒化ガスを含む雰囲気ガスG中でシリコン基板SUBをRTA処理して内部に新たに空孔Vを形成し、さらに空孔形成のRTA処理よりも低い温度でシリコン基板SUBを熱処理して空孔Vを酸素析出核V1として安定化するので、水素雰囲気のエピタキシャル成長を行っても酸素析出核V1が安定化されているため、この消滅を防ぐことができる。特に、IG特性の不十分ないわゆるp/p-ウェーハでも、上記エピタキシャル成長前の析出核安定化によりIG特性の改善を効果的に図ることができる。
【0022】
なお、本発明の技術範囲は上記実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
上記実施形態では、通常のシリコン基板を用いたが、シリコン基板に窒素を添加しておいても構わない。この場合、通常のシリコン基板よりも高いBMD密度が得られる窒素ドープ基板により、より優れたIG特性を有するエピタキシャルウェーハを得ることができる。
また、上記実施形態では、p/p-ウェーハのエピタキシャルウェーハに上記RTA処理を施したが、エピタキシャル層よりもp型の不純物濃度が高いシリコン基板を用いたいわゆるp/p+ウェーハに上記RTA処理を施して構わない。
【0023】
【実施例】
次に、本発明に係る実施例により具体的に説明する。
上記実施形態に基づいて実際にエピタキシャルウェーハを作製し、800℃4時間と1000℃16時間との酸素析出熱処理を施してそのエピタキシャル成長前後のBMD密度について測定した。なお、比較のため、エピタキシャル成長前にRTA処理(1150℃)のみを行い、酸素析出核安定のためのアニール処理を施さないでエピタキシャル成長を行ったエピタキシャルウェーハも作製して同様にBMD密度を測定した。
【0024】
この結果、エピタキシャル成長前にアニール処理を行わないエピタキシャルウェーハでは、エピタキシャル成長前にBMD密度が300×104/cm2程度であったものが、エピタキシャル成長後にはBMD密度がゼロとなりBMDが消滅してしまった。これに対し、エピタキシャル成長前にRTA処理(1150℃)及びアニール処理(800℃4時間N2雰囲気)を行ったエピタキシャルウェーハは、エピタキシャル成長前にBMD密度が500×104/cm2程度であり、エピタキシャル成長後でもBMD密度が300×104/cm2程度となり、半分以上のBMDを残存させることができた。
【0025】
【発明の効果】
本発明によれば、以下の効果を奏する。
本発明のエピタキシャルウェーハの製造方法及びエピタキシャルウェーハによれば、エピタキシャル成長前に、窒化ガスを含む雰囲気ガス中でシリコン基板を熱処理して内部に新たに空孔を形成する空孔形成工程と、該空孔形成工程後に空孔形成工程の熱処理よりも低い温度でシリコン基板を熱処理して空孔を酸素析出核として安定化する析出核安定工程とを行うので、水素雰囲気のエピタキシャル成長を行っても酸素析出核が安定化されているため、この消滅を防ぐことができ、内部に優れたゲッタリング効果を有するBMD層を有した高品質なエピタキシャルウェーハを得ることができる。
【図面の簡単な説明】
【図1】 本発明に係るエピタキシャルウェーハの製造方法及びエピタキシャルウェーハの一実施形態におけるエピタキシャルウェーハを製造工程順に示す拡大断面図である。
【図2】 本発明に係るエピタキシャルウェーハの製造方法及びエピタキシャルウェーハの一実施形態における熱処理炉を示す概略的な全体断面図である。
【符号の説明】
1 サセプタ
2 反応室
EP エピタキシャル層
G 雰囲気ガス
SUB シリコン基板
V 空孔
V1 酸素析出核
W エピタキシャルウェーハ
Claims (3)
- 抵抗が0.03Ω・cm以上である高抵抗のp-型シリコン基板上に所望の抵抗としたp型のエピタキシャル層をデバイス作製層としてエピタキシャル成長したエピタキシャルウェーハの製造方法であって、前記エピタキシャル成長前に、窒素が分解可能な温度よりも低い分解温度の窒化ガスを含む雰囲気ガス中で前記シリコン基板を900℃から1180℃までの熱処理温度かつ30sec以下の熱処理時間で熱処理して内部に新たに空孔を形成する空孔形成工程と、該空孔形成工程後に空孔形成工程の熱処理よりも低い800℃の温度で4時間前記シリコン基板を熱処理して前記空孔を酸素析出核として安定化する析出核安定工程とを有することを特徴とするエピタキシャルウェーハの製造方法。
- 請求項1に記載のエピタキシャルウェーハの製造方法において、前記シリコン基板に窒素を添加しておくことを特徴とするエピタキシャルウェーハの製造方法。
- 熱処理により内部に新たに空孔が形成されたエピタキシャルウェーハであって、請求項1又は2に記載のエピタキシャルウェーハの製造方法により作製されたことを特徴とするエピタキシャルウェーハ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001291148A JP4345253B2 (ja) | 2001-09-25 | 2001-09-25 | エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001291148A JP4345253B2 (ja) | 2001-09-25 | 2001-09-25 | エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003100761A JP2003100761A (ja) | 2003-04-04 |
JP4345253B2 true JP4345253B2 (ja) | 2009-10-14 |
Family
ID=19113342
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001291148A Expired - Fee Related JP4345253B2 (ja) | 2001-09-25 | 2001-09-25 | エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4345253B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010114211A (ja) * | 2008-11-05 | 2010-05-20 | Shin Etsu Handotai Co Ltd | エピタキシャルシリコンウェーハの製造方法 |
JP5597378B2 (ja) * | 2009-03-27 | 2014-10-01 | グローバルウェーハズ・ジャパン株式会社 | シリコンウェーハの熱処理方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3238159B2 (ja) * | 1990-12-05 | 2001-12-10 | 株式会社東芝 | 半導体装置の製造方法 |
US5994761A (en) * | 1997-02-26 | 1999-11-30 | Memc Electronic Materials Spa | Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor |
JP3626364B2 (ja) * | 1998-05-22 | 2005-03-09 | 信越半導体株式会社 | エピタキシャルシリコン単結晶ウエーハの製造方法及びエピタキシャルシリコン単結晶ウエーハ |
JP3711199B2 (ja) * | 1998-07-07 | 2005-10-26 | 信越半導体株式会社 | シリコン基板の熱処理方法 |
-
2001
- 2001-09-25 JP JP2001291148A patent/JP4345253B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003100761A (ja) | 2003-04-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7670965B2 (en) | Production method for silicon wafers and silicon wafer | |
US8642449B2 (en) | Silicon wafer | |
JP2002524844A (ja) | 内部ゲッタリング性の改良された熱アニーリングされたウエハ | |
JP2008016652A (ja) | シリコンウェーハの製造方法 | |
JP3381816B2 (ja) | 半導体基板の製造方法 | |
JP5062217B2 (ja) | 半導体ウェーハの製造方法 | |
WO2010131412A1 (ja) | シリコンウェーハおよびその製造方法 | |
JPH05291097A (ja) | シリコン基板およびその製造方法 | |
WO2002049091A1 (fr) | Procede de fabrication d'une tranche de recuit et tranche obtenue | |
JP3791446B2 (ja) | エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ | |
WO2010050120A1 (ja) | シリコンウェーハの製造方法 | |
JP4345253B2 (ja) | エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ | |
JP3778146B2 (ja) | シリコンウェーハの製造方法及びシリコンウェーハ | |
JP5045710B2 (ja) | シリコンウェーハの製造方法 | |
JP3690256B2 (ja) | シリコンウェーハの熱処理方法及びシリコンウェーハ | |
JP2009224810A (ja) | シリコンウェーハの製造方法、シリコンウェーハ | |
JP3690254B2 (ja) | シリコンウェーハの熱処理方法及びシリコンウェーハ | |
JP4978396B2 (ja) | エピタキシャルウェーハの製造方法 | |
JP2009177194A (ja) | シリコンウェーハの製造方法、シリコンウェーハ | |
JP2010114211A (ja) | エピタキシャルシリコンウェーハの製造方法 | |
JP2003007711A (ja) | シリコンウェーハ | |
JP2003077924A (ja) | 半導体ウェーハの製造方法及び半導体ウェーハ | |
JP2003100762A (ja) | シリコンウェーハの製造方法及びシリコンウェーハ | |
JP2003257984A (ja) | シリコンウェーハ及びその製造方法 | |
JP2004172391A (ja) | シリコンウェーハおよびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20050408 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080829 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080902 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081104 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090331 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090423 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20090601 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090623 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090706 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4345253 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120724 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130724 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |