JP2003318114A - エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ - Google Patents

Abstract

(57)【要約】 【課題】 所望の密度のＢＭＤ密度及び所望の厚みのＤ
Ｚ層が確保されることで、高い近接ゲッタリング効果を
有するエピタキシャルウェーハの製造方法及びエピタキ
シャルウェーハを提供する。 【解決手段】 本発明のエピタキシャルウェーハの製造
方法は、シリコン基板Ｓに１２００℃以上かつシリコン
の融点以下の温度にて急速加熱・急速冷却の熱処理（Ｒ
ＴＡ処理）を施して内部に新たに空孔Ｖを形成し、その
後、このシリコン基板Ｓ上に、上記の熱処理温度より３
０℃以上低いエピタキシャル成長温度にてシリコン単結
晶のエピタキシャル層Ｅをエピタキシャル成長すること
を特徴とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、シリコン基板上に
エピタキシャル層を形成したエピタキシャルウェーハの
製造方法及びエピタキシャルウェーハに関する。

【０００２】

【従来の技術】ＣＺ（チョクラルスキー）法で引上成長
されたシリコン単結晶を加工して作製されたシリコンウ
ェーハは、酸素不純物を多く含んでおり、この酸素不純
物は転位や欠陥等を生じさせる酸素析出物（ＢＭＤ：Bu
lk Micro Defect）となる。この酸素析出物がデバイス
が形成される表面にある場合、リーク電流増大や酸化膜
耐圧低下等の原因になって半導体デバイスの特性に大き
な影響を及ぼす。

【０００３】このため、従来、シリコンウェーハ表面に
対し、１２５０℃以上の高温で短時間の急速加熱・急冷
の熱処理（Rapid Thermal Annealing：ＲＴＡ）を所定
の雰囲気ガス中で施し、内部に過剰空孔（Vacancy）を
埋設するとともに、この後の熱処理で表面において空孔
を外方拡散させることによりＤＺ（Denuded Zone）層
（無欠陥層）を均一に形成する方法が用いられている
（例えば、国際公開公報ＷＯ 98/38675に記載の技
術）。そして、上記ＤＺ層形成後に、上記温度より低温
で熱処理を施すことで、内部の欠陥層として酸素析出核
を形成・安定化してゲッタリング効果を有するＢＭＤ層
を形成する工程が採用されている。

【０００４】また、近年、シリコン基板の表面にシリコ
ン単結晶のエピタキシャル層をエピタキシャル成長した
エピタキシャルウェーハが用いられている。例えば、ウ
ェーハ表面の完全性を上げるために、抵抗が０．０３Ω
・ｃｍ以上である高抵抗のｐ ^-型シリコン基板上に所望
の抵抗としたｐ型のエピタキシャル層をデバイス作製層
として成長したエピタキシャルウェーハ（以下、ｐ／ｐ
^-ウェーハと略す）等が知られている。このエピタキシ
ャルウェーハでは、ｐ^-型シリコン基板内に所定の密度
のＢＭＤを生じさせるために、このシリコン基板に、予
め、１２５０℃以上の温度の水素雰囲気中にてＲＴＡを
施し、その後、１１００℃以上の温度で、このシリコン
基板上にｐ型のエピタキシャル層を成長させる方法が採
られている。

【０００５】

【発明が解決しようとする課題】ところで、従来のエピ
タキシャルウェーハでは、ｐ型のエピタキシャル層の成
長は、通常、１１００℃以上の水素雰囲気中にて行われ
るために、空孔欠陥を消滅させる格子間シリコンの注入
が生じ、シリコン基板の表面に残存する酸素析出核が消
滅してしまい、所望の密度のＢＭＤが得られないという
問題点があった。特にｐ／ｐ^-ウェーハの場合、ドーパ
ントのＢ（ホウ素）濃度が低いｐ^-基板にエピタキシャ
ル成長させるため、酸素析出核が消滅しやすい傾向があ
り、ＩＧ（Intrinsic Gettering)特性を確保するのが困
難であった。さらに、このエピタキシャルウェーハで
は、酸素析出核を形成・安定化させるためには、ＤＺ層
の厚みを一定の幅で確保する必要があるが、このＤＺ層
の厚みを制御することは非常に難しい。

【０００６】本発明は、上記の課題に鑑みてなされたも
のであって、所望の密度のＢＭＤ密度及び所望の厚みの
ＤＺ層が確保されることで、高い近接ゲッタリング効果
を有するエピタキシャルウェーハの製造方法及びエピタ
キシャルウェーハを提供することを目的とする。

【０００７】

【課題を解決するための手段】本発明は、上記課題を解
決するために、次の様なエピタキシャルウェーハの製造
方法及びエピタキシャルウェーハを採用した。すなわ
ち、本発明のエピタキシャルウェーハの製造方法は、シ
リコン基板の表面にシリコン単結晶のエピタキシャル層
をエピタキシャル成長してなるエピタキシャルウェーハ
の製造方法であって、前記シリコン基板に１２００℃以
上かつシリコンの融点以下の温度にて急速加熱・急速冷
却の熱処理を施して内部に新たに空孔を形成する空孔形
成工程と、この熱処理したシリコン基板上に、前記熱処
理温度より３０℃以上低いエピタキシャル成長温度にて
シリコン単結晶のエピタキシャル層をエピタキシャル成
長するエピタキシャル成長工程とを有することを特徴と
する。

【０００８】このエピタキシャルウェーハの製造方法で
は、前記シリコン基板を１２００℃以上かつシリコンの
融点以下の温度にて急速加熱・急速冷却の熱処理を施し
て内部に新たに空孔を形成し、その後、この熱処理した
シリコン基板上に、前記熱処理温度より３０℃以上低い
エピタキシャル成長温度にてシリコン単結晶のエピタキ
シャル層をエピタキシャル成長させることにより、シリ
コン基板内部の空孔欠陥は消滅することなく残存するこ
ととなる。これにより、高い近接ゲッタリング効果を有
するエピタキシャルウェーハを容易に製造することが可
能になる。

【０００９】また、本発明のエピタキシャルウェーハの
製造方法は、前記シリコン基板及び前記エピタキシャル
層がｐ型であるときに好適である。すなわち、このエピ
タキシャルウェーハの製造方法では、シリコン基板及び
エピタキシャル層がｐ型であるので、いわゆるｐ／ｐ^-
ウェーハ等のエピタキシャルウェーハにおいても、十分
なゲッタリング効果を奏することができる。

【００１０】また、本発明のエピタキシャルウェーハの
製造方法は、前記熱処理温度と前記エピタキシャル成長
温度との差を６５〜１１５℃とするのが好ましい。この
エピタキシャルウェーハ中の空孔欠陥の密度の制御は、
前記熱処理温度を変えることで可能であるから、この熱
処理温度を変えることにより所望の密度のＢＭＤを得る
ことが可能になる。また、ＤＺ層の厚みの制御は、エピ
タキシャル成長温度を変えることで可能であるから、こ
のエピタキシャル成長温度を変えることにより所望の厚
みのＤＺ層を得ることが可能になる。これにより、シリ
コン基板内部の空孔欠陥は消滅することなく確実に残存
することとなり、さらに高い近接ゲッタリング効果が可
能になる。

【００１１】また、本発明のエピタキシャルウェーハの
製造方法は、前記熱処理は、窒化ガス、水素、酸素、窒
素、アルゴンのいずれか１種または２種以上を含む雰囲
気ガス中にて施されるのが好ましい。前記熱処理の雰囲
気ガスを、窒化ガス、水素、酸素、窒素、アルゴンのい
ずれか１種または２種以上を含む雰囲気ガスとすること
で、シリコン基板内部に高密度の空孔欠陥が形成される
こととなり、その後にエピタキシャル成長を施しても、
これらの空孔欠陥は消滅するおそれが無い。

【００１２】また、本発明のエピタキシャルウェーハ
は、熱処理により内部に新たに空孔が形成されたシリコ
ン基板の表面にシリコン単結晶のエピタキシャル層をエ
ピタキシャル成長してなるエピタキシャルウェーハであ
って、前記シリコン基板に酸素析出熱処理を施した後の
酸素析出物の密度は、５．０〜１５．０×１０⁵ｃｍ²で
あることを特徴とする。

【００１３】このエピタキシャルウェーハでは、シリコ
ン基板に酸素析出熱処理を施した後の酸素析出物の密度
を５．０〜１５．０×１０⁵ｃｍ²としたことにより、高
い近接ゲッタリング効果を奏することができる。

【００１４】また、本発明のエピタキシャルウェーハ
は、無欠陥層の厚みを５０〜２５０μｍとしたことによ
り、高い近接ゲッタリング効果を奏することができる。

【００１５】また、本発明のエピタキシャルウェーハ
は、シリコン基板に施す酸素析出熱処理の条件として、
６００〜８００℃にて２〜４時間熱処理した後、さらに
１０００〜１１００℃にて１０〜２０時間熱処理するの
が好ましい。シリコン基板に上記の酸素析出熱処理を施
すことで、その酸素析出物の密度を５．０〜１５．０×
１０⁵ｃｍ²、無欠陥層の厚みを５０〜２５０μｍと制御
することが可能になる。

【００１６】

【発明の実施の形態】以下、本発明に係るエピタキシャ
ルウェーハの製造方法及びエピタキシャルウェーハの一
実施形態について図面に基づき説明する。本実施形態に
おけるエピタキシャルウェーハの製造方法は、エピタキ
シャル成長前に、シリコン基板に１２００℃以上かつシ
リコンの融点以下の温度にて急速加熱・急速冷却の熱処
理を施して内部に新たに空孔を形成する空孔形成工程
と、この熱処理したシリコン基板上に、前記熱処理温度
より３０℃以上低いエピタキシャル成長温度にてシリコ
ン単結晶のエピタキシャル層をエピタキシャル成長する
エピタキシャル成長工程とを有する方法である。

【００１７】ここで、本実施形態のエピタキシャルウェ
ーハの製造方法に用いられる熱処理炉について説明す
る。図１は、シリコン基板Ｓに熱処理を施すために用い
られる枚葉式の熱処理炉を示す断面図であり、この熱処
理炉１は、シリコン基板Ｓが載置可能な円環状のサセプ
タ２と、このサセプタ２を内部に収納する反応室３とを
備えており、この反応室３の外部には、シリコン基板Ｓ
を加熱するためのランプ（図示略）が配置されている。

【００１８】サセプタ２は、炭化珪素（ＳｉＣ）等で形
成された円環状のもので、その内周に沿って段部２ａが
形成され、この段部２ａ上にシリコン基板Ｓの周縁部が
載置されるようになっている。反応室３は、中空の箱状
のもので、その内壁には、シリコン基板Ｓの表面に雰囲
気ガスＧを供給するための供給口３ａ、及び該供給口３
ａに対向する壁面に形成されて供給された雰囲気ガスＧ
を排出する排出口３ｂがそれぞれ形成されている。この
供給口３ａは、雰囲気ガスＧの供給源（図示略）に接続
されている。

【００１９】雰囲気ガスＧは、窒化ガス、Ｈ₂（水
素）、Ｏ₂（酸素）、Ｎ₂（窒素）、Ａｒ（アルゴン）の
いずれか１種からなるガス、または、これらのガスのう
ち２種以上を含む混合ガスである。上記の窒化ガスは、
特にＮ₂（窒素）が分解可能な温度よりも低い温度で分
解する、例えば、ＮＨ₃、ＮＯ、Ｎ₂Ｏ、Ｎ₂Ｏ₂、ヒドラ
ジン、ジメチルヒドラジン等の窒素原子を含むガスであ
る。

【００２０】なお、本実施形態では、窒化ガスを主とし
た雰囲気ガスＧ、特にＮＨ₃を主とした雰囲気ガスＧを
用いている。その理由は、本発明者等のこれまでの検討
結果によれば、シリコンウェーハに熱処理を施す際に、
窒化ガス、特にＮＨ₃を主とした雰囲気ガスを用いるこ
とにより、Ｎ₂を用いた場合と比べて高効率で空孔注入
効果が得られる。したがって、同一の熱処理条件にて熱
処理を行うと、窒化ガスを主とした雰囲気ガスＧの方が
シリコンウェーハ中のＢＭＤの密度が高くなるので、熱
処理の低温化、短時間化が可能であるからである。

【００２１】ここで、シリコンウエーハ中の酸素析出物
（ＢＭＤ）の密度分布について説明する。例えば、窒化
ガスを含む雰囲気ガス中でＲＴＡ処理を行ったシリコン
ウエーハに対して酸素析出のための熱処理を行うと、厚
さ方向にＢＭＤ密度の分布がＭ型に形成される傾向があ
る。すなわち、厚さ方向のＢＭＤ密度は、表面近傍に最
大値（以下、ＢＭＤピーク密度と称す）を有すると共
に、厚さ方向の中間部分に極小値（Ｍ型分布の底部：以
下、ＢＭＤバルク密度と称す）を有している。

【００２２】このＢＭＤ密度は、窒化ガスを含む雰囲気
ガスの窒化作用により注入・凍結された空孔濃度のみに
依存する。ＢＭＤピーク密度は主としてＲＴＡ処理温度
に比例し、シリコンウェーハの酸素濃度依存性は小さ
い。一方、ＢＭＤバルク密度のＲＴＡ処理温度依存性
は、ある温度領域でＢＭＤバルク密度が極小になり、こ
の極小点より高温側では急峻な温度依存性を示す。この
時のＢＭＤバルク密度は、シリコンウェーハの酸素濃度
に大きく依存する。したがって、酸素濃度が高い場合、
ＢＭＤバルク密度が高くなり、ＢＭＤピーク密度との差
が小さく、浅いＭ型となる。

【００２３】次に、本実施形態のエピタキシャルウェー
ハの製造方法について、図１及び図２に基づき説明す
る。図２は、本実施形態のエピタキシャルウェーハの製
造方法を示す過程図であり、エピタキシャルウェーハの
断面構造を製造工程順に示している。ここでは、このエ
ピタキシャルウェーハの構造をその製造プロセスと合わ
せて説明する。まず、図１に示す熱処理炉１を用いて高
抵抗のｐ^-型シリコン基板ＳにＲＴＡ（Rapid Thermal A
nnealing）処理を施し、このシリコン基板Ｓの内部に新
たに空孔を形成する（空孔形成工程）（図２（ａ））。
なお、このｐ^-型のシリコン基板Ｓは、ＣＺ法により引
上成長されたインゴットから切り出され、両面が鏡面研
磨されたポリッシュドウェーハであり、抵抗が１〜２Ω
・ｃｍのものである。

【００２４】ＲＴＡ処理についてより詳しく説明する
と、サセプタ２にシリコン基板Ｓを載置した後、供給口
３ａから上記雰囲気ガスＧをシリコン基板Ｓの表面に供
給した状態で、１２００℃以上かつシリコンの融点（１
４１４℃）以下の範囲の熱処理温度かつ１０〜３０秒の
範囲の熱処理時間で、短時間の急速加熱・急速冷却（例
えば、５０℃／秒の昇温又は降温、望ましくは３０℃／
秒）のＲＴＡ処理を行う。なお、本実施形態では、シリ
コン基板Ｓの内部に効果的に空孔を形成するために、１
２００℃以上かつ１２５０℃以下の範囲の熱処理温度か
つ１０〜３０秒の範囲の熱処理時間でＲＴＡ処理を行
う。この熱処理温度及び熱処理時間の範囲であれば、図
２（ｂ）に示すように、内部に十分な量の空孔Ｖを形成
することができる。

【００２５】次いで、このシリコン基板Ｓをエピタキシ
ャル成長炉内にセットし、図２（ｃ）に示すように、Ｒ
ＴＡ処理温度（１２００℃以上かつシリコンの融点（１
４１４℃）以下の温度）より３０℃以上低いエピタキシ
ャル成長温度で、抵抗が０．０３Ω・ｃｍ以上のｐ型シ
リコン単結晶であるエピタキシャル層Ｅを膜厚数μｍま
でエピタキシャル成長し、エピタキシャルウェーハＷを
作製する。

【００２６】このエピタキシャル成長温度とＲＴＡ処理
温度との差は３０℃以上あれば良いが、好ましくは６５
〜１１５℃である。例えば、ＲＴＡ処理の温度が１２０
０℃であれば、エピタキシャル成長温度は１１７０℃以
下、好ましくは１１３５〜１０８５℃となる。これによ
り、シリコン基板Ｓ内部の空孔欠陥であるエピタキシャ
ル成長後の残存酸素析出核Ｖｎは、エピタキシャル成長
の際においても全部は消滅することなく、シリコン基板
Ｓの中心部に残存することとなる。このようにして作製
されたエピタキシャルウェーハＷは、高い近接ゲッタリ
ング効果を有するｐ／ｐ^-ウェーハとなる。

【００２７】このようにして得られたエピタキシャルウ
ェーハＷに酸素析出熱処理を施す。この酸素析出熱処理
は、好ましくは６００〜８００℃にて２〜４時間熱処理
した後、さらに１０００〜１１００℃にて１０〜２０時
間熱処理する。酸素析出熱処理後のエピタキシャルウェ
ーハＷは、シリコン基板ＳのＢＭＤ（酸素析出物）の密
度が５．０〜１５．０×１０⁵ｃｍ²であり、このエピタ
キシャルウェーハＷの表面を基準（０μｍ）としたとき
のＤＺ層（無欠陥層）の厚みが５０〜２５０μｍであ
る。

【００２８】図３はＢＭＤが安定して存在するためのＲ
ＴＡ処理及びエピタキシャル成長の各温度範囲を示す図
であり、この図では、ｐ^-型のシリコン基板Ｓを用い、
ＲＴＡ処理温度として１１１０℃、１１５０℃、１２０
０℃の３点を、エピタキシャル成長温度として１１８５
℃、１１１５℃、１１３５℃の３点を、それぞれ採って
いる。なお、図中、「●」はＢＭＤが安定して存在する
点であり、「×」はＢＭＤが消滅した点である。（図３
中に、１２００℃を超えるＲＴＡ処理温度におけるデー
タ、及び１１８５〜１１３５℃の範囲外のエピタキシャ
ル成長温度におけるデータを御記入下さい。）この図に
よれば、ＲＴＡ処理温度が１２００℃以上であれば、エ
ピタキシャル成長温度が１１３５〜１０８５℃の範囲
で、ＢＭＤが消滅することなく安定して存在することが
分かる。

【００２９】図４はＲＴＡ処理温度（Ｔ_RTA）とエピタ
キシャル成長温度（Ｔ_EPI）との温度差ΔＴ（＝Ｔ_RTA−
Ｔ_EPI）（℃）とＢＭＤ密度（×１０⁴個／ｃｍ²）との
関係を示す図である。ここでは、１２００℃で１０秒
間、ＲＴＡ処理を施したｐ^-型のシリコン基板を用い
て、温度差ΔＴとＢＭＤ密度との関係を調べた。この図
によれば、温度差ΔＴが３０℃以上であればＢＭＤは消
滅することなく安定して存在していることが分かる。特
に、温度差ΔＴが６５〜１１５℃の範囲では、温度差Δ
Ｔに対してＢＭＤ密度がほぼ直線的に増加しており、こ
の範囲では、温度差ΔＴを制御することでＢＭＤ密度を
任意に制御することができることが分かった。

【００３０】図５はエピタキシャル成長温度（Ｔ_EPI）
とＢＭＤ密度（×１０⁴個／ｃｍ²）との関係を示す図で
ある。ここでは、１２００℃で１０秒間、ＲＴＡ処理を
施したｐ^-型のシリコン基板を用いて、エピタキシャル
成長温度とＢＭＤ密度との関係を調べた。ＢＭＤ密度と
しては、ＢＭＤバルク密度（図中、●）とＢＭＤピーク
密度（図中、■）とに分けて調べた。ここでは、エピタ
キシャル成長温度それぞれについて、３個の試料のＢＭ
Ｄピーク密度とＢＭＤバルク密度を測定し、これらの平
均値、最大値及び最小値を図示した。

【００３１】この図によれば、ＢＭＤバルク密度は、エ
ピタキシャル成長温度が高くなるにしたがってほぼ直線
的に減少し、値の幅も小さくなっていることが分かる。
したがって、エピタキシャル成長温度を制御することで
ＢＭＤバルク密度を制御することができる。また、ＢＭ
Ｄピーク密度は全般的に小さい値で、エピタキシャル成
長温度が１１１５℃以上では完全に消滅していることが
分かる。なお、エピタキシャル成長温度を一定にした場
合のエピタキシャル成長時間とＢＭＤバルク密度との関
係を調べたが、ＢＭＤバルク密度はエピタキシャル成長
時間が４０〜１６０秒の範囲でほぼ一定であることが確
かめられた。

【００３２】図６はエピタキシャル成長条件の異なるエ
ピタキシャルウェーハそれぞれのＤＺ幅の面内方向変化
を示す図である。エピタキシャル成長条件は、１１３５
℃で４０秒（図中、○）、１１１５℃で４０秒（図中、
■）、１０８５℃で４０秒（図中、●）、１１３５℃で
８０秒（図中、□）の４点とし、それぞれについて、中
心部、半径／２の点、周辺部それぞれにおけるＤＺ幅を
測定した。この図によれば、１０８５℃で４０秒の成長
条件では、ＤＺ幅に変化が認められるものの、他の成長
条件では、ＤＺ幅の変化が非常に小さいことが分かっ
た。

【００３３】本実施形態のエピタキシャルウェーハの製
造方法によれば、ＲＴＡ処理温度（１２００℃以上かつ
シリコンの融点（１４１４℃）以下の温度）より３０℃
以上低いエピタキシャル成長温度でエピタキシャル成長
させるので、シリコン基板Ｓ内部の酸素析出核Ｖｎを消
滅することなく安定して存在させることができ、その結
果、高い近接ゲッタリング効果を有するエピタキシャル
ウェーハを容易に製造することができる。また、高抵抗
体であるｐ^-型のシリコン基板Ｓの表面に、ｐ型シリコ
ン単結晶からなるエピタキシャル層Ｅを成長させたの
で、いわゆるｐ／ｐ^-ウェーハ等のエピタキシャルウェ
ーハにおいても、十分なゲッタリング効果が得られる。

【００３４】本実施形態のシリコンウェーハによれば、
酸素析出熱処理後のシリコン基板ＳのＢＭＤ（酸素析出
物）の密度を５．０〜１５．０×１０⁵ｃｍ²とし、この
エピタキシャルウェーハＷのＤＺ層の厚みを５０〜２５
０μｍとしたので、高い近接ゲッタリング効果を有する
こととなる。したがって、このエピタキシャルウェーハ
に作り込まれたデバイスの特性及び信頼性を向上させる
ことができ、引いては製品の歩留まりを向上させること
ができる。

【００３５】なお、本発明の技術範囲は上記実施の形態
に限定されるものではなく、本発明の趣旨を逸脱しない
範囲において種々の変更を加えることが可能である。例
えば、本実施形態では、抵抗が１〜２Ω・ｃｍのｐ^-型
のシリコン基板Ｓを用いたが、ｐ^-型以外のシリコン基
板であってもよく、ｐ^-型シリコン基板Ｓに限定される
ことはない。また、このシリコン基板Ｓに窒素を添加し
ておいても構わない。この場合、通常のシリコン基板Ｓ
よりも高いＢＭＤ密度が得られるので、優れたＩＧ（In
trinsic Gettering）特性を有する。

【００３６】さらに、本実施形態では、ｐ／ｐ^-ウェー
ハのエピタキシャルウェーハに本実施形態のＲＴＡ処理
及びエピタキシャル成長を施したが、エピタキシャル層
よりもｐ型の不純物濃度が高いシリコン基板を用いたい
わゆるｐ／ｐ⁺ウェーハに本実施形態のＲＴＡ処理及び
エピタキシャル成長を施しても構わない。

【００３７】

【発明の効果】以上説明したように、本発明のシリコン
ウェーハの製造方法によれば、シリコン基板を１２００
℃以上かつシリコンの融点以下の温度にて急速加熱・急
速冷却の熱処理を施して内部に新たに空孔を形成し、そ
の後、この熱処理したシリコン基板上に、前記熱処理温
度より３０℃以上低いエピタキシャル成長温度にてシリ
コン単結晶のエピタキシャル層をエピタキシャル成長さ
せるので、エピタキシャル成長後においてもシリコン基
板内部の空孔欠陥は全部が消滅することなく、一部が残
存することとなり、高い近接ゲッタリング効果を有する
エピタキシャルウェーハを容易に製造することができ
る。

【００３８】本発明のエピタキシャルウェーハによれ
ば、酸素析出熱処理後のシリコン基板の酸素析出物の密
度を５．０〜１５．０×１０⁵ｃｍ²としたので、高い近
接ゲッタリング効果を奏することができる。したがっ
て、このエピタキシャルウェーハに作り込まれたデバイ
スの特性及び信頼性を向上させることができ、引いては
製品の歩留まりを向上させることができる。

【図面の簡単な説明】

【図１】 本発明の一実施形態のシリコンウェーハの製
造方法に用いられる熱処理炉を示す概略構成図である。

【図２】 本発明の一実施形態のシリコンウェーハの製
造方法を示す過程図である。

【図３】 ＢＭＤが安定して存在するためのＲＴＡ処理
及びエピタキシャル成長の各温度範囲を示す図である。

【図４】 ＲＴＡ処理温度とエピタキシャル成長温度と
の温度差とＢＭＤ密度との関係を示す図である。

【図５】 エピタキシャル成長温度とＢＭＤ密度との関
係を示す図である。

【図６】 エピタキシャル成長条件の異なるエピタキシ
ャルウェーハそれぞれのＤＺ幅の面内方向変化を示す図
である。

【符号の説明】

１ 熱処理炉 ２ サセプタ ３ 反応室 Ｅ エピタキシャル層 Ｇ 雰囲気ガス Ｓ ｐ^-型シリコン基板 Ｖ 空孔 Ｖｎ エピタキシャル成長後の残存酸素析出核

───────────────────────────────────────────────────── フロントページの続き (72)発明者 山岡 智則 東京都港区芝浦一丁目２番１号 三菱住友 シリコン株式会社内 Ｆターム(参考） 5F045 AA03 AB02 AD14 AD15 AF03 AF17 HA06 HA16

Claims (7)

【特許請求の範囲】
1. 【請求項１】 シリコン基板の表面にシリコン単結晶の
   エピタキシャル層をエピタキシャル成長してなるエピタ
   キシャルウェーハの製造方法であって、 前記シリコン基板に１２００℃以上かつシリコンの融点
   以下の温度にて急速加熱・急速冷却の熱処理を施して内
   部に新たに空孔を形成する空孔形成工程と、 この熱処理したシリコン基板上に、前記熱処理温度より
   ３０℃以上低いエピタキシャル成長温度にてシリコン単
   結晶のエピタキシャル層をエピタキシャル成長するエピ
   タキシャル成長工程とを有することを特徴とするエピタ
   キシャルウェーハの製造方法。
2. 【請求項２】 請求項１記載のエピタキシャルウェーハ
   の製造方法において、 前記シリコン基板及び前記エピタキシャル層はｐ型であ
   ることを特徴とするエピタキシャルウェーハの製造方
   法。
3. 【請求項３】 請求項１または２記載のエピタキシャル
   ウェーハの製造方法において、 前記熱処理温度と前記エピタキシャル成長温度との差
   は、６５〜１１５℃であることを特徴とするエピタキシ
   ャルウェーハの製造方法。
4. 【請求項４】 請求項１、２または３記載のエピタキシ
   ャルウェーハの製造方法において、 前記熱処理は、窒化ガス、水素、酸素、窒素、アルゴン
   のいずれか１種または２種以上を含む雰囲気ガス中にて
   施されることを特徴とするエピタキシャルウェーハの製
   造方法。
5. 【請求項５】 熱処理により内部に新たに空孔が形成さ
   れたシリコン基板の表面にシリコン単結晶のエピタキシ
   ャル層をエピタキシャル成長してなるエピタキシャルウ
   ェーハであって、 前記シリコン基板に酸素析出熱処理を施した後の酸素析
   出物の密度は、５．０〜１５．０×１０⁵ｃｍ²であるこ
   とを特徴とするエピタキシャルウェーハ。
6. 【請求項６】 請求項５記載のエピタキシャルウェーハ
   において、 このエピタキシャルウェーハの無欠陥層の厚みは、５０
   〜２５０μｍであることを特徴とするエピタキシャルウ
   ェーハ。
7. 【請求項７】 請求項５または６記載のエピタキシャル
   ウェーハにおいて、 前記酸素析出熱処理は、６００〜８００℃にて２〜４時
   間熱処理した後、さらに１０００〜１１００℃にて１０
   〜２０時間熱処理することを特徴とするエピタキシャル
   ウェーハ。