JPH06166595A - シリコンウェーハ - Google Patents
シリコンウェーハInfo
- Publication number
- JPH06166595A JPH06166595A JP31844092A JP31844092A JPH06166595A JP H06166595 A JPH06166595 A JP H06166595A JP 31844092 A JP31844092 A JP 31844092A JP 31844092 A JP31844092 A JP 31844092A JP H06166595 A JPH06166595 A JP H06166595A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- silicon wafer
- oxygen concentration
- silicon
- atoms
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
Abstract
(57)【要約】
【目的】 金属汚染の影響を十分に除去することがで
き、信頼性の高い半導体デバイスを製造することができ
るシリコンウェーハを提供する。 【構成】 チョクラルスキー法により引き上げられたシ
リコン単結晶から切り出されたシリコンウェーハであっ
て、実質的に内部に境界を持たず、ウェーハ厚さ方向の
中心部近傍の酸素濃度とウェーハ表面から５μｍ以内の
酸素濃度との差が１．０×１０18ａｔｏｍｓ／ｃｍ3 以
上である。
き、信頼性の高い半導体デバイスを製造することができ
るシリコンウェーハを提供する。 【構成】 チョクラルスキー法により引き上げられたシ
リコン単結晶から切り出されたシリコンウェーハであっ
て、実質的に内部に境界を持たず、ウェーハ厚さ方向の
中心部近傍の酸素濃度とウェーハ表面から５μｍ以内の
酸素濃度との差が１．０×１０18ａｔｏｍｓ／ｃｍ3 以
上である。
Description
【０００１】
【産業上の利用分野】本発明は半導体デバイスの基板と
して優れた特性を持つ、表層中の欠陥が少なく、かつ金
属汚染をゲッタする能力を持つシリコンウェーハに関す
る。
して優れた特性を持つ、表層中の欠陥が少なく、かつ金
属汚染をゲッタする能力を持つシリコンウェーハに関す
る。
【０００２】
【従来の技術】半導体デバイス製造ラインでは、シリコ
ンウェーハの金属汚染が問題となる。このような汚染金
属をゲッター（捕獲）してその影響を低減するために、
種々のゲッタリング技術が開発されている。
ンウェーハの金属汚染が問題となる。このような汚染金
属をゲッター（捕獲）してその影響を低減するために、
種々のゲッタリング技術が開発されている。
【０００３】一般的に採用されている方法として、ウェ
ーハの裏面に汚染金属をゲッターするためのバックサイ
ド・ダメージ（ＢＳＤ）またはバックサイド・ポリシリ
コンを形成するエクストリンシック・ゲッタリング（Ｅ
Ｇ）法が知られている。
ーハの裏面に汚染金属をゲッターするためのバックサイ
ド・ダメージ（ＢＳＤ）またはバックサイド・ポリシリ
コンを形成するエクストリンシック・ゲッタリング（Ｅ
Ｇ）法が知られている。
【０００４】また、ウェーハを高温熱処理することによ
り、デバイス活性領域となる表層部に欠陥のないｄｅｎ
ｕｄｅｄ ｚｏｎｅを、バルク部にゲッター・サイトと
して酸素析出核から成長した微小欠陥（Ｂｕｌｋ Ｍｉ
ｃｒｏ Ｄｅｆｅｃｔ、以下ＢＭＤと記す）を形成する
イントリンシック・ゲッタリング（ＩＧ）法が知られて
いる。さらに、ウェーハ表面にエピタキシャル層を形成
したエピタキシャルウェーハを用いる場合もある。
り、デバイス活性領域となる表層部に欠陥のないｄｅｎ
ｕｄｅｄ ｚｏｎｅを、バルク部にゲッター・サイトと
して酸素析出核から成長した微小欠陥（Ｂｕｌｋ Ｍｉ
ｃｒｏ Ｄｅｆｅｃｔ、以下ＢＭＤと記す）を形成する
イントリンシック・ゲッタリング（ＩＧ）法が知られて
いる。さらに、ウェーハ表面にエピタキシャル層を形成
したエピタキシャルウェーハを用いる場合もある。
【０００５】
【発明が解決しようとする課題】ＥＧ法、特にバックサ
イド・ダメージでは、エッチング後にホーニングするた
めウェーハをよごすおそれがあり、しかも不適切なホー
ニングによるウェーハ裏面からのＳｉクズの発塵の危険
性がある。同様にバックサイド・ポリシリコンでも、発
塵が問題視されている。また、これらのシリコンウェー
ハでは格子間酸素濃度は表層部でもバルク部でも同一で
あり、表層部にも結晶育成に依存する微小欠陥が存在し
ているため、良好な特性のデバイスを得るには不都合で
ある。
イド・ダメージでは、エッチング後にホーニングするた
めウェーハをよごすおそれがあり、しかも不適切なホー
ニングによるウェーハ裏面からのＳｉクズの発塵の危険
性がある。同様にバックサイド・ポリシリコンでも、発
塵が問題視されている。また、これらのシリコンウェー
ハでは格子間酸素濃度は表層部でもバルク部でも同一で
あり、表層部にも結晶育成に依存する微小欠陥が存在し
ているため、良好な特性のデバイスを得るには不都合で
ある。
【０００６】ＩＧ法では、高温熱処理を施して表層部の
酸素を外方拡散させるが、バルク部に十分な量のＢＭＤ
などのゲッター・サイトを形成するという要求と、表層
部の格子間酸素濃度を十分低下させるという要求とを同
時に満たすことは極めて困難である。このため、表層部
にもＢＭＤなどが形成され、デバイス活性領域で汚染金
属がゲッターされるという問題が生じる。また、これま
でに提案されているＩＧ法は再現性に乏しく、次世代デ
バイスの要求する特性の安定性を満たせない。
酸素を外方拡散させるが、バルク部に十分な量のＢＭＤ
などのゲッター・サイトを形成するという要求と、表層
部の格子間酸素濃度を十分低下させるという要求とを同
時に満たすことは極めて困難である。このため、表層部
にもＢＭＤなどが形成され、デバイス活性領域で汚染金
属がゲッターされるという問題が生じる。また、これま
でに提案されているＩＧ法は再現性に乏しく、次世代デ
バイスの要求する特性の安定性を満たせない。
【０００７】エピタキシャルウェーハでは、エピタキシ
ャル層を形成しなければならないため、必然的に製造コ
ストが高騰する。しかも、エピタキシャル成長層に特有
の各種結晶欠陥が残存する。
ャル層を形成しなければならないため、必然的に製造コ
ストが高騰する。しかも、エピタキシャル成長層に特有
の各種結晶欠陥が残存する。
【０００８】以上のように従来のシリコンウェーハは、
デバイス活性領域において金属汚染に対する影響を十分
になくすことはできない。特に、６４ＭｂｉｔＤＲＡＭ
や、Ｅ2 ＰＲＯＭあるいはフラッシュメモリに代表され
る高集積かつ微細な次世代の半導体デバイスでは、ウェ
ーハ表面に形成される薄い絶縁膜に汚染金属が取り込ま
れる結果、信頼性が大幅に低下するという問題が生じ
る。
デバイス活性領域において金属汚染に対する影響を十分
になくすことはできない。特に、６４ＭｂｉｔＤＲＡＭ
や、Ｅ2 ＰＲＯＭあるいはフラッシュメモリに代表され
る高集積かつ微細な次世代の半導体デバイスでは、ウェ
ーハ表面に形成される薄い絶縁膜に汚染金属が取り込ま
れる結果、信頼性が大幅に低下するという問題が生じ
る。
【０００９】本発明は以上のような課題を解決するため
になされたものであり、金属汚染の影響を十分に除去す
ることができ、信頼性の高い半導体デバイスを製造する
ことができるシリコンウェーハを提供することを目的と
する。
になされたものであり、金属汚染の影響を十分に除去す
ることができ、信頼性の高い半導体デバイスを製造する
ことができるシリコンウェーハを提供することを目的と
する。
【００１０】
【課題を解決するための手段と作用】本発明のシリコン
ウェーハは、チョクラルスキー法により引き上げられた
シリコン単結晶から切り出されたシリコンウェーハであ
って、実質的に内部に境界を持たず、ウェーハ厚さ方向
の中心部近傍の酸素濃度とウェーハ表面から５μｍ以内
の酸素濃度との差が１．０×１０18ａｔｏｍｓ／ｃｍ3
以上であることを特徴とするものである。本発明におい
ては、ウェーハ厚さ方向の中心部近傍の酸素濃度が１．
８×１０18ａｔｏｍｓ／ｃｍ3 以上であることが好まし
い。
ウェーハは、チョクラルスキー法により引き上げられた
シリコン単結晶から切り出されたシリコンウェーハであ
って、実質的に内部に境界を持たず、ウェーハ厚さ方向
の中心部近傍の酸素濃度とウェーハ表面から５μｍ以内
の酸素濃度との差が１．０×１０18ａｔｏｍｓ／ｃｍ3
以上であることを特徴とするものである。本発明におい
ては、ウェーハ厚さ方向の中心部近傍の酸素濃度が１．
８×１０18ａｔｏｍｓ／ｃｍ3 以上であることが好まし
い。
【００１１】本発明のシリコンウェ−ハは、チョクラル
スキー法により引き上げられたシリコン単結晶から切り
出されたシリコンウェーハを、水素ガス、ヘリウムガ
ス、ネオンガス、アルゴンガスまたはこれらの混合ガス
中で、１１００℃以上では４時間以上、１１８０℃以上
では１時間以上、アニールすることにより得られる。こ
の処理前のシリコンウェーハの酸素濃度は、処理後に得
られるウェーハの厚さ中心付近の目標とする酸素濃度よ
り高い必要がある。
スキー法により引き上げられたシリコン単結晶から切り
出されたシリコンウェーハを、水素ガス、ヘリウムガ
ス、ネオンガス、アルゴンガスまたはこれらの混合ガス
中で、１１００℃以上では４時間以上、１１８０℃以上
では１時間以上、アニールすることにより得られる。こ
の処理前のシリコンウェーハの酸素濃度は、処理後に得
られるウェーハの厚さ中心付近の目標とする酸素濃度よ
り高い必要がある。
【００１２】本発明において、ウェーハの厚さ中心付近
の酸素濃度を十分高い値とするのは、処理ずみのウェ−
ハ内部に酸素析出核を高い密度で形成するためである。
十分なゲッタリング効果を発揮するには、酸素析出核の
密度は１×１０6 個／ｃｍ3 以上であることが好まし
い。
の酸素濃度を十分高い値とするのは、処理ずみのウェ−
ハ内部に酸素析出核を高い密度で形成するためである。
十分なゲッタリング効果を発揮するには、酸素析出核の
密度は１×１０6 個／ｃｍ3 以上であることが好まし
い。
【００１３】本発明において、ウェーハ厚さ方向の中心
部近傍の酸素濃度とウェーハ表面から５μｍ以内の酸素
濃度との差を１．０×１０18ａｔｏｍｓ／ｃｍ3 以上と
するのは、ウェーハ表面から５μｍ以内の表層部におい
て生成する酸素析出核の密度を低くするためである。表
層部における酸素析出核の密度は１×１０4 個／ｃｍ3
以下であることが好ましい。
部近傍の酸素濃度とウェーハ表面から５μｍ以内の酸素
濃度との差を１．０×１０18ａｔｏｍｓ／ｃｍ3 以上と
するのは、ウェーハ表面から５μｍ以内の表層部におい
て生成する酸素析出核の密度を低くするためである。表
層部における酸素析出核の密度は１×１０4 個／ｃｍ3
以下であることが好ましい。
【００１４】
【実施例】以下、本発明の実施例を説明する。
【００１５】チョクラルスキー法により引き上げられた
シリコン単結晶から切り出された、初期酸素濃度が１．
５５×１０18ａｔｏｍｓ／ｃｍ3 または１．８２×１０
18ａｔｏｍｓ／ｃｍ3 のシリコンウェハを用意した。こ
れらのシリコンウェハを、下記表１に示すように、１０
０％Ｈ2 または１００％Ａｒ雰囲気中において所定温度
で所定時間熱処理した。
シリコン単結晶から切り出された、初期酸素濃度が１．
５５×１０18ａｔｏｍｓ／ｃｍ3 または１．８２×１０
18ａｔｏｍｓ／ｃｍ3 のシリコンウェハを用意した。こ
れらのシリコンウェハを、下記表１に示すように、１０
０％Ｈ2 または１００％Ａｒ雰囲気中において所定温度
で所定時間熱処理した。
【００１６】さらに、酸化性雰囲気中、９５０℃で２０
分間熱処理を行い、膜厚１２０オングストロームの酸化
膜を形成した。なお、酸化炉として、前記の酸化条件に
より酸化膜中に２〜５×１０10ａｔｏｍｓ／ｃｍ2 のＦ
ｅが取り込まれる程度にＦｅによって汚染されたものを
用いた。この酸化膜上に面積１ｍｍ2 の電極を形成し、
ＭＯＳキャパシタを形成した。このＭＯＳキャパシタに
８ＭＶ／ｃｍまたは１２ＭＶ／ｃｍの電界を加えて良品
率を調べた。
分間熱処理を行い、膜厚１２０オングストロームの酸化
膜を形成した。なお、酸化炉として、前記の酸化条件に
より酸化膜中に２〜５×１０10ａｔｏｍｓ／ｃｍ2 のＦ
ｅが取り込まれる程度にＦｅによって汚染されたものを
用いた。この酸化膜上に面積１ｍｍ2 の電極を形成し、
ＭＯＳキャパシタを形成した。このＭＯＳキャパシタに
８ＭＶ／ｃｍまたは１２ＭＶ／ｃｍの電界を加えて良品
率を調べた。
【００１７】また、参照例として、Ｈ2 またはＡｒ雰囲
気中での熱処理を施していない未処理のＣＺウェーハ、
エピタキシャルウェーハ、および従来のＩＧウェーハを
用い、前記と同様にしてＭＯＳキャパシタに電界を加え
て良品率を調べた。これらの結果を表１にまとめて示
す。
気中での熱処理を施していない未処理のＣＺウェーハ、
エピタキシャルウェーハ、および従来のＩＧウェーハを
用い、前記と同様にしてＭＯＳキャパシタに電界を加え
て良品率を調べた。これらの結果を表１にまとめて示
す。
【００１８】
【表１】
【００１９】表１から明らかなように、従来の耐圧評価
基準である８ＭＶ／ｃｍの電界強度に対しては、従来の
シリコンウェーハでも十分な耐圧を示す場合がある。し
かし、次世代デバイスで要求される１２ＭＶ／ｃｍの電
界強度に対しては、ウェーハ厚さ方向の中心部近傍の酸
素濃度とウェーハ表面から５μｍ以内の酸素濃度との差
が１．０×１０18ａｔｏｍｓ／ｃｍ3 以上であるという
条件を満たす本発明のシリコンウェーハのみで十分な耐
圧が得られる。したがって、本発明のシリコンウェーハ
を用いれば、６４ＭｂｉｔＤＲＡＭ、フラッシュメモリ
などの次世代デバイスを安定して高い信頼性で製造でき
る。
基準である８ＭＶ／ｃｍの電界強度に対しては、従来の
シリコンウェーハでも十分な耐圧を示す場合がある。し
かし、次世代デバイスで要求される１２ＭＶ／ｃｍの電
界強度に対しては、ウェーハ厚さ方向の中心部近傍の酸
素濃度とウェーハ表面から５μｍ以内の酸素濃度との差
が１．０×１０18ａｔｏｍｓ／ｃｍ3 以上であるという
条件を満たす本発明のシリコンウェーハのみで十分な耐
圧が得られる。したがって、本発明のシリコンウェーハ
を用いれば、６４ＭｂｉｔＤＲＡＭ、フラッシュメモリ
などの次世代デバイスを安定して高い信頼性で製造でき
る。
【００２０】
【発明の効果】以上詳述したように本発明によれば、金
属汚染の影響を十分に除去することができ、信頼性の高
い半導体デバイスを製造することができるシリコンウェ
ーハを提供できる。
属汚染の影響を十分に除去することができ、信頼性の高
い半導体デバイスを製造することができるシリコンウェ
ーハを提供できる。
Claims (2)
- 【請求項１】 チョクラルスキー法により引き上げられ
たシリコン単結晶から切り出されたシリコンウェーハで
あって、実質的に内部に境界を持たず、ウェーハ厚さ方
向の中心部近傍の酸素濃度とウェーハ表面から５μｍ以
内の酸素濃度との差が１．０×１０18ａｔｏｍｓ／ｃｍ
3 以上であることを特徴とするシリコンウェーハ。 - 【請求項２】 ウェーハ厚さ方向の中心部近傍の酸素濃
度が１．８×１０18ａｔｏｍｓ／ｃｍ3 以上であること
を特徴とする請求項１記載のシリコンウェーハ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31844092A JPH06166595A (ja) | 1992-11-27 | 1992-11-27 | シリコンウェーハ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31844092A JPH06166595A (ja) | 1992-11-27 | 1992-11-27 | シリコンウェーハ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06166595A true JPH06166595A (ja) | 1994-06-14 |
Family
ID=18099168
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31844092A Pending JPH06166595A (ja) | 1992-11-27 | 1992-11-27 | シリコンウェーハ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06166595A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07247197A (ja) * | 1994-03-09 | 1995-09-26 | Fujitsu Ltd | 半導体装置とその製造方法 |
| US9991098B2 (en) | 2013-03-14 | 2018-06-05 | Mks Instruments, Inc. | Toroidal plasma abatement apparatus and method |
-
1992
- 1992-11-27 JP JP31844092A patent/JPH06166595A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07247197A (ja) * | 1994-03-09 | 1995-09-26 | Fujitsu Ltd | 半導体装置とその製造方法 |
| US9991098B2 (en) | 2013-03-14 | 2018-06-05 | Mks Instruments, Inc. | Toroidal plasma abatement apparatus and method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4376657A (en) | Method of making fault-free surface zone in semiconductor devices by step-wise heat treating | |
| US7846252B2 (en) | Silicon wafer for IGBT and method for producing same | |
| JPS583375B2 (ja) | シリコン単結晶ウエハ−の製造方法 | |
| KR100319413B1 (ko) | 반도체 실리콘 에피택셜 웨이퍼 및 반도체 디바이스의 제조 방법 | |
| US8323403B2 (en) | SOI wafer and method for producing it | |
| US7537657B2 (en) | Silicon wafer and process for producing it | |
| JP3381816B2 (ja) | 半導体基板の製造方法 | |
| JP4013276B2 (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| JPH11168106A (ja) | 半導体基板の処理方法 | |
| JP3276500B2 (ja) | シリコンウェーハとその製造方法 | |
| EP1343200A1 (en) | Anneal wafer manufacturing method and anneal wafer | |
| JPH05291097A (ja) | シリコン基板およびその製造方法 | |
| US5817174A (en) | Semiconductor substrate and method of treating semiconductor substrate | |
| JP4035886B2 (ja) | シリコンエピタキシャルウェーハとその製造方法 | |
| JPH11204534A (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| JPH06166595A (ja) | シリコンウェーハ | |
| JP4603677B2 (ja) | アニールウェーハの製造方法及びアニールウェーハ | |
| JPH06252154A (ja) | シリコンウェーハ | |
| JPH08321443A (ja) | 半導体装置の製造方法 | |
| JPH09223699A (ja) | シリコンウェーハとその製造方法 | |
| JP3479001B2 (ja) | シリコンウエハの製造方法 | |
| JP3565068B2 (ja) | シリコンウエーハの熱処理方法およびシリコンウエーハ | |
| JP3188810B2 (ja) | シリコンウェーハの製造方法 | |
| JP2001270796A (ja) | シリコン半導体基板およびその製造方法 | |
| JP3238957B2 (ja) | シリコンウェーハ |