JP3811582B2 - シリコン基板の熱処理方法およびその基板を用いたエピタキシャルウェーハの製造方法 - Google Patents
シリコン基板の熱処理方法およびその基板を用いたエピタキシャルウェーハの製造方法 Download PDFInfo
- Publication number
- JP3811582B2 JP3811582B2 JP07382199A JP7382199A JP3811582B2 JP 3811582 B2 JP3811582 B2 JP 3811582B2 JP 07382199 A JP07382199 A JP 07382199A JP 7382199 A JP7382199 A JP 7382199A JP 3811582 B2 JP3811582 B2 JP 3811582B2
- Authority
- JP
- Japan
- Prior art keywords
- heat treatment
- silicon substrate
- substrate
- oxygen
- stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/3003—Hydrogenation or deuterisation, e.g. using atomic hydrogen from a plasma
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
- H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
Description
【０００１】
【発明の属する技術分野】
本発明は、チョクラルスキー法（ＣＺ法）により製造されたシリコン基板の熱処理方法および熱処理された基板を用いて製造されたエピタキシャルウェーハの製造方法に関し、特に基板内に所望のインターナル・ゲッタリング能力を付与した半導体基板を高生産性で得るための熱処理方法に関する。
【０００２】
【従来の技術】
従来、一般にＩＣやＬＳＩ等の半導体デバイスを作製する半導体ウェーハとしては、主としてＣＺ法によって育成したシリコン単結晶からウェーハを切り出し、表面を鏡面研磨して製造したシリコン単結晶ウェーハが用いられる。
ＣＺ法で育成した単結晶中には過飽和の格子間酸素が含まれており、結晶引き上げ工程中の固化してから室温にまで冷却される熱履歴の間に、格子間酸素は析出され、酸素析出核が形成される。ＩＣ等の製造工程において熱処理が施されると、この酸素析出核が成長して酸素析出が進行し、ウェーハ内部に酸素析出物に起因する微小欠陥が発生する。
【０００３】
このような酸素析出物による微小欠陥は、ウェーハの内部領域（バルク領域）に存在する場合には、いわゆるインターナルゲッタリング（Internal Gettering: ＩＧ）により重金属不純物等を捕獲するゲッターサイトとして働くので有益である。しかし、ウェーハの表面近傍のデバイス作製領域に存在すると、デバイス特性の劣化が生じて、歩留りに直接悪影響を及ぼすことが知られている。
【０００４】
従来から、酸素析出を制御するためにはシリコン結晶製造時の格子間酸素濃度を制御している。しかし、結晶引き上げ時の熱履歴は引き上げ速度等の製造条件や結晶の位置により異なるために、同程度の酸素濃度であっても、結晶引き上げ工程中に形成される酸素析出核の密度が製造条件や結晶の位置により異なってしまう。このことは、ＩＧ能力にばらつきが生じる原因となる。従って、その後のデバイス作製工程において、歩留り低下の要因となっている。
【０００５】
安定したＩＧ能力を得るための従来法として、ＤＺ(Denuded Zone)−ＩＧ処理が知られている。ＤＺ−ＩＧ処理では、第１段目の熱処理として、例えば１１５０℃で４時間の熱処理を施して、ウェーハの表面近傍の格子間酸素を外方拡散させると共に、結晶引き上げ時の熱履歴で形成された酸素析出核を消滅させる。その後、第２段目の熱処理として、例えば６５０℃で２０時間の熱処理を施してバルク部に新たに酸素析出核を形成させる。さらに、第３段目の熱処理として、例えば１０００℃で１６時間の熱処理を加えることにより、バルク部の析出核を成長させて酸素析出を進行させる。こうして、ウエーハ表面を無欠陥とし、バルク部には酸素析出物が存在するという構造を作り出すことができる。
【０００６】
一方、シリコン基板にエピタキシャル膜を成長させたエピタキシャルウェーハでは、エピタキシャル工程で高温の熱処理が加わるため、結晶引き上げ時の熱履歴で形成された酸素析出核が消滅してしまい、ＩＧ効果がなくなる場合がある。ゲッタリング効果の不足は、エピタキシャルウエーハのデバイス工程での歩留りを低下させることになる。
【０００７】
【発明が解決しようとする課題】
このように、従来の方法によると、ＩＧ能力にバラツキを生じたり、安定なＩＧ能力を有するシリコン基板を製造するためには長時間の熱処理が必要とされる、あるいはエピタキシャルウエーハではＩＧ能力が低下してしまう等の問題点がある。
そこで、本発明はこのような問題点に鑑みなされたもので、安定した所望のＩＧ能力を付加したシリコン基板を、高歩留り、高生産性で得るための熱処理方法およびこの方法で熱処理を施した基板を用いたエピタキシャルウェーハの製造方法を提供することを主たる目的とする。
【０００８】
【課題を解決するための手段】
上記課題を解決するために、本発明は、チョクラルスキー法により製造された単結晶から得たシリコン基板を熱処理する方法において、シリコン基板として導電型がＰ型であり、初期酸素濃度が１６ｐｐｍａ以上１９．５ｐｐｍａ以下のものを用い、水素１００％またはアルゴン１００％あるいは水素とアルゴンの混合雰囲気下で、シリコン基板を１０５０℃以上の温度で保持した後に８℃／秒以上の冷却速度で急速冷却する第１段階熱処理（該第１段階熱処理の前に前記シリコン基板の表層に無欠陥層を形成させる熱処理を行う場合を除く）をした後、３５０℃以上８００℃以下の温度で第２段階熱処理を加え、１×１０ 8 個／ｃｍ 3 以上の内部欠陥密度が得られるようにすることを特徴とするシリコン基板の熱処理方法である。
【０００９】
このようにすれば、先ず、第１段階熱処理により、ＣＺ法により製造されたシリコン基板中の結晶引き上げ時の熱履歴で形成された酸素析出核を消滅させることができ、結晶熱履歴の影響が排除されるとともに、新たに酸素析出核が発生し、その後の熱処理での酸素析出の進行を容易にすることができる。また、水素またはアルゴンの雰囲気で熱処理するため、ウェーハ表面に酸化膜等の不要な膜が形成されることもない。
【００１０】
そして第１段階の熱処理の後に、第２段階熱処理として３５０℃以上８００℃以下の温度で熱処理を加えることにより、より安定した酸素析出核を所望量得ることができる。また、この第２段階の熱処理温度や熱処理時間を変化させることによって、酸素析出量や内部欠陥としての酸素析出核密度を所望の値に制御することができる。
従って、本発明の熱処理方法によれば、シリコン基板の結晶成長中の熱履歴によらず、所望量の酸素析出核が得られ、所望のＩＧ能力を付与された半導体デバイス用として有用なシリコン基板を高歩留り、高生産性で製造することができる。
【００１１】
この場合、前記した熱処理を、基板を鏡面研磨をする前に行っても良いし、基板を鏡面研磨した後に行っても、同様の効果が得られる。
特に、前記の熱処理を鏡面研磨前に行う場合は、従来の鏡面研磨前に行われる不活性ガス雰囲気で６５０〜７００℃程度の温度で１時間程度行われている酸素ドナー消去熱処理を省略することができる。
【００１２】
【００１３】
さらに、本発明は、前記熱処理を施したシリコン基板上に、エピタキシャル膜を成長させるエピタキシャルウェーハの製造方法である。
このように、本発明の熱処理が施されたシリコンウエーハは、均一で安定した酸素析出核を有するので、これにエピタキシャル膜を成長させれば、十分なＩＧ能力を有するエピタキシャルウェーハとなり、半導体デバイス用として極めて有用なものである。
【００１４】
【発明の実施の形態】
以下、本発明の実施の形態を詳細に説明するが、本発明はこれらに限定されるものではない。
本発明者等は、シリコン基板の結晶成長時の熱履歴によらず、所望の酸素析出核量にするために鋭意調査、実験を重ねたところ、２段階熱処理をすればよいことを見出し、その熱処理の諸条件を精査して本発明を完成させた。
【００１５】
先ず、従来から行われてきた熱処理条件と酸素析出量との関係を調査し、実験を繰り返して次のような熱処理条件を確立した。
（テスト１）
第１に調査した要因は、第１段階熱処理における冷却速度である。実験に用いたシリコン基板は、鏡面研磨後のもので、直径６インチ、導電型Ｐ型、結晶方位＜１００＞、初期酸素濃度１６ｐｐｍａ（ＪＥＩＤＡ：日本電子工業振興協会規格）である。
このシリコン基板を、熱放射によるランプ加熱炉［ＲＴＡ装置（Rapid Thermal Annealing ：急速加熱・急速冷却装置）の１種］中で、第１段階熱処理として、アルゴン１００％の雰囲気下で１２００℃で３０秒間保持した後に、冷却速度を５、８、１３、３３℃／秒に変化させて熱処理を施した。その後、８００℃／４時間＋１０００℃／１６時間の酸素析出熱処理（以後、析出熱処理ということがある）を施した。
【００１６】
ここで析出熱処理を行ったのは、本発明の第１段階熱処理を実施しただけでは、酸素析出量を制御するための核はできているものの、検出可能なサイズの析出が起こっていないために検出が不可能であり、析出熱処理を行なうことにより本発明を実施したことによる基板中の析出核を成長させ、その有効性を測定するためである。この析出熱処理は、上記温度条件に限らず、デバイス製造プロセス中に行われるような種々の熱処理によってもほぼ同等の効果が得られる。
【００１７】
図１に冷却速度と内部欠陥密度（酸素析出物密度）との関係を示す。この図から、冷却速度を高速にすることにより内部欠陥密度が増加していることがわかる。特に、冷却速度を８℃／秒以上とすれば、１×１０8 個／ｃｍ3 以上の内部欠陥密度が得られ、十分なＩＧ効果を得ることが期待される。
【００１８】
ここで、図１の内部欠陥密度は、赤外干渉法によりバイオラッド社製ＯＰＰ（Optical Precipitate Profiler) により評価した。ゲッタリングサイトとして必要と思われるレベルを１×１０8 個／ｃｍ3 以上として評価した。
測定は、表面から内部９０μｍの深さ領域で観察した。測定点は基板の中心、Ｒ／２、周辺２０ｍｍの３点を測定した（ここにＲ：基板の半径）。本評価法で得られる内部欠陥密度は、酸素析出物や積層欠陥の密度であるが、その殆どは酸素析出物である。
【００１９】
（テスト２）
次に、第１段階熱処理における基板の高温下保持時間の影響を調べた。シリコン基板を前記ランプ加熱炉中で、アルゴン１００％の雰囲気下で１２００℃で保持時間を１０、２０、３０秒と変化させて保持した後に、３３℃/ 秒の冷却速度で急速冷却する熱処理を施した。その後、８００℃／４時間＋１０００℃／１６時間の酸素析出熱処理を施して、内部欠陥密度をＯＰＰにより評価した。
図２に保持時間と内部欠陥密度との関係を示す。図から保持時間の増加に伴い内部欠陥密度は増加することがわかる。また、保持時間が１０秒と短時間でも、１×１０9 個／ｃｍ3 以上の内部欠陥密度が得られた。
【００２０】
（テスト３）
熱処理雰囲気ガスの影響を調べた。第１段階熱処理として、初期酸素濃度１９ｐｐｍａ（ＪＥＩＤＡ）のシリコン基板をランプ加熱炉中で、１２００℃で３０秒間保持した後に、３３℃／秒の冷却速度で急速冷却する熱処理を施した。雰囲気は、水素１００％、アルゴン１００％、水素５０％／アルゴン５０％の混合ガスと変化させた。その後、第２段階熱処理として、３５０℃から８００℃まで５０℃間隔で温度を変化させて２時間の熱処理を施した。さらに、８００℃／４時間＋１０００℃／８時間の酸素析出熱処理を施して、酸素析出量を評価した。
【００２１】
図３に雰囲気別の熱処理温度と酸素析出量との関係を示す。何れの雰囲気の場合も、第２段階熱処理として３５０℃から８００℃の温度で熱処理を加えることにより酸素析出量が変化している。このことから、第１段階熱処理に続き、３５０℃以上８００℃以下の熱処理を加えることにより、酸素析出を促進し、加える熱処理温度により酸素析出量（酸素析出核）を制御することができることが判る。
なお、図３における酸素析出量は、析出熱処理前後の格子間酸素濃度を赤外分光法により評価し、その差より析出量とした。これはバイオラッド社製ＱＳ−３００により評価した。測定点は基板の中心、Ｒ／２、周辺２０ｍｍの３点を測定した（ここにＲ：基板の半径）。
【００２２】
（テスト４）
第１段階の熱処理保持温度の影響を調べた。初期酸素濃度１９．５ｐｐｍａのシリコン基板をランプ加熱炉中で、アルゴン１００％あるいは水素１００％の雰囲気下で、保持温度を１０００、１０５０、１１００、１１５０、１２００、１２５０℃と変化させて３０秒間保持した後に、３３℃／秒の冷却速度で冷却する熱処理を施した。その後、第２段階熱処理としてアルゴンの場合は４５０℃で２時間の熱処理を、水素の場合は４００℃で２時間の熱処理を施した。さらに、８００℃／４時間＋１０００℃／８時間の酸素析出熱処理を施して、酸素析出量を評価した。
【００２３】
図４に保持温度と酸素析出量との関係を示す。１０５０℃以上の保持温度において酸素析出量が増加している。このことから、１０５０℃以上の温度で保持することにより、酸素析出を促進できることがわかる。
【００２４】
（テスト５）
第１段階熱処理として、初期酸素濃度１９．５ｐｐｍａのシリコン基板を抵抗加熱炉中において、窒素１００％雰囲気下で１０００℃で３０分間保持した後に、炉内で３℃／分の冷却速度で８００℃まで冷却して、炉内から取り出した。その後、第２段階熱処理として３５０℃から８００℃まで５０℃間隔で温度を変化させて２時間の熱処理を施した。さらに、８００℃／４時間＋１０００℃／８時間の酸素析出熱処理を施して、酸素析出量を評価した。
【００２５】
（テスト６）
第１段階熱処理として、初期酸素濃度１９．５ｐｐｍａのシリコン基板をランプ加熱炉中で、１２００℃で３０秒間保持した後に、３３℃／秒の冷却速度で冷却する熱処理を施した。雰囲気は、酸素１００％とした。その後、第２段階熱処理として３５０℃から８００℃まで５０℃間隔で温度を変化させて２時間の熱処理を施した。さらに、８００℃／４時間＋１０００℃／８時間の酸素析出熱処理を施して、酸素析出量を評価した。
【００２６】
テスト５とテスト６の結果を図５に示す。何れの条件の場合も、酸素析出量がほとんど増加していないことがわかる。また、この場合、基板表面は、窒化、酸化が起こり、その後の工程に影響するようなものとなった。
以上テスト１からテスト６の結果から、テスト１〜テスト４に示したように、雰囲気は、水素１００％、アルゴン１００％、または水素／アルゴンの混合系において、第１段階熱処理として１０５０℃以上の温度で保持した後に、８℃／秒以上の速度で急速冷却する熱処理を施し、第２段階熱処理として３５０〜８００℃の熱処理を施すことにより、その後の酸素析出を効果的に促進することが可能であり、しかも酸素析出量を制御することができることがわかる。
【００２７】
また、テスト６をみると、ランプ加熱炉による第１段階熱処理後に第２段階熱処理として３５０〜８００℃の低温熱処理を行なったものは、その後析出熱処理を行なっても新たに析出は殆ど起こらないため、ＲＴＡ装置による熱処理により、結晶熱履歴の影響は排除されたと判断される。従って、テスト１〜テスト４の場合も同様に、ＲＴＡ装置による第１段階熱処理により結晶熱履歴の影響は排除されており、その後の第２段階低温熱処理における酸素析出量の違いは、ＲＴＡ装置の熱処理雰囲気に関連しているものと考えられる。
【００２８】
以上の実験、調査結果をまとめると、シリコン基板を熱処理して酸素析出核を形成させるに際し、第１段階熱処理として、例えばＲＴＡ装置を用いて、水素１００％またはアルゴン１００％あるいはアルゴン／水素の混合雰囲気下で、１０５０℃以上の温度で１０秒程度以上保持した後に、８℃／秒以上の冷却速度で急速冷却した後、第２段階熱処理として、３５０℃以上で８００℃以下の温度で２時間程度の低温熱処理を施せば、所望の酸素析出量あるいは酸素析出特性を有するシリコン基板を、結晶成長中の熱履歴に依存することなく、比較的容易にしかも高い生産性と歩留りで安価に製造することができる。
【００２９】
そして、この場合、本発明の第１段階と第２段階から成る熱処理を、基板を鏡面研磨する前に行っても良いし、基板を鏡面研磨した後に行っても、同様の効果が得られる。特に、この熱処理を、基板を鏡面研磨する前に行う場合は、第２段階熱処理で酸素ドナーを消去することができるので、従来の鏡面研磨前に、不活性ガス雰囲気下、６５０〜７００℃程度の温度で１時間程度行われているドナー消去熱処理を省略することができる。
また、前述のように、本発明の熱処理ではウエーハ表面に不要の膜を形成させることもないので、鏡面研磨後に行ってもよい。
【００３０】
以上述べたように、本発明の熱処理方法によって熱処理されたシリコン基板は、酸素析出核の含有量が制御されたシリコン基板である。しかも、結晶成長中の熱履歴に依存せず、所望の均一な酸素析出量を有する基板とすることができるので、デバイス工程において極めて有益である。
【００３１】
さらに、本発明の熱処理を施したシリコン基板上にエピタキシャル膜を成長させたエピタキシャルウェーハは、ゲッタリングサイトとして十分な酸素析出が行われているエピタキシャルウエーハであるので、半導体デバイス作製用として極めて有用である。また、エピタキシャル成長に限らず、デバイスプロセスには種々の熱処理工程があり、各工程に適した酸素析出量があり、それに応じた量の析出核を本発明の熱処理方法で予め基板中に形成しておくことで、後工程の歩留りを向上させることができる。
【００３２】
ここで、本発明の第１段階の高温熱処理および／または第２段階の低温熱処理に用いられるシリコン基板を急速加熱・急速冷却できる装置（急速加熱・急速冷却熱処理装置：ＲＴＡ装置）としては、前述のテストで使用した熱放射によるランプ加熱炉のような装置で、市販されているものとして例えばシュティアック・マイクロテック・インターナショナル社製ＳＨＳ−２８００のような装置を挙げることができる。これらの装置は特別複雑なものではなく、高価なものでもない。
また、本発明の第２段階の熱処理は、第１段階の熱処理炉で連続的に行っても良いが、低温熱処理専用の炉で熱処理するようにしても良い。
【００３３】
（テスト７）
ここに実施例を挙げておく。第１段階熱処理として、初期酸素濃度１９ｐｐｍａのシリコン基板をランプ加熱炉中で、１２００℃で３０秒間保持した後に、３３℃／秒の冷却速度で冷却する熱処理を施した。雰囲気は、水素１００％とした。その後、第２段階熱処理として５００℃で２時間と別に６００℃で２時間の熱処理を施した。さらに、８００℃／４時間＋１０００℃／８時間の酸素析出熱処理を施して、酸素析出量を評価した。酸素析出量はそれぞれ７．８ｐｐｍａ、３．４ｐｐｍａが得られ、図３の傾向とほぼ一致した。これから本発明によれば、所望の酸素析出量に制御でき、安定した所望のＩＧ能力が得られることがわかる。
【００３４】
尚、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
【００３５】
例えば、上記実施形態においては、直径６インチのシリコン基板を熱処理する場合につき説明したが、本発明は原則として基板の直径に拘らず適用できるものであり、例えば、直径８〜１６インチあるいはそれ以上のシリコン基板にも適用できる。
【００３６】
【発明の効果】
以上詳述したように、本発明は、シリコン基板を水素またはアルゴンあるいは水素とアルゴンとの混合雰囲気下で１０５０℃以上の温度で保持した後に、８℃／秒以上の冷却速度で急速冷却し、次いで３５０〜８００℃の低温熱処理を加えることにより、ＩＧ能力を付加したシリコン基板を高生産性、高歩留りで製造することができる。また、結晶引き上げ時の熱履歴の影響が無くなるので、安定したＩＧ能力を得ることができる。さらに、酸素析出量や内部欠陥密度の制御が容易になる。
また、酸素析出核の量自体を細かく制御できるので、デバイス製造プロセスに応じた量の酸素析出核を有する基板を作製することができる。さらにエピタキシャル基板としても極めて有用なシリコン基板である。
【図面の簡単な説明】
【図１】本発明の第１段階の熱処理における冷却速度と内部欠陥密度（酸素析出物密度）との関係を示す図である。
【図２】本発明の第１段階の熱処理における高温保持時間と内部欠陥密度との関係を示す図である。
【図３】本発明の第２段階の熱処理における雰囲気ガス別、保持温度と酸素析出量との関係を示す図である。
【図４】本発明の第１段階の熱処理における雰囲気ガス別、保持温度と酸素析出量との関係を示す図である。
【図５】テスト５および６の結果図である。
【符号の説明】
１…ベルジャ、２…加熱ヒータ、３…ハウジング、４…水冷チャンバ、
５…ベースプレート、６…支持軸、７…ステージ、８…シリコン基板、
９…モータ、１０…急速加熱・急速冷却装置。
【発明の属する技術分野】
本発明は、チョクラルスキー法（ＣＺ法）により製造されたシリコン基板の熱処理方法および熱処理された基板を用いて製造されたエピタキシャルウェーハの製造方法に関し、特に基板内に所望のインターナル・ゲッタリング能力を付与した半導体基板を高生産性で得るための熱処理方法に関する。
【０００２】
【従来の技術】
従来、一般にＩＣやＬＳＩ等の半導体デバイスを作製する半導体ウェーハとしては、主としてＣＺ法によって育成したシリコン単結晶からウェーハを切り出し、表面を鏡面研磨して製造したシリコン単結晶ウェーハが用いられる。
ＣＺ法で育成した単結晶中には過飽和の格子間酸素が含まれており、結晶引き上げ工程中の固化してから室温にまで冷却される熱履歴の間に、格子間酸素は析出され、酸素析出核が形成される。ＩＣ等の製造工程において熱処理が施されると、この酸素析出核が成長して酸素析出が進行し、ウェーハ内部に酸素析出物に起因する微小欠陥が発生する。
【０００３】
このような酸素析出物による微小欠陥は、ウェーハの内部領域（バルク領域）に存在する場合には、いわゆるインターナルゲッタリング（Internal Gettering: ＩＧ）により重金属不純物等を捕獲するゲッターサイトとして働くので有益である。しかし、ウェーハの表面近傍のデバイス作製領域に存在すると、デバイス特性の劣化が生じて、歩留りに直接悪影響を及ぼすことが知られている。
【０００４】
従来から、酸素析出を制御するためにはシリコン結晶製造時の格子間酸素濃度を制御している。しかし、結晶引き上げ時の熱履歴は引き上げ速度等の製造条件や結晶の位置により異なるために、同程度の酸素濃度であっても、結晶引き上げ工程中に形成される酸素析出核の密度が製造条件や結晶の位置により異なってしまう。このことは、ＩＧ能力にばらつきが生じる原因となる。従って、その後のデバイス作製工程において、歩留り低下の要因となっている。
【０００５】
安定したＩＧ能力を得るための従来法として、ＤＺ(Denuded Zone)−ＩＧ処理が知られている。ＤＺ−ＩＧ処理では、第１段目の熱処理として、例えば１１５０℃で４時間の熱処理を施して、ウェーハの表面近傍の格子間酸素を外方拡散させると共に、結晶引き上げ時の熱履歴で形成された酸素析出核を消滅させる。その後、第２段目の熱処理として、例えば６５０℃で２０時間の熱処理を施してバルク部に新たに酸素析出核を形成させる。さらに、第３段目の熱処理として、例えば１０００℃で１６時間の熱処理を加えることにより、バルク部の析出核を成長させて酸素析出を進行させる。こうして、ウエーハ表面を無欠陥とし、バルク部には酸素析出物が存在するという構造を作り出すことができる。
【０００６】
一方、シリコン基板にエピタキシャル膜を成長させたエピタキシャルウェーハでは、エピタキシャル工程で高温の熱処理が加わるため、結晶引き上げ時の熱履歴で形成された酸素析出核が消滅してしまい、ＩＧ効果がなくなる場合がある。ゲッタリング効果の不足は、エピタキシャルウエーハのデバイス工程での歩留りを低下させることになる。
【０００７】
【発明が解決しようとする課題】
このように、従来の方法によると、ＩＧ能力にバラツキを生じたり、安定なＩＧ能力を有するシリコン基板を製造するためには長時間の熱処理が必要とされる、あるいはエピタキシャルウエーハではＩＧ能力が低下してしまう等の問題点がある。
そこで、本発明はこのような問題点に鑑みなされたもので、安定した所望のＩＧ能力を付加したシリコン基板を、高歩留り、高生産性で得るための熱処理方法およびこの方法で熱処理を施した基板を用いたエピタキシャルウェーハの製造方法を提供することを主たる目的とする。
【０００８】
【課題を解決するための手段】
上記課題を解決するために、本発明は、チョクラルスキー法により製造された単結晶から得たシリコン基板を熱処理する方法において、シリコン基板として導電型がＰ型であり、初期酸素濃度が１６ｐｐｍａ以上１９．５ｐｐｍａ以下のものを用い、水素１００％またはアルゴン１００％あるいは水素とアルゴンの混合雰囲気下で、シリコン基板を１０５０℃以上の温度で保持した後に８℃／秒以上の冷却速度で急速冷却する第１段階熱処理（該第１段階熱処理の前に前記シリコン基板の表層に無欠陥層を形成させる熱処理を行う場合を除く）をした後、３５０℃以上８００℃以下の温度で第２段階熱処理を加え、１×１０ 8 個／ｃｍ 3 以上の内部欠陥密度が得られるようにすることを特徴とするシリコン基板の熱処理方法である。
【０００９】
このようにすれば、先ず、第１段階熱処理により、ＣＺ法により製造されたシリコン基板中の結晶引き上げ時の熱履歴で形成された酸素析出核を消滅させることができ、結晶熱履歴の影響が排除されるとともに、新たに酸素析出核が発生し、その後の熱処理での酸素析出の進行を容易にすることができる。また、水素またはアルゴンの雰囲気で熱処理するため、ウェーハ表面に酸化膜等の不要な膜が形成されることもない。
【００１０】
そして第１段階の熱処理の後に、第２段階熱処理として３５０℃以上８００℃以下の温度で熱処理を加えることにより、より安定した酸素析出核を所望量得ることができる。また、この第２段階の熱処理温度や熱処理時間を変化させることによって、酸素析出量や内部欠陥としての酸素析出核密度を所望の値に制御することができる。
従って、本発明の熱処理方法によれば、シリコン基板の結晶成長中の熱履歴によらず、所望量の酸素析出核が得られ、所望のＩＧ能力を付与された半導体デバイス用として有用なシリコン基板を高歩留り、高生産性で製造することができる。
【００１１】
この場合、前記した熱処理を、基板を鏡面研磨をする前に行っても良いし、基板を鏡面研磨した後に行っても、同様の効果が得られる。
特に、前記の熱処理を鏡面研磨前に行う場合は、従来の鏡面研磨前に行われる不活性ガス雰囲気で６５０〜７００℃程度の温度で１時間程度行われている酸素ドナー消去熱処理を省略することができる。
【００１２】
【００１３】
さらに、本発明は、前記熱処理を施したシリコン基板上に、エピタキシャル膜を成長させるエピタキシャルウェーハの製造方法である。
このように、本発明の熱処理が施されたシリコンウエーハは、均一で安定した酸素析出核を有するので、これにエピタキシャル膜を成長させれば、十分なＩＧ能力を有するエピタキシャルウェーハとなり、半導体デバイス用として極めて有用なものである。
【００１４】
【発明の実施の形態】
以下、本発明の実施の形態を詳細に説明するが、本発明はこれらに限定されるものではない。
本発明者等は、シリコン基板の結晶成長時の熱履歴によらず、所望の酸素析出核量にするために鋭意調査、実験を重ねたところ、２段階熱処理をすればよいことを見出し、その熱処理の諸条件を精査して本発明を完成させた。
【００１５】
先ず、従来から行われてきた熱処理条件と酸素析出量との関係を調査し、実験を繰り返して次のような熱処理条件を確立した。
（テスト１）
第１に調査した要因は、第１段階熱処理における冷却速度である。実験に用いたシリコン基板は、鏡面研磨後のもので、直径６インチ、導電型Ｐ型、結晶方位＜１００＞、初期酸素濃度１６ｐｐｍａ（ＪＥＩＤＡ：日本電子工業振興協会規格）である。
このシリコン基板を、熱放射によるランプ加熱炉［ＲＴＡ装置（Rapid Thermal Annealing ：急速加熱・急速冷却装置）の１種］中で、第１段階熱処理として、アルゴン１００％の雰囲気下で１２００℃で３０秒間保持した後に、冷却速度を５、８、１３、３３℃／秒に変化させて熱処理を施した。その後、８００℃／４時間＋１０００℃／１６時間の酸素析出熱処理（以後、析出熱処理ということがある）を施した。
【００１６】
ここで析出熱処理を行ったのは、本発明の第１段階熱処理を実施しただけでは、酸素析出量を制御するための核はできているものの、検出可能なサイズの析出が起こっていないために検出が不可能であり、析出熱処理を行なうことにより本発明を実施したことによる基板中の析出核を成長させ、その有効性を測定するためである。この析出熱処理は、上記温度条件に限らず、デバイス製造プロセス中に行われるような種々の熱処理によってもほぼ同等の効果が得られる。
【００１７】
図１に冷却速度と内部欠陥密度（酸素析出物密度）との関係を示す。この図から、冷却速度を高速にすることにより内部欠陥密度が増加していることがわかる。特に、冷却速度を８℃／秒以上とすれば、１×１０8 個／ｃｍ3 以上の内部欠陥密度が得られ、十分なＩＧ効果を得ることが期待される。
【００１８】
ここで、図１の内部欠陥密度は、赤外干渉法によりバイオラッド社製ＯＰＰ（Optical Precipitate Profiler) により評価した。ゲッタリングサイトとして必要と思われるレベルを１×１０8 個／ｃｍ3 以上として評価した。
測定は、表面から内部９０μｍの深さ領域で観察した。測定点は基板の中心、Ｒ／２、周辺２０ｍｍの３点を測定した（ここにＲ：基板の半径）。本評価法で得られる内部欠陥密度は、酸素析出物や積層欠陥の密度であるが、その殆どは酸素析出物である。
【００１９】
（テスト２）
次に、第１段階熱処理における基板の高温下保持時間の影響を調べた。シリコン基板を前記ランプ加熱炉中で、アルゴン１００％の雰囲気下で１２００℃で保持時間を１０、２０、３０秒と変化させて保持した後に、３３℃/ 秒の冷却速度で急速冷却する熱処理を施した。その後、８００℃／４時間＋１０００℃／１６時間の酸素析出熱処理を施して、内部欠陥密度をＯＰＰにより評価した。
図２に保持時間と内部欠陥密度との関係を示す。図から保持時間の増加に伴い内部欠陥密度は増加することがわかる。また、保持時間が１０秒と短時間でも、１×１０9 個／ｃｍ3 以上の内部欠陥密度が得られた。
【００２０】
（テスト３）
熱処理雰囲気ガスの影響を調べた。第１段階熱処理として、初期酸素濃度１９ｐｐｍａ（ＪＥＩＤＡ）のシリコン基板をランプ加熱炉中で、１２００℃で３０秒間保持した後に、３３℃／秒の冷却速度で急速冷却する熱処理を施した。雰囲気は、水素１００％、アルゴン１００％、水素５０％／アルゴン５０％の混合ガスと変化させた。その後、第２段階熱処理として、３５０℃から８００℃まで５０℃間隔で温度を変化させて２時間の熱処理を施した。さらに、８００℃／４時間＋１０００℃／８時間の酸素析出熱処理を施して、酸素析出量を評価した。
【００２１】
図３に雰囲気別の熱処理温度と酸素析出量との関係を示す。何れの雰囲気の場合も、第２段階熱処理として３５０℃から８００℃の温度で熱処理を加えることにより酸素析出量が変化している。このことから、第１段階熱処理に続き、３５０℃以上８００℃以下の熱処理を加えることにより、酸素析出を促進し、加える熱処理温度により酸素析出量（酸素析出核）を制御することができることが判る。
なお、図３における酸素析出量は、析出熱処理前後の格子間酸素濃度を赤外分光法により評価し、その差より析出量とした。これはバイオラッド社製ＱＳ−３００により評価した。測定点は基板の中心、Ｒ／２、周辺２０ｍｍの３点を測定した（ここにＲ：基板の半径）。
【００２２】
（テスト４）
第１段階の熱処理保持温度の影響を調べた。初期酸素濃度１９．５ｐｐｍａのシリコン基板をランプ加熱炉中で、アルゴン１００％あるいは水素１００％の雰囲気下で、保持温度を１０００、１０５０、１１００、１１５０、１２００、１２５０℃と変化させて３０秒間保持した後に、３３℃／秒の冷却速度で冷却する熱処理を施した。その後、第２段階熱処理としてアルゴンの場合は４５０℃で２時間の熱処理を、水素の場合は４００℃で２時間の熱処理を施した。さらに、８００℃／４時間＋１０００℃／８時間の酸素析出熱処理を施して、酸素析出量を評価した。
【００２３】
図４に保持温度と酸素析出量との関係を示す。１０５０℃以上の保持温度において酸素析出量が増加している。このことから、１０５０℃以上の温度で保持することにより、酸素析出を促進できることがわかる。
【００２４】
（テスト５）
第１段階熱処理として、初期酸素濃度１９．５ｐｐｍａのシリコン基板を抵抗加熱炉中において、窒素１００％雰囲気下で１０００℃で３０分間保持した後に、炉内で３℃／分の冷却速度で８００℃まで冷却して、炉内から取り出した。その後、第２段階熱処理として３５０℃から８００℃まで５０℃間隔で温度を変化させて２時間の熱処理を施した。さらに、８００℃／４時間＋１０００℃／８時間の酸素析出熱処理を施して、酸素析出量を評価した。
【００２５】
（テスト６）
第１段階熱処理として、初期酸素濃度１９．５ｐｐｍａのシリコン基板をランプ加熱炉中で、１２００℃で３０秒間保持した後に、３３℃／秒の冷却速度で冷却する熱処理を施した。雰囲気は、酸素１００％とした。その後、第２段階熱処理として３５０℃から８００℃まで５０℃間隔で温度を変化させて２時間の熱処理を施した。さらに、８００℃／４時間＋１０００℃／８時間の酸素析出熱処理を施して、酸素析出量を評価した。
【００２６】
テスト５とテスト６の結果を図５に示す。何れの条件の場合も、酸素析出量がほとんど増加していないことがわかる。また、この場合、基板表面は、窒化、酸化が起こり、その後の工程に影響するようなものとなった。
以上テスト１からテスト６の結果から、テスト１〜テスト４に示したように、雰囲気は、水素１００％、アルゴン１００％、または水素／アルゴンの混合系において、第１段階熱処理として１０５０℃以上の温度で保持した後に、８℃／秒以上の速度で急速冷却する熱処理を施し、第２段階熱処理として３５０〜８００℃の熱処理を施すことにより、その後の酸素析出を効果的に促進することが可能であり、しかも酸素析出量を制御することができることがわかる。
【００２７】
また、テスト６をみると、ランプ加熱炉による第１段階熱処理後に第２段階熱処理として３５０〜８００℃の低温熱処理を行なったものは、その後析出熱処理を行なっても新たに析出は殆ど起こらないため、ＲＴＡ装置による熱処理により、結晶熱履歴の影響は排除されたと判断される。従って、テスト１〜テスト４の場合も同様に、ＲＴＡ装置による第１段階熱処理により結晶熱履歴の影響は排除されており、その後の第２段階低温熱処理における酸素析出量の違いは、ＲＴＡ装置の熱処理雰囲気に関連しているものと考えられる。
【００２８】
以上の実験、調査結果をまとめると、シリコン基板を熱処理して酸素析出核を形成させるに際し、第１段階熱処理として、例えばＲＴＡ装置を用いて、水素１００％またはアルゴン１００％あるいはアルゴン／水素の混合雰囲気下で、１０５０℃以上の温度で１０秒程度以上保持した後に、８℃／秒以上の冷却速度で急速冷却した後、第２段階熱処理として、３５０℃以上で８００℃以下の温度で２時間程度の低温熱処理を施せば、所望の酸素析出量あるいは酸素析出特性を有するシリコン基板を、結晶成長中の熱履歴に依存することなく、比較的容易にしかも高い生産性と歩留りで安価に製造することができる。
【００２９】
そして、この場合、本発明の第１段階と第２段階から成る熱処理を、基板を鏡面研磨する前に行っても良いし、基板を鏡面研磨した後に行っても、同様の効果が得られる。特に、この熱処理を、基板を鏡面研磨する前に行う場合は、第２段階熱処理で酸素ドナーを消去することができるので、従来の鏡面研磨前に、不活性ガス雰囲気下、６５０〜７００℃程度の温度で１時間程度行われているドナー消去熱処理を省略することができる。
また、前述のように、本発明の熱処理ではウエーハ表面に不要の膜を形成させることもないので、鏡面研磨後に行ってもよい。
【００３０】
以上述べたように、本発明の熱処理方法によって熱処理されたシリコン基板は、酸素析出核の含有量が制御されたシリコン基板である。しかも、結晶成長中の熱履歴に依存せず、所望の均一な酸素析出量を有する基板とすることができるので、デバイス工程において極めて有益である。
【００３１】
さらに、本発明の熱処理を施したシリコン基板上にエピタキシャル膜を成長させたエピタキシャルウェーハは、ゲッタリングサイトとして十分な酸素析出が行われているエピタキシャルウエーハであるので、半導体デバイス作製用として極めて有用である。また、エピタキシャル成長に限らず、デバイスプロセスには種々の熱処理工程があり、各工程に適した酸素析出量があり、それに応じた量の析出核を本発明の熱処理方法で予め基板中に形成しておくことで、後工程の歩留りを向上させることができる。
【００３２】
ここで、本発明の第１段階の高温熱処理および／または第２段階の低温熱処理に用いられるシリコン基板を急速加熱・急速冷却できる装置（急速加熱・急速冷却熱処理装置：ＲＴＡ装置）としては、前述のテストで使用した熱放射によるランプ加熱炉のような装置で、市販されているものとして例えばシュティアック・マイクロテック・インターナショナル社製ＳＨＳ−２８００のような装置を挙げることができる。これらの装置は特別複雑なものではなく、高価なものでもない。
また、本発明の第２段階の熱処理は、第１段階の熱処理炉で連続的に行っても良いが、低温熱処理専用の炉で熱処理するようにしても良い。
【００３３】
（テスト７）
ここに実施例を挙げておく。第１段階熱処理として、初期酸素濃度１９ｐｐｍａのシリコン基板をランプ加熱炉中で、１２００℃で３０秒間保持した後に、３３℃／秒の冷却速度で冷却する熱処理を施した。雰囲気は、水素１００％とした。その後、第２段階熱処理として５００℃で２時間と別に６００℃で２時間の熱処理を施した。さらに、８００℃／４時間＋１０００℃／８時間の酸素析出熱処理を施して、酸素析出量を評価した。酸素析出量はそれぞれ７．８ｐｐｍａ、３．４ｐｐｍａが得られ、図３の傾向とほぼ一致した。これから本発明によれば、所望の酸素析出量に制御でき、安定した所望のＩＧ能力が得られることがわかる。
【００３４】
尚、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
【００３５】
例えば、上記実施形態においては、直径６インチのシリコン基板を熱処理する場合につき説明したが、本発明は原則として基板の直径に拘らず適用できるものであり、例えば、直径８〜１６インチあるいはそれ以上のシリコン基板にも適用できる。
【００３６】
【発明の効果】
以上詳述したように、本発明は、シリコン基板を水素またはアルゴンあるいは水素とアルゴンとの混合雰囲気下で１０５０℃以上の温度で保持した後に、８℃／秒以上の冷却速度で急速冷却し、次いで３５０〜８００℃の低温熱処理を加えることにより、ＩＧ能力を付加したシリコン基板を高生産性、高歩留りで製造することができる。また、結晶引き上げ時の熱履歴の影響が無くなるので、安定したＩＧ能力を得ることができる。さらに、酸素析出量や内部欠陥密度の制御が容易になる。
また、酸素析出核の量自体を細かく制御できるので、デバイス製造プロセスに応じた量の酸素析出核を有する基板を作製することができる。さらにエピタキシャル基板としても極めて有用なシリコン基板である。
【図面の簡単な説明】
【図１】本発明の第１段階の熱処理における冷却速度と内部欠陥密度（酸素析出物密度）との関係を示す図である。
【図２】本発明の第１段階の熱処理における高温保持時間と内部欠陥密度との関係を示す図である。
【図３】本発明の第２段階の熱処理における雰囲気ガス別、保持温度と酸素析出量との関係を示す図である。
【図４】本発明の第１段階の熱処理における雰囲気ガス別、保持温度と酸素析出量との関係を示す図である。
【図５】テスト５および６の結果図である。
【符号の説明】
１…ベルジャ、２…加熱ヒータ、３…ハウジング、４…水冷チャンバ、
５…ベースプレート、６…支持軸、７…ステージ、８…シリコン基板、
９…モータ、１０…急速加熱・急速冷却装置。
Claims (4)
- チョクラルスキー法により製造された単結晶から得たシリコン基板を熱処理する方法において、シリコン基板として導電型がＰ型であり、初期酸素濃度が１６ｐｐｍａ以上１９．５ｐｐｍａ以下のものを用い、水素１００％またはアルゴン１００％あるいは水素とアルゴンの混合雰囲気下で、シリコン基板を１０５０℃以上の温度で保持した後に８℃／秒以上の冷却速度で急速冷却する第１段階熱処理（該第１段階熱処理の前に前記シリコン基板の表層に無欠陥層を形成させる熱処理を行う場合を除く）をした後、３５０℃以上８００℃以下の温度で第２段階熱処理を加え、１×１０ 8 個／ｃｍ 3 以上の内部欠陥密度が得られるようにすることを特徴とするシリコン基板の熱処理方法。
- 請求項１に記載の熱処理を、基板を鏡面研磨する前に行うことを特徴とするシリコン基板の熱処理方法。
- 請求項１に記載の熱処理を、基板を鏡面研磨した後に行うことを特徴とするシリコン基板の熱処理方法。
- 請求項１ないし請求項３のいずれか１項に記載の方法によって熱処理されたシリコン基板上に、エピタキシャル膜を成長させることを特徴とするエピタキシャルウェーハの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07382199A JP3811582B2 (ja) | 1999-03-18 | 1999-03-18 | シリコン基板の熱処理方法およびその基板を用いたエピタキシャルウェーハの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07382199A JP3811582B2 (ja) | 1999-03-18 | 1999-03-18 | シリコン基板の熱処理方法およびその基板を用いたエピタキシャルウェーハの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000269221A JP2000269221A (ja) | 2000-09-29 |
| JP3811582B2 true JP3811582B2 (ja) | 2006-08-23 |
Family
ID=13529213
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07382199A Expired - Lifetime JP3811582B2 (ja) | 1999-03-18 | 1999-03-18 | シリコン基板の熱処理方法およびその基板を用いたエピタキシャルウェーハの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3811582B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002176058A (ja) * | 2000-12-11 | 2002-06-21 | Sumitomo Metal Ind Ltd | シリコン半導体基板の製造方法 |
| JP2002231779A (ja) * | 2001-01-31 | 2002-08-16 | Shin Etsu Handotai Co Ltd | 半導体基板の評価方法 |
| DE10300506A1 (de) | 2003-01-08 | 2004-07-22 | Cognis Deutschland Gmbh & Co. Kg | Wachsdispersionen |
| JP5584959B2 (ja) | 2008-05-07 | 2014-09-10 | 株式会社Ｓｕｍｃｏ | シリコンウェーハの製造方法 |
| JP5439305B2 (ja) * | 2010-07-14 | 2014-03-12 | 信越半導体株式会社 | シリコン基板の製造方法及びシリコン基板 |
| JP6065366B2 (ja) | 2012-01-30 | 2017-01-25 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| DE112013005512B4 (de) * | 2012-11-19 | 2019-03-28 | Globalwafers Co., Ltd. | Herstellung von Wafern mit hoher Präzipitatdichte durch Aktivierung von inaktiven Sauerstoffpräzipationskeimen durch Hitzebehandlung |
-
1999
- 1999-03-18 JP JP07382199A patent/JP3811582B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000269221A (ja) | 2000-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3711199B2 (ja) | シリコン基板の熱処理方法 | |
| JP5239155B2 (ja) | シリコンウエーハの製造方法 | |
| KR100957729B1 (ko) | 이상적 산소 침전 실리콘 웨이퍼의 제조 방법 | |
| JP3144631B2 (ja) | シリコン半導体基板の熱処理方法 | |
| US6376395B2 (en) | Semiconductor wafer manufacturing process | |
| US20080102287A1 (en) | Silicon wafer for igbt and method for producing same | |
| JP2003524874A (ja) | 非酸素析出性のチョクラルスキーシリコンウエハ | |
| US6803331B2 (en) | Process for the heat treatment of a silicon wafer, and silicon wafer produced | |
| JP6044660B2 (ja) | シリコンウェーハの製造方法 | |
| JP3407629B2 (ja) | シリコン単結晶ウエーハの熱処理方法ならびにシリコン単結晶ウエーハ | |
| JP2002353225A (ja) | 窒素ドープアニールウエーハの製造方法及び窒素ドープアニールウエーハ | |
| JP2007235153A (ja) | 高抵抗シリコンウエーハ及びその製造方法 | |
| JP3811582B2 (ja) | シリコン基板の熱処理方法およびその基板を用いたエピタキシャルウェーハの製造方法 | |
| JP2003002785A (ja) | 表層部にボイド無欠陥層を有する直径３００ｍｍ以上のシリコン単結晶ウエーハおよびその製造方法 | |
| EP3428325B1 (en) | Semiconductor wafer made of single-crystal silicon and process for the production thereof | |
| WO2023098675A1 (zh) | 消除间隙型缺陷B-swirl的方法、硅片及电子器件 | |
| JPH10326790A (ja) | シリコンウエーハの熱処理方法およびシリコンウエーハ | |
| JP2002110683A (ja) | シリコン半導体基板の熱処理方法 | |
| WO2005053010A1 (ja) | アニールウエーハ及びアニールウエーハの製造方法 | |
| CN111788662A (zh) | 单晶硅晶圆的热处理方法 | |
| WO2024009659A1 (ja) | シリコンウェーハ及びその製造方法 | |
| JP2001270796A (ja) | シリコン半導体基板およびその製造方法 | |
| JP4414012B2 (ja) | シリコン単結晶ウェハの熱処理方法 | |
| JP3731553B2 (ja) | シリコンウェーハの窒素濃度の評価方法 | |
| JP2003100759A (ja) | エピタキシャルシリコンウェーハの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060421 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060529 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090602 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090602 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100602 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100602 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110602 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110602 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120602 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120602 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130602 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |