JP2002231779A - 半導体基板の評価方法 - Google Patents
半導体基板の評価方法Info
- Publication number
- JP2002231779A JP2002231779A JP2001023693A JP2001023693A JP2002231779A JP 2002231779 A JP2002231779 A JP 2002231779A JP 2001023693 A JP2001023693 A JP 2001023693A JP 2001023693 A JP2001023693 A JP 2001023693A JP 2002231779 A JP2002231779 A JP 2002231779A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- heat treatment
- semiconductor device
- density
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【課題】 半導体基板表面近傍の酸素析出核密度を高感
度に評価して結晶品質の差を捉え、さらに実際のデバイ
ス製造工程での酸素析出核の影響を簡便に推測し、実デ
バイス工程に於いて高歩留まりを実現できるウェーハを
提供するための高感度な評価方法を提供することを目的
としている。 【解決手段】 半導体基板の表面上に絶縁膜と導電膜を
順次形成したＭＩＳ型半導体装置の絶縁破壊特性を評価
するに当たり、初段の熱処理として前記半導体基板に７
００〜９００℃、不活性ガス中で３０分〜１２時間の熱
処理を施してＭＩＳ型半導体装置を作製する工程と、前
記ＭＩＳ型半導体装置の導電膜と半導体基板の間にある
絶縁膜に所定のストレス電圧を印加して所定の判定電流
値となったところを絶縁破壊とし、絶縁膜破壊を起こし
たときの電圧値を絶縁膜の厚さで割った値を電界強度と
し、該電界強度が８ＭＶ／ｃｍ以上を絶縁不良とする工
程とを有することを特徴とする半導体基板の評価方法。
度に評価して結晶品質の差を捉え、さらに実際のデバイ
ス製造工程での酸素析出核の影響を簡便に推測し、実デ
バイス工程に於いて高歩留まりを実現できるウェーハを
提供するための高感度な評価方法を提供することを目的
としている。 【解決手段】 半導体基板の表面上に絶縁膜と導電膜を
順次形成したＭＩＳ型半導体装置の絶縁破壊特性を評価
するに当たり、初段の熱処理として前記半導体基板に７
００〜９００℃、不活性ガス中で３０分〜１２時間の熱
処理を施してＭＩＳ型半導体装置を作製する工程と、前
記ＭＩＳ型半導体装置の導電膜と半導体基板の間にある
絶縁膜に所定のストレス電圧を印加して所定の判定電流
値となったところを絶縁破壊とし、絶縁膜破壊を起こし
たときの電圧値を絶縁膜の厚さで割った値を電界強度と
し、該電界強度が８ＭＶ／ｃｍ以上を絶縁不良とする工
程とを有することを特徴とする半導体基板の評価方法。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体基板の評価
方法に関し、更に詳しくは熱処理を行って半導体基板の
結晶品質の差をより明確にし、特に半導体基板の極表面
近傍に存在する酸素析出核による影響を高感度に評価す
る方法に関する。
方法に関し、更に詳しくは熱処理を行って半導体基板の
結晶品質の差をより明確にし、特に半導体基板の極表面
近傍に存在する酸素析出核による影響を高感度に評価す
る方法に関する。
【０００２】
【従来の技術】半導体基板として、例えばシリコン（Ｓ
ｉ）ウェーハ（あるいは基板とも言う）、エピタキシャ
ル（ＥＰ）ウェーハ、Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕ
ｌａｔｏｒ（ＳＯＩ）ウェーハ等があげられ、該ウェー
ハ上には半導体デバイスが形成される。そして、半導体
デバイスには微細化、高集積化、高速化や高歩留まり化
が必要とされ、中でも形成された半導体デバイスの性能
や歩留まりは前記ウェーハの品質が反映すると言われて
いる。
ｉ）ウェーハ（あるいは基板とも言う）、エピタキシャ
ル（ＥＰ）ウェーハ、Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕ
ｌａｔｏｒ（ＳＯＩ）ウェーハ等があげられ、該ウェー
ハ上には半導体デバイスが形成される。そして、半導体
デバイスには微細化、高集積化、高速化や高歩留まり化
が必要とされ、中でも形成された半導体デバイスの性能
や歩留まりは前記ウェーハの品質が反映すると言われて
いる。
【０００３】半導体基板において特に重要な品質は、半
導体基板を熱酸化して形成させた酸化膜の品質が、酸化
膜形成条件の良否や半導体基板表面部の結晶品質等を反
映していることである。そして、Ｍｅｔａｌ Ｉｎｓｕ
ｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ（ＭＩＳ）型
半導体装置の絶縁破壊特性は、半導体基板上に形成され
た絶縁膜の品質を評価するもので、絶縁膜の品質そのも
の以外に半導体基板表面及び表面近傍の結晶品質を評価
するものである。そして、半導体基板上の絶縁破壊特性
をより高感度に評価できるようにして、高品質の半導体
基板を提供することが今後ますます重要となってきてい
る。
導体基板を熱酸化して形成させた酸化膜の品質が、酸化
膜形成条件の良否や半導体基板表面部の結晶品質等を反
映していることである。そして、Ｍｅｔａｌ Ｉｎｓｕ
ｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ（ＭＩＳ）型
半導体装置の絶縁破壊特性は、半導体基板上に形成され
た絶縁膜の品質を評価するもので、絶縁膜の品質そのも
の以外に半導体基板表面及び表面近傍の結晶品質を評価
するものである。そして、半導体基板上の絶縁破壊特性
をより高感度に評価できるようにして、高品質の半導体
基板を提供することが今後ますます重要となってきてい
る。
【０００４】従来のＭＩＳ型半導体装置は、例えば次の
工程により製造される。導電型がＰ又はＮ型のシリコン
ウェーハを用意し、該ウェーハ表面を清浄化するために
洗浄を行った後、熱酸化膜を成長させて絶縁膜を形成す
る。その後、導電膜として真空蒸着法によるアルミニウ
ム（Ａｌ）または化学気層成長（ＣＶＤ）法により多結
晶（ポリ）Ｓｉを堆積して形成する。ここでＡｌの場合
はメタルマスクを用いて蒸着して電極とし、ポリＳｉの
場合は抵抗率を低くする為にドーパントを導入した後、
フォトリソを行い、ウェット又はドライエッチングにて
余分なポリＳｉを除去して電極とする。最後にＳｉウェ
ーハ裏面の酸化膜をエッチングにて除去し、多数のＭＩ
Ｓダイオードを形成することにより得られる。
工程により製造される。導電型がＰ又はＮ型のシリコン
ウェーハを用意し、該ウェーハ表面を清浄化するために
洗浄を行った後、熱酸化膜を成長させて絶縁膜を形成す
る。その後、導電膜として真空蒸着法によるアルミニウ
ム（Ａｌ）または化学気層成長（ＣＶＤ）法により多結
晶（ポリ）Ｓｉを堆積して形成する。ここでＡｌの場合
はメタルマスクを用いて蒸着して電極とし、ポリＳｉの
場合は抵抗率を低くする為にドーパントを導入した後、
フォトリソを行い、ウェット又はドライエッチングにて
余分なポリＳｉを除去して電極とする。最後にＳｉウェ
ーハ裏面の酸化膜をエッチングにて除去し、多数のＭＩ
Ｓダイオードを形成することにより得られる。
【０００５】絶縁破壊特性は、多数のＭＩＳダイオード
が形成された半導体基板を遮光シールドＢＯＸ内に設置
したウェーハステージ上に置いて測定される。絶縁破壊
特性の一つとしては、半導体基板と導電膜との間に電圧
を印加して流れる電流を測定し、所定の電流値（判定電
流値）、例えば電流密度で１ｍＡ／ｃｍ２になった時の
電圧値を絶縁膜の厚さで割った電界強度で定義するタイ
ムゼロ絶縁耐圧（ＴＺＤＢ）特性がある。またこれとは
別に、半導体基板と導電膜との間に一定電流もしくは一
定電圧のストレスを加えて、絶縁破壊に至るまでの時間
を計測する経時絶縁耐圧（ＴＤＤＢ）特性がある。尚、
ＴＺＤＢ特性とＴＤＤＢ特性を両方含めて酸化膜耐圧
（ＧＯＩ）特性と称する。
が形成された半導体基板を遮光シールドＢＯＸ内に設置
したウェーハステージ上に置いて測定される。絶縁破壊
特性の一つとしては、半導体基板と導電膜との間に電圧
を印加して流れる電流を測定し、所定の電流値（判定電
流値）、例えば電流密度で１ｍＡ／ｃｍ２になった時の
電圧値を絶縁膜の厚さで割った電界強度で定義するタイ
ムゼロ絶縁耐圧（ＴＺＤＢ）特性がある。またこれとは
別に、半導体基板と導電膜との間に一定電流もしくは一
定電圧のストレスを加えて、絶縁破壊に至るまでの時間
を計測する経時絶縁耐圧（ＴＤＤＢ）特性がある。尚、
ＴＺＤＢ特性とＴＤＤＢ特性を両方含めて酸化膜耐圧
（ＧＯＩ）特性と称する。
【０００６】上述した方法により半導体基板表面及びそ
の近傍に存在する欠陥を評価することが可能である。例
えばシリコン基板では、重金属等の汚染や半導体基板を
加工した時に生じる加工起因の欠陥だけではなく単結晶
育成時に導入する（Ｇｒｏｗｎ―ｉｎ）欠陥、所謂Ｃｒ
ｙｓｔａｌ Ｏｒｉｇｉｎａｔｅｄ Ｐａｒｔｉｃｌｅ
（ＣＯＰ）のような欠陥等があげられる。特にＴＺＤＢ
特性における絶縁破壊の典型的な電界強度分布として、
図７に示すように３つの領域に分けられることが知られ
ており、一般的に１ＭＶ／ｃｍ未満の電界強度分布はＡ
モード破壊、１ＭＶ／ｃｍ以上８ＭＶ／ｃｍ未満はＢモ
ード破壊、８ＭＶ／ｃｍ以上はＣモード破壊と呼ばれて
いる（例えば、山部紀久夫、第２２回半導体専門講習会
予稿集、６１（１９８４））。このうち結晶欠陥に起因
するのがＢモード破壊であり、この破壊原因は近年の研
究によりボイド状欠陥、即ちＣＯＰ欠陥が主であると考
えられている。また、このＣＯＰ欠陥は、上述したＭＩ
Ｓダイオードを作製しなくても、シリコン基板にアンモ
ニア過水系の洗浄を施すことにより、パーティクルカウ
ンターで容易に検出できるものでもある。
の近傍に存在する欠陥を評価することが可能である。例
えばシリコン基板では、重金属等の汚染や半導体基板を
加工した時に生じる加工起因の欠陥だけではなく単結晶
育成時に導入する（Ｇｒｏｗｎ―ｉｎ）欠陥、所謂Ｃｒ
ｙｓｔａｌ Ｏｒｉｇｉｎａｔｅｄ Ｐａｒｔｉｃｌｅ
（ＣＯＰ）のような欠陥等があげられる。特にＴＺＤＢ
特性における絶縁破壊の典型的な電界強度分布として、
図７に示すように３つの領域に分けられることが知られ
ており、一般的に１ＭＶ／ｃｍ未満の電界強度分布はＡ
モード破壊、１ＭＶ／ｃｍ以上８ＭＶ／ｃｍ未満はＢモ
ード破壊、８ＭＶ／ｃｍ以上はＣモード破壊と呼ばれて
いる（例えば、山部紀久夫、第２２回半導体専門講習会
予稿集、６１（１９８４））。このうち結晶欠陥に起因
するのがＢモード破壊であり、この破壊原因は近年の研
究によりボイド状欠陥、即ちＣＯＰ欠陥が主であると考
えられている。また、このＣＯＰ欠陥は、上述したＭＩ
Ｓダイオードを作製しなくても、シリコン基板にアンモ
ニア過水系の洗浄を施すことにより、パーティクルカウ
ンターで容易に検出できるものでもある。
【０００７】一方、シリコン基板中の酸素析出がＴＺＤ
Ｂ特性へ及ぼす影響についても議論されており、シリコ
ン基板中の酸素析出量と密接な関連のある酸素濃度との
関係等が調査され、酸素を高濃度に含有した高酸素ウェ
ーハではＢモード破壊が若干増加する傾向にあると言わ
れている（例えば、谷口研二編、シリコン熱酸化膜とそ
の界面、リアライズ社、１９９１）。
Ｂ特性へ及ぼす影響についても議論されており、シリコ
ン基板中の酸素析出量と密接な関連のある酸素濃度との
関係等が調査され、酸素を高濃度に含有した高酸素ウェ
ーハではＢモード破壊が若干増加する傾向にあると言わ
れている（例えば、谷口研二編、シリコン熱酸化膜とそ
の界面、リアライズ社、１９９１）。
【０００８】
【発明が解決しようとする課題】しかしながら、ＴＺＤ
Ｂ特性がシリコン基板中の酸素濃度と若干の関係がある
とは言っても、ＴＺＤＢ特性と酸素析出量との関係につ
いては、酸素析出核密度が小さいこともあり、結晶品質
として高感度に捉えることが難しかった。特に実際のデ
バイス製造工程では種々の熱処理が加えられることもあ
って、同じロットのシリコン基板を熱処理して評価して
も、酸素析出核密度がばらついてしまうこともあり、絶
縁破壊特性の測定結果が大きく異なって相関関係を得る
ことが難しいという問題があった。また、酸素析出核は
ＣＯＰ欠陥に比べサイズがかなり小さいので、パーティ
クルカウンターでの計測は不可能であるという問題もあ
った。
Ｂ特性がシリコン基板中の酸素濃度と若干の関係がある
とは言っても、ＴＺＤＢ特性と酸素析出量との関係につ
いては、酸素析出核密度が小さいこともあり、結晶品質
として高感度に捉えることが難しかった。特に実際のデ
バイス製造工程では種々の熱処理が加えられることもあ
って、同じロットのシリコン基板を熱処理して評価して
も、酸素析出核密度がばらついてしまうこともあり、絶
縁破壊特性の測定結果が大きく異なって相関関係を得る
ことが難しいという問題があった。また、酸素析出核は
ＣＯＰ欠陥に比べサイズがかなり小さいので、パーティ
クルカウンターでの計測は不可能であるという問題もあ
った。
【０００９】尚、シリコン基板中の酸素濃度は、シリコ
ン単結晶中の格子間位置にある酸素の濃度であり、赤外
吸収（ＦＴ−ＩＲ）法により測定され単位立方ｃｍ当た
りの濃度として表される。また、酸素析出量は、シリコ
ン単結晶中における酸素の固溶度を超えて酸素析出物と
なった量であり、析出量そのものは赤外吸収法では測定
できない。そして、酸素析出核は酸素が析出するための
微小な核であり、核が成長して析出物となってようやく
選択エッチング法や赤外線散乱トモグラフィ（ＬＳＴ）
法により検出できるようになる。また、酸素析出量は、
シリコン基板の熱処理温度と密接な関連があると考えら
れ、実際のデバイス製造工程で酸素析出が過多になって
無欠陥（ＤＺ）層が形成されず、歩留まりに影響する場
合もあった。
ン単結晶中の格子間位置にある酸素の濃度であり、赤外
吸収（ＦＴ−ＩＲ）法により測定され単位立方ｃｍ当た
りの濃度として表される。また、酸素析出量は、シリコ
ン単結晶中における酸素の固溶度を超えて酸素析出物と
なった量であり、析出量そのものは赤外吸収法では測定
できない。そして、酸素析出核は酸素が析出するための
微小な核であり、核が成長して析出物となってようやく
選択エッチング法や赤外線散乱トモグラフィ（ＬＳＴ）
法により検出できるようになる。また、酸素析出量は、
シリコン基板の熱処理温度と密接な関連があると考えら
れ、実際のデバイス製造工程で酸素析出が過多になって
無欠陥（ＤＺ）層が形成されず、歩留まりに影響する場
合もあった。
【００１０】本発明はこのような問題に鑑み、従来評価
が困難であった半導体基板表面近傍の酸素析出核密度の
ばらつきを結晶品質の差として高感度に捉え、さらに実
際のデバイス製造工程での酸素析出核の影響を簡便に推
測し、実デバイス工程に於いて高歩留まりを実現できる
ウェーハを提供する際の高感度な評価方法の提供を目的
としている。
が困難であった半導体基板表面近傍の酸素析出核密度の
ばらつきを結晶品質の差として高感度に捉え、さらに実
際のデバイス製造工程での酸素析出核の影響を簡便に推
測し、実デバイス工程に於いて高歩留まりを実現できる
ウェーハを提供する際の高感度な評価方法の提供を目的
としている。
【００１１】
【課題を解決するための手段】上記課題を解決するた
め、本発明は、半導体基板の表面上に絶縁膜と導電膜を
順次形成したＭＩＳ型半導体装置の絶縁破壊特性を評価
するに当たり、初段の熱処理として半導体基板に７００
〜９００℃、不活性ガス中で３０分〜１２時間の熱処理
を施してＭＩＳ型半導体装置を作製する工程と、前記Ｍ
ＩＳ型半導体装置の導電膜と半導体基板の間にある絶縁
膜に所定のストレス電圧を印加して所定の判定電流値と
なったところを絶縁破壊とし、絶縁膜破壊を起こしたと
きの電圧値を絶縁膜の厚さで割った値を電界強度とし、
該電界強度が８ＭＶ／ｃｍ以上１０ＭＶ／ｃｍ未満を絶
縁不良とする工程とを有することを特徴とする（請求項
１）。
め、本発明は、半導体基板の表面上に絶縁膜と導電膜を
順次形成したＭＩＳ型半導体装置の絶縁破壊特性を評価
するに当たり、初段の熱処理として半導体基板に７００
〜９００℃、不活性ガス中で３０分〜１２時間の熱処理
を施してＭＩＳ型半導体装置を作製する工程と、前記Ｍ
ＩＳ型半導体装置の導電膜と半導体基板の間にある絶縁
膜に所定のストレス電圧を印加して所定の判定電流値と
なったところを絶縁破壊とし、絶縁膜破壊を起こしたと
きの電圧値を絶縁膜の厚さで割った値を電界強度とし、
該電界強度が８ＭＶ／ｃｍ以上１０ＭＶ／ｃｍ未満を絶
縁不良とする工程とを有することを特徴とする（請求項
１）。
【００１２】シリコン単結晶中の酸素濃度については、
ルツボの回転速度、シリコン単結晶の育成速度、チャン
バー内の不活性ガス圧力や流量等を適宜調整することに
よって制御できる。そして、酸素析出の核となる酸素析
出核密度はシリコン単結晶育成時の熱履歴により決定さ
れ、析出核の大きさも分布を持っている。このようなシ
リコン単結晶をスライス加工してウェーハにし、該ウェ
ーハ上にデバイスが製造されるわけであるが、ウェーハ
に最初に施される熱処理の温度が高い場合、小さなサイ
ズの酸素析出核は消滅し、ある一定の大きさ以上の酸素
析出核が残留または成長する。そして、最初の熱処理を
低温で行えば、小さなサイズの酸素析出核が残留または
成長させることができるので、初段の熱処理として７０
０〜９００℃、不活性ガス中で３０分〜１２時間が好適
である。
ルツボの回転速度、シリコン単結晶の育成速度、チャン
バー内の不活性ガス圧力や流量等を適宜調整することに
よって制御できる。そして、酸素析出の核となる酸素析
出核密度はシリコン単結晶育成時の熱履歴により決定さ
れ、析出核の大きさも分布を持っている。このようなシ
リコン単結晶をスライス加工してウェーハにし、該ウェ
ーハ上にデバイスが製造されるわけであるが、ウェーハ
に最初に施される熱処理の温度が高い場合、小さなサイ
ズの酸素析出核は消滅し、ある一定の大きさ以上の酸素
析出核が残留または成長する。そして、最初の熱処理を
低温で行えば、小さなサイズの酸素析出核が残留または
成長させることができるので、初段の熱処理として７０
０〜９００℃、不活性ガス中で３０分〜１２時間が好適
である。
【００１３】ここで、ウェーハへの初段熱処理の条件と
して、７００℃未満あるいは３０分未満では析出核の成
長が不十分となって後の評価で検出されず、９００℃を
超えると析出核が溶解消滅して、やはり後の評価で検出
されなくなってしまうためである。また、１２時間を超
える時間は、析出核の成長が過度になって近傍の析出物
を吸収拡大化してしまうため密度が少なくなったり、場
合によっては酸化誘起積層欠陥を発生させてしまうこと
もあり弊害が出てしまうこともある。また、時間的な効
率も悪くなるので、１２時間以上の熱処理は不要であ
る。また、１時間以上８時間以下がより好ましい。
して、７００℃未満あるいは３０分未満では析出核の成
長が不十分となって後の評価で検出されず、９００℃を
超えると析出核が溶解消滅して、やはり後の評価で検出
されなくなってしまうためである。また、１２時間を超
える時間は、析出核の成長が過度になって近傍の析出物
を吸収拡大化してしまうため密度が少なくなったり、場
合によっては酸化誘起積層欠陥を発生させてしまうこと
もあり弊害が出てしまうこともある。また、時間的な効
率も悪くなるので、１２時間以上の熱処理は不要であ
る。また、１時間以上８時間以下がより好ましい。
【００１４】また、初段の熱処理の雰囲気を、酸化性ガ
スにすると、半導体基板表面が酸化されて表面状態が変
化してしまい、形成された酸化膜を除去すると、初期の
状態とは異なった表面となり、評価方法としては適さな
い。また、還元性（例えば水素）ガスにすると、処理に
特殊な装置を必要となることもあるが、半導体基板表面
の欠陥が消滅（酸素析出核や酸素析出物は還元・消滅）
してしまい、これもまた評価方法としては適さない。従
って、不活性（窒素、アルゴン、ヘリウム等）ガス中で
の処理が適している。こうして、酸素析出核の残留また
は成長のためにＭＩＳ型半導体装置を作製する前に不活
性ガス中でウェーハを熱処理して、その後にＭＩＳ型半
導体装置の絶縁膜となるシリコン酸化膜を形成すればよ
い。
スにすると、半導体基板表面が酸化されて表面状態が変
化してしまい、形成された酸化膜を除去すると、初期の
状態とは異なった表面となり、評価方法としては適さな
い。また、還元性（例えば水素）ガスにすると、処理に
特殊な装置を必要となることもあるが、半導体基板表面
の欠陥が消滅（酸素析出核や酸素析出物は還元・消滅）
してしまい、これもまた評価方法としては適さない。従
って、不活性（窒素、アルゴン、ヘリウム等）ガス中で
の処理が適している。こうして、酸素析出核の残留また
は成長のためにＭＩＳ型半導体装置を作製する前に不活
性ガス中でウェーハを熱処理して、その後にＭＩＳ型半
導体装置の絶縁膜となるシリコン酸化膜を形成すればよ
い。
【００１５】さらに、ＴＺＤＢ特性の絶縁破壊分布にお
いて、１〜８ＭＶ／ｃｍの所謂Ｂモード破壊領域は、主
に結晶起因の欠陥であるボイド状欠陥、即ちＣＯＰ欠陥
に起因する破壊である。そして、半導体基板に前記初段
の熱処理を施すことにより、ＣＯＰ欠陥に起因する破壊
分布は変わらないが、酸素析出核に起因する絶縁破壊強
度は９ＭＶ／ｃｍ近くに分布することになる。従って、
８ＭＶ／ｃｍ以上１０ＭＶ／ｃｍ未満を酸素析出核に起
因する破壊として分離解析することも可能になった。
尚、酸素析出核に起因する破壊分布は、概ね８〜１０Ｍ
Ｖ／ｃｍの間に入るが、真性破壊の領域分布を参酌しな
がら、上限を９．０〜９．９ＭＶ／ｃｍまでの間で適宜
判別するようにしてもよい。
いて、１〜８ＭＶ／ｃｍの所謂Ｂモード破壊領域は、主
に結晶起因の欠陥であるボイド状欠陥、即ちＣＯＰ欠陥
に起因する破壊である。そして、半導体基板に前記初段
の熱処理を施すことにより、ＣＯＰ欠陥に起因する破壊
分布は変わらないが、酸素析出核に起因する絶縁破壊強
度は９ＭＶ／ｃｍ近くに分布することになる。従って、
８ＭＶ／ｃｍ以上１０ＭＶ／ｃｍ未満を酸素析出核に起
因する破壊として分離解析することも可能になった。
尚、酸素析出核に起因する破壊分布は、概ね８〜１０Ｍ
Ｖ／ｃｍの間に入るが、真性破壊の領域分布を参酌しな
がら、上限を９．０〜９．９ＭＶ／ｃｍまでの間で適宜
判別するようにしてもよい。
【００１６】この場合、ストレス電圧として階段状（ス
テップ）もしくは傾斜状（ランプ）の波形を有すること
ことが好ましい（請求項２）。
テップ）もしくは傾斜状（ランプ）の波形を有すること
ことが好ましい（請求項２）。
【００１７】ＴＺＤＢ特性を測定する際、所定のストレ
ス電圧がステップ状もしくはランプ状の波形を有してい
ると、非常に小さいストレスから大きなストレスまで円
滑に変化させることができ、欠陥密度の電界強度依存性
を明確にできる。
ス電圧がステップ状もしくはランプ状の波形を有してい
ると、非常に小さいストレスから大きなストレスまで円
滑に変化させることができ、欠陥密度の電界強度依存性
を明確にできる。
【００１８】また、本発明は、半導体基板の表面上に絶
縁膜と導電膜を順次形成したＭＩＳ型半導体装置の絶縁
破壊特性を評価するに当たり、初段の熱処理として半導
体基板に７００〜９００℃、不活性ガス中で３０分〜１
２時間の熱処理を施してＭＩＳ型半導体装置を作製する
工程と、前記ＭＩＳ型半導体装置の導電膜と半導体基板
の間にある絶縁膜にストレス電流密度として０．５Ａ／
ｃｍ２以下の一定電流を導通させて、所定の判定電圧値
となったところを絶縁破壊とし、ストレス電流を導通さ
せてから絶縁破壊するまでの時間を計測して絶縁不良と
する工程とを有することを特徴とする（請求項３）。
縁膜と導電膜を順次形成したＭＩＳ型半導体装置の絶縁
破壊特性を評価するに当たり、初段の熱処理として半導
体基板に７００〜９００℃、不活性ガス中で３０分〜１
２時間の熱処理を施してＭＩＳ型半導体装置を作製する
工程と、前記ＭＩＳ型半導体装置の導電膜と半導体基板
の間にある絶縁膜にストレス電流密度として０．５Ａ／
ｃｍ２以下の一定電流を導通させて、所定の判定電圧値
となったところを絶縁破壊とし、ストレス電流を導通さ
せてから絶縁破壊するまでの時間を計測して絶縁不良と
する工程とを有することを特徴とする（請求項３）。
【００１９】ＴＤＤＢ特性を測定する際もＴＺＤＢ特性
の場合と同様に、７００〜９００℃不活性ガス中で３０
分〜１２時間の初段の熱処理を半導体基板に施す。この
理由は、段落００１２〜００１４で述べた通りである。
そして、形成されたＭＩＳ型半導体装置に所定のストレ
ス電流密度として０．５Ａ／ｃｍ２以下の一定電流を印
加する。ストレス電流密度をこれ以上大きくすると、電
流を導通させると同時に絶縁破壊が起こってしまい、絶
縁破壊までの時間がとれなくなってしまうことがあるか
らである。また、ストレス電流密度を１×１０−６Ａ／
ｃｍ２にまで小さくすることで、時間の短い方の（初
期）の絶縁破壊を詳しく調べることができるが、これよ
り小さくすると絶縁破壊するまでの時間が長時間となっ
てしまうために不適当となる。
の場合と同様に、７００〜９００℃不活性ガス中で３０
分〜１２時間の初段の熱処理を半導体基板に施す。この
理由は、段落００１２〜００１４で述べた通りである。
そして、形成されたＭＩＳ型半導体装置に所定のストレ
ス電流密度として０．５Ａ／ｃｍ２以下の一定電流を印
加する。ストレス電流密度をこれ以上大きくすると、電
流を導通させると同時に絶縁破壊が起こってしまい、絶
縁破壊までの時間がとれなくなってしまうことがあるか
らである。また、ストレス電流密度を１×１０−６Ａ／
ｃｍ２にまで小さくすることで、時間の短い方の（初
期）の絶縁破壊を詳しく調べることができるが、これよ
り小さくすると絶縁破壊するまでの時間が長時間となっ
てしまうために不適当となる。
【００２０】また、本発明は、上記評価方法により得ら
れた結果から、絶縁不良の発生率Ｆを求め、次いで導電
膜１個当たりの欠陥数Ｎを式 −Ｌｎ（１−Ｆ）＝Ｎで
求めて絶縁膜中に含まれる欠陥数を算出し、半導体基板
表面近傍に存在する欠陥の密度を算出することが好まし
い（請求項４）。
れた結果から、絶縁不良の発生率Ｆを求め、次いで導電
膜１個当たりの欠陥数Ｎを式 −Ｌｎ（１−Ｆ）＝Ｎで
求めて絶縁膜中に含まれる欠陥数を算出し、半導体基板
表面近傍に存在する欠陥の密度を算出することが好まし
い（請求項４）。
【００２１】前述したような初段熱処理（段落００１２
〜段落００１４参照）を施したウェーハに、ＭＩＳダイ
オードを作製（段落０００４参照）する。そして、導電
膜と半導体結晶の間にある絶縁膜に、ＴＺＤＢ特性の場
合には電圧（ストレス）を印加して流れる電流を計測し
て所定の電流値（判定値）となったところを絶縁破壊と
して電界強度で表し、また、ＴＤＤＢ特性の場合には所
定の電流（ストレス）を流して電圧を計測して所定の電
圧値（判定値）となったところを絶縁破壊としてストレ
ス印加開始から破壊するまでの時間で表せばよい。
〜段落００１４参照）を施したウェーハに、ＭＩＳダイ
オードを作製（段落０００４参照）する。そして、導電
膜と半導体結晶の間にある絶縁膜に、ＴＺＤＢ特性の場
合には電圧（ストレス）を印加して流れる電流を計測し
て所定の電流値（判定値）となったところを絶縁破壊と
して電界強度で表し、また、ＴＤＤＢ特性の場合には所
定の電流（ストレス）を流して電圧を計測して所定の電
圧値（判定値）となったところを絶縁破壊としてストレ
ス印加開始から破壊するまでの時間で表せばよい。
【００２２】半導体基板の欠陥数Ｎは、ＴＺＤＢ特性あ
るいはＴＤＤＢ特性を測定し、所定の判定値に基づいた
絶縁破壊の発生率Ｆを不良として式（１）により算出し
て求めることができる。 −Ｌｎ（１−Ｆ）＝Ｎ・・・式（１） そして、測定した導電膜の面積で除することにより欠陥
密度として推定することができる。
るいはＴＤＤＢ特性を測定し、所定の判定値に基づいた
絶縁破壊の発生率Ｆを不良として式（１）により算出し
て求めることができる。 −Ｌｎ（１−Ｆ）＝Ｎ・・・式（１） そして、測定した導電膜の面積で除することにより欠陥
密度として推定することができる。
【００２３】さらに、本発明は、熱処理が施された半導
体基板に９００〜１１００℃の温度で２〜２４時間の熱
処理を施し、半導体基板中に潜在する析出核を成長させ
て析出物とし、該析出物の密度を計測し、該析出物密度
と半導体基板中の初期酸素濃度とから、前記半導体基板
に施された初段の熱処理温度を推定することを特徴とす
る（請求項５）。
体基板に９００〜１１００℃の温度で２〜２４時間の熱
処理を施し、半導体基板中に潜在する析出核を成長させ
て析出物とし、該析出物の密度を計測し、該析出物密度
と半導体基板中の初期酸素濃度とから、前記半導体基板
に施された初段の熱処理温度を推定することを特徴とす
る（請求項５）。
【００２４】熱処理が施された半導体基板、例えば、上
述してきたＭＩＳ型半導体装置を形成した半導体基板で
は熱履歴が自明であるが、どのような熱履歴を受けたか
不明なデバイス形成済みの半導体基板においても、９０
０〜１１００℃の温度で２〜２４時間の熱処理を施すこ
とにより、半導体基板中に潜在する酸素析出核を成長さ
せて析出物として容易に検出できるようにし、この析出
物密度と熱処理を施される前（初期）の酸素濃度から初
段の熱処理温度を明らかにすることができる。
述してきたＭＩＳ型半導体装置を形成した半導体基板で
は熱履歴が自明であるが、どのような熱履歴を受けたか
不明なデバイス形成済みの半導体基板においても、９０
０〜１１００℃の温度で２〜２４時間の熱処理を施すこ
とにより、半導体基板中に潜在する酸素析出核を成長さ
せて析出物として容易に検出できるようにし、この析出
物密度と熱処理を施される前（初期）の酸素濃度から初
段の熱処理温度を明らかにすることができる。
【００２５】ここで、熱処理が施された半導体基板への
熱処理の条件として、９００℃未満あるいは２時間未満
では酸素析出物の成長が不十分となって後の評価で検出
されず、１１００℃あるいは２４時間を超えると酸素析
出核はもとより酸素析出物までも溶解消滅して検出され
なくなってしまうことがあるからである。そして、熱処
理時間は４時間以上、１６時間以下がより好ましい。
熱処理の条件として、９００℃未満あるいは２時間未満
では酸素析出物の成長が不十分となって後の評価で検出
されず、１１００℃あるいは２４時間を超えると酸素析
出核はもとより酸素析出物までも溶解消滅して検出され
なくなってしまうことがあるからである。そして、熱処
理時間は４時間以上、１６時間以下がより好ましい。
【００２６】以下、本発明について詳細に説明するが、
本発明はこれらに限定されるものではない。本発明者ら
は、従来、評価が困難であった半導体基板表面近傍の酸
素析出核密度をどのようにすれば結晶品質の差として高
感度に捉えて評価できるのか、実際のデバイス製造工程
での酸素析出核の影響をどのようにすれば簡便に推測で
きるのか、あるいは実デバイス製造工程に於いて高歩留
まりを実現できるウェーハを提供する際にどのようにす
れば高感度な評価ができるかにつき鋭意研究し、実験を
繰り返した結果、本発明を完成させたものである。
本発明はこれらに限定されるものではない。本発明者ら
は、従来、評価が困難であった半導体基板表面近傍の酸
素析出核密度をどのようにすれば結晶品質の差として高
感度に捉えて評価できるのか、実際のデバイス製造工程
での酸素析出核の影響をどのようにすれば簡便に推測で
きるのか、あるいは実デバイス製造工程に於いて高歩留
まりを実現できるウェーハを提供する際にどのようにす
れば高感度な評価ができるかにつき鋭意研究し、実験を
繰り返した結果、本発明を完成させたものである。
【００２７】従来の破壊電界強度を１〜８ＭＶ／ｃｍと
するＢモード破壊は、その主原因がＣＯＰ欠陥であり、
酸素析出核起因の絶縁破壊が検出されていなかったので
ある。そうして、本発明者らは、酸素析出核に注目して
絶縁破壊への影響を調査した結果、酸素析出核の成長が
半導体基板に施される初段の熱処理条件で決定されるこ
とを見出し、また、酸素析出核に起因する絶縁破壊がＣ
ＯＰ欠陥に起因する絶縁破壊の場合よりも高電界側、即
ち９ＭＶ／ｃｍ近くに現れることを見出し、８ＭＶ／ｃ
ｍ以上（１０ＭＶ／ｃｍ未満）を酸素析出核に起因する
破壊として分離解析できるという点に着目して本発明を
完成させた。
するＢモード破壊は、その主原因がＣＯＰ欠陥であり、
酸素析出核起因の絶縁破壊が検出されていなかったので
ある。そうして、本発明者らは、酸素析出核に注目して
絶縁破壊への影響を調査した結果、酸素析出核の成長が
半導体基板に施される初段の熱処理条件で決定されるこ
とを見出し、また、酸素析出核に起因する絶縁破壊がＣ
ＯＰ欠陥に起因する絶縁破壊の場合よりも高電界側、即
ち９ＭＶ／ｃｍ近くに現れることを見出し、８ＭＶ／ｃ
ｍ以上（１０ＭＶ／ｃｍ未満）を酸素析出核に起因する
破壊として分離解析できるという点に着目して本発明を
完成させた。
【００２８】半導体基板表面の酸素析出核は、熱処理を
施すと外方拡散により縮小・消滅する方向にあり、酸素
析出核が酸素析出物にまで成長できない場合もあるため
に、その挙動を把握しなければならなかった。そして、
酸素析出核が非常に微少なため半導体基板表面近傍を評
価することは難しかったのである。本発明では半導体基
板に施す初段の熱処理条件とＧＯＩ特性の測定条件を規
定することで酸素析出核起因の絶縁破壊を検出できるこ
とを確認した。
施すと外方拡散により縮小・消滅する方向にあり、酸素
析出核が酸素析出物にまで成長できない場合もあるため
に、その挙動を把握しなければならなかった。そして、
酸素析出核が非常に微少なため半導体基板表面近傍を評
価することは難しかったのである。本発明では半導体基
板に施す初段の熱処理条件とＧＯＩ特性の測定条件を規
定することで酸素析出核起因の絶縁破壊を検出できるこ
とを確認した。
【００２９】また、酸素析出核は、初段熱処理温度が高
い程残留した大きさが非常に小さく、また初段以降の熱
処理にて酸素析出物に成長したとしても、密度が非常に
小さければ、通常のバルク結晶欠陥評価法では検出する
ことが難しかった。そして、このような微少な酸素析出
核を高温で長時間熱処理することにより、酸素析出核を
成長させて検出する事が必要となった。本出願人は特願
平１１−３２２２４２号公報に、初期酸素濃度がわかっ
ているシリコンウェーハに熱処理を施すと、酸素析出
量、即ちＢｕｌｋ Ｍｉｃｒｏ Ｄｅｆｅｃｔ（ＢＭ
Ｄ）密度が初段熱処理温度と関係していることを記載し
た（図８参照）。
い程残留した大きさが非常に小さく、また初段以降の熱
処理にて酸素析出物に成長したとしても、密度が非常に
小さければ、通常のバルク結晶欠陥評価法では検出する
ことが難しかった。そして、このような微少な酸素析出
核を高温で長時間熱処理することにより、酸素析出核を
成長させて検出する事が必要となった。本出願人は特願
平１１−３２２２４２号公報に、初期酸素濃度がわかっ
ているシリコンウェーハに熱処理を施すと、酸素析出
量、即ちＢｕｌｋ Ｍｉｃｒｏ Ｄｅｆｅｃｔ（ＢＭ
Ｄ）密度が初段熱処理温度と関係していることを記載し
た（図８参照）。
【００３０】本発明では、残留した酸素析出核や酸素析
出物をより大きな酸素析出物に成長させる条件の熱処理
を施すことにより欠陥密度として検出出来るようにし、
このようにして検出した欠陥密度は半導体基板への初段
熱処理にて消滅されずに残った酸素析出核密度を示して
おり、この欠陥密度とウェーハの初期酸素濃度から、プ
ロセス初段の熱処理温度を解析する事を可能とした。特
に、初段熱処理温度が不明なデバイス形成済み半導体基
板において、該半導体基板に施された初段熱処理温度を
推定することが可能になる。
出物をより大きな酸素析出物に成長させる条件の熱処理
を施すことにより欠陥密度として検出出来るようにし、
このようにして検出した欠陥密度は半導体基板への初段
熱処理にて消滅されずに残った酸素析出核密度を示して
おり、この欠陥密度とウェーハの初期酸素濃度から、プ
ロセス初段の熱処理温度を解析する事を可能とした。特
に、初段熱処理温度が不明なデバイス形成済み半導体基
板において、該半導体基板に施された初段熱処理温度を
推定することが可能になる。
【００３１】
【発明の実施の形態】以下、本発明の実施の形態につい
て詳細に説明するが、本発明はこれらに限定されるもの
ではない。まず、本発明の半導体基板への初段熱処理を
施すところからＭＩＳ型半導体装置の作製とＧＯＩ特性
の測定について図１に基づいて説明する。半導体基板１
ａへの初段の熱処理（前熱処理）１ｂとして、温度が７
００〜９００℃、時間が３０分〜１２時間、より好まし
くは２時間以上８時間以下で、不活性ガス中で熱処理を
施す。そして、ＭＩＳ型半導体装置１ｃを作製する。こ
こでは絶縁膜となる酸化膜は酸化性ガス中で熱成長され
るが、酸化膜の厚さとしては２５ｎｍ〜５０ｎｍ程度が
好適である。その後、形成した絶縁膜上に所定面積の導
電膜を形成し、裏面の酸化膜を除去して、ＭＩＳ型半導
体装置１ｃが作製される。
て詳細に説明するが、本発明はこれらに限定されるもの
ではない。まず、本発明の半導体基板への初段熱処理を
施すところからＭＩＳ型半導体装置の作製とＧＯＩ特性
の測定について図１に基づいて説明する。半導体基板１
ａへの初段の熱処理（前熱処理）１ｂとして、温度が７
００〜９００℃、時間が３０分〜１２時間、より好まし
くは２時間以上８時間以下で、不活性ガス中で熱処理を
施す。そして、ＭＩＳ型半導体装置１ｃを作製する。こ
こでは絶縁膜となる酸化膜は酸化性ガス中で熱成長され
るが、酸化膜の厚さとしては２５ｎｍ〜５０ｎｍ程度が
好適である。その後、形成した絶縁膜上に所定面積の導
電膜を形成し、裏面の酸化膜を除去して、ＭＩＳ型半導
体装置１ｃが作製される。
【００３２】次いで、ＧＯＩ特性を測定１ｄする。ＴＺ
ＤＢ特性を測定する場合には、所定面積、例えば８ｍｍ
２の導電膜にステップ状もしくはランプ状の波形を有す
る電圧を印加して、導電膜と半導体基板の間にある絶縁
膜に電気的ストレスを加える。そして、流れる電流を計
測して所定電流値、例えば８×１０−５アンペア（Ａ）
（電流密度は１ｍＡ／ｃｍ２）を判定電流値として、そ
の時の印加電圧を絶縁膜の厚さで除して電界強度とし、
これを絶縁破壊強度とする。
ＤＢ特性を測定する場合には、所定面積、例えば８ｍｍ
２の導電膜にステップ状もしくはランプ状の波形を有す
る電圧を印加して、導電膜と半導体基板の間にある絶縁
膜に電気的ストレスを加える。そして、流れる電流を計
測して所定電流値、例えば８×１０−５アンペア（Ａ）
（電流密度は１ｍＡ／ｃｍ２）を判定電流値として、そ
の時の印加電圧を絶縁膜の厚さで除して電界強度とし、
これを絶縁破壊強度とする。
【００３３】ここで、図２にＴＺＤＢ特性測定時の印加
電圧と電流（Ｉ−Ｖ）の関係を示すが、前熱処理が無い
場合は点線で示すようなＩ−Ｖ特性が得られ、前熱理が
ある場合は実線で示すような特性が表れる。そして、図
３に得られた絶縁破壊強度の頻度分布を示す。ＣＯＰ起
因の頻度分布は前熱処理の有り無しに関わらずほぼ同じ
絶縁破壊強度を示す。しかし、酸素析出起因の頻度分布
は前熱処理が無い場合真性破壊分布に近い１０ＭＶ／ｃ
ｍ付近にピークを示しているが、前熱処理が有ると９Ｍ
Ｖ／ｃｍ付近にピークを有する頻度分布ができる。
電圧と電流（Ｉ−Ｖ）の関係を示すが、前熱処理が無い
場合は点線で示すようなＩ−Ｖ特性が得られ、前熱理が
ある場合は実線で示すような特性が表れる。そして、図
３に得られた絶縁破壊強度の頻度分布を示す。ＣＯＰ起
因の頻度分布は前熱処理の有り無しに関わらずほぼ同じ
絶縁破壊強度を示す。しかし、酸素析出起因の頻度分布
は前熱処理が無い場合真性破壊分布に近い１０ＭＶ／ｃ
ｍ付近にピークを示しているが、前熱処理が有ると９Ｍ
Ｖ／ｃｍ付近にピークを有する頻度分布ができる。
【００３４】従って、１０ＭＶ／ｃｍ以上は絶縁膜本来
がもっている真性の絶縁破壊強度とし、８〜１０ＭＶ／
ｃｍのところを酸素析出起因の絶縁不良とする。
がもっている真性の絶縁破壊強度とし、８〜１０ＭＶ／
ｃｍのところを酸素析出起因の絶縁不良とする。
【００３５】一方、ＴＤＤＢ特性を測定する場合には、
所定面積、例えば４ｍｍ２の導電膜に所定の電流、例え
ば４×１０−４Ａ（電流密度は０．０１Ａ／ｃｍ２）の
一定電流を導通させて、導電膜と半導体基板の間にある
絶縁膜に電気的ストレスを加える。そして、所定の電圧
値、例えば２５Ｖを判定電圧値として、ストレス印加が
開始されてからその時までの時間を計測して絶縁破壊時
間とする。絶縁破壊時間が５００秒未満を絶縁不良とす
る。この時、５００秒以上は絶縁膜本来がもっている真
性の絶縁破壊時間とし、０．５〜５００秒のところを酸
素析出起因の絶縁不良とする。
所定面積、例えば４ｍｍ２の導電膜に所定の電流、例え
ば４×１０−４Ａ（電流密度は０．０１Ａ／ｃｍ２）の
一定電流を導通させて、導電膜と半導体基板の間にある
絶縁膜に電気的ストレスを加える。そして、所定の電圧
値、例えば２５Ｖを判定電圧値として、ストレス印加が
開始されてからその時までの時間を計測して絶縁破壊時
間とする。絶縁破壊時間が５００秒未満を絶縁不良とす
る。この時、５００秒以上は絶縁膜本来がもっている真
性の絶縁破壊時間とし、０．５〜５００秒のところを酸
素析出起因の絶縁不良とする。
【００３６】次に、半導体基板上に形成した所定個数、
例えば１００個のＭＩＳ型半導体装置においてＧＯＩ特
性を測定し、絶縁破壊の発生率Ｆが、例えば５０％であ
った場合、式（１）により欠陥数Ｎが０．６９と求めら
れ、測定した導電膜の面積（例えば４ｍｍ２とすると）
で除することにより半導体基板表面近傍に存在する欠陥
の密度を１７．３／ｃｍ２と推定することができる。
例えば１００個のＭＩＳ型半導体装置においてＧＯＩ特
性を測定し、絶縁破壊の発生率Ｆが、例えば５０％であ
った場合、式（１）により欠陥数Ｎが０．６９と求めら
れ、測定した導電膜の面積（例えば４ｍｍ２とすると）
で除することにより半導体基板表面近傍に存在する欠陥
の密度を１７．３／ｃｍ２と推定することができる。
【００３７】さらに、上述してきたＭＩＳ型半導体装
置、即ちＴＥＧでは半導体基板が受けた熱履歴は自明で
あるが、熱履歴が不明なデバイス形成済みの半導体基板
においても、９００〜１１００℃の温度で２〜２４時間
の熱処理（図１、１ｆ）を施すことにより、半導体基板
中に潜在する酸素析出物が成長してＢＭＤ密度として容
易に検出できるようになる。ＦＴ−ＩＲ等による初期酸
素濃度とＬＳＴやＯｐｔｉｃａｌ Ｐｒｅｃｉｐｉｔａ
ｔｅ Ｐｒｏｆｉｌｏｒ（ＯＰＰ）等により計測される
ＢＭＤ密度から、初段の熱処理温度を推定することがで
きる。
置、即ちＴＥＧでは半導体基板が受けた熱履歴は自明で
あるが、熱履歴が不明なデバイス形成済みの半導体基板
においても、９００〜１１００℃の温度で２〜２４時間
の熱処理（図１、１ｆ）を施すことにより、半導体基板
中に潜在する酸素析出物が成長してＢＭＤ密度として容
易に検出できるようになる。ＦＴ−ＩＲ等による初期酸
素濃度とＬＳＴやＯｐｔｉｃａｌ Ｐｒｅｃｉｐｉｔａ
ｔｅ Ｐｒｏｆｉｌｏｒ（ＯＰＰ）等により計測される
ＢＭＤ密度から、初段の熱処理温度を推定することがで
きる。
【００３８】
【実施例】以下、本発明の実施例および比較例を挙げて
具体的に説明するが、本発明はこれらに限定されるもの
ではない。試料として用いたシリコンウェーハは、空孔
欠陥の過剰な所謂Ｖ−ｒｉｃｈ領域のシリコン単結晶か
ら切り出してスライス加工し鏡面研磨して得られ、直径
１５０ｍｍ、面方位（１００）、導電型がボロンドープ
のＰ型である。また、初期酸素濃度は１６ｐｐｍａ（Ｊ
ＥＩＤＡ；日本電子工業振興協会規格）であり、同一ロ
ット（インゴット）のウェーハを用いた。
具体的に説明するが、本発明はこれらに限定されるもの
ではない。試料として用いたシリコンウェーハは、空孔
欠陥の過剰な所謂Ｖ−ｒｉｃｈ領域のシリコン単結晶か
ら切り出してスライス加工し鏡面研磨して得られ、直径
１５０ｍｍ、面方位（１００）、導電型がボロンドープ
のＰ型である。また、初期酸素濃度は１６ｐｐｍａ（Ｊ
ＥＩＤＡ；日本電子工業振興協会規格）であり、同一ロ
ット（インゴット）のウェーハを用いた。
【００３９】（実施例１〜３）このような試料に初段熱
処理として、７００℃、窒素雰囲気中で４時間の熱処理
を行った（前熱処理有）ものを用意し、次いで、前記両
試料を９００℃、酸素雰囲気中で１．５時間の熱処理を
行いゲート酸化膜を約２５ｎｍ形成した。そして、この
ゲート酸化膜にリンをドープしたＰｏｌｙ Ｓｉを約３
００ｎｍ化学気相成長法により堆積させた後、ドープ剤
活性化の熱処理を施し、不要なＰｏｌｙＳｉをエッチン
グ除去してゲート電極を形成し、裏面のＰｏｌｙ Ｓｉ
膜及び酸化膜をエッチング除去して、ＭＩＳダイオード
を作製した。尚、同一ウェーハ内に面積が異なる電極を
有するＭＩＳダイオードが、各々１００個づつ以上形成
されている。
処理として、７００℃、窒素雰囲気中で４時間の熱処理
を行った（前熱処理有）ものを用意し、次いで、前記両
試料を９００℃、酸素雰囲気中で１．５時間の熱処理を
行いゲート酸化膜を約２５ｎｍ形成した。そして、この
ゲート酸化膜にリンをドープしたＰｏｌｙ Ｓｉを約３
００ｎｍ化学気相成長法により堆積させた後、ドープ剤
活性化の熱処理を施し、不要なＰｏｌｙＳｉをエッチン
グ除去してゲート電極を形成し、裏面のＰｏｌｙ Ｓｉ
膜及び酸化膜をエッチング除去して、ＭＩＳダイオード
を作製した。尚、同一ウェーハ内に面積が異なる電極を
有するＭＩＳダイオードが、各々１００個づつ以上形成
されている。
【００４０】次に、電極面積が８ｍｍ２のＭＩＳダイオ
ードについて、判定電流値を１mAとし、ＴＺＤＢ特性を
ウェーハ１枚当たり１００個測定した。また、絶縁破壊
強度の分布として８〜１０ＭＶ／ｃｍを絶縁不良とし、
その発生率から欠陥密度を求めた（実施例１）。
ードについて、判定電流値を１mAとし、ＴＺＤＢ特性を
ウェーハ１枚当たり１００個測定した。また、絶縁破壊
強度の分布として８〜１０ＭＶ／ｃｍを絶縁不良とし、
その発生率から欠陥密度を求めた（実施例１）。
【００４１】さらに、電極面積が４ｍｍ２のＭＩＳダイ
オードについて、ストレス電流密度として０．０１Ａ／
ｃｍ２の一定電流を導通させて、判定電圧値を２５Vと
し、ＴＤＤＢ特性をウェーハ１枚当たり１００個測定し
た。また、絶縁破壊時間の分布として０．５〜５００秒
を絶縁不良とし、その発生率から欠陥密度を求めた（実
施例２）。
オードについて、ストレス電流密度として０．０１Ａ／
ｃｍ２の一定電流を導通させて、判定電圧値を２５Vと
し、ＴＤＤＢ特性をウェーハ１枚当たり１００個測定し
た。また、絶縁破壊時間の分布として０．５〜５００秒
を絶縁不良とし、その発生率から欠陥密度を求めた（実
施例２）。
【００４２】また、上記のＧＯＩ特性測定後の試料につ
いて、電極のポリＳｉ膜をエッチング除去した後、１０
００℃、窒素雰囲気中で１６時間の熱処理を行い、その
後ＯＰＰでＢＭＤ密度を計測した（実施例３）。
いて、電極のポリＳｉ膜をエッチング除去した後、１０
００℃、窒素雰囲気中で１６時間の熱処理を行い、その
後ＯＰＰでＢＭＤ密度を計測した（実施例３）。
【００４３】（比較例１〜３）まず、試料に初段熱処理
として、７００℃、窒素雰囲気中で４時間の熱処理を行
った（前熱処理有）ものと前熱処理を施さなかった（前
熱処理無）ものを用意し、ゲート酸化膜を約２５ｎｍ形
成するために９００℃、酸素雰囲気中で１．５時間の熱
酸化処理を行った。そして、このゲート酸化膜にリンを
ドープしたＰｏｌｙ Ｓｉを約３００ｎｍＣＶＤ法によ
り堆積させた後、ドープ剤活性化の熱処理を施し、不要
なＰｏｌｙ Ｓｉをエッチング除去してゲート電極を形
成し、さらに、裏面のＰｏｌｙ Ｓｉ膜及び酸化膜をエ
ッチング除去して、ＭＩＳダイオードを作製した。尚、
ここでも同一ウェーハ内に面積が異なる電極を有するＭ
ＩＳダイオードが、各々１００個づつ以上形成されてい
る。
として、７００℃、窒素雰囲気中で４時間の熱処理を行
った（前熱処理有）ものと前熱処理を施さなかった（前
熱処理無）ものを用意し、ゲート酸化膜を約２５ｎｍ形
成するために９００℃、酸素雰囲気中で１．５時間の熱
酸化処理を行った。そして、このゲート酸化膜にリンを
ドープしたＰｏｌｙ Ｓｉを約３００ｎｍＣＶＤ法によ
り堆積させた後、ドープ剤活性化の熱処理を施し、不要
なＰｏｌｙ Ｓｉをエッチング除去してゲート電極を形
成し、さらに、裏面のＰｏｌｙ Ｓｉ膜及び酸化膜をエ
ッチング除去して、ＭＩＳダイオードを作製した。尚、
ここでも同一ウェーハ内に面積が異なる電極を有するＭ
ＩＳダイオードが、各々１００個づつ以上形成されてい
る。
【００４４】次に、電極面積が８ｍｍ２のＭＩＳダイオ
ードについて、判定電流値を１mAとし、ＴＺＤＢ特性を
ウェーハ１枚当たり１００個測定した。また、絶縁破壊
強度の分布として１〜８ＭＶ／ｃｍの発生率から欠陥密
度を求め（前熱処理無；比較例１−１、前熱処理有；比
較例１−２）、８〜１０ＭＶ／ｃｍの発生率からも欠陥
密度を求めた（前熱処理無；比較例１−３）。
ードについて、判定電流値を１mAとし、ＴＺＤＢ特性を
ウェーハ１枚当たり１００個測定した。また、絶縁破壊
強度の分布として１〜８ＭＶ／ｃｍの発生率から欠陥密
度を求め（前熱処理無；比較例１−１、前熱処理有；比
較例１−２）、８〜１０ＭＶ／ｃｍの発生率からも欠陥
密度を求めた（前熱処理無；比較例１−３）。
【００４５】さらに、電極面積が４ｍｍ２のＭＩＳダイ
オードについて、ストレス電流として０．０１Ｃ／ｃｍ
２の一定電流を導通させて、判定電圧値を２５Vとし、
ＴＤＤＢ特性をウェーハ１枚当たり１００個測定した。
また、絶縁破壊時間の分布として０．５〜５００秒を絶
縁不良とし、その発生率から欠陥密度を求めた（前熱処
理無；比較例２）。
オードについて、ストレス電流として０．０１Ｃ／ｃｍ
２の一定電流を導通させて、判定電圧値を２５Vとし、
ＴＤＤＢ特性をウェーハ１枚当たり１００個測定した。
また、絶縁破壊時間の分布として０．５〜５００秒を絶
縁不良とし、その発生率から欠陥密度を求めた（前熱処
理無；比較例２）。
【００４６】また、上記のＧＯＩ特性測定後の試料につ
いて、電極のポリＳｉ膜をエッチング除去した後、１０
００℃、窒素雰囲気中で１６時間の熱処理を行い、その
後ＯＰＰでＢＭＤ密度を計測した（比較例３）。
いて、電極のポリＳｉ膜をエッチング除去した後、１０
００℃、窒素雰囲気中で１６時間の熱処理を行い、その
後ＯＰＰでＢＭＤ密度を計測した（比較例３）。
【００４７】図４にＴＺＤＢ特性の測定結果から得られ
た欠陥密度を示す。本発明の初段熱処理を行って８ＭＶ
／ｃｍ以上（８〜１０ＭＶ／ｃｍ）を絶縁不良として推
定された欠陥密度（実施例１）は、本発明の初段熱処理
を行わずに１〜８ＭＶ／ｃｍを絶縁不良として推定され
た欠陥密度（比較例１−１）、初段熱処理を行って１〜
８ＭＶ／ｃｍを絶縁不良として推定された欠陥密度（比
較例１−２）、あるいは初段熱処理を行わずに８ＭＶ／
ｃｍ以上（８〜１０ＭＶ／ｃｍ）を絶縁不良として推定
された欠陥密度（比較例１−３）に比べて高く、酸素析
出核の影響を高感度に検出していることがわかる。
た欠陥密度を示す。本発明の初段熱処理を行って８ＭＶ
／ｃｍ以上（８〜１０ＭＶ／ｃｍ）を絶縁不良として推
定された欠陥密度（実施例１）は、本発明の初段熱処理
を行わずに１〜８ＭＶ／ｃｍを絶縁不良として推定され
た欠陥密度（比較例１−１）、初段熱処理を行って１〜
８ＭＶ／ｃｍを絶縁不良として推定された欠陥密度（比
較例１−２）、あるいは初段熱処理を行わずに８ＭＶ／
ｃｍ以上（８〜１０ＭＶ／ｃｍ）を絶縁不良として推定
された欠陥密度（比較例１−３）に比べて高く、酸素析
出核の影響を高感度に検出していることがわかる。
【００４８】図５にＴＤＤＢ特性の測定結果から得られ
た欠陥密度を示す。本発明の初段熱処理を行って０．０
１Ａ／ｃｍ２に相当するストレス電流を導通させて、絶
縁不良として推定された欠陥密度（実施例２）は、初段
熱処理を行わずに絶縁不良として推定された欠陥密度
（比較例２）に比べて極めて高く、酸素析出核の影響を
より高感度に検出していることがわかる。
た欠陥密度を示す。本発明の初段熱処理を行って０．０
１Ａ／ｃｍ２に相当するストレス電流を導通させて、絶
縁不良として推定された欠陥密度（実施例２）は、初段
熱処理を行わずに絶縁不良として推定された欠陥密度
（比較例２）に比べて極めて高く、酸素析出核の影響を
より高感度に検出していることがわかる。
【００４９】図６にＭＩＳダイオードが形成されたウェ
ーハに１０００℃、窒素雰囲気中、１６時間の熱処理
（後熱処理）を行ってＯＰＰにより検出された欠陥密度
を示す。前熱処理がある場合はＢＭＤ密度が１×１０９
ｃｍ３（実施例３）、前熱処理がない場合は１×１０７
ｃｍ３（比較例３）とおよそ２桁違っている。ここで示
されたＢＭＤ密度は酸素析出量に関係しているもので、
本発明の前熱処理を行うことでウェーハ中に潜在してい
た酸素析出核が成長してサイズが大きくなり、酸素析出
核密度の差がＯＰＰで検出できるようになった。そし
て、実施例１、２で示したように、同一ロットのウェー
ハを用いているにもかかわらず、酸素析出核密度の差が
ＧＯＩ評価に反映されていることが分かる。
ーハに１０００℃、窒素雰囲気中、１６時間の熱処理
（後熱処理）を行ってＯＰＰにより検出された欠陥密度
を示す。前熱処理がある場合はＢＭＤ密度が１×１０９
ｃｍ３（実施例３）、前熱処理がない場合は１×１０７
ｃｍ３（比較例３）とおよそ２桁違っている。ここで示
されたＢＭＤ密度は酸素析出量に関係しているもので、
本発明の前熱処理を行うことでウェーハ中に潜在してい
た酸素析出核が成長してサイズが大きくなり、酸素析出
核密度の差がＯＰＰで検出できるようになった。そし
て、実施例１、２で示したように、同一ロットのウェー
ハを用いているにもかかわらず、酸素析出核密度の差が
ＧＯＩ評価に反映されていることが分かる。
【００５０】さらに、実施例３と比較例３は同一ロット
のウェーハであって共に初期酸素濃度は１６ｐｐｍａで
ある。図８は、縦軸がＢＭＤ密度を、横軸が初期酸素濃
度を表し、（ａ）から（ｄ）までの４つのグラフは、各
々初段の熱処理温度の違いを示している。この図より、
初期酸素濃度が１６ｐｐｍａで１×１０９ｃｍ３のＢＭ
Ｄ密度を得るためには、初期の熱処理温度が７００℃
（図８（ｂ）参照）近傍であれば実現され、また、初期
酸素濃度が１６ｐｐｍａで１×１０７ｃｍ３のＢＭＤ密
度を得るためには、初期の熱処理温度が９００℃（図８
（ｃ））近傍であれば実現されることがわかる。このよ
うに、初期酸素濃度と後熱処理後のＢＭＤ密度より、テ
ストパターンエレメントあるいは半導体デバイスに施さ
れた初段の熱処理温度を推定することが可能になる。
のウェーハであって共に初期酸素濃度は１６ｐｐｍａで
ある。図８は、縦軸がＢＭＤ密度を、横軸が初期酸素濃
度を表し、（ａ）から（ｄ）までの４つのグラフは、各
々初段の熱処理温度の違いを示している。この図より、
初期酸素濃度が１６ｐｐｍａで１×１０９ｃｍ３のＢＭ
Ｄ密度を得るためには、初期の熱処理温度が７００℃
（図８（ｂ）参照）近傍であれば実現され、また、初期
酸素濃度が１６ｐｐｍａで１×１０７ｃｍ３のＢＭＤ密
度を得るためには、初期の熱処理温度が９００℃（図８
（ｃ））近傍であれば実現されることがわかる。このよ
うに、初期酸素濃度と後熱処理後のＢＭＤ密度より、テ
ストパターンエレメントあるいは半導体デバイスに施さ
れた初段の熱処理温度を推定することが可能になる。
【００５１】また、以上のような高感度の評価をするこ
とにより、高品質ウェーハを選別して提供できるように
なる。即ち、ウェーハ表面の欠陥密度（ＢＭＤ密度）が
１×１０８ｃｍ３以下であれば、ＧＯＩ特性への影響は
極めて小さく、このような高品質ウェーハを得るため
に、初期酸素濃度とＢＭＤ密度と初段の熱処理温度の関
係（図８）から、初段の熱処理温度をＴ、初期酸素濃度
をＯｉとして以下の通りの関係式が求められる。
とにより、高品質ウェーハを選別して提供できるように
なる。即ち、ウェーハ表面の欠陥密度（ＢＭＤ密度）が
１×１０８ｃｍ３以下であれば、ＧＯＩ特性への影響は
極めて小さく、このような高品質ウェーハを得るため
に、初期酸素濃度とＢＭＤ密度と初段の熱処理温度の関
係（図８）から、初段の熱処理温度をＴ、初期酸素濃度
をＯｉとして以下の通りの関係式が求められる。
【００５２】ＯＳＦ−Ｒｉｎｇ（酸化誘起積層欠陥がウ
ェーハ面内でリング状に存在する）及びＮＶ（空孔欠陥
が少ない）領域のシリコン単結晶より作製されたウェー
ハでは、 Ｔ＝６７Ｏｉ−１００・・・式（２）、 Ｖ−ｒｉｃｈ（空孔欠陥が過剰な）領域より作製された
ウェーハでは、 Ｔ＝１００Ｏｉ−７００・・・式（３）、 Ｉ−ｒｉｃｈ（格子間シリコンが過剰な）領域より作製
されたウェーハでは、 Ｔ＝３０Ｏｉ−２４０・・・式（２）、 ここで、上記格式と、初期酸素濃度、即ち図８の横軸で
囲まれる領域であれば、析出核起因の絶縁不良の発生率
は極めて小さくなる。
ェーハ面内でリング状に存在する）及びＮＶ（空孔欠陥
が少ない）領域のシリコン単結晶より作製されたウェー
ハでは、 Ｔ＝６７Ｏｉ−１００・・・式（２）、 Ｖ−ｒｉｃｈ（空孔欠陥が過剰な）領域より作製された
ウェーハでは、 Ｔ＝１００Ｏｉ−７００・・・式（３）、 Ｉ−ｒｉｃｈ（格子間シリコンが過剰な）領域より作製
されたウェーハでは、 Ｔ＝３０Ｏｉ−２４０・・・式（２）、 ここで、上記格式と、初期酸素濃度、即ち図８の横軸で
囲まれる領域であれば、析出核起因の絶縁不良の発生率
は極めて小さくなる。
【００５３】従って、シリコン単結晶の領域と初期酸素
濃度毎に初段の熱処理温度を選択して実施すれば、容易
に高品質ウェーハを提供できるようになる。
濃度毎に初段の熱処理温度を選択して実施すれば、容易
に高品質ウェーハを提供できるようになる。
【００５４】なお、本発明は、上記実施形態に限定され
るものではない。上記実施形態は、例示であり、本発明
の特許請求の範囲に記載された技術的思想と実質的に同
一な構成を有し、同様な作用効果を奏するものは、いか
なるものであっても本発明の技術的範囲に包含される。
るものではない。上記実施形態は、例示であり、本発明
の特許請求の範囲に記載された技術的思想と実質的に同
一な構成を有し、同様な作用効果を奏するものは、いか
なるものであっても本発明の技術的範囲に包含される。
【００５５】例えば、上記説明においては、直径１５０
ｍｍの導電型がＰ型の場合につき説明したが、本発明は
例えば直径が１５０ｍｍより小さい場合はもとより、２
００ｍｍあるいは３００ｍｍ以上のウェーハであって
も、また、導電型がＮ型であるウェーハであっても適用
できるものである。さらに、例えば、ＭＩＳダイオード
を作成したウェーハを熱処理した後ＢＭＤ密度を計測し
て初期酸素濃度から初段の熱処理温度を推定したが、初
段の熱処理温度が未知であって且つデバイスが作成され
たウェーハについても、本発明の後熱処理を施してＢＭ
Ｄ密度と初期酸素濃度から初段の熱処理温度を推定する
ことが有効であることは言うまでもない。
ｍｍの導電型がＰ型の場合につき説明したが、本発明は
例えば直径が１５０ｍｍより小さい場合はもとより、２
００ｍｍあるいは３００ｍｍ以上のウェーハであって
も、また、導電型がＮ型であるウェーハであっても適用
できるものである。さらに、例えば、ＭＩＳダイオード
を作成したウェーハを熱処理した後ＢＭＤ密度を計測し
て初期酸素濃度から初段の熱処理温度を推定したが、初
段の熱処理温度が未知であって且つデバイスが作成され
たウェーハについても、本発明の後熱処理を施してＢＭ
Ｄ密度と初期酸素濃度から初段の熱処理温度を推定する
ことが有効であることは言うまでもない。
【００５６】
【発明の効果】以上説明してきたように本発明によれ
ば、従来パーティクルカウンタ等での検出が困難であっ
た半導体基板表面近傍の酸素析出核密度を、より高感度
に評価できるようになった。さらに、実際のデバイス工
程での酸素析出核の影響を簡便に推測し、実デバイス工
程に於いて高歩留まりを実現できるウェーハを提供する
際の評価が可能となった。また、半導体基板の初期酸素
濃度と、熱処理された半導体基板の酸素析出核密度とを
評価することで、初段熱処理の温度を推察することも可
能となった。
ば、従来パーティクルカウンタ等での検出が困難であっ
た半導体基板表面近傍の酸素析出核密度を、より高感度
に評価できるようになった。さらに、実際のデバイス工
程での酸素析出核の影響を簡便に推測し、実デバイス工
程に於いて高歩留まりを実現できるウェーハを提供する
際の評価が可能となった。また、半導体基板の初期酸素
濃度と、熱処理された半導体基板の酸素析出核密度とを
評価することで、初段熱処理の温度を推察することも可
能となった。
【図１】 本発明におけるＭＩＳダイオードの作製と半
導体基板の評価の実施形態を示すフロー図である。
導体基板の評価の実施形態を示すフロー図である。
【図２】 ＴＺＤＢ特性のＩ−Ｖ曲線における実施形態
を説明する図である。
を説明する図である。
【図３】 ＴＺＤＢ特性の絶縁破壊強度分布における実
施形態を説明する図である。
施形態を説明する図である。
【図４】 ＴＺＤＢ特性における実施例１と比較例１を
示す図である。
示す図である。
【図５】 ＴＤＤＢ特性における実施例２と比較例２を
示す図である。
示す図である。
【図６】 ＯＰＰ測定による酸素析出起因の欠陥密度に
おける実施例３と比較例３を示す図である。
おける実施例３と比較例３を示す図である。
【図７】 ＴＺＤＢ特性測定結果の絶縁破壊強度におけ
る従来の分類を説明する図である。
る従来の分類を説明する図である。
【図８】 シリコンウェーハ中の初期酸素濃度と初段熱
処理温度毎（（ａ）７００℃、（ｂ）８００℃、（ｃ）
９００℃、（ｄ）１０００℃）のＢＭＤ密度との関係を
示す図である。
処理温度毎（（ａ）７００℃、（ｂ）８００℃、（ｃ）
９００℃、（ｄ）１０００℃）のＢＭＤ密度との関係を
示す図である。
Claims (5)
- 【請求項１】 半導体基板の表面上に絶縁膜と導電膜を
順次形成したＭＩＳ型半導体装置の絶縁破壊特性を評価
するに当たり、初段の熱処理として半導体基板に７００
〜９００℃、不活性ガス中で３０分〜１２時間の熱処理
を施してＭＩＳ型半導体装置を作製する工程と、前記Ｍ
ＩＳ型半導体装置の導電膜と半導体基板の間にある絶縁
膜に所定のストレス電圧を印加して所定の判定電流値と
なったところを絶縁破壊とし、絶縁膜破壊を起こしたと
きの電圧値を絶縁膜の厚さで割った値を電界強度とし、
該電界強度が８ＭＶ／ｃｍ以上１０ＭＶ／ｃｍ未満を絶
縁不良とする工程とを有することを特徴とする半導体基
板の評価方法。 - 【請求項２】 ストレス電圧として階段状（ステップ）
もしくは傾斜状（ランプ）の波形を有することを特徴と
する請求項１に記載した半導体基板の評価方法。 - 【請求項３】 半導体基板の表面上に絶縁膜と導電膜を
順次形成したＭＩＳ型半導体装置の絶縁破壊特性を評価
するに当たり、初段の熱処理として半導体基板に７００
〜９００℃、不活性ガス中で３０分〜１２時間の熱処理
を施してＭＩＳ型半導体装置を作製する工程と、前記Ｍ
ＩＳ型半導体装置の導電膜と半導体基板の間にある絶縁
膜にストレス電流密度として０．５Ａ／ｃｍ２以下の一
定電流を導通させて、所定の判定電圧値となったところ
を絶縁破壊とし、ストレス電流を導通させてから絶縁破
壊するまでの時間を計測して絶縁不良とする工程とを有
することを特徴とする半導体基板の評価方法。 - 【請求項４】 請求項１または請求項３に記載した評価
方法により得られた結果から、絶縁不良の発生率Ｆを求
め、次いで導電膜１個当たりの欠陥数Ｎを式−Ｌｎ（１
−Ｆ）＝Ｎで求めて絶縁膜中に含まれる欠陥数を算出
し、半導体基板表面近傍に存在する欠陥の密度を算出す
ることを特徴とする半導体基板の評価方法。 - 【請求項５】 熱処理が施された半導体基板に９００〜
１１００℃の温度で２〜２４時間の熱処理を施し、半導
体基板中に潜在する析出核を成長させて析出物とし、該
析出物の密度を計測し、該析出物密度と半導体基板中の
初期酸素濃度とから、前記半導体基板に施された初段の
熱処理温度を推定することを特徴とする半導体基板の評
価方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001023693A JP2002231779A (ja) | 2001-01-31 | 2001-01-31 | 半導体基板の評価方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001023693A JP2002231779A (ja) | 2001-01-31 | 2001-01-31 | 半導体基板の評価方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002231779A true JP2002231779A (ja) | 2002-08-16 |
Family
ID=18888945
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001023693A Pending JP2002231779A (ja) | 2001-01-31 | 2001-01-31 | 半導体基板の評価方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002231779A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009001501A1 (ja) * | 2007-06-25 | 2008-12-31 | Shin-Etsu Handotai Co., Ltd. | シリコンウェーハの評価方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000269221A (ja) * | 1999-03-18 | 2000-09-29 | Shin Etsu Handotai Co Ltd | シリコン基板の熱処理方法および熱処理された基板、その基板を用いたエピタキシャルウェーハ |
-
2001
- 2001-01-31 JP JP2001023693A patent/JP2002231779A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000269221A (ja) * | 1999-03-18 | 2000-09-29 | Shin Etsu Handotai Co Ltd | シリコン基板の熱処理方法および熱処理された基板、その基板を用いたエピタキシャルウェーハ |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009001501A1 (ja) * | 2007-06-25 | 2008-12-31 | Shin-Etsu Handotai Co., Ltd. | シリコンウェーハの評価方法 |
| JP2009004678A (ja) * | 2007-06-25 | 2009-01-08 | Shin Etsu Handotai Co Ltd | シリコンウェーハの評価方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4743010B2 (ja) | シリコンウェーハの表面欠陥評価方法 | |
| KR102175689B1 (ko) | 질소 도핑 및 공공 지배 실리콘 잉곳 및 그로부터 형성된, 반경방향으로 균일하게 분포된 산소 석출 밀도 및 크기를 갖는 열 처리 웨이퍼 | |
| JP3565205B2 (ja) | シリコンウエーハおよびシリコン単結晶の製造条件を決定する方法ならびにシリコンウエーハの製造方法 | |
| KR20140001815A (ko) | 실리콘 기판의 제조 방법 및 실리콘 기판 | |
| US11955386B2 (en) | Method for evaluating defective region of wafer | |
| JP4567251B2 (ja) | シリコン半導体基板およびその製造方法 | |
| US8835284B2 (en) | Method of manufacturing annealed wafer | |
| JPH1050715A (ja) | シリコンウェーハとその製造方法 | |
| JPH11204534A (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| JP2002231779A (ja) | 半導体基板の評価方法 | |
| JP4276764B2 (ja) | シリコン単結晶基板及びその製造方法 | |
| JP2000208578A (ja) | シリコンウェ―ハの評価方法及びシリコンウェ―ハ | |
| JPH1143397A (ja) | シリコン単結晶およびその製造方法 | |
| JP3896919B2 (ja) | シリコンウエーハのＮｉ汚染の評価方法 | |
| JP5042445B2 (ja) | シリコンウェーハのゲッタリング効率を評価する方法 | |
| JPH05129404A (ja) | ウエーハの評価方法 | |
| KR100712057B1 (ko) | 실리콘 단결정층의 제조 방법 및 실리콘 단결정층 | |
| JP6031971B2 (ja) | 半導体試料の電気的評価方法および評価装置 | |
| JP3731553B2 (ja) | シリコンウェーハの窒素濃度の評価方法 | |
| KR20020031905A (ko) | 반도체 웨이퍼 결함 검출 방법 | |
| JP4370571B2 (ja) | アニールウエーハの評価方法及び品質保証方法 | |
| KR20050059910A (ko) | 실리콘 웨이퍼의 결함을 검출하는 방법 | |
| JP2004189584A (ja) | シリコン単結晶インゴットの点欠陥分布を測定する方法 | |
| JP2002353282A (ja) | シリコン単結晶ウェーハ中の窒素濃度の評価方法 | |
| JP2000091172A (ja) | シリコンウェーハ及びその品質評価及び管理方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20071207 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071213 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091202 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091208 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100427 |