JPH05129404A - ウエーハの評価方法 - Google Patents
ウエーハの評価方法Info
- Publication number
- JPH05129404A JPH05129404A JP28861091A JP28861091A JPH05129404A JP H05129404 A JPH05129404 A JP H05129404A JP 28861091 A JP28861091 A JP 28861091A JP 28861091 A JP28861091 A JP 28861091A JP H05129404 A JPH05129404 A JP H05129404A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- wafers
- minority carrier
- carrier generation
- heat treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【目的】 デバイス素子形成を行うことなく、簡単にウ
ェーハ品質そのものを評価することができ、従って、ウ
ェーハの歩留りを評価することのできるウェーハの評価
方法の提供。 【構成】ウェーハの製造時のストレスに起因する結晶欠
陥および析出物によってウェーハを評価するに際し、ほ
ぼ同じ製造履歴を有する２枚のウェーハを用意し、一枚
のウェーハをＮ2 雰囲気中、７５０〜９００℃で８時間
以上熱処理し、続いてＯ2 雰囲気中、９５０〜１０５０
℃で２〜４時間熱処理した後、この熱処理したウェーハ
と他方の熱処理していないウェーハのそれぞれにＭＯＳ
ダイオードを形成した後、各々のウェーハの面内の少数
キャリヤ発生ライフタイムをそれぞれ複数箇所に亘って
測定し、熱処理していないウェーハに対する熱処理した
ウェーハの少数キャリヤ発生ライフタイムの比を求め、
この比のバラツキからウェーハの良品率を推定すること
を特徴とするウェーハの評価方法。
ェーハ品質そのものを評価することができ、従って、ウ
ェーハの歩留りを評価することのできるウェーハの評価
方法の提供。 【構成】ウェーハの製造時のストレスに起因する結晶欠
陥および析出物によってウェーハを評価するに際し、ほ
ぼ同じ製造履歴を有する２枚のウェーハを用意し、一枚
のウェーハをＮ2 雰囲気中、７５０〜９００℃で８時間
以上熱処理し、続いてＯ2 雰囲気中、９５０〜１０５０
℃で２〜４時間熱処理した後、この熱処理したウェーハ
と他方の熱処理していないウェーハのそれぞれにＭＯＳ
ダイオードを形成した後、各々のウェーハの面内の少数
キャリヤ発生ライフタイムをそれぞれ複数箇所に亘って
測定し、熱処理していないウェーハに対する熱処理した
ウェーハの少数キャリヤ発生ライフタイムの比を求め、
この比のバラツキからウェーハの良品率を推定すること
を特徴とするウェーハの評価方法。
Description
【０００１】
【産業上の利用分野】本発明はウェーハの評価方法に関
し、特に、デバイス素子形成を行うことなくウェーハ製
造に起因するデバイス素子形成時の簡易的な歩留り評価
を行うためのウェーハの品質そのものを評価するウェー
ハの評価方法に関する。
し、特に、デバイス素子形成を行うことなくウェーハ製
造に起因するデバイス素子形成時の簡易的な歩留り評価
を行うためのウェーハの品質そのものを評価するウェー
ハの評価方法に関する。
【０００２】
【従来の技術】一般に、ウェーハデバイス素子形成時の
歩留り評価は、実際に製品デバイスラインを通して完成
された集積回路をランダムに抜き取り、抜き取られた集
積回路の作動を検査し、この集積回路の評価をすること
により行っている。そして、これをもってウェーハの歩
留り評価としている。
歩留り評価は、実際に製品デバイスラインを通して完成
された集積回路をランダムに抜き取り、抜き取られた集
積回路の作動を検査し、この集積回路の評価をすること
により行っている。そして、これをもってウェーハの歩
留り評価としている。
【０００３】これとは別に、歩留り評価ではないが、ウ
ェーハ製作時のストレスにより、一般にＦＺ法（Float
Zone、浮融帯法）ウェーハでは縞状欠陥（Swirl)、ＣＺ
法（Czochralski 法、チョクラルスキー引上法）ウェー
ハでは、同心円状積層欠陥（Ring Stacking Fault （以
下、ＲＳＦという））等の積層欠陥発生ウェーハを用い
てＭＯＳダイオードを作製し、このＭＯＳダイオードを
用いて少数キャリア発生ライフタイム（τg ）を測定し
た際に、少数キャリア発生ライフタイム（τg）が前記
ウェーハの面内でばらつき、そして低下する減少が知ら
れている (例えば、Effect of swirls and stacking fa
ults on the minoritycarrier lifetime in silicon
ＭＯＳ capacitors ;J.Appl. Phys. D, Appl.Phys,Vo
l.10,1977. 参照）。
ェーハ製作時のストレスにより、一般にＦＺ法（Float
Zone、浮融帯法）ウェーハでは縞状欠陥（Swirl)、ＣＺ
法（Czochralski 法、チョクラルスキー引上法）ウェー
ハでは、同心円状積層欠陥（Ring Stacking Fault （以
下、ＲＳＦという））等の積層欠陥発生ウェーハを用い
てＭＯＳダイオードを作製し、このＭＯＳダイオードを
用いて少数キャリア発生ライフタイム（τg ）を測定し
た際に、少数キャリア発生ライフタイム（τg）が前記
ウェーハの面内でばらつき、そして低下する減少が知ら
れている (例えば、Effect of swirls and stacking fa
ults on the minoritycarrier lifetime in silicon
ＭＯＳ capacitors ;J.Appl. Phys. D, Appl.Phys,Vo
l.10,1977. 参照）。
【０００４】また、いくつかの熱処理を重ねることによ
りＣＺウェーハ内部に析出物および欠陥を作り込みそこ
にデバイス素子形成中での不純物をゲッタリングする技
術（ＩＧ技術：イントリンシック・ゲッタリング技術）
がある。
りＣＺウェーハ内部に析出物および欠陥を作り込みそこ
にデバイス素子形成中での不純物をゲッタリングする技
術（ＩＧ技術：イントリンシック・ゲッタリング技術）
がある。
【０００５】
【発明が解決しようとする課題】しかしながら、上記デ
バイス形成時の歩留り評価によるウェーハ歩留り評価で
は、ウェーハ品質そのものからくるデバイス不良（ウェ
ーハ起因デバイス不良）のほかに、各素子形成中の工程
からの不良も含んでしまうし、また、ウェーハ上での集
積回路の形成まで長時間、例えば３ケ月以上もかかって
しまうなどの時間的なデメリットがある。
バイス形成時の歩留り評価によるウェーハ歩留り評価で
は、ウェーハ品質そのものからくるデバイス不良（ウェ
ーハ起因デバイス不良）のほかに、各素子形成中の工程
からの不良も含んでしまうし、また、ウェーハ上での集
積回路の形成まで長時間、例えば３ケ月以上もかかって
しまうなどの時間的なデメリットがある。
【０００６】上述の公知の現象によっても、ウェーハの
製造時のストレスによって生じる積層欠陥を持つウェー
ハによるＭＯＳ構造での少数キャリア発生ライフタイム
では、ウェーハの歩留り、ひいてはウェーハデバイス素
子製造時の歩留りを直接的に評価できない。また、上記
ＩＧ技術は、ウェーハの歩留りを向上させることはでき
るが、ウェーハの歩留りを評価することはできない。
製造時のストレスによって生じる積層欠陥を持つウェー
ハによるＭＯＳ構造での少数キャリア発生ライフタイム
では、ウェーハの歩留り、ひいてはウェーハデバイス素
子製造時の歩留りを直接的に評価できない。また、上記
ＩＧ技術は、ウェーハの歩留りを向上させることはでき
るが、ウェーハの歩留りを評価することはできない。
【０００７】そこで本発明の目的は、熱処理によってウ
ェーハの製造に起因するストレスに伴う結晶欠陥および
析出物を顕在化したウェーハと熱処理しないウェーハと
のＭＯＳ構造の少数キャリアライフタイムとを比較する
ことにより、ウェーハの良品率を推定し、デバイス素子
を形成することなく、ウェーハの歩留りを簡易的に評価
することのできるウェーハの評価方法を提供することに
ある。
ェーハの製造に起因するストレスに伴う結晶欠陥および
析出物を顕在化したウェーハと熱処理しないウェーハと
のＭＯＳ構造の少数キャリアライフタイムとを比較する
ことにより、ウェーハの良品率を推定し、デバイス素子
を形成することなく、ウェーハの歩留りを簡易的に評価
することのできるウェーハの評価方法を提供することに
ある。
【０００８】
【課題を解決するための手段】本発明は、前記課題を解
決するために、ウェーハの製造時のストレスに起因する
結晶欠陥および析出物によってウェーハを評価するに際
し、ほぼ同じ製造履歴を有する２枚のウェーハを用意
し、一枚のウェーハをＮ2 雰囲気中、６００〜９００℃
で８時間以上熱処理し、続いてＯ2 雰囲気中、９００〜
１１５０℃で２〜４時間熱処理した後、この熱処理した
ウェーハと他方の熱処理していないウェーハのそれぞれ
にＭＯＳ構造を形成した後、各々のウェーハの面内の少
数キャリヤ発生ライフタイムをそれぞれ複数箇所に亘っ
て測定し、熱処理していないウェーハに対する熱処理し
たウェーハの少数キャリヤ発生ライフタイムの比を求
め、この比のバラツキからウェーハの良品率を推定する
ことを特徴とするウェーハの評価方法を提供するもので
ある。
決するために、ウェーハの製造時のストレスに起因する
結晶欠陥および析出物によってウェーハを評価するに際
し、ほぼ同じ製造履歴を有する２枚のウェーハを用意
し、一枚のウェーハをＮ2 雰囲気中、６００〜９００℃
で８時間以上熱処理し、続いてＯ2 雰囲気中、９００〜
１１５０℃で２〜４時間熱処理した後、この熱処理した
ウェーハと他方の熱処理していないウェーハのそれぞれ
にＭＯＳ構造を形成した後、各々のウェーハの面内の少
数キャリヤ発生ライフタイムをそれぞれ複数箇所に亘っ
て測定し、熱処理していないウェーハに対する熱処理し
たウェーハの少数キャリヤ発生ライフタイムの比を求
め、この比のバラツキからウェーハの良品率を推定する
ことを特徴とするウェーハの評価方法を提供するもので
ある。
【０００９】
【発明の作用】本発明のウェーハの評価方法は、ウェー
ハの製造時のストレスによってデバイス形成などの後工
程における熱処理において生じる結晶欠陥および析出物
に起因するウェーハの不良率または良品率を推定するも
のである。すなわち、本発明においては、まず、ほぼ同
じ製造履歴を有する２枚のウェーハを用意し、一枚のウ
ェーハをＮ2 雰囲気中、６００〜９００℃で８時間以上
熱処理した後、さらに、Ｏ2 雰囲気中、９００〜１１５
０℃で２〜４時間熱処理してウェーハ（Ａ）を製作し、
他方の熱処理を施していないウェーハをウェーハ（Ｂ）
とし、次に、該ウェーハ（Ａ）とウェーハ（Ｂ）のそれ
ぞれにＭＯＳ構造を形成した後、各ウェーハ（Ａ）およ
び（Ｂ）の全面にわたって複数箇所における少数キャリ
ヤ発生ライフタイム（τg A ）および（τg B ）を測定
し、ウェーハ（Ａ）について測定された複数の少数キャ
リヤ発生ライフタイム（τg A1，τg A2，τg A3，……
…………，τg An；ｎは２以上の整数）のそれぞれと、
ウェーハ（Ｂ）について測定された複数の少数キャリヤ
発生ライフタイム（τg B1，τg B2，τ g B3，…………
……，τg Bm；ｍは２以上の整数）の平均値（τg B AV
＝（τg B1＋τg B2＋………＋τg Bm）／ｍ）との比
（τg A1／τg B AV，τg A2／τg B AV，τg A3／τg
B AV，………………，τg An／τg B AV）を求め、その
比のバラツキからウェーハの良品率を推定するウェーハ
の評価方法である。
ハの製造時のストレスによってデバイス形成などの後工
程における熱処理において生じる結晶欠陥および析出物
に起因するウェーハの不良率または良品率を推定するも
のである。すなわち、本発明においては、まず、ほぼ同
じ製造履歴を有する２枚のウェーハを用意し、一枚のウ
ェーハをＮ2 雰囲気中、６００〜９００℃で８時間以上
熱処理した後、さらに、Ｏ2 雰囲気中、９００〜１１５
０℃で２〜４時間熱処理してウェーハ（Ａ）を製作し、
他方の熱処理を施していないウェーハをウェーハ（Ｂ）
とし、次に、該ウェーハ（Ａ）とウェーハ（Ｂ）のそれ
ぞれにＭＯＳ構造を形成した後、各ウェーハ（Ａ）およ
び（Ｂ）の全面にわたって複数箇所における少数キャリ
ヤ発生ライフタイム（τg A ）および（τg B ）を測定
し、ウェーハ（Ａ）について測定された複数の少数キャ
リヤ発生ライフタイム（τg A1，τg A2，τg A3，……
…………，τg An；ｎは２以上の整数）のそれぞれと、
ウェーハ（Ｂ）について測定された複数の少数キャリヤ
発生ライフタイム（τg B1，τg B2，τ g B3，…………
……，τg Bm；ｍは２以上の整数）の平均値（τg B AV
＝（τg B1＋τg B2＋………＋τg Bm）／ｍ）との比
（τg A1／τg B AV，τg A2／τg B AV，τg A3／τg
B AV，………………，τg An／τg B AV）を求め、その
比のバラツキからウェーハの良品率を推定するウェーハ
の評価方法である。
【００１０】以下、本発明のウェハーの評価方法につい
てさらに詳細に説明する。
てさらに詳細に説明する。
【００１１】本発明の方法において、ウェーハの製造時
のストレスに伴う結晶欠陥および析出物に起因するウェ
ーハの不良率および良品率を推定するために、ほぼ同じ
製造履歴を有する２枚のウェーハを用意し、一枚のウェ
ーハに２段階の熱処理を施してウェーハ（Ａ）を調製
し、他方の熱処理を施していないウェーハをウェーハ
（Ｂ）とする。すなわち、例えば、同一ロットのウェー
ハ群から２枚のウェーハをランダムに抜き取り、一枚の
ウェーハを熱処理に供してウェーハ（Ａ）とし、他方を
熱処理に供しないでそのままウェーハ（Ｂ）として、そ
れぞれについて少数キャリア発生ライフタイム（少数キ
ャリア発生寿命）（τg ）の測定を行い、その結果から
ウェーハ群そのものの品質を評価する方法である。
のストレスに伴う結晶欠陥および析出物に起因するウェ
ーハの不良率および良品率を推定するために、ほぼ同じ
製造履歴を有する２枚のウェーハを用意し、一枚のウェ
ーハに２段階の熱処理を施してウェーハ（Ａ）を調製
し、他方の熱処理を施していないウェーハをウェーハ
（Ｂ）とする。すなわち、例えば、同一ロットのウェー
ハ群から２枚のウェーハをランダムに抜き取り、一枚の
ウェーハを熱処理に供してウェーハ（Ａ）とし、他方を
熱処理に供しないでそのままウェーハ（Ｂ）として、そ
れぞれについて少数キャリア発生ライフタイム（少数キ
ャリア発生寿命）（τg ）の測定を行い、その結果から
ウェーハ群そのものの品質を評価する方法である。
【００１２】ウェーハ（Ａ）の調製は、まず、ウェーハ
をＮ2 雰囲気中、６００〜９００℃で熱処理する。この
熱処理温度の限定理由はこの温度域で析出核の形成が促
進されるからである。この熱処理温度が６００℃未満で
あると、サーマルドナーとなってしまう。また、熱処理
の時間は、８時間以上である。この理由は、小さな起因
でも析出させたいためである。
をＮ2 雰囲気中、６００〜９００℃で熱処理する。この
熱処理温度の限定理由はこの温度域で析出核の形成が促
進されるからである。この熱処理温度が６００℃未満で
あると、サーマルドナーとなってしまう。また、熱処理
の時間は、８時間以上である。この理由は、小さな起因
でも析出させたいためである。
【００１３】この低温、長時間の熱処理（アニール）に
よって、各ウェーハメーカに固有の単結晶インゴット製
作時のストレス、ウェーハ加工時のストレスまたは内部
酸素に伴う欠陥（酸素誘起積層欠陥）および析出核を形
成させる。
よって、各ウェーハメーカに固有の単結晶インゴット製
作時のストレス、ウェーハ加工時のストレスまたは内部
酸素に伴う欠陥（酸素誘起積層欠陥）および析出核を形
成させる。
【００１４】次に、ウェーハは、さらに、Ｏ2 雰囲気
中、９００〜１１５０℃で熱処理される。この熱処理温
度の限定理由は析出核を成長させるためである。この熱
処理温度が９００℃未満であると、析出核の成長が遅く
なり、１１５０℃を超えると析出核が溶体化してしまう
危険がある。また、熱処理の時間は、２〜４時間であ
る。
中、９００〜１１５０℃で熱処理される。この熱処理温
度の限定理由は析出核を成長させるためである。この熱
処理温度が９００℃未満であると、析出核の成長が遅く
なり、１１５０℃を超えると析出核が溶体化してしまう
危険がある。また、熱処理の時間は、２〜４時間であ
る。
【００１５】この２段階目の中温短時間の熱処理によっ
て、ウェーハ内部に形成されていた析出核や欠陥を成長
させ、顕在化し、該ウェーハの製造履歴による影響を大
きくさせる。
て、ウェーハ内部に形成されていた析出核や欠陥を成長
させ、顕在化し、該ウェーハの製造履歴による影響を大
きくさせる。
【００１６】本発明の方法は、ウェーハにＩＧ技術の１
ステップである高温熱処理（外方拡散）を行わず、ウェ
ーハに以上のようにして２段階の熱処理、例えば、図１
に示すような熱処理を施すことによって、単結晶インゴ
ット製造時の熱履歴に伴うストレス、およびウェーハ加
工時のストレスによって、ウェーハ内に形成された析出
核および欠陥を成長させて、ウェーハ製造履歴による影
響を大きくした（顕在化した）ウェーハ（Ａ）を製作す
る。
ステップである高温熱処理（外方拡散）を行わず、ウェ
ーハに以上のようにして２段階の熱処理、例えば、図１
に示すような熱処理を施すことによって、単結晶インゴ
ット製造時の熱履歴に伴うストレス、およびウェーハ加
工時のストレスによって、ウェーハ内に形成された析出
核および欠陥を成長させて、ウェーハ製造履歴による影
響を大きくした（顕在化した）ウェーハ（Ａ）を製作す
る。
【００１７】本発明方法においては、次に、上記ウェー
ハ（Ａ）と、前記２段階の熱処理を施していないウェー
ハ（Ｂ）とのそれぞれに、ＭＯＳ構造として図２に示す
ようなＭＯＳダイオードを形成する。ここで、ウェーハ
（Ａ）は、ＭＯＳダイオードの形成に先立って、上記２
段階熱処理によって表面上に形成された酸化膜をＨＦガ
ス等を用いる化学的エッチング等によってあるいは物理
的研磨等によって除去する。ウェーハ上へのＭＯＳダイ
オードの形成は、特に制限されず、常法にしたがって、
行うことができる。例えば、図２に示すように、Ｓｉウ
ェーハ１２上にＭＯＳダイオード１０を形成する場合、
まず、Ｓｉウェーハ１２の表面を乾燥酸素中で９００〜
１１００（１０００）℃の温度で４０〜５（３０）分間
酸化し、あるいは、絶縁膜として機能する、厚さ１００
〜４００（３００）Å程度の酸化膜（ＳｉＯ2 膜）１４
を形成し、この酸化膜１４の上に、さらに厚さ８００〜
２０００（１０００）Å程度、直径０．５〜１．５
（１）ｍｍφのＡｌ電極１６を蒸着法、スパッタ法等の
方法で形成することによりＭＯＳダイオード１０を形成
することができる。直径が０．５ｍｍ以下であるとリー
ク電流の影響を受けやすく、１．５ｍｍ以上だと酸化膜
の絶縁破壊の危険がある。
ハ（Ａ）と、前記２段階の熱処理を施していないウェー
ハ（Ｂ）とのそれぞれに、ＭＯＳ構造として図２に示す
ようなＭＯＳダイオードを形成する。ここで、ウェーハ
（Ａ）は、ＭＯＳダイオードの形成に先立って、上記２
段階熱処理によって表面上に形成された酸化膜をＨＦガ
ス等を用いる化学的エッチング等によってあるいは物理
的研磨等によって除去する。ウェーハ上へのＭＯＳダイ
オードの形成は、特に制限されず、常法にしたがって、
行うことができる。例えば、図２に示すように、Ｓｉウ
ェーハ１２上にＭＯＳダイオード１０を形成する場合、
まず、Ｓｉウェーハ１２の表面を乾燥酸素中で９００〜
１１００（１０００）℃の温度で４０〜５（３０）分間
酸化し、あるいは、絶縁膜として機能する、厚さ１００
〜４００（３００）Å程度の酸化膜（ＳｉＯ2 膜）１４
を形成し、この酸化膜１４の上に、さらに厚さ８００〜
２０００（１０００）Å程度、直径０．５〜１．５
（１）ｍｍφのＡｌ電極１６を蒸着法、スパッタ法等の
方法で形成することによりＭＯＳダイオード１０を形成
することができる。直径が０．５ｍｍ以下であるとリー
ク電流の影響を受けやすく、１．５ｍｍ以上だと酸化膜
の絶縁破壊の危険がある。
【００１８】次に、本発明の方法においては、前記のと
おり、ＭＯＳダイオードを形成したウェーハ（Ａ）およ
び（Ｂ）について、例えば、複数形成されたＭＯＳダイ
オードの各Ａｌゲート電極１６を測定点とし、各ウェー
ハ（Ａ）および（Ｂ）の全面にわたって複数箇所におけ
る少数キャリヤ発生ライフタイム（τg A ）および（τ
g B ）を測定する。
おり、ＭＯＳダイオードを形成したウェーハ（Ａ）およ
び（Ｂ）について、例えば、複数形成されたＭＯＳダイ
オードの各Ａｌゲート電極１６を測定点とし、各ウェー
ハ（Ａ）および（Ｂ）の全面にわたって複数箇所におけ
る少数キャリヤ発生ライフタイム（τg A ）および（τ
g B ）を測定する。
【００１９】ここで、ＭＯＳダイオードを用いる少数キ
ャリア発生ライフタイム（τg ）の測定方法は、特に制
限的ではなく、従来公知の測定方法であればよい。例え
ば、ＭＯＳダイオードの静電容量対時間計測による少数
キャリア発生ライフタイム測定法（ＭＯＳ ｃ−ｔ法）
およびパルスレーザ光照射およびマイクロ波反射を利用
した少数キャリア再結合ライフタイム測定法（μ波反射
法）などが挙げられる。
ャリア発生ライフタイム（τg ）の測定方法は、特に制
限的ではなく、従来公知の測定方法であればよい。例え
ば、ＭＯＳダイオードの静電容量対時間計測による少数
キャリア発生ライフタイム測定法（ＭＯＳ ｃ−ｔ法）
およびパルスレーザ光照射およびマイクロ波反射を利用
した少数キャリア再結合ライフタイム測定法（μ波反射
法）などが挙げられる。
【００２０】ウェーハ（Ａ）および（Ｂ）において少数
キャリア発生ライフタイム（τg ）の面内測定を行う測
定点は、図３に示すように、ＭＯＳダイオードのＡｌゲ
ート電極（１ｍｍφ、１０００Å）１６の点であり、両
ウェーハで同様な位置とするのがよく、測定点の総数
も、両ウェーハで同一であるのが好ましいが、異なって
いてもよい。
キャリア発生ライフタイム（τg ）の面内測定を行う測
定点は、図３に示すように、ＭＯＳダイオードのＡｌゲ
ート電極（１ｍｍφ、１０００Å）１６の点であり、両
ウェーハで同様な位置とするのがよく、測定点の総数
も、両ウェーハで同一であるのが好ましいが、異なって
いてもよい。
【００２１】なお、この少数キャリヤ発生ライフタイム
（τg ）は、下記式（１）で表わすことができる。
（τg ）は、下記式（１）で表わすことができる。
【００２２】
【数１】
【００２３】 ここで、Ｅt ：欠陥、析出物等による深いエネルギー準
位 Ｅi ：バンドギャップ中心エネルギー（Ｓｉ） ｋ ：ボルツマン定数 Ｔ ：温度（Ｋ） Ｖth：キャリアの熱速度 σo ：準位の捕獲断面積 Ｎt ：準位の濃度 である。
位 Ｅi ：バンドギャップ中心エネルギー（Ｓｉ） ｋ ：ボルツマン定数 Ｔ ：温度（Ｋ） Ｖth：キャリアの熱速度 σo ：準位の捕獲断面積 Ｎt ：準位の濃度 である。
【００２４】上記式（１）からもわかるように、本発明
では、ウェーハ製作時のストレスを析出物および欠陥と
して顕現化させることにより、少数キャリア発生ライフ
タイム（τg ）測定時に深い準位として検知させるの
で、ウェーハ品質のみを評価することができる。
では、ウェーハ製作時のストレスを析出物および欠陥と
して顕現化させることにより、少数キャリア発生ライフ
タイム（τg ）測定時に深い準位として検知させるの
で、ウェーハ品質のみを評価することができる。
【００２５】ウェーハ（Ａ）について測定された複数の
少数キャリヤ発生ライフタイム（τ g A1，τg A2，τg
A3……………………τg An；ｎは１以上の整数）のそれ
ぞれと、ウェーハ（Ｂ）について測定された複数の少数
キャリヤ発生ライフタイム（τg B1，τg B2，τg B3…
…………………τg Bm；ｍは１以上の整数）の平均値
（τg B AV）との比（τg A1／τg B AV，τg A2／τg
B AV，τg A3／τg B AV……………………τg An／τg
B AV）を求め、その比のバラツキからウェーハの良品率
または不良率を推定することができる。
少数キャリヤ発生ライフタイム（τ g A1，τg A2，τg
A3……………………τg An；ｎは１以上の整数）のそれ
ぞれと、ウェーハ（Ｂ）について測定された複数の少数
キャリヤ発生ライフタイム（τg B1，τg B2，τg B3…
…………………τg Bm；ｍは１以上の整数）の平均値
（τg B AV）との比（τg A1／τg B AV，τg A2／τg
B AV，τg A3／τg B AV……………………τg An／τg
B AV）を求め、その比のバラツキからウェーハの良品率
または不良率を推定することができる。
【００２６】本発明においては、ウェーハにおいて測定
される少数キャリア発生ライフタイム（τg ）は、測定
対象のウェーハの初期酸素濃度、ドーパント濃度に依存
するので、上記熱処理を行ったウェーハ（Ａ）での少数
キャリア発生ライフタイム（τg Ai）を上記熱処理を行
わないウェーハ（Ｂ）での少数キャリア発生ライフタイ
ム（τg BAV ）の平均値で割ることで無次元化して補正
を行う。ここで、ウェーハ（Ｂ）の少数キャリア発生ラ
イフタイムの平均値（τg BAV ）は次式で表わすことが
できる。
される少数キャリア発生ライフタイム（τg ）は、測定
対象のウェーハの初期酸素濃度、ドーパント濃度に依存
するので、上記熱処理を行ったウェーハ（Ａ）での少数
キャリア発生ライフタイム（τg Ai）を上記熱処理を行
わないウェーハ（Ｂ）での少数キャリア発生ライフタイ
ム（τg BAV ）の平均値で割ることで無次元化して補正
を行う。ここで、ウェーハ（Ｂ）の少数キャリア発生ラ
イフタイムの平均値（τg BAV ）は次式で表わすことが
できる。
【００２７】
【数２】
【００２８】上述のように、本発明においては、ウェー
ハにＩＧ技術である高温熱処理（外方拡散を行わず、上
述の低温長時間熱処理および中温短時間熱処理との２段
階熱処理を行うことによってウェーハの製作時のストレ
スを析出物および欠陥を顕現化した後に、これらを深い
準位として検知させて、ＭＯＳ構造を用いた少数キャリ
ア発生ライフタイム（τg ）測定を行い、この測定値を
ほぼ同様な製造履歴を持ち、かつ上記２段階熱処理を施
していないウェーハのＭＯＳ構造による少数キャリア発
生ライフタイム（τg ）の平均値によって無次元化する
ことにより補正しているので、ウェーハ品質そのものを
規準化して電気的特性として見ることができる。酸素析
出物や酸素誘起積層欠陥などの欠陥は、少数キャリア発
生ライフタイム（τg ）を低下させるものである。従っ
て、前記欠陥が顕現化したウェーハにおいては、前記欠
陥が顕現化した部分で少数キャリア発生ライフタイム
（τ g ）が低下するため上記無次元化された少数キャリ
ア発生ライフタイム（比）は、低い値のものから大きい
値までバラツキ、頻度グラフは低いなだらかな山とな
る。一方、もともと、欠陥がなく、上記２段階熱処理に
よっても顕現化しないウェーハにおいては、無次元少数
キャリア発生ライフタイム（比）は、低下を生じないた
め、所定範囲内の値のみをとり、頻度グラフは、その範
囲に高い山をつくることになる。
ハにＩＧ技術である高温熱処理（外方拡散を行わず、上
述の低温長時間熱処理および中温短時間熱処理との２段
階熱処理を行うことによってウェーハの製作時のストレ
スを析出物および欠陥を顕現化した後に、これらを深い
準位として検知させて、ＭＯＳ構造を用いた少数キャリ
ア発生ライフタイム（τg ）測定を行い、この測定値を
ほぼ同様な製造履歴を持ち、かつ上記２段階熱処理を施
していないウェーハのＭＯＳ構造による少数キャリア発
生ライフタイム（τg ）の平均値によって無次元化する
ことにより補正しているので、ウェーハ品質そのものを
規準化して電気的特性として見ることができる。酸素析
出物や酸素誘起積層欠陥などの欠陥は、少数キャリア発
生ライフタイム（τg ）を低下させるものである。従っ
て、前記欠陥が顕現化したウェーハにおいては、前記欠
陥が顕現化した部分で少数キャリア発生ライフタイム
（τ g ）が低下するため上記無次元化された少数キャリ
ア発生ライフタイム（比）は、低い値のものから大きい
値までバラツキ、頻度グラフは低いなだらかな山とな
る。一方、もともと、欠陥がなく、上記２段階熱処理に
よっても顕現化しないウェーハにおいては、無次元少数
キャリア発生ライフタイム（比）は、低下を生じないた
め、所定範囲内の値のみをとり、頻度グラフは、その範
囲に高い山をつくることになる。
【００２９】従って、この比（無次元少数キャリア発生
ライフタイム）のバラツキから、デバイス素子を形成す
ることなく、ウェーハそのものの品質、従って、ウェー
ハそのものの歩留りを評価することができる。また、こ
の少数キャリア発生ライフタイムの比によるウェーハの
歩留り評価は、無次元化されているので、製造履歴が異
なるウェーハであっても、同様に評価することができる
ものである。また、測定素子も従来技術であるＭＯＳ構
造と比較的簡単であり、製作に時間がかからず、比較的
容易なものである。
ライフタイム）のバラツキから、デバイス素子を形成す
ることなく、ウェーハそのものの品質、従って、ウェー
ハそのものの歩留りを評価することができる。また、こ
の少数キャリア発生ライフタイムの比によるウェーハの
歩留り評価は、無次元化されているので、製造履歴が異
なるウェーハであっても、同様に評価することができる
ものである。また、測定素子も従来技術であるＭＯＳ構
造と比較的簡単であり、製作に時間がかからず、比較的
容易なものである。
【００３０】
【実施例】以下、本発明の実施例および比較例により本
発明を具体的に説明する。
発明を具体的に説明する。
【００３１】（実施例１、比較例１）ＣＺ法により得ら
れた結晶面方位（１００）のシリコンウェーハ（直径１
５０ｍｍ）ではあるが、異なる製造履歴を有する２種の
ウェーハＡ（熱処理によりＲＳＦが生じたもの）および
Ｂ（熱処理によりＲＳＦが生じなかったもの）を、それ
ぞれ２枚選び、Ａ1 、Ａ2 、Ｂ1 およびＢ2 とした。こ
れらのウェーハの内、ウェーハＡ1 およびＢ1 を、図１
に示すように、熱処理炉に入れ、Ｎ2 ガス雰囲気中、８
００℃で１６時間アニール処理（第１段熱処理）して、
各ウェーハ内部に結晶製作時に形成されたストレスまた
は内部酸素による欠陥および析出物を誘発させた。次
に、Ｏ2 ガス中、１０００℃で２時間アニール処理（第
２段熱処理）して欠陥および析出物を成長させた後、ウ
ェーハ表面に生成された酸化膜をＨＦ等のガスでエッチ
ングして除去した。また、ウェーハＡ2 およびＢ2 は上
記の熱処理を施さなかった。
れた結晶面方位（１００）のシリコンウェーハ（直径１
５０ｍｍ）ではあるが、異なる製造履歴を有する２種の
ウェーハＡ（熱処理によりＲＳＦが生じたもの）および
Ｂ（熱処理によりＲＳＦが生じなかったもの）を、それ
ぞれ２枚選び、Ａ1 、Ａ2 、Ｂ1 およびＢ2 とした。こ
れらのウェーハの内、ウェーハＡ1 およびＢ1 を、図１
に示すように、熱処理炉に入れ、Ｎ2 ガス雰囲気中、８
００℃で１６時間アニール処理（第１段熱処理）して、
各ウェーハ内部に結晶製作時に形成されたストレスまた
は内部酸素による欠陥および析出物を誘発させた。次
に、Ｏ2 ガス中、１０００℃で２時間アニール処理（第
２段熱処理）して欠陥および析出物を成長させた後、ウ
ェーハ表面に生成された酸化膜をＨＦ等のガスでエッチ
ングして除去した。また、ウェーハＡ2 およびＢ2 は上
記の熱処理を施さなかった。
【００３２】次に、ウェーハＡ1 、Ａ2 、Ｂ1 およびＢ
2 のそれぞれを、乾燥酸素雰囲気中、１０００℃で３０
分間加熱酸化処理して、図２に示すとおり、ウェーハ基
板１２上に、厚さ３００Åの酸化膜１４を有し、さらに
その上に、厚さ１０００Å、直径１ｍｍφのＡｌゲート
電極１６をＭＯＳダイオード１０を、図３に示すような
蒸着用マスクを用い、ウェーハ全面に形成した。
2 のそれぞれを、乾燥酸素雰囲気中、１０００℃で３０
分間加熱酸化処理して、図２に示すとおり、ウェーハ基
板１２上に、厚さ３００Åの酸化膜１４を有し、さらに
その上に、厚さ１０００Å、直径１ｍｍφのＡｌゲート
電極１６をＭＯＳダイオード１０を、図３に示すような
蒸着用マスクを用い、ウェーハ全面に形成した。
【００３３】以上のようにして、表面にＭＯＳダイオー
ド１０を形成したウェーハＡ1 、Ａ 2 、Ｂ1 およびＢ2
のそれぞれをＡｌゲート電極１６を測定ポイントとし
て、ＭＯＳｃ−ｔ法により、少数キャリヤ発生寿命τg
（μｓ）を測定した。
ド１０を形成したウェーハＡ1 、Ａ 2 、Ｂ1 およびＢ2
のそれぞれをＡｌゲート電極１６を測定ポイントとし
て、ＭＯＳｃ−ｔ法により、少数キャリヤ発生寿命τg
（μｓ）を測定した。
【００３４】ウェーハＡ1 の面内で測定されたτg A1の
値（τg （after)1,τg （after)2 ……) のそれぞれ
と、ウェーハＡ2 について測定されたτg A2の値（τg
（initial)1,τg （initial)2 ……) の平均値〔τg
（initial)AV〕との比（τg（after)1 ／〔τg （initi
al)AV〕，τg （after)2 ／〔τg （initial)〕AV，…
…) を求めた。得られた各測定点におけるτg （after)
／〔τg （initial)AV〕の比を横軸にとり、その比の頻
度（％）を縦軸にとり、グラフに表したところ、図４が
得られた。また、ウェーハＢ1 およびＢ2 についても、
同様に各測定点におけるτg （after)／〔τg （initia
l)AV〕の比と、その頻度（％）の関係を図５に示した。
値（τg （after)1,τg （after)2 ……) のそれぞれ
と、ウェーハＡ2 について測定されたτg A2の値（τg
（initial)1,τg （initial)2 ……) の平均値〔τg
（initial)AV〕との比（τg（after)1 ／〔τg （initi
al)AV〕，τg （after)2 ／〔τg （initial)〕AV，…
…) を求めた。得られた各測定点におけるτg （after)
／〔τg （initial)AV〕の比を横軸にとり、その比の頻
度（％）を縦軸にとり、グラフに表したところ、図４が
得られた。また、ウェーハＢ1 およびＢ2 についても、
同様に各測定点におけるτg （after)／〔τg （initia
l)AV〕の比と、その頻度（％）の関係を図５に示した。
【００３５】これらの図４および図５に示す結果から、
明らかにＲＳＦが生じたウェーハＡ（図４）の方が、Ｒ
ＳＦが生じなかったウェーハＢ（図５）よりも、τg
（after)／〔τg （initial)AV〕の比がバラツキが大で
あり、またその値も低いことが分かった。したがって、
逆に、ウェーハについてτg （after)／〔τg （initia
l)AV〕の比のバラツキから、そのウェーハの品質を評価
することができることが分かる。
明らかにＲＳＦが生じたウェーハＡ（図４）の方が、Ｒ
ＳＦが生じなかったウェーハＢ（図５）よりも、τg
（after)／〔τg （initial)AV〕の比がバラツキが大で
あり、またその値も低いことが分かった。したがって、
逆に、ウェーハについてτg （after)／〔τg （initia
l)AV〕の比のバラツキから、そのウェーハの品質を評価
することができることが分かる。
【００３６】さらに、上記ウェーハＢと同じ製造履歴の
ウェーハを、実際に、デバイス製造ラインに流し、集積
回路を作製し、得られた集積回路の良品率を調べたとこ
ろ、８割程度であった。これに対して、上記ウェーハＡ
と同じ製造履歴のウェーハを、同様に、デバイス製造ラ
インに流し、集積回路を作製し、得られた集積回路の良
品率を調べたところ、４割程度であった。したがって、
前記のとおり、ウェーハについて測定されるτg （afte
r)／〔τg （initial)AV〕の比のバラツキと、このウェ
ーハを用いて得られる製品デバイスの良品率とは極めて
高い相関があることが分かった。
ウェーハを、実際に、デバイス製造ラインに流し、集積
回路を作製し、得られた集積回路の良品率を調べたとこ
ろ、８割程度であった。これに対して、上記ウェーハＡ
と同じ製造履歴のウェーハを、同様に、デバイス製造ラ
インに流し、集積回路を作製し、得られた集積回路の良
品率を調べたところ、４割程度であった。したがって、
前記のとおり、ウェーハについて測定されるτg （afte
r)／〔τg （initial)AV〕の比のバラツキと、このウェ
ーハを用いて得られる製品デバイスの良品率とは極めて
高い相関があることが分かった。
【００３７】
【発明の効果】以上詳述したように、本発明の方法によ
れば、ＭＯＳ構造を用いた少数キャリア発生ライフタイ
ムを導入することから、ウェーハの歩留り評価をデバイ
ス素子形成することなく、より簡単に行うことができ、
測定素子がＭＯＳ構造であり、複雑でないためにデバイ
ス素子形成時の歩留りを除いたウェーハ品質自身による
もののみを評価することができる。
れば、ＭＯＳ構造を用いた少数キャリア発生ライフタイ
ムを導入することから、ウェーハの歩留り評価をデバイ
ス素子形成することなく、より簡単に行うことができ、
測定素子がＭＯＳ構造であり、複雑でないためにデバイ
ス素子形成時の歩留りを除いたウェーハ品質自身による
もののみを評価することができる。
【図１】本発明に係るウェーハの評価方法において実施
される熱処理の一例の温度履歴を示す線図である。
される熱処理の一例の温度履歴を示す線図である。
【図２】本発明に係るウェーハの評価方法において用い
られるＭＯＳ構造の一例の断面模式図である。
られるＭＯＳ構造の一例の断面模式図である。
【図３】本発明に係るウエーハの評価方法において用い
られるＭＯＳ構造を形成するために用いた蒸着用マスク
を示す平面図である。
られるＭＯＳ構造を形成するために用いた蒸着用マスク
を示す平面図である。
【図４】本発明のウェーハの評価方法によるＲＳＦのあ
るウェーハの少数キャリア発生ライフタイムの比の頻度
ヒストグラフである。
るウェーハの少数キャリア発生ライフタイムの比の頻度
ヒストグラフである。
【図５】本発明のウェーハの評価方法によるＲＳＦのな
いウェーハの少数キャリア発生ライフタイムの比の頻度
ヒストグラフである。
いウェーハの少数キャリア発生ライフタイムの比の頻度
ヒストグラフである。
１０ ＭＯＳダイオード １２ ウェーハ基板 １４ 酸化膜 １６ Ａｌゲート電極
Claims (1)
- 【請求項１】ウェーハの製造時のストレスに起因する結
晶欠陥および析出物によってウェーハを評価するに際
し、 ほぼ同じ製造履歴を有する２枚のウェーハを用意し、一
枚のウェーハをＮ2雰囲気中、６００〜９００℃で８時
間以上熱処理し、続いてＯ2 雰囲気中、９００〜１１５
０℃で２〜４時間熱処理した後、この熱処理したウェー
ハと他方の熱処理していないウェーハのそれぞれにＭＯ
Ｓ構造を形成した後、各々のウェーハの面内の少数キャ
リヤ発生ライフタイムをそれぞれ複数箇所に亘って測定
し、熱処理していないウェーハに対する熱処理したウェ
ーハの少数キャリヤ発生ライフタイムの比を求め、この
比のバラツキからウェーハの良品率を推定することを特
徴とするウェーハの評価方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28861091A JPH05129404A (ja) | 1991-11-05 | 1991-11-05 | ウエーハの評価方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28861091A JPH05129404A (ja) | 1991-11-05 | 1991-11-05 | ウエーハの評価方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05129404A true JPH05129404A (ja) | 1993-05-25 |
Family
ID=17732444
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28861091A Withdrawn JPH05129404A (ja) | 1991-11-05 | 1991-11-05 | ウエーハの評価方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05129404A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100489994B1 (ko) * | 2002-09-24 | 2005-05-17 | 주식회사 실트론 | 반도체 소자의 불량 검출 방법 |
| JP2013162094A (ja) * | 2012-02-08 | 2013-08-19 | Shin Etsu Handotai Co Ltd | 金属汚染評価方法 |
| JP2016127192A (ja) * | 2015-01-07 | 2016-07-11 | 信越半導体株式会社 | シリコン基板の選別方法及びシリコン基板 |
| WO2019017190A1 (ja) * | 2017-07-18 | 2019-01-24 | 株式会社Sumco | シリコンウェーハ製造工程の評価方法およびシリコンウェーハの製造方法 |
| CN109844966A (zh) * | 2016-09-08 | 2019-06-04 | 法国原子能及替代能源委员会 | 用于根据硅晶片的体寿命分选硅晶片的方法 |
| US11228888B2 (en) | 2013-09-06 | 2022-01-18 | Paypal, Inc. | Bluetooth low energy (BLE) pre-check in |
-
1991
- 1991-11-05 JP JP28861091A patent/JPH05129404A/ja not_active Withdrawn
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100489994B1 (ko) * | 2002-09-24 | 2005-05-17 | 주식회사 실트론 | 반도체 소자의 불량 검출 방법 |
| JP2013162094A (ja) * | 2012-02-08 | 2013-08-19 | Shin Etsu Handotai Co Ltd | 金属汚染評価方法 |
| US11228888B2 (en) | 2013-09-06 | 2022-01-18 | Paypal, Inc. | Bluetooth low energy (BLE) pre-check in |
| JP2016127192A (ja) * | 2015-01-07 | 2016-07-11 | 信越半導体株式会社 | シリコン基板の選別方法及びシリコン基板 |
| CN109844966A (zh) * | 2016-09-08 | 2019-06-04 | 法国原子能及替代能源委员会 | 用于根据硅晶片的体寿命分选硅晶片的方法 |
| CN109844966B (zh) * | 2016-09-08 | 2023-02-17 | 法国原子能及替代能源委员会 | 用于根据硅晶片的体寿命分选硅晶片的方法 |
| WO2019017190A1 (ja) * | 2017-07-18 | 2019-01-24 | 株式会社Sumco | シリコンウェーハ製造工程の評価方法およびシリコンウェーハの製造方法 |
| JP2019021760A (ja) * | 2017-07-18 | 2019-02-07 | 株式会社Sumco | シリコンウェーハ製造工程の評価方法およびシリコンウェーハの製造方法 |
| US11626331B2 (en) | 2017-07-18 | 2023-04-11 | Sumco Corporation | Method of evaluating silicon wafer manufacturing process and method of manufacturing silicon wafer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8551246B2 (en) | Method for evaluating oxide dielectric breakdown voltage of a silicon single crystal wafer | |
| CN1981369A (zh) | 减少硅晶片中的金属杂质的方法 | |
| KR20100070989A (ko) | 어닐링 웨이퍼 및 어닐링 웨이퍼의 제조 방법 | |
| JPH11168106A (ja) | 半導体基板の処理方法 | |
| KR20190084298A (ko) | 단결정 실리콘으로 이루어진 반도체 웨이퍼, 및 단결정 실리콘으로 이루어진 반도체 웨이퍼의 제조 방법 | |
| IL271789A (en) | A semiconductor wafer made of a single silicon crystal and a process for its production | |
| JPH05129404A (ja) | ウエーハの評価方法 | |
| US4564416A (en) | Method for producing a semiconductor device | |
| JPH09283529A (ja) | 半導体基板の製造方法およびその検査方法 | |
| US9958493B2 (en) | Method for evaluating defect region of semiconductor substrate | |
| US7960253B2 (en) | Thin silicon wafer with high gettering ability and production method thereof | |
| KR20020060244A (ko) | 어닐 웨이퍼의 제조방법 및 어닐 웨이퍼 | |
| KR100712057B1 (ko) | 실리콘 단결정층의 제조 방법 및 실리콘 단결정층 | |
| JPH06295913A (ja) | シリコンウエハの製造方法及びシリコンウエハ | |
| JPH11297704A (ja) | 酸素析出物密度の評価方法 | |
| JPH11288942A (ja) | 半導体装置の製造方法 | |
| JP4305800B2 (ja) | シリコンウエハ表面の窒化物評価方法 | |
| JPS5854497B2 (ja) | 半導体基板の内部欠陥によるゲッタリング効果を増大させる方法 | |
| JPH08124984A (ja) | シリコンウェーハの表面近傍に存在する八面体状酸素析出物の推定方法 | |
| JPH05180806A (ja) | ウェーハの評価方法 | |
| JP2000264783A (ja) | シリコン半導体基板及びその製造方法 | |
| JP2948119B2 (ja) | シリコンウェーハの表面近傍に存在する八面体状酸素析出物の検出方法 | |
| JP3234054B2 (ja) | 半導体デバイス用シリコンウェーハおよびその製造方法 | |
| JP5227586B2 (ja) | アニールシリコンウエハの製造方法 | |
| JPH02224249A (ja) | Ｓｉ基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990204 |