JP3090089B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3090089B2 JP3090089B2 JP09138602A JP13860297A JP3090089B2 JP 3090089 B2 JP3090089 B2 JP 3090089B2 JP 09138602 A JP09138602 A JP 09138602A JP 13860297 A JP13860297 A JP 13860297A JP 3090089 B2 JP3090089 B2 JP 3090089B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- nitride film
- heat treatment
- silicon nitride
- nitrogen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
方法に関し、特にMIS(Metal-Insulator-Semiconduc
tor)型電界効果トランジスタの製造方法に関する。
OS型電界効果トランジスタにおいては、ゲート酸化膜
を薄膜化するに伴い、後工程の熱処理時にゲートポリシ
リコン中のボロンがゲート酸化膜を突き抜けて、トラン
ジスタの電気特性を変動させたり、信頼性を低下させる
という問題がある。ゲート酸化膜に窒素を混入すること
でボロンの突き抜けを抑制できることが知られており、
従来、一酸化二窒素(N 2O)雰囲気中で熱処理を行う
ことによって酸化膜の形成と同時に膜中に窒素を導入す
る(特開平4−199683号公報)、あるいは、シリ
コン表面に窒素をイオン注入法によって導入し、その
後、酸素雰囲気中で熱処理を行うことで酸化膜中に窒素
を導入する方法(1996・シンポジウム・オン・ブイ
エルエスアイ・テクノロジー・ダイジェスト・オブ・テ
クニカル・ペーパーズ(1996 Symposium on VLSI Techn
ology,Digest of Technical Papers)、18〜19頁、
1996年、6月11日)が開示されている。
化を図るために、さらなるゲート酸化膜の薄膜化が進ん
でいるが、膜厚が薄くなるにつれて、ボロンの突き抜け
を抑制するために必要な膜中の窒素濃度はさらに高くす
る必要がある。
法では、ゲート酸化膜の成長と膜中への窒素導入を同時
に行っているため、酸化膜厚を薄くし、なおかつ、膜中
の窒素濃度を濃くすることが困難である。
導入し、その後に酸化を行う方法においては、注入量に
よって窒素量を独立に制御できるため、N2Oガスを用
いた方法よりも窒素濃度を濃くすることができる。
れた窒素はシリコン表面からある広がりを持って存在す
るため、その後の酸化によって窒素は酸化膜中に取り込
まれていくものの、シリコン中に残留するという問題が
生じる。また、イオン注入によって格子欠陥が誘発され
る。これらの原因で不純物が異常拡散を起こし、その結
果、トランジスタの設計が困難になるという問題が生じ
る。
膜化を、従来の製造方法に比べて不純物が異常拡散せず
安定かつ容易に実現でき、さらに、絶縁膜中の窒素濃度
が高濃度であるゲート絶縁膜を有する半導体装置の製造
方法を提供することである。
を達成するために種々の検討を重ねた結果、本発明を完
成した。
縁膜の形成において、基板上にシリコン窒化膜を形成
し、続いて、該シリコン窒化膜を、膜厚増加がほとんど
起きないように水蒸気雰囲気中で熱処理することによっ
て窒素を多量に含んだ膜厚3nm以下のゲート絶縁膜を
形成することを特徴とする半導体装置の製造方法に関す
る。
気雰囲気中での熱処理を、900℃より低い温度で行う
第1の発明の半導体装置の製造方法に関する。
窒化膜の形成を、シリコン基板をアンモニア雰囲気中、
800〜1200℃で熱処理することによって行う第1
又は第2の発明の半導体装置の製造方法に関する。
参照して説明する。図1は、本発明の一実施形態を示す
製造工程断面図である。
(素子分離酸化膜)2を形成する(図1(a))。続い
て、シリコン表面を清浄化した後、800〜1200℃
のアンモニア雰囲気中で熱処理を行ってシリコン窒化膜
3を形成する(図1(b))。
依存性を示す。800〜1200℃の範囲に温度を設定
することで、3nm以下のシリコン窒化膜を形成できる
ことがわかる。
℃より低い温度、好ましくは350℃以上900℃未満
の熱処理を行い、窒素を多量に含んだゲート絶縁膜4を
形成する(図1(c))。900℃より低い温度で熱処
理をする理由は、図3に示す実験結果から、900℃以
上で熱処理を行うと、膜中への酸素の拡散が激しくなっ
て膜厚の増加が顕著になるからである。
(図1(d))、次いでイオン注入と活性化用の熱処理
によってP型ポリシリコンゲート電極6及びソース・ド
レイン領域7を形成する(図1(e))。
孔の開口、アルミニウムの堆積とパターニングによりア
ルミ配線9を形成する(図1(f))。
スタのしきい値電圧のソース・ドレイン熱処理温度依存
性を示したものである。ゲート酸化膜を通常の熱酸化膜
で形成した場合、膜厚が4nmであっても1050℃で
はしきい値電圧が大きく変化しているが、本発明で形成
した絶縁膜では2.5nmと薄くしても1050℃でし
きい値電圧変化は小さく、ボロンの突き抜けが抑制でき
ていることが分かる。
シリコン窒化膜を形成し、その後、酸化雰囲気中で熱処
理することによってゲート絶縁膜を形成する。
の熱処理によってシリコンを窒化することで形成する
が、シリコン窒化膜が成長するためには、窒素がシリコ
ン窒化膜中を拡散してシリコン窒化膜とシリコンとの界
面に到達し、そこで窒化反応を起こす必要がある。その
際、シリコン窒化膜中における窒素の拡散は遅いため、
窒化膜厚は窒化時間に対して飽和する。そのため、窒化
温度を制御するだけで3nm以下の極薄シリコン窒化膜
を容易に形成することができる。
窒化膜を用いることによって、10 22cm-3程度の非常
に高濃度の窒素を絶縁膜中にだけに導入でき、しかも、
窒素イオン注入に比べてシリコン基板中の欠陥を低減で
きる。
に固定電荷や、シリコン窒化膜とシリコンとの界面に界
面準位をもたらすおそれがある。そこで、窒化後に水蒸
気の酸化雰囲気中で熱処理を行うと、窒化膜中に酸素や
水素が浸透して不飽和結合手が終端されて構造緩和が生
じ、固定電荷や界面準位が低減される。
する。
酸化法を用いて300nmの素子分離酸化膜2を形成し
た(図1(a))。次いで、シリコン表面をRCA洗浄
およびDHF溶液によって清浄化した後、1050℃の
アンモニア雰囲気中で1分間熱処理を行って、2.5n
mの窒化膜3を形成した(図1(b))。
の熱処理を行うことで、窒素を多量に含むゲート絶縁膜
4を形成した(図1(c))。750℃、30分の熱処
理では、膜厚増加はほとんど起きなかった。
コンを堆積した後、フォトリソグラフィー工程とエッチ
ング工程によってポリシリコンゲート電極5を形成した
(図1(d))。続いて、フッ化ボロンを注入エネルギ
ー30keV、ドーズ量3×1015cm-2でイオン注入
し、1050℃、1分の急速熱処理によってP型ポリシ
リコンゲート電極6とソース・ドレイン領域7を形成し
た(図1(e))。
フォトリソグラフィー工程とエッチング工程を用いたコ
ンタクト孔の開口、アルミニウムの堆積とパターニング
によってアルミ配線9を形成することで、Pチャネルト
ランジスタを完成した(図1(f))。
1050℃で熱処理した場合のしきい値電圧変動は従来
の1V以上から0.1V程度に低減した。また、固定電
荷による電圧変動も0.1V程度に低減し、界面準位の
増加も見られなかった。さらに、ストレス電圧を加えて
ホットキャリアに起因するトランジスタ特性の時間変動
を評価した結果、本実施例においては通常の熱酸化膜で
形成したトランジスタに比べて10倍以上素子寿命が向
上した。
造例を示したが、本発明はNチャネルトランジスタや、
NチャネルとPチャネルトランジスタの両方を含むCM
OSトランジスタに対しても適用できる。
よれば、1050℃で熱処理を行ってもボロンの突き抜
けが生じない、3nm以下の極薄ゲート絶縁膜を形成で
きることが可能である。
トランジスタの長期信頼性が向上する。長期信頼性の一
つに、トランジスタの動作中に高エネルギーを得たキャ
リアがシリコンと絶縁膜の界面を破壊することによって
特選変動を引き起こすホットキャリア効果があるが、シ
リコンと窒素の結合は、シリコンと酸素の結合やシリコ
ンと水素の結合に比べて安定であるため、界面が堅固に
なってホットキャリア効果を改善できる。別の長期信頼
性の尺度として、BT(Bias Temperature)信頼性やT
DDB(Time Dependent Dielectric Breakdown)信頼
性があり、ボロンが突き抜けることによって信頼性が劣
化することが知られているが、本発明によればボロン突
き抜けが生じないため、これらの信頼性も向上する。
め、不純物の異常拡散が起きないという利点がある。
トランジスタの長期信頼性が向上する。
である。
グラフである。
時間依存性および酸化温度依存性を示すグラフである。
存性を示すグラフである。
Claims (3)
- 【請求項1】 半導体基板上へのゲート絶縁膜の形成に
おいて、基板上にシリコン窒化膜を形成し、続いて、該
シリコン窒化膜を、膜厚増加がほとんど起きないように
水蒸気雰囲気中で熱処理することによって窒素を多量に
含んだ膜厚3nm以下のゲート絶縁膜を形成することを
特徴とする半導体装置の製造方法。 - 【請求項2】 前記水蒸気雰囲気中での熱処理を、90
0℃より低い温度で行う請求項1記載の半導体装置の製
造方法。 - 【請求項3】 半導体基板上へのシリコン窒化膜の形成
は、シリコン基板をアンモニア雰囲気中、800〜12
00℃で熱処理することによって行う請求項1又は2記
載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP09138602A JP3090089B2 (ja) | 1997-05-28 | 1997-05-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP09138602A JP3090089B2 (ja) | 1997-05-28 | 1997-05-28 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10335639A JPH10335639A (ja) | 1998-12-18 |
JP3090089B2 true JP3090089B2 (ja) | 2000-09-18 |
Family
ID=15225933
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP09138602A Expired - Lifetime JP3090089B2 (ja) | 1997-05-28 | 1997-05-28 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3090089B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW533489B (en) * | 2000-06-30 | 2003-05-21 | Hitachi Ltd | Semiconductor device and production method thereof |
US20020187651A1 (en) * | 2001-06-11 | 2002-12-12 | Reid Kimberly G. | Method for making a semiconductor device |
-
1997
- 1997-05-28 JP JP09138602A patent/JP3090089B2/ja not_active Expired - Lifetime
Non-Patent Citations (1)
Title |
---|
伊藤隆司,外2名著,電子材料シリーズ,VLSIの薄膜技術,丸善(昭61−09−30)p.19,21 |
Also Published As
Publication number | Publication date |
---|---|
JPH10335639A (ja) | 1998-12-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0690487B1 (en) | Methods for forming oxide films | |
US7759260B2 (en) | Selective nitridation of gate oxides | |
JPH10313114A (ja) | 半導体装置の製造方法 | |
US20040227198A1 (en) | Semiconductor device and method of manufacturing the same | |
JPH08306687A (ja) | 半導体装置およびその製造方法 | |
US6417570B1 (en) | Layered dielectric film structure suitable for gate dielectric application in sub-0.25 μm technologies | |
JP3326717B2 (ja) | 半導体装置の製造方法 | |
JP2001085680A (ja) | 半導体装置の製造方法 | |
JPH1041506A (ja) | 半導体装置及びその製造方法 | |
JP2002222941A (ja) | Mis型半導体装置及びその製造方法 | |
JP3090089B2 (ja) | 半導体装置の製造方法 | |
JPH04116869A (ja) | 半導体素子およびその製造方法 | |
US6309932B1 (en) | Process for forming a plasma nitride film suitable for gate dielectric application in sub-0.25 μm technologies | |
JP2889295B2 (ja) | 半導体装置及びその製造方法 | |
JPH1167760A (ja) | 半導体装置の製造方法 | |
JPH1197683A (ja) | 半導体装置及びその製造方法 | |
JP2796049B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
JPH0582777A (ja) | Mos型電界効果トランジスタ及びその製造方法 | |
JP2000243961A (ja) | 半導体素子のゲート酸化膜の形成方法 | |
JPH0376272A (ja) | 絶縁ゲート型電界効果トランジスタ | |
JPH07335876A (ja) | ゲート絶縁膜の形成方法 | |
JP2658848B2 (ja) | 半導体装置の製造方法 | |
JP3429567B2 (ja) | Mos半導体装置の製造方法 | |
JPH0575041A (ja) | Cmos半導体装置 | |
JP2004031494A (ja) | 電界効果型トランジスタの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070721 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080721 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090721 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100721 Year of fee payment: 10 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110721 Year of fee payment: 11 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110721 Year of fee payment: 11 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110721 Year of fee payment: 11 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110721 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120721 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120721 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130721 Year of fee payment: 13 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |