KR0170472B1 - 주사관통현미경의 저전압진공증착을 이용한 상온작동 단일전자트랜지스터의 제조방법 - Google Patents

주사관통현미경의 저전압진공증착을 이용한 상온작동 단일전자트랜지스터의 제조방법 Download PDF

Info

Publication number
KR0170472B1
KR0170472B1 KR1019950053661A KR19950053661A KR0170472B1 KR 0170472 B1 KR0170472 B1 KR 0170472B1 KR 1019950053661 A KR1019950053661 A KR 1019950053661A KR 19950053661 A KR19950053661 A KR 19950053661A KR 0170472 B1 KR0170472 B1 KR 0170472B1
Authority
KR
South Korea
Prior art keywords
tip
oxide film
silicon oxide
gold
island structure
Prior art date
Application number
KR1019950053661A
Other languages
English (en)
Other versions
KR970054430A (ko
Inventor
박강호
하정숙
이일항
Original Assignee
정선종
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정선종, 한국전자통신연구원 filed Critical 정선종
Priority to KR1019950053661A priority Critical patent/KR0170472B1/ko
Priority to US08/694,316 priority patent/US5710051A/en
Publication of KR970054430A publication Critical patent/KR970054430A/ko
Application granted granted Critical
Publication of KR0170472B1 publication Critical patent/KR0170472B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/7613—Single electron transistors; Coulomb blockade devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N99/00—Subject matter not provided for in other groups of this subclass
    • H10N99/05—Quantum devices, e.g. quantum interference devices, metal single electron transistors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/84—Manufacture, treatment, or detection of nanostructure
    • Y10S977/849—Manufacture, treatment, or detection of nanostructure with scanning probe
    • Y10S977/85—Scanning probe control process
    • Y10S977/851—Particular movement or positioning of scanning tip
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/84—Manufacture, treatment, or detection of nanostructure
    • Y10S977/849—Manufacture, treatment, or detection of nanostructure with scanning probe
    • Y10S977/855—Manufacture, treatment, or detection of nanostructure with scanning probe for manufacture of nanostructure
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/84—Manufacture, treatment, or detection of nanostructure
    • Y10S977/849—Manufacture, treatment, or detection of nanostructure with scanning probe
    • Y10S977/86—Scanning probe structure
    • Y10S977/861—Scanning tunneling probe
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/84—Manufacture, treatment, or detection of nanostructure
    • Y10S977/849—Manufacture, treatment, or detection of nanostructure with scanning probe
    • Y10S977/86—Scanning probe structure
    • Y10S977/875—Scanning probe structure with tip detail
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/902—Specified use of nanostructure
    • Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
    • Y10S977/936—Specified use of nanostructure for electronic or optoelectronic application in a transistor or 3-terminal device
    • Y10S977/937—Single electron transistor

Abstract

본 발명은 주사관통현미경의 저전압진공증착을 이용한 상온작동 단일전자트랜지스터의 제조방법에 관한 것이다.
좀 더 구체적으로, 본 발명은 주사관통현미경(scanning tunneling microscopy:STM)의 저전압진공증착을 이용하여 실리콘 산화막 상에 섬구조(island)와 관통영역(tunneling junction)을 형성하여 상온에서도 작동이 가능한 단일전자트랜지스터(single electron transistor:SET)를 제조하는 방법에 관한 것이다.
본 발명의 상온작동 SET의 제조방법은 진공환경하에서, 실리콘 기판(10)상의 실리콘 산화막(1) 위에 STM의 탐침인 금 팁(2)을 접근시켜 산화막(1)의 표면과 팁(2)의 선단이 4 내지 6Å 의 거리에 이격되도록 유지하는 단계; 상기한 실리콘 산화막(1)과 금 팁(2) 사이에 5 내지 10V의 전기 펄스를 가하여 금 팁(2)을 이루는 금 원자들을 실리콘 산화막(1)의 표면상에 진공증착하는 연속적인 저전압진공증착에 의해 수 나노미터 사이즈의 2차원 섬구조(3)를 형성하고, 섬구조(3)의 좌우측에 일정간격 이격되도록 소스(5)와 드레인(6)을 형성하여 섬구조(3)의 좌우측에 진공전자관통장벽(4)을 형성하는 단계; 및, 상기한 실리콘 기판(10)의 반대면에 게이트(7)를 접합시키는 단계를 포함한다.
본 발명의 제조방법에 따르면, SET의 섬구조의 크기를 나노미터 사이즈로 간단히 형성함으로써, 상온에서 작동가능한 SET를 경제적으로 제조할 수 있으므로, 저전력, 고집적회로의 실현을 앞당길 수 있다.

Description

주사관통현미경의 저전압진공증착을 이용한 상온작동 단일전자 트랜지스터의 제조방법
제1(a)내지 제1(b)도는 본 발명에 따라 STM의 탐침인 금 팁을 이용하여 나노미터 사이즈의 섬구조를 실리콘 산화막 위에 형성하는 과정을 나타낸 개략적인 제조 공정도.
제2도는 본 발명의 제조방법에 따라 제조된 상온작동 SET의 상세도.
* 도면의 주요부분에 대한 부호의 설명
1 : 실리콘 산화막 2 : 금 팁
3 : 섬구조 4 : 진공전자관통장벽
5 : 소스 6 : 드레인
7 : 게이트 10 : 실리콘 기판
본 발명은 주사관통현미경의 저전압진공증착을 이용한 상온작동 단일전자트랜지스터의 제조방법에 관한 것이다.
좀 더 구체적으로, 본 발명은 주사관통현미경(scanning tunneling microscopy:STM)의 저전압진공증착을 이용하여 실리콘 산화막 상에 섬구조(island)와 관통영역(tunneling junction)을 형성하여 상온에서도 작동이 가능한 단일전자트랜지스터(single electron transistor:SET)를 제조하는 방법에 관한 것이다.
최근에, 단일전자트랜지스터(이하, 'SET'라 한다)는 미래의 저전력, 고집적회로의 전자소자로서 각광을 받고 있으며, 이러한 저전력, 고집적회로의 실현을 위해서는 전자 하나씩을 조절할 수 있는 SET의 제조방법의 개발이 필수적이다.
그러나, 종래기술에 따른 SET는 그 사이즈의 한계 때문에, 저온에서만 구동이 가능하였으며, 상온에서는 작동이 불가능하여 산업상 실제로 사용하는데에는 한계를 지니고 있었다.
SET의 실제적인 구동에 있어서 상온에서의 작동은 SET의 실용성을 현실화시킬 수 있을 것으로 기대되나, 이러한 상온에서 작동가능한 SET를 얻기 위해서는, 그 정전용량(capacitance)을 낮추고 열적요동(thermal fluctuation)을 무시할 수 있도록, SET의 섬구조의 크기를 나노미터 사이즈가 되도록 형성하여야 하는 것으로 알려지고 있다.
즉, SET에 있어서 상온의 열적요동이 수십meV 정도이므로, 이를 무시할 수 있기 위해서는, 도체의 전기화학적 포텐셜(electro-chemical potential)의 변화량 Δμ=e2/C는 적어도 수십 me/V보다 커야만 하고, 정전용량은 10-18F보다 작아야하며, 정전용량을 10-18F보다 작게 유지하기 이해서는 SET의 섬구조의 사이즈를 나노미터 크기보다 작게 형성하여야 한다는 것으로 알려지고 있다.
그러나, SET의 제조와 관련된 대부분의 종래기술에서는 SET의 구조를 광(lignt)이나, 전자선 리소그래피(electron beam lithography)에 의해 제작하였기 때문에, 그 선폭의 한계인 0.1㎛ 이하의 사이즈를 지닌 SET 구조의 제조가 불가능하였으며, 그 결과 상온에서 작동할 수 있는 SET는 제조상의 어려움 때문에, 현재까지 현실화되지 못하고 있다.
그러나, 최근의 많은 연구결과에서는 상기한 나노미터 사이즈 구조의 형성은 주사관통현미경(이하, 'STM'이라 한다)이나, 원자력현미경(atomic force microscopy, AFM)을 통하여 가능하다는 것이 밝혀진 바 있으나, 이를 SET의 제조에 실제적으로 적용한 종래기술은 전무한 실정이다.
한편, 상기한 STM은 원자수준으로 뾰족한 탐침(probe)을 압전(piezo-electric)물질을 이용하여 전기적으로 시료의 표면에 약 10Å 정도의 거리로 접근시키고 바이어스(bias) 전압을 가해, 양자역학적인 전자관통현상을 야기시켜 전자관통전류를 측정하고, 피드백 증폭기(feed-back amplifier)등을 사용하여 일정한 전류를 흘리면서,x-y 주사(scan)를 수행하여 탐침에 걸리는 z-방향(direction)의 압전물질의 전압을 측정하고 그 신호를 영상화 함으로써, 시료의 표면의 전자구조나 원자구조를 원자단위의 해상도로서 밝혀내는 장비로서, 최근에는 단순히 영상을 얻어내는 현미경으로서의 역할뿐만 아니라, 고체 표면에 원자수준의 패턴을 형성하는 수단으로 사용되어 그 역할이 확대되고 있는 장비이다.[참조 : R. Wiesendanger, H. J. Guentherodt, Scanning Tunneling Microscopy, I, II, III, Springer-Verlag series).
결국, 본 발명의 상기한 종래기술의 한계를 극복하기 위한 것으로, 본 발명의 목적은 STM의 저전압진공증착을 이용하여 상온에서도 작동이 가능한 SET를 제조할 수 있는 방법을 제공함에 있다.
본 발명자들은 STM의 저전압진공증착을 이용하여 실리콘 산화막상에 나노미터 사이즈의 섬구조와 관통영역을 형성함으로써, 상온에서 작동가능한 SET를 제조할 수 있다는 것을 알아내고, 예의 연구를 거듭한 결과 본 발명을 완성하기에 이르렀다.
상기한 목적을 달성하는 본 발명의 상온작동 SET의 제조방법은, 진공환경하에서, 실리콘 기판 상의 실리콘 산화막 위에 STM의 탐침인 금 팁(Au tip)을 접근시켜 산화막의 표면과 팁의 선단이 4 내지 6Å의 거리에 이격되도록 유지하는 단계;
상기한 실리콘 산화막과 금 팁 사이에 5 내지 10V의 전기 펄스(pulse)를 가하여 금 팁을 이루는 금 원자들을 실리콘 산화막의 표면상에 진공증착하는 연속적인 저전압진공증착에 의해 수 나노미터 사이즈의 2차원 섬구조를 형성하고, 섬구조의 좌우측에 일정간격 이격되도록 소스(source)와 드레인(drain)을 형성하여 섬구조의 좌우측에 진공전자관통장벽을 형성하는 단계; 및,
상기한 실리콘 기판의 반대면에 게이트(gate)를 접합시키는 단계를 포함한다.
이하, 본 발명에 따른 STM의 저전압진공증착을 이용한 SET의 제조방법에 대한 바람직한 실시예를 첨부도면을 참조하여 보다 상세히 설명한다.
제1도는 본 발명에 따라, STM의 탐침인 금 팁을 이용하여 나노미터 사이즈의 섬구조를 실리콘 산화막 위에 형성하는 과정을 나타낸 개략적인 제조공정도이다.
제1(a)도에 도시된 바와 같이, 진공환경하에서, 실리콘 기판 상의 약 100Å 두께의 실리콘 산화막(1)위에 STM의 탐침인 금 팁(2)을 접근시켜 산화막(1)의 표면과 팁의 선단이 약 5Å의 거리에 이격되도록 유지하고, 이 상탱에서, 제1(b)도에 도시된 바와 같이, 상기한 실리콘 산화막(1)과 금 팁(2)사이에 5 내지 10V의 전기 펄스를 가하면, 금 팁(2)을 이루고 있던 금 원자들이 부분적으로 강한 전장(1V/Å 이상)의 영양하에서 실리콘 산화막(1)의 표면상에 진공증착하게 된다.
상기한 연속적인 저전압진공증착과정에 의해 실리콘 산화막(1)상에 수 나노미터 사이즈의 금 클러스터(Au cluster)인 2차원 섬구조(3)를 형성하게 되고, 섬구조(3)의 좌우측에 일정간격 이격되도록 소스와 드레인을 형성하여 섬구조(3)의 좌우측에 진공전자광통벽을 형성하는 초미세 구조를 형성한 다음, 상기한 실리콘 기판의 반대면에 게이트를 접합시킴으로써, 본 발명의 SET 구조를 형성한다.
일반적으로, SET 구조의 실현을 위해서는 몇가지 필수조건이 요구 되는데, 우선, 전자관통이 가능해야 하고, 전자광통장벽에서의 정전용량이 10-19F 이하이어야 하며, 열적요동을 이기기 위해서는 게이트와 섬구조 사이의 정전 용량 또한 10-18F 이하로 유지되어야 한다.
제2도는 상기한 필수조건을 모두 만족하는 동시에, 상기한 본 발명의 제조방법에 따라 제조된 상온작동 SET의 상세도이다.
제2도에 도시된 바와 같이, 본 발명의 상온작동 SET는 실리콘 기판(10) 상의 산화막(1) 표면 중앙에 섬구조(3)가 형성되고, 섬구조(3)의 좌우측에는 진공전자관통장벽(4)이 형성되며, 섬구조(3)와 일정간격 이격된 좌우측에는 소스(5)와 드레인(6)이 형성되고, 상기한 실리콘 기판(10)의 반대면에는 게이트(7)가 접합형성된 구조를 지닌다.
종래기술에 따른 SET는 그 사이즈의 한계 때문에, 저온에서만 구동이 가능하였으나, 상기한 본 발명의 제조방법에 따르면, SET의 섬구조의 크기를 나노미터 사이즈로 간단히 형성함으로써, 상온에서 작동가능한 SET를 경제적으로 제조할 수 있으므로, 저전력, 고집적회로의 실현을 앞당길 수 있다.

Claims (2)

  1. 진공환경하에서, 실리콘 기판(10)상의 실리콘 산화막(1) 위에 STM의 탐 침인 금 팁(2)을 접근시켜 산화막(1)의 표면과 팁(2)의 선단이 4 내지 6Å의 거리에 이격되도록 유지하는 단계; 상기한 실리콘 산화막(1)과 금 팁(2) 사이에 5 내지 10V의 전기 펄스를 가하여 금 팁(2)을 이루는 금 원자들을 실리콘 산화막(1)의 표면상에 진공증착하는 연속적인 저전압진공증착에 의해 수 나노미터 사이즈의 2차원 섬구조(3)를 형성하고, 섬구조(3)의 좌우측에 일정간격 이격되도록 소스(5)와 드레인(6)을 형성하여 섬구조(3)의 좌우측에 진공전자관통장벽(4)을 형성하는 단계; 및, 상기한 실리콘 기판(10)의 반대면에 게이트(7)를 접합시키는 단계를 포함하는 상온작동 SET의 제조방법.
  2. 진공환경하에서, 실리콘 기판(10)상의 실리콘 산화막(1) 위에 STM의 탐 침인 금 팁(2)을 접근시켜 산화막(1)의 표면과 팁(2)의 선단이 4 내지 6Å의 거리에 이격되도록 유지하고, 상 기한 실리콘 산화막(1)과 금 팁(2) 사이에 5 내지 10V의 전기 펄스를 가하여 금 팁(2)을 이루는 금 원자들을 실리콘 산화막(1)의 표면상에 진공증착하는 연속적인 저전압진공증착에 의해 수 나노미터 사이즈의 2차원 섬구조(3)를 형성한 후, 섬구조(3)의 좌우측에 일정간격 이격되도록 소스(5)와 드레인(6)을 형성하여 섬구조(3)의 좌우측에 진공전자관통장벽(4)을 형성한 다음, 상기한 실리콘 기판(10)의 반대면에 게이트(7)를 접합시켜 제조된 상온작동 SET.
KR1019950053661A 1995-12-21 1995-12-21 주사관통현미경의 저전압진공증착을 이용한 상온작동 단일전자트랜지스터의 제조방법 KR0170472B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019950053661A KR0170472B1 (ko) 1995-12-21 1995-12-21 주사관통현미경의 저전압진공증착을 이용한 상온작동 단일전자트랜지스터의 제조방법
US08/694,316 US5710051A (en) 1995-12-21 1996-08-08 Method for manufacturing a single electron transistor by using a scanning tunneling microscopy

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950053661A KR0170472B1 (ko) 1995-12-21 1995-12-21 주사관통현미경의 저전압진공증착을 이용한 상온작동 단일전자트랜지스터의 제조방법

Publications (2)

Publication Number Publication Date
KR970054430A KR970054430A (ko) 1997-07-31
KR0170472B1 true KR0170472B1 (ko) 1999-02-01

Family

ID=19442551

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950053661A KR0170472B1 (ko) 1995-12-21 1995-12-21 주사관통현미경의 저전압진공증착을 이용한 상온작동 단일전자트랜지스터의 제조방법

Country Status (2)

Country Link
US (1) US5710051A (ko)
KR (1) KR0170472B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100434553B1 (ko) * 1997-08-27 2004-09-18 삼성전자주식회사 단일전자트랜지스터및그제조방법
KR100486696B1 (ko) * 1998-02-04 2006-04-21 삼성전자주식회사 금속-실리콘산화물을이용한단일전자트랜지스터및그제조방법
KR100604813B1 (ko) * 2001-05-14 2006-07-26 삼성전자주식회사 정보기록방법
KR20210075422A (ko) 2019-12-13 2021-06-23 송윤근 홀로그램영상을 이용한 상패

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6207034B1 (en) 1997-12-05 2001-03-27 Massachusetts Institute Of Technology Method of manufacture of polymer transistors with controllable gap
KR100434534B1 (ko) * 1998-10-13 2004-07-16 삼성전자주식회사 쇼트키 터널 장벽을 이용한 단일 전자 트랜지스터 및 그 제조방법
US6198113B1 (en) 1999-04-22 2001-03-06 Acorn Technologies, Inc. Electrostatically operated tunneling transistor
KR100340929B1 (ko) * 1999-11-25 2002-06-20 오길록 금속 초박막을 이용한 단전자 트랜지스터
US7015499B1 (en) 1999-12-01 2006-03-21 D-Wave Systems, Inc. Permanent readout superconducting qubit
US6459097B1 (en) 2000-01-07 2002-10-01 D-Wave Systems Inc. Qubit using a Josephson junction between s-wave and d-wave superconductors
US7615402B1 (en) 2000-07-07 2009-11-10 Acorn Technologies, Inc. Electrostatically operated tunneling transistor
FR2818439B1 (fr) * 2000-12-18 2003-09-26 Commissariat Energie Atomique Procede de fabrication d'un ilot de matiere confine entre des electrodes, et applications aux transistors
US6504172B2 (en) 2001-03-16 2003-01-07 D-Wave Systems, Inc. Superconducting dot/anti-dot flux qubit based on time-reversal symmetry breaking effects
DE102008031819A1 (de) * 2008-07-05 2010-01-14 Forschungszentrum Jülich GmbH Drei- oder Mehrtorbauelement auf Basis des Tunneleffekts
CN101783364B (zh) * 2009-01-21 2011-12-07 中国科学院微电子研究所 一种纳米电子器件的制作方法
CN106430082B (zh) * 2016-10-19 2017-11-28 中国人民解放军国防科学技术大学 一种基于单电子晶体管的电荷探针及其制备方法
US10381468B2 (en) * 2017-03-21 2019-08-13 International Business Machines Corporation Method and structure for forming improved single electron transistor with gap tunnel barriers

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0413042B1 (en) * 1989-08-16 1992-12-16 International Business Machines Corporation Method of producing micromechanical sensors for the afm/stm profilometry and micromechanical afm/stm sensor head
US5266502A (en) * 1990-04-03 1993-11-30 Olympus Optical Co., Ltd. STM memory medium
DE4409863C1 (de) * 1994-03-22 1995-05-04 Siemens Ag Verfahren zur Herstellung eines Einzelelektronen-Bauelementes
US5618760A (en) * 1994-04-12 1997-04-08 The Board Of Trustees Of The Leland Stanford, Jr. University Method of etching a pattern on a substrate using a scanning probe microscope

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100434553B1 (ko) * 1997-08-27 2004-09-18 삼성전자주식회사 단일전자트랜지스터및그제조방법
KR100486696B1 (ko) * 1998-02-04 2006-04-21 삼성전자주식회사 금속-실리콘산화물을이용한단일전자트랜지스터및그제조방법
KR100604813B1 (ko) * 2001-05-14 2006-07-26 삼성전자주식회사 정보기록방법
KR20210075422A (ko) 2019-12-13 2021-06-23 송윤근 홀로그램영상을 이용한 상패

Also Published As

Publication number Publication date
KR970054430A (ko) 1997-07-31
US5710051A (en) 1998-01-20

Similar Documents

Publication Publication Date Title
KR0170472B1 (ko) 주사관통현미경의 저전압진공증착을 이용한 상온작동 단일전자트랜지스터의 제조방법
Matsumoto et al. Room temperature operation of a single electron transistor made by the scanning tunneling microscope nanooxidation process for the TiO x/Ti system
KR930001494B1 (ko) 미세패턴 가공방법 및 그 장치
US5468959A (en) Scanning probe microscope and method for measuring surfaces by using this microscope
KR20010074651A (ko) 집적화된 마이크로컬럼과 주사프로브현미경 어레이
US4785189A (en) Method and apparatus for low-energy scanning electron beam lithography
US6262426B1 (en) Technique and process for the imaging and formation of various devices and surfaces
US6777693B2 (en) Lithographic method using ultra-fine probe needle
US20220299544A1 (en) Atomic nano-positioning device
KR100455279B1 (ko) Ｓｅｔ 소자 제작 방법
US6640433B1 (en) Method for forming a micro-pattern
US5049461A (en) Method of making and using a high resolution lithographic mask
JP2001246600A (ja) 微細加工方法
Ishibashi et al. Characteristics of nanoscale lithography using AFM with a current-controlled exposure system
EP0200083B1 (en) Apparatus for low-energy scanning electron beam lithography
JP2605621B2 (ja) 半導体ウィスカー探針及びその製造方法
EP1759247B1 (de) Verfahren zur elektrostatischen strukturierung einer substratoberfläche und rastersonden-lithographieverfahren damit
CN2462399Y (zh) 对电荷超敏感的库仑计
JP2986127B2 (ja) 微細パターンの描画方法及び描画装置
US7976765B2 (en) System and methods of laser assisted field induced oxide nanopatterning
CN2462400Y (zh) 有自校准功能的对电荷超敏感的库仑计
JP2001119038A (ja) 単電子トランジスタおよびその製造方法
US6252238B1 (en) Micro-processing method using a probe
Wada et al. Micromachine scanning tunneling microscope for nanoscale characterization and fabrication
JPH06241780A (ja) 走査型トンネル顕微鏡、原子間力顕微鏡及びそれらを 用いた加工装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070919

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee