CN2462400Y - 有自校准功能的对电荷超敏感的库仑计 - Google Patents
有自校准功能的对电荷超敏感的库仑计 Download PDFInfo
- Publication number
- CN2462400Y CN2462400Y CN 01201858 CN01201858U CN2462400Y CN 2462400 Y CN2462400 Y CN 2462400Y CN 01201858 CN01201858 CN 01201858 CN 01201858 U CN01201858 U CN 01201858U CN 2462400 Y CN2462400 Y CN 2462400Y
- Authority
- CN
- China
- Prior art keywords
- self
- wave guide
- coulombmeter
- quantum dot
- hypersensitization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
本实用新型属于微电子器件和纳米器件,特别是涉及一种有自校准功能的对电荷超敏感的库仑计。在衬底上的导电材料层中分别有两个源极和漏极;在导电材料层的源极和漏极处各分别有两个槽,分别在两个槽之间的台面形成连接源极和漏极的一维波导,其宽度都是3—800纳米;在一维波导上沉积有线条栅,在一维波导的量子点5和一维波导的量子点6处,有连接量子点5和6的悬浮栅23。可用于探测万分之一的电子电荷。
Description
本实用新型属于微电子器件和纳米器件,特别是涉及一种有自校准功能的对电荷超敏感的库仑计。
纳米技术发展的速度非常快,在不久的将来微电子器件将被纳米器件所取代、至少被部分取代。现获得成功并得到大家公认的纳米器件有单电子晶体管和单电子存储器。可以说,单电子晶体管是最有希望的纳米器件。传统电子晶体管通过控制千万以上的成群电子的集体运动来实现开关、振荡和放大等功能;单电子晶体管则只要通过一个电子的行为就可实现特定的功能。随着集成度的提高,功耗已成为微电子器件电路稳定性的制约因素。以单电子晶体管构成的元件可大大提高微电子的集成度并可使功耗减小到10-5。单电子晶体管如此极低的功耗可解决现集成化电路中因散热引起的不稳定因素问题。它的高度集成化程度可远远超越目前大规模集成化的极限,并能达到海森堡不确定原理设定的极限而成为将来不可被取代的新型器件。另外,随着微电子器件集成度的提高,单元器件尺寸不断减小,所含电子数也不断减少。当系统单元电子数少于10时,每涨落1个电子,系统中电子数的改变大于10%,电子数的涨落将严重影响集成电路的稳定性。现解决这一问题的唯一途径就是:用单电子器件代替传统的器件,并实现其集成。
单电子晶体管的集成化将依赖于各原器件的无线耦合(《应用物理快报》Appl.Phys.Lett.,1996,69,406),这与传统的大规模集成电路原理不同。基于这种单电子器件的集成原理,Nakazato等人(《电子快报》Electrinics Letters,1993,29,384.《日本应用物理快报》Jpn.J.Appl.Phys.Part 1,1995,34,700)实现了有存储功能的单电子存储器和单电子逻辑电路。它们通过单电子晶体管间的隧穿耦合和电容耦合来实现单电子器件的集成。这种集成方法集成出的电子器件有下列不足:1)量子点大小不确定且涨落严重,2)量子点的数目无法确定,3)量子点的势垒高度不可控制、不可调节,4)量子点间的耦合强度不可调节。因而,这种集成方法集成出的单电子器件、单电子电路有复杂难控和不稳定的缺点。Duncan等人(Appl.Phys.Lett.1999,74,1045)利用表面栅耗尽技术实现了两个单电子晶体管的集成,但这两个单电子晶体管间既有电容耦合又有隧穿耦合,且这两种耦合不能完全独立控制,这使得集成出的两个单电子晶体管有复杂难控的缺点。
本实用新型的目的在于克服上述集成出的电子器件的缺陷,基于库仑阻塞原理,提供一种利用单电子晶体管集成实现的有自校准功能的对电荷超敏感的库仑计。该有自校准功能的对电荷超敏感的库仑计可用于探测万分之一的电子电荷,还可用于探测用已知技术无法测量的超弱电流,包括直流电流、交流电流。
本实用新型是通过混合的台面限制和线条栅耗尽技术实现单电子晶体管的量子点的,量子点间再通过悬浮栅的电容耦合将所有单电子晶体管集成在一起。利用这种集成方法,将两单电子晶体管通过一悬浮栅集成在一起,就构成了有自校准功能的对电荷超敏感的库仑计。有自校准功能的对电荷超敏感的库仑计实际上是两个对电荷超敏感的库仑计的集成,它们之间可相互校准,可诊断两个单电子晶体管的各自量子点的状态包括其中的电子数、能级分布以及电子的自旋分布。它在电子逻辑电路、存储器、单光子探测和生物神经电流的探测方面有重要应用。这种库仑计可探测万分之一的电子电荷,可在电子逻辑电路研究、纳米器件、单光子探测和生物神经电流的探测方面有重要应用。
本实用新型的有自校准功能的对电荷超敏感的库仑计如图2所示:
在衬底25上的导电材料层24中有源极1、源极2和漏极3、漏极4;在导电材料层24的源极1和漏极3处有槽13和槽15,槽13和槽15之间的台面形成连接源极1和漏极3的一维波导17,其宽度为3-800纳米;在一维波导17上沉积有隧穿势垒线条栅19和21,隧穿势垒线条栅19和21之间的一维波导17为量子点5;在一维波导17的量子点5处有线条栅7。
在导电材料层24的源极2和漏极4处有槽14和槽16,槽14和槽16之间的台面形成连接源极2和漏极4的一维波导18,其宽度为3-800纳米;在一维波导18上沉积有隧穿势垒线条栅20和22,隧穿势垒线条栅20和22之间的一维波导18为量子点6;在一维波导18的量子点6处有线条栅8。
在一维波导17的量子点5和一维波导18的量子点6处,有连接量子点5和6的悬浮栅23。
源极1、漏极3、一维波导17、量子点5、线条栅19、21、7构成单电子晶体管1;源极2、漏极4、一维波导18、量子点6、线条栅20、22、8构成单电子晶体管2。
栅19和21上分别施加负偏压,形成单电子晶体管1的两隧穿结9、11,并将一维波导17分成3段,这中间一段即栅19和21之间的一维波导17为量子点5,栅7用以调节、控制量子点5中的电子数作为边线条栅,或用以和探测对象的耦合连接作为有自校准功能的对电荷超敏感的库仑计的探头;栅20和22上分别施加负偏压,形成单电子晶体管2的两隧穿结10、12,并将一维波导18分成3段,这中间一段即栅20和22之间的一维波导18为量子点6,栅8用以调节、控制量子点6中的电子数作为边线条栅,或用以和探测对象的耦合连接作为有自校准功能的对电荷超敏感的库仑计的探头;悬浮栅23连接量子点5和量子点6,并实现单电子晶体管1和单电子晶体管2的电容耦合。
在衬底上可进一步覆盖下列材料制成的缓冲外延层:1)Si、Ge或GeSi半导体元素材料,2)GaN、NAlGaAs、NInGaAs、NAlGaAs、NInAlGaAs、GaAs、AlGaAs、InGaAs或InAlGaAs半导体化合物,3)由硅、磷离子、氮离子、砷离子、氧离子或氟化硼离子等掺杂到Si、Ge、GeSi、GaN、NAlGaAs、NInGaAs、NInAlGaAs、GaAs、AlGaAs、InGaAs或InAlGaAs半导体材料中的复合材料,4)上述1)、2)和3)所述的晶格常数相近似且可任意组合的材料,5)氧化硅、氧化铝、氮化硅或氧化钛等绝缘材料。这些缓冲外延层可进一步提高导电材料层的质量。若缓冲外延层为非掺杂层,它可作为掺杂衬底与导电材料层的绝缘层,以阻止漏电电流的产生。缓冲外延层可和构成导电材料层的各种材料相同,但材料的组合不相同,结构也不相同。
所述的衬底可为1)半导体绝缘体上的硅(即SOI);2)氧化物材料,如蓝宝石Al2O3、氧化硅SiO2、氧化镁MgO或钛酸锶SrTiO3等;3)玻璃、SiC、Ge、硅或在硅表面上有一层氧化物的单晶硅;4)掺杂的半导体材料或非掺杂的半导体材料,如非掺杂的半导体材料是GaAs、Cr-GaAs、Si或InP等;掺杂的半导体材料是N+-GaAs、N+-InP或N+-GaN等。
所述的导电材料包括1)Si、Ge或SiGe半导体元素材料;2)GaN、NAlGaAs、NInGaAs、NAlGaAs、NInAlGaAs、GaAs、AlGaAs、InGaAs或InAlGaAs半导体化合物;3)由硅、镁、磷离子、氮离子、砷离子、氧离子或氟化硼离子等掺杂到Si、Ge、SiGe、GaN、NAlGaAs、NInGaAs、NInAlGaAs、GaAs、AlGaAs、InGaAs或InAlGaAs半导体材料中的复合材料;4)上述1)、2)和3)所述的晶格常数相近似且可任意组合的材料。
所述的隧穿势垒线条栅、线条栅或悬浮栅包括Al、Au、W、Cr、Ti、Ni、Pt、Ge、Ta或Mo等金属层以及它们之间的任意复合层。
本实用新型的对电荷超敏感库仑计中的线条栅7或线条栅8与被探测对象连接,如与被探测对象的量子点连接,用以探测量子点中的电荷变化;或与单电子逻辑电路集成连接,用以探测电子的行为、路径;或与单电子存储器集成连接,用以探测单电子的存储过程;或镶嵌在生物的神经附近,用以探测神经电流。
本实用新型的有自校准功能的对电荷超敏感库仑计,其在利用单电子晶体管集成时的方法较已知的集成方法有下列优点:1)量子点的大小、量子点势垒及其它们的位置都可完全按需求实现,使其集成有理想可控的电特性;2)晶体管间耦合完全由量子点间电容耦合确定,避免了量子点间的隧穿耦合,使其集成稳定可靠;3)可方便地实现有高级功能的逻辑器件和电路。
本实用新型的有自校准功能的对电荷超敏感的库仑计,较已知的敏感器件有下列优点:1)对电荷极敏感,可探测万分之一的电子电荷;2)不仅可探测静止的电荷,还可探测运动的电荷;3)能与微电子器件、电路集成,实现单电子存储器并能监控其单电子过程;4)用于代替已知的电流输运技术,研究纳米器件的电特性,研究量子点的特性,包括能级、填充电子分布和静电化学势等;5)可应用于生物信息领域,包括神经电流的探测等。
下面结合附图及实施例对本实用新型进行详细说明:
图1本实用新型的有自校准功能的对电荷超敏感库仑计的原理示意图。
图2本实用新型的有自校准功能的对电荷超敏感库仑计的立体结构示意图。
图3本实用新型的有自校准功能的对电荷超敏感库仑计的平面投影示意图。
图中标示:
1、2.源极 3、4.漏极 5、6.量子点
7、8、19、20、21、22、23.线条栅
9、10、11、12.隧穿结
13、14、15、16.槽 17、18.一维波导
实施例1:
将所选用的Si-GaAs衬底反复清洗,清洗完再用H2SO4∶H2O2∶H2O=5∶1∶1腐蚀液除去表面上的伤痕并使表面更平整。再清洗,清洗后捞出,吹干水分,除气,将衬底传入分子束外延生长室,在As炉快门打开的富As环境下缓慢加热Si-GaAs衬底。在580℃烧掉Si-GaAs衬底上的氧化物(即衬底脱膜)并用高能电子衍射监视衬底脱膜过程。当高能电子衍射图样出现清晰条纹后,衬底温度再升到610℃并维持10分钟,然后温度降到580℃在衬底上生长8000纳米的GaAs缓冲外延层。在缓冲外延层上生长含有二维电子气的导电材料层。具体步骤为:关闭Si炉快门,打开Ga炉快门和Al炉快门,提高衬底温度到610℃,生长10纳米厚Al0.3Ga0.7As势垒层,再打Si炉快门,生长50纳米的Si-Al0.3Ga0.7As,其中Si掺杂含量为1×1018cm-3;关闭Ga、As、Al、Si炉快门,降低衬底温度到580℃,然后Ga、As快门以2秒的的间隔交替开关,生长5纳米厚GaAs层,关闭Ga快门,降低衬底温度。当衬底温度达到350℃时,关闭As炉快门,这就完成了衬底25上的带有二维电子气的导电材料层24的生长。
利用电子束光刻法制备“+”字形的套刻标记;1)将已覆盖导电材料层的衬底进行超声清洗;在110℃烘烤30分钟,去掉导电材料层表面水汽;用匀胶机在导电材料层表面上覆盖上160纳米厚的电子束光刻胶PMMA,并在170℃烘烤60分钟;用电子束光刻法制备左右对称的两“+”字标记;显影、定影,清洗;蒸发50纳米钛/300纳米金;剥离;留下的掩膜图形中的Ti/Au为“+”字图形的套刻标记。组成“+”字图形的两条线条的宽度都为1微米,长度都为2000微米。
利用套刻标记定位,采用常规光刻法制备用以制作台面的掩膜,腐蚀带有套刻标记的导电材料层,腐蚀掉导电材料层掩膜图形中的部分,掩膜图形外的导电材料层即为制作器件的台面,腐蚀液是H2SO4∶H2O2∶H2O=5∶1∶50。其腐蚀深度为120纳米。
利用制备的套刻标记,通过光刻法制备用以制作源极1、2和漏极3、4的图形AZ1400掩膜,在掩膜上沉积(Au0.88Ge0.12)0.92Ni0.8,在丙酮中浸泡60分钟,经剥离等工艺去掉掩膜图形外的(Au0.88Ge0.12)0.92Ni0.8,留下掩膜图形中的(Au0.88Ge0.12)0.92Ni0.8,清洗,在N2∶H2=3∶1的混合气氛中合金退火,这时留下掩膜图形中的(Au0.88Ge0.12)0.92Ni0.8即为源极1、2和漏极3、4。
利用电子束光刻法直接在导电材料层24上制备用以制作一维波导17、18的PMMA图形掩膜,用湿法腐蚀法挖槽13、15、14和16,其腐蚀液为H2SO4∶H2O2∶H2O=5∶1∶50。挖去导电材料层24上没有掩膜的部分,构成槽13、15、14和16,槽13和15导致导电材料层24中的连接源极1和漏极3的一维波导17的形成,其宽度为280纳米,高度为60纳米;槽14和16导致导电材料层24中的连接源极2和漏极4的一维波导18的形成,其宽度为300纳米,高度为60纳米。
利用套刻标记定位,采用电子束光刻法,在带有源极1和2、漏极3和4、和一维波导17和18的导电材料层24上制备用以制作线条栅的PMMA光刻胶图形掩膜,在制备的光刻胶图形掩膜上沉积10纳米Ti/30纳米Au膜,取出制作器件并放入溶剂中浸泡。经剥离等工艺去掉掩膜图形外的Ti/Au膜,留下掩膜图形中的线条栅19、7、21、23、20、8和22。
引线连接后,就制备出了如图1-3所示的有自校准功能的对电荷超敏感的库仑计。
Claims (9)
1.一种有自校准功能的对电荷超敏感的库仑计,其特征在于:在衬底(25)上的导电材料层(24)中有源极(1)、源极(2)和漏极(3)、漏极(4);在导电材料层(24)的源极(1)和漏极(3)处有槽(13)和槽(15),槽(13)和槽(15)之间的台面形成连接源极(1)和漏极(3)的一维波导(17);在一维波导(17)上沉积有隧穿势垒线条栅(19)和(21),隧穿势垒线条栅(19)和(21)之间的一维波导(17)为量子点(5);在一维波导(17)的量子点(5)处有线条栅(7在导电材料层(24)的源极(2)和漏极(4)处有槽(14)和槽(16),槽(14)和槽(16)之间的台面形成连接源极(2)和漏极(4)的一维波导(18);在一维波导(18)上沉积有隧穿势垒线条栅(20)和(22),隧穿势垒线条栅(20)和(22)之间的一维波导(18)为量子点(6);在一维波导(18)的量子点(6)处有线条栅(8);
在一维波导(17)的量子点(5)和一维波导(18)的量子点(6)处,有连接量子点(5)和(6)的悬浮栅(23)。
2.如权利要求1所述的有自校准功能的对电荷超敏感的库仑计,其特征在于:所述的一维波导(17)或(18)的宽度为3-800纳米。
3.如权利要求1所述的有自校准功能的对电荷超敏感的库仑计,其特征在于:所述的衬底上进一步覆盖有缓冲外延层。
4.如权利要求1所述的有自校准功能的对电荷超敏感的库仑计,其特征在于:所述的缓冲外延层是1)Si、Ge或GeSi半导体元素材料;2)GaN、NAlGaAs、NInGaAs、NAlGaAs、NInAlGaAs、GaAs、AlGaAs、InGaAs或InAlGaAs半导体化合物;3)由硅、磷离子、氮离子、砷离子、氧离子或氟化硼离子掺杂到Si、Ge、GeSi、GaN、NAlGaAs、NInGaAs、NInAlGaAs、GaAs、AlGaAs、InGaAs或InAlGaAs半导体材料中的复合材料;4)上述1)、2)和3)所述的晶格常数相近似且可任意组合的材料;5)氧化硅、氧化铝、氮化硅或氧化钛绝缘材料。
5.如权利要求1所述的有自校准功能的对电荷超敏感的库仑计,其特征在于:所述的衬底为1)半导体绝缘体上的硅;2)氧化物材料;3)玻璃、SiC、Ge、硅或在硅表面上有一层氧化物的单晶硅;4)掺杂的半导体材料或非掺杂的半导体材料。
6.如权利要求5所述的有自校准功能的对电荷超敏感的库仑计,其特征在于:所述的氧化物材料是Al2O3、氧化硅、氧化镁或钛酸锶。
7.如权利要求5所述的有自校准功能的对电荷超敏感的库仑计,其特征在于:所述的非掺杂的半导体材料是GaAs、Cr-GaAs、Si或InP;掺杂的半导体材料是N+-GaAs、N+-InP或N+-GaN。
8.如权利要求1所述的有自校准功能的对电荷超敏感的库仑计,其特征在于:所述的导电材料是1)Si、Ge或SiGe半导体元素材料;2)GaN、NAlGaAs、NInGaAs、NAlGaAs、NInAlGaAs、GaAs、AlGaAs、InGaAs或InAlGaAs半导体化合物;3)由硅、镁、磷离子、氮离子、砷离子、氧离子或氟化硼离子掺杂到Si、Ge、SiGe、GaN、NAlGaAs、NInGaAs、NInAlGaAs、GaAs、AlGaAs、InGaAs或InAlGaAs半导体材料中的复合材料;4)上述1)、2)和3)所述的晶格常数相近似且可任意组合的材料。
9.如权利要求1所述的有自校准功能的对电荷超敏感的库仑计,其特征在于:所述的隧穿势垒线条栅、线条栅或悬浮栅是Al、Au、W、Cr、Ti、Ni、Pt、Ge、Ta或Mo金属层以及它们之间的任意复合层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 01201858 CN2462400Y (zh) | 2001-01-18 | 2001-01-18 | 有自校准功能的对电荷超敏感的库仑计 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 01201858 CN2462400Y (zh) | 2001-01-18 | 2001-01-18 | 有自校准功能的对电荷超敏感的库仑计 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN2462400Y true CN2462400Y (zh) | 2001-11-28 |
Family
ID=33623803
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 01201858 Expired - Fee Related CN2462400Y (zh) | 2001-01-18 | 2001-01-18 | 有自校准功能的对电荷超敏感的库仑计 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN2462400Y (zh) |
-
2001
- 2001-01-18 CN CN 01201858 patent/CN2462400Y/zh not_active Expired - Fee Related
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Tan et al. | Room temperature nanocrystalline silicon single-electron transistors | |
Matsumoto | STM/AFM nano-oxidation process to room-temperature-operated single-electron transistor and other devices | |
Shirakashi et al. | Single-electron charging effects in Nb/Nb oxide-based single-electron transistors at room temperature | |
EP0576263B1 (en) | Method for fabricating nano-scale devices and nano-scale device fabricated by that method | |
KR0170472B1 (ko) | 주사관통현미경의 저전압진공증착을 이용한 상온작동 단일전자트랜지스터의 제조방법 | |
Durrani et al. | Coulomb blockade memory using integrated Single-Electron Transistor/Metal-Oxide-Semiconductor transistor gain cells | |
US20070051942A1 (en) | Etch masks based on template-assembled nanoclusters | |
Taupin et al. | InAs nanowire with epitaxial aluminum as a single-electron transistor with fixed tunnel barriers | |
Chen et al. | Fabrication and physics of 2 nm islands for single electron devices | |
Chen et al. | Metal-based single electron transistors | |
US5972744A (en) | Quantum effect device, method of manufacturing the same | |
JP3560630B2 (ja) | 単一電子素子 | |
US6268273B1 (en) | Fabrication method of single electron tunneling device | |
CN2462400Y (zh) | 有自校准功能的对电荷超敏感的库仑计 | |
CN2462399Y (zh) | 对电荷超敏感的库仑计 | |
Hu et al. | A dual-gate-controlled single-electron transistor using self-aligned polysilicon sidewall spacer gates on silicon-on-insulator nanowire | |
Hasegawa et al. | Electronic properties of nanometer-size metal-semiconductor point contacts studied by STM | |
Moriya et al. | Fabrication of single-electron transistor composed of a self-assembled quantum dot and nanogap electrode by atomic force microscope local oxidation | |
Schöllmann et al. | Coulomb blockade effects in anodically oxidized titanium wires | |
US7217946B2 (en) | Method for making a wire nanostructure in a semiconductor film | |
Hartmann et al. | Writing electronically active nanometer‐scale structures with a scanning tunneling microscope | |
Wildöer et al. | Semiconductor band switching by charging a small grain with a single electron | |
CN1170318C (zh) | 对电荷超敏感的库仑计及其制备方法 | |
JP2924699B2 (ja) | 単一電子素子およびその製造方法 | |
CN1170319C (zh) | 有自校准功能的对电荷超敏感的库仑计及其制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C19 | Lapse of patent right due to non-payment of the annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |