KR100450786B1 - 광강화티타늄계전계효과트랜지스터및그제조방법 - Google Patents
광강화티타늄계전계효과트랜지스터및그제조방법 Download PDFInfo
- Publication number
- KR100450786B1 KR100450786B1 KR1019980007719A KR19980007719A KR100450786B1 KR 100450786 B1 KR100450786 B1 KR 100450786B1 KR 1019980007719 A KR1019980007719 A KR 1019980007719A KR 19980007719 A KR19980007719 A KR 19980007719A KR 100450786 B1 KR100450786 B1 KR 100450786B1
- Authority
- KR
- South Korea
- Prior art keywords
- tiox
- light
- region
- effect transistor
- field effect
- Prior art date
Links
- 229910003087 TiOx Inorganic materials 0.000 title claims abstract description 25
- HLLICFJUWSZHRJ-UHFFFAOYSA-N tioxidazole Chemical compound CCCOC1=CC=C2N=C(NC(=O)OC)SC2=C1 HLLICFJUWSZHRJ-UHFFFAOYSA-N 0.000 title claims abstract description 25
- 230000005669 field effect Effects 0.000 title claims abstract description 21
- 238000000034 method Methods 0.000 title claims description 9
- 239000010936 titanium Substances 0.000 claims abstract description 54
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims abstract description 24
- 229910052719 titanium Inorganic materials 0.000 claims abstract description 24
- 239000010409 thin film Substances 0.000 claims abstract description 12
- 230000001590 oxidative effect Effects 0.000 claims abstract description 10
- 238000004519 manufacturing process Methods 0.000 claims description 9
- 239000012535 impurity Substances 0.000 claims description 7
- 230000007547 defect Effects 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims description 2
- 230000007704 transition Effects 0.000 claims 1
- 238000009413 insulation Methods 0.000 abstract description 3
- 239000000523 sample Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 상온에서 작동하는 광 강화 티타늄계 전계 효과 트랜지스터(Light Enhanced Ti-TiOx-Ti based Field Effect Transistor) 및 그 제조 방법에 관한 것이다. 본 발명에 따른 광 강화 티타늄계 전계 효과 트랜지스터는 3단자의 티타늄 박막 패턴의 소정 영역을 산화시켜 채널과 게이트 절연층을 형성함으로써, 광 조사시 게이트 전압에 따라 공진 변이를 가지며, 큰값의 드레인 전류가 흐른다.
Description
본 발명은 상온에서 작동하는 광 강화 티타늄계 전계 효과 트랜지스터(Light Enhanced Ti-TiOx-Ti based Field Effect Transistor) 및 그 제조 방법에 관한 것이다.
일반적으로 단일전자 트랜지스터는 무광(light-off) 상태에서나 광 조사(light-on)상태에서는 기존의 MOSFET와 비슷한 전기적 동작 특성을 보여준다. 그리고 그 제조 방법에 있어서 아일런드와 아일런드 사이에 전위 장벽들로 구성되는 채널은 그 폭이 nm 단위로 매우 좁아 제조하기가 매우 어려운 문제점이 있다.
본 발명은 상기와 같은 문제점을 개선하고자 창안된 것으로, 주사 탐침 현미경을 이용하여 nm 단위의 채널을 용이하게 형성할 수 있고, 광 조사 상태에서와 무광 상태에서의 동작 특성이 다른 광 강화 티타늄계 전계 효과 트랜지스터 및 그 제조 방법을 제공하는데 그 목적이 있다.
도 1은 본 발명에 따른 광 강화 티타늄계 전계 효과 트랜지스터의 개략적인 평면도,
도 2는 주사 탐침 현미경(Scanning Probe Microscope ;SPM)을 이용하여 제조된 본 발명에 따른 광 강화 티타늄계 전계 효과 트랜지스터의 결정입자(grain) 성장 모습을 보여주는 도면,
도 3은 도 2의 광 강화 티타늄 트랜지스터의 결정성장 모양을 개략적으로 도식화한 평면도,
도 4는 광 조사(Light-on)상태에서 측정한 도 2의 광 강화 티타늄계 전계 효과 트랜지스터의 I-V 특성 곡선,
그리고 도 5는 광 차단(Light-off) 상태에서 측정한 도 1의 광 강화 티타늄계 전계 효과 트랜지스터의 I-V 특성 곡선이다.
<도면의 주요부분에 대한 부호의 설명>
1. 소스 2. 드레인
3. 게이트 4. 채널
5. 게이트 절연층(산화물)
상기와 같은 목적을 달성하기 위하여 본 발명에 따른 광 강화 티타늄계 전계 효과 트랜지스터는, 3 단자를 갖는 Ti 박막 패턴의 소정 영역에 채널과 게이트 절연층의 역할을 하는 소정폭의 TiOx 영역이 각각 형성된 것을 특징으로 한다.
본 발명에 있어서, 상기 TiOx 영역은 TiOX및 Ti가 혼합되어 형성되고, 상기TiOx 영역 혹은 TiOX및 Ti 혼합 영역은 SPM을 이용하여 Ti를 TiOx로 산화시키는 과정에서 생겨나는 결함 유도 불순물 상태들을 이용하여 공진 변이를 일으키며, 상기 TiOx 영역 혹은 TiOX및 Ti 혼합 영역은 nm 단위의 폭을 갖는 것이 바람직하다.
또한, 상기와 같은 목적을 달성하기 위하여 본 발명에 따른 광 강화 티타늄계 전계 효과 트랜지스터의 제조 방법은, (가) 기판 상에 Ti를 증착시키고 패터닝하여 3단자형 전극 패턴을 형성하는 단계; 및 (나) 상기 3단자형 전극 패턴의 소정 영역에 SPM을 이용하여 Ti를 TiOx로 산화시켜 채널 및 게이트 절연층을 각각 형성하는 단계;를 포함하는 것을 특징으로 한다.
본 발명에 있어서, 상기 (나) 단계에서 SPM을 이용하여 Ti를 TiOx로 산화시키는 과정에서 결함 유도 불순물 상태들이 생기는 것이 바람직하다.
이하 도면을 참조하면서 본 발명에 따른 광 강화 티타늄계 전계 효과 트랜지스터 및 그 제조 방법을 상세하게 설명한다.
도 1은 본 발명에 따른 광 강화 티타늄계 전계 효과 트랜지스터의 개략적인 평면도이고, 도 2는 주사 탐침 현미경(Scanning Probe Microscope ;SPM)을 이용하여 실제로 제조된 본 발명에 따른 광 강화 티타늄계 전계 효과 트랜지스터의 결정입자(grain) 성장 모습을 보여주는 도면이다. 도시된 바와 같이, 본 발명에 따른 광 강화 티타늄계 전계 효과 트랜지스터는, 반도체 기판(미도시) 상에 증착되어 패터닝된 3단자형 Ti 박막 패턴의 중심부에 일정폭의 산화막 즉 TiOX패턴이 형성된 구조를 갖는다. 즉, 주사 탐침 현미경(SPM)을 이용하여 Ti막의 일부 영역을 TiOx막으로 국부적으로 산화시키어 게이트 절연층(5)(Gate Oxide)과 채널(4)(Channel)을 형성함으로써, 서브 마이크로 미터 단위(sub-μm scale)의 소스(1)(Source), 드레인(2)(Drain) 및 게이트(3) 전극(Gate electrode)이 각각 형성된 구조를 갖는다. 여기서, 도 3은 도 2의 광 강화 티타늄 트랜지스터의 결정성장 모양을 도 1에 도시된 바와 같이 개략적으로 도식화한 평면도이다.
이와 같은 구조의 광 강화 티타늄계 전계 효과 트랜지스터의 제조 방법은 다음과 같다.
먼저, 도 1에 도시된 바와 같이, Ti를 증착하여 박막을 형성한 다음, 패터닝하여 3단자의 콘택트 전극(contact electrode)을 형성한다.
다음에, SPM을 이용하여 도 1에 도시된 바와 같이 Ti 박막을 부분적으로 TiOx로 산화시켜 게이트 산화물(5)(gate oxide), 채널(4)(channel), 소스(1)(source), 드레인(2)(drain) 및 게이트(3) 전극(gate electrode)을 형성한다.
상기 SPM을 이용하여 Ti 박막의 국소 영역이 산화되는 원리는 다음과 같다. 곧, 상기 SPM에 전압을 인가하면, 상기 SPM에서 전자가 방출되는데, 상기 전자가 SPM과 상기 Ti 박막사이에 존재하는 공기 중의 수분을 분해시켜 산소를 발생시키고, 이렇게 발생된 산소가 Ti과 반응하여 상기 Ti 박막의 국소 영역은 TiOx로 된다. 곧, Ti 박막의 국소 영역이 산화된다.
소스(1)(Source)와 드레인(2)(Drain) 간의 거리는 약 1um이고, 이 부분이 채널(4)이 된다. 또한, 채널(4)의 중심부터 게이트(3) 전극까지의 거리는 약 2um이고, 이 부분이 게이트 산화물(5)이 된다. 채널(4)(Channel)은 TiOx 로 형성되거나또는 TiOx 및 Ti의 혼합물로 형성되기도 한다. 채널(4)과 소스(1) 전극 또는 드레인 전극이 겹치는 부분의 면적은 약 0.3um x 0.01um 정도이고, 게이트 전극과 게이트 산화물(5) 영역이 겹치는 면적은 약 0.8um x 0.01um 정도이다.
이상과 같은 방법으로 제작된 광 강화 티타늄계 전계 효과 트랜지스터의 동작 특성은 다음과 같다.
도 4는 광 조사(Light-on)상태에서 측정한 도 2의 광 강화 티타늄계 전계 효과 트랜지스터의 Ids-Vds 특성 곡선이고, 도 5는 광 차단(Light-off) 상태에서 측정한 도 1의 광 강화 티타늄계 전계 효과 트랜지스터의 Ids-Vds 특성 곡선이다. 즉, 도 4는, 광을 조사하면서, 게이트(3)와 소스(1) 사이의 전압(Vgs)이 각각 -4V 내지 -12V 일 경우, 드레인(2)과 소스(1) 사이의 전압(Vds)을 -2V 부터 2.5V 까지 가변하면서 얻은 드레인 전류(Ids)의 측정 결과이고(트랜지스터 특성 곡선), 도 5는, 무광 상태에서, 게이트(3)와 소스(1) 사이의 전압(Vgs)이 각각 -4V 내지 -12V 일 경우, 드레인(2)과 소스(1) 사이의 전압(Vds)을 -2V 부터 2.5V 까지 가변하면서 얻은 드레인 전류(Ids)의 측정 결과이다(트랜지스터 특성 곡선). 이상과 같은 특성 곡선에서 기존의 MOSFET에서 찾아볼 수 없는 게이트 전압 제어 공진 효과(Vgs controlled resonance effect)을 도 4를 통하여 볼 수 있다. 공진 효과(Resonance effect)가 존재하는 영역을 자세히 살펴보면, 도 4에서와 같이 공진 피크의 위치(position of the resonant peak)가 Vgs에 따라 체계적으로(systematic) 변이(shift)하는 것을 알 수 있다. 여기서 중요한 점은 도 4에서 보여준 동작 특성은 광 조사(light-on) 상태에서 측정된 결과라는 점이다. 도 5는 똑같은 실험을 무광(light-off) 상태에서 측정한 결과이다. 도 4에서와는 다르게 도 5에서는 게이트 전압 제어 공진 변이(Vgs controlled resonance shift)가 없이, 기존의 MOSFET의 동작 특성과 흡사하다. 이와 같이 광 조사시에 보이는 공진 변이(resonance shift)의 기원(origin)을 논한다면, TiOx를 형성할 때 생길 수 있는 결함 유도 불순물 상태(defect induced impurity state) 때문이라 할 수 있다. 이 경우 광을 조사(light-on)함으로서 불순물 상태(impurity state)에 있던 캐리어(carrier)들을 TiOx 또는 TiOx 와 Ti의 혼합물의 전도대(conduction band) 쪽으로 여기(excite)시켜 무광 상태에서 보다 많은 전류를 흐르게 하며, 불순물 상태(impurity state)가 가지고 있는 고유의 에너지 값(energy value) 때문에 공진 변이(resonance shift)가 일어난다. 이러한 공진 변이는 앞서 설명한 바 있는 겹치는 면적 즉, 채널(4) 폭(channel width) 및 게이트 산화물(5) 폭(gate oxide width)은 바뀌어도 전반적으로는 비슷하게 유지된다.
이상 설명한 바와 같이, 본 발명에 따른 광 강화 티타늄계 전계 효과 트랜지스터는 3단자의 티타늄 박막 패턴의 소정 영역을 산화시켜 채널과 게이트 절연층을 형성함으로써, 광 조사시 게이트 전압에 따라 공진 변이를 가지며, 큰값의 드레인 전류가 흐른다.
Claims (6)
- 3 단자를 갖는 Ti 박막 패턴의 소정 영역에 채널과 게이트 절연층의 역할을하는 소정폭의 TiOx 영역이 각각 형성된 것을 특징으로 하는 광 강화 티타늄계 전계 효과 트랜지스터.
- 제1항에 있어서,상기 TiOx 영역은 TiOX및 Ti가 혼합되어 형성된 것을 특징으로 하는 광 강화 티타늄계 전계 효과 트랜지스터.
- 제1항 또는 제2항에 있어서,상기 TiOx 영역 혹은 TiOX및 Ti 혼합 영역은 SPM을 이용하여 Ti를 TiOx로 산화시키는 과정에서 생겨나는 결함 유도 불순물 상태들을 이용하여 공진 변이를 일으키는 것을 특징으로 하는 광 강화 티타늄계 전계 효과 트랜지스터.
- 제3항에 있어서,상기 TiOx 영역 혹은 TiOX및 Ti 혼합 영역은 nm 단위의 폭을 갖는 것을 특징으로 하는 광 강화 티타늄계 전계 효과 트랜지스터.
- (가) 기판 상에 Ti를 증착시키고 패터닝하여 3단자형 전극 패턴을 형성하는 단계; 및(나) 상기 3단자형 전극 패턴의 소정 영역에 SPM을 이용하여 Ti를 TiOx로 산화시켜 채널 및 게이트 절연층을 각각 형성하는 단계;를 포함하는 것을 특징으로 하는 광 강화 티타늄계 전계 효과 트랜지스터의 제조 방법.
- 제5항에 있어서,상기 (나) 단계에서 SPM을 이용하여 Ti를 TiOx로 산화시키는 과정에서 결함 유도 불순물 상태들이 생기는 것을 특징으로 하는 광 강화 티타늄계 전계 효과 트랜지스터의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980007719A KR100450786B1 (ko) | 1998-03-09 | 1998-03-09 | 광강화티타늄계전계효과트랜지스터및그제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980007719A KR100450786B1 (ko) | 1998-03-09 | 1998-03-09 | 광강화티타늄계전계효과트랜지스터및그제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990074247A KR19990074247A (ko) | 1999-10-05 |
| KR100450786B1 true KR100450786B1 (ko) | 2004-12-17 |
Family
ID=37366926
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980007719A KR100450786B1 (ko) | 1998-03-09 | 1998-03-09 | 광강화티타늄계전계효과트랜지스터및그제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100450786B1 (ko) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100593131B1 (ko) * | 1999-12-22 | 2006-06-26 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| KR100930057B1 (ko) * | 2007-03-29 | 2009-12-08 | 한국과학기술원 | 산화티타늄을 활성층으로 갖는 박막 트랜지스터의 제조방법 및 그 구조 |
| US7768042B2 (en) | 2007-03-29 | 2010-08-03 | Korea Advanced Institute Of Science And Technology | Thin film transistor including titanium oxides as active layer and method of manufacturing the same |
| KR100983544B1 (ko) * | 2009-11-16 | 2010-09-27 | 한국과학기술원 | 산화티타늄을 활성층으로 갖는 박막 트랜지스터의 제조 방법 및 그 구조 |
-
1998
- 1998-03-09 KR KR1019980007719A patent/KR100450786B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990074247A (ko) | 1999-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6855603B2 (en) | Vertical nano-size transistor using carbon nanotubes and manufacturing method thereof | |
| EP0071244B1 (en) | Thin-film transistor and method of manufacture therefor | |
| KR0177785B1 (ko) | 오프셋 구조를 가지는 트랜지스터 및 그 제조방법 | |
| JPH03165575A (ja) | 薄膜トランジスタとその製造方法 | |
| KR100450786B1 (ko) | 광강화티타늄계전계효과트랜지스터및그제조방법 | |
| JP4995577B2 (ja) | トランジスタの製造方法 | |
| JPH09172181A (ja) | 薄膜半導体装置の製造方法 | |
| KR20050050486A (ko) | 박막 트랜지스터, 이의 제조 방법 및 이를 사용하는 평판표시장치 | |
| JPH03217059A (ja) | 薄膜トランジスタ | |
| JP3420301B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0322064B2 (ko) | ||
| KR100468834B1 (ko) | 산화공정을 이용한 단일전자 트랜지스터 및그 제조방법 | |
| KR100486696B1 (ko) | 금속-실리콘산화물을이용한단일전자트랜지스터및그제조방법 | |
| KR20000021376A (ko) | 박막 트랜지스터의 제조 방법 | |
| JP2841865B2 (ja) | 縦型ｍｏｓｆｅｔの製造方法 | |
| JP2723098B2 (ja) | 電界効果トランジスタ | |
| KR100493275B1 (ko) | 더블 게이트 에프이티(fet)의 제조방법 | |
| KR100771177B1 (ko) | 박막 트랜지스터를 포함하는 전자 디바이스 제작 방법 | |
| JPS63155770A (ja) | 電界効果トランジスタの製造方法 | |
| JPH0845962A (ja) | 半導体装置の製造方法 | |
| JPH0680826B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPS60192368A (ja) | アモルフアスシリコン半導体装置及びその製造方法 | |
| JP2001053269A (ja) | シリサイドを用いた電子素子およびその製造方法 | |
| KR20090114919A (ko) | 센터오프셋 구조를 구비한 역 스테거드형 다결정 실리콘박막트랜지스터의 제조방법 | |
| JPH10312985A (ja) | 半導体微構造の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |