JP2001168058A - シリサイドによる機能部を製造する方法 - Google Patents

シリサイドによる機能部を製造する方法

Info

Publication number
JP2001168058A
JP2001168058A JP2000323967A JP2000323967A JP2001168058A JP 2001168058 A JP2001168058 A JP 2001168058A JP 2000323967 A JP2000323967 A JP 2000323967A JP 2000323967 A JP2000323967 A JP 2000323967A JP 2001168058 A JP2001168058 A JP 2001168058A
Authority
JP
Japan
Prior art keywords
metal
silicide
acetate
layer
range
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000323967A
Other languages
English (en)
Inventor
Chan Rap
ラップ・チャン
Shin Ho Chou
チョウ・シン・ホ
You Samu Ri Fon
フォン・ヨウ・サム・リ
T Ng Hou
ホウ・ティー・ング
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National University of Singapore
GlobalFoundries Singapore Pte Ltd
Original Assignee
National University of Singapore
Chartered Semiconductor Manufacturing Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National University of Singapore, Chartered Semiconductor Manufacturing Pte Ltd filed Critical National University of Singapore
Publication of JP2001168058A publication Critical patent/JP2001168058A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00Nanotechnology
    • Y10S977/84Manufacture, treatment, or detection of nanostructure
    • Y10S977/849Manufacture, treatment, or detection of nanostructure with scanning probe
    • Y10S977/855Manufacture, treatment, or detection of nanostructure with scanning probe for manufacture of nanostructure
    • Y10S977/859Manufacture, treatment, or detection of nanostructure with scanning probe for manufacture of nanostructure including substrate treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 (修正有) 【課題】集積回路の製造時に均一な超薄型のシリサイド
による機能部を製造する方法を提供する。 【解決手段】シリコン半導体基板の表面上に金属層12
を付着する。加熱した金属チップ15のアレイが金属層
と接触し、これにより、金属チップが接触した箇所の金
属層は金属シリサイド18に変換され、金属チップが接
触しなかった箇所の金属層は反応しない。反応しなかっ
た金属層は除去し、均一な超薄型のシリサイドによる機
能部として金属シリサイドが残るようにする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、集積回路デバイス
の製造、より具体的には、集積回路を製造するとき、均
一な超薄型のシリサイドによる機能部を製造する方法に
関する。
【0002】
【従来の技術】集積回路を製造するとき、標準的なサリ
サイド(自己整合したシリサイド)方法を使用して、
0.1μm以下位の機能部の上に超薄型の均一な金属・
シリコン化合物(シリサイド)を製造することは、極め
て難しいと考えられる。重要な問題点は、シリサイドの
厚さが約1000Å(オングストローム)から約300
Å(オングストローム)まで薄くなるときの界面間の不
均一さである。超薄型のシリサイド膜が不均一であると
いうこの問題点は、主として、形成される低抵抗率の位
相を形成するのに必要とされる核形成事象の統計学的性
質、及び既存の急速熱焼鈍し(RTA)方法の不均一さ
に関係している。
【0003】
【発明が解決しようとする課題】ナカジマ(Nakaj
ima)及びその他の者への米国特許第5,712,1
91号では、シリコン層上に酢酸ニッケル溶液をスピン
被覆し、また、300℃乃至500℃にて熱処理し、ニ
ッケル・シリサイドを形成することを教示している。次
に、レーザ光線を照射して、ニッケル・シリサイドの領
域にて結晶の成長を促進する。しかしながら、レーザの
照射又は改質は、ミクロン以下よりも小さい機能部を製
造することを許容しない。レーザ照射は、任意の一時点
にて単一の局部的な改質のみを許容する。更に、レーザ
照射は、極めて短時間内の任意の一時点にて局部的なニ
ッケル酸化物内に大きい熱的衝撃力が生ずるため、亀裂
及び膜の剥離を生じさせることが経験的に観察されてい
る。カブレル(Cabral)、ジュニア及びその他の
者への米国特許第5,510,295号は、コバルト層
をシリコン上に付着させることと、コバルト層をN2
囲気中にて900℃乃至1000℃にて焼鈍しすること
と、次に、チタン層をその上に付着することと、焼鈍し
して、チタン・シリサイドを形成することとを教示して
いる。ザール(Zuhr)及びその他の者への米国特許
第4,908,334号は、金属を400℃乃至600
℃にてシリコン上にイオンビーム付着させることにより
シリサイド膜を形成する。タング(Tung)への米国
特許第5,728,625号には、超高真空内にてコバ
ルト・シリサイドをシリコン上にて成長させることと、
次に、450℃乃至800℃にて焼鈍し、コバルト・シ
リサイドを形成することとが開示されている。ツアイ
(Tsai)及びその他の者への米国特許第5,70
2,972号は、チタンをシリサイド上に付着させて、
チタン・シリサイドを形成することと、次に、焼鈍しし
てチタン・シリサイドを位相C49から位相C54に変
換することとを教示している。イルダレム(Ilder
em)及びその他の者への米国特許第4,957,77
7号は、シランを使用して、チタン・シリサイドをポリ
シリコン上に付着することを教示している。
【0004】
【発明が解決しようとする課題】本発明の主要な目的
は、集積回路を製造するとき、均一なシリサイド膜を製
造するための効果的で且つ極めて製造し易い方法を提供
することである。
【0005】本発明の更なる目的は、集積回路を製造す
るとき、均一な超薄型のシリサイドによる機能部を製造
する方法を提供することである。更に別の目的は、0.
1μm以下の空間的幅を有する均一なシリサイドによる
機能部を形成する方法を提供することである。
【0006】更に別の目的は、シリサイドを局部的に且
つ均一に形成する方法を提供することである。本発明の
更に別の目的は、シリサイドを形成するため、コスト効
果のある前駆体を利用して、シリサイドを均一に形成す
る方法を提供することである。
【0007】本発明の更に別の目的は、金属酸化物の酸
化が防止される、シリサイドを均一に形成する方法を提
供することである。
【0008】
【課題を解決するための手段】本発明の目的に従って、
集積回路を製造するとき、均一な超薄型のシリサイドに
よる機能部を製造する方法が実現される。金属層がシリ
コン半導体基板の表面上に付着される。加熱した金属チ
ップのアレイが金属層に接触し、これにより、金属チッ
プが接触した箇所の金属層は金属シリサイドに変換さ
れ、金属チップが接触しなかった金属層は反応しない。
この反応しない金属層を除去して、均一な超薄型のシリ
サイドによる機能部として金属シリサイドが残るように
する。
【0009】また、本発明の目的に従い、酢酸金属層が
シリコン半導体基板の表面上にスピン被覆される。加熱
した金属チップのアレイは、酢酸金属層に接触し、これ
により、金属チップが接触した箇所の酢酸金属層は金属
シリサイドに変換され、金属チップが接触しなかった酢
酸金属層は反応しない。この反応しなかった酢酸金属層
を除去して、均一な超薄型のシリサイドによる機能部と
して金属シリサイドが残るようにする。
【0010】また、本発明の目的に従い、酢酸金属層が
シリコン半導体基板の表面上にスピン被覆される。加熱
した金属チップの列は、ポリシリコンゲート上にて酢酸
金属層及び拡散領域に接触し、これにより、金属チップ
が接触した箇所の酢酸金属層は金属シリサイドに変換さ
れ、金属チップが接触しなかった酢酸金属層は反応しな
い。この加熱は、金属表面の酸化を防止するため、高真
空の下、H2又はN2雰囲気中で行われる。この反応しな
かった酢酸金属層を除去して、均一な超薄型のシリサイ
ドによる機能部として金属シリサイドが残るようにす
る。
【0011】
【発明の実施の形態】本発明は、集積型回路を製造する
とき、均一な超薄型のシリサイドによる機能部を形成す
る3つの方法を具体化する。シリサイドによる機能部
は、チタン・シリサイド(チタンとシリコンとの化合
物)と、コバルト・シリサイド(コバルトとシリコンと
の化合物)と、白金・シリサイド(白金とシリコンとの
化合物)と、タンタル・シリサイド(タンタルとシリコ
ンとの化合物)と、ニッケル・シリサイド(ニッケルと
シリコンとの化合物)と、又はパラジウム・シリサイド
(パラジウムとシリコンとの化合物)とから成り、ま
た、100ナノメートル(0.1μm)以下の空間的幅
を有することができる。また、チタン、コバルト、白
金、タンタル、ニッケル又はパラジウムの合金のシリサ
イドを使用することもできる。
【0012】図1乃至図3を参照しつつ、本発明の第一
の好ましい実施の形態に関して説明する。先ず、特に図
1を参照すると、部分的に完成した集積回路の一部分が
図示されている。半導体基板10は(100)結晶学的
方向を有するシリコンから成ることが好ましい。この基
板はn型又はp型シリコンとすることができる。
【0013】コバルト又は白金の超薄型の膜12を約5
0Å(オングストローム)乃至200Å(オングストロ
ーム)の範囲の厚さにて半導体基板の表面に堆積(付
着)させる。この膜は、従来の膜よりも薄い。これと代
替的に、ニッケル、タンタル又はチタンを堆積(付着)
させてもよい。
【0014】次に、図2を参照すると、白金、タンタ
ル、チタン又は金属・窒化物から成る耐火金属チップ1
5のアレイが約500乃至1200℃の範囲の温度まで
加熱され且つ約10秒乃至20秒の範囲にてシリサイド
による機能部が形成される位置たる特定の位置にて薄い
膜12と接触するように配置する。この薄い膜に接触し
た加熱した金属チップによってシリサイド18は局部的
に形成される。金属チップを操作することにより線及び
機能部を形成することができる。金属チップは、所望の
配置に従って整合させ且つパターン化される。
【0015】金属チップの各々は、所望の温度まで漸進
的に上昇させ得るように抵抗加熱源に接続することがで
きる。このチップに使用される材料は、典型的に、必要
とされる温度よりも遥かに高い、すなわち、約2倍の融
点を有している。金属チップは、典型的に、約100ナ
ノメートルの曲率半径を有する。かかるチップは、通
常、原子レベルにて使用され、原子間力顕微鏡(AF
M)又は走査トンネル型顕微鏡(STM)と称される技
術を使用して表面の組織を推定するために使用される。
【0016】図2を再度、参照すると、反応しなかった
膜12が除去されて、図3に図示するようにシリコン基
板上に金属シリサイドによる機能部18が残るようにす
る。次に、図4及び図5を参照しつつ、本発明の第二実
施例の形態について説明する。先ず、図4を参照する
と、部分的に完成した集積回路の一部の図が図示されて
いる。該半導体基板10は、(100)結晶学的方向を
有するシリコンから成ることが好ましい。該基板はn型
又はp型シリコンとすることができる。
【0017】酢酸コバルト(Co(OAC2)の超薄型
の膜20が、スピン被覆方法により、約500Å乃至2
000Åの範囲の厚さにて基板の表面上に付着される。
酢酸コバルトを図5に図示した位置22にてコバルト1
4に変換するため第一実施例の形態の金属チップを使用
して、酢酸コバルトに対し熱処理を施す。
【0018】また、この熱処理は、高真空又は超高真空
であり、また約300℃乃至500℃で且つ約900℃
以下の温度のH2又はN2雰囲気を備えている。例えば、
高真空は約10-5トル乃至10-7トルの範囲であり、超
高真空は約10-10トル乃至10-11トルの範囲にある。
熱処理は、金属表面を酸化させることなくシリコン基板
の上にコバルト・シリサイド線又は機能部22を形成す
る。例えば、エタノール、メタノール、又はイソプロフ
ィアルコール(IPA)のような有機系溶剤を使用し
て、反応しなかった酢酸コバルトを除去する。
【0019】これとは代替的に、本発明の第二実施例の
形態において、酢酸コバルトに代えて、酢酸ニッケル、
酢酸白金又は酢酸パラジウムを使用してもよい。次に、
図6乃至図8を参照しつつ、本発明の第三実施例の形態
に関して説明する。先ず、図6を参照すると、部分的に
完成した集積回路の一部が図示されている。半導体基板
10は、(100の)結晶学的方向を有するシリコンか
ら成ることが好ましい。この基板はn型又はp型シリコ
ンとすることができる。
【0020】酢酸コバルト(Co(OAC2)26の超
薄型膜がスピン被覆方法により、約500Å乃至200
0Åの範囲の厚さにて基板の表面の上に付着される。白
金、タンタル、チタン又は金属・窒化物で形成された耐
火金属チップ15のアレイを約500℃乃至1200℃
の範囲の温度に加熱し且つこのアレイをシリサイドによ
る機能部が形成される特定の位置にて薄い膜26と接触
するように配置する。薄い膜と接触する加熱した金属チ
ップにより、図7に図示するように、コバルト・シリサ
イド30が局部的に形成される。金属チップを操作する
ことにより線及び機能部を形成することができる。
【0021】反応しなかった膜26を除去し、図8に図
示するように、シリコン基板上に金属シリサイドによる
機能部30が残るようにする。この実施の形態におい
て、酢酸コバルトに代えて、酢酸白金、酢酸タンタル又
は酢酸パラジウムを使用することができる。
【0022】このシリサイドによる機能部の形成は、典
型的なトランジスタ製造工程のフローに組み込むことが
できる。例えば、図9に図示するように、典型的なトラ
ンジスタ製造工程のフローは、浅いトレンチ分離部14
と、ゲート16と、側壁スペーサ20と、ソース/ドレ
イン接合部22とを形成することを含む。その後、酢酸
金属の薄い金属層をスピン被覆する。金属又は酢酸金属
は、本発明の3実施例の形態の1つにしたがって特定の
領域にて金属シリサイドに変換する。シリサイド30
は、例えば、ゲート16上及び、ソース/ドレイン領域
22上に形成される。
【0023】本発明の方法は、図9に図示するように、
シリコン−オン−絶縁体(SOI)基板上に超薄型のシ
リサイド膜を製造するのに特に適しており、この場合、
シリコン13は、絶縁層12上に位置する状態で形成さ
れる。SOIの用途の主たる有利な点は、基板を加熱す
ることが不要であり、その結果、シリコン二酸化物層1
2の上方に位置するシリコン・チャンネル13の上に生
じる追加的な熱応力を軽減することができる点である。
【0024】本発明の方法は、超薄型の均一なシリサイ
ドによる機能部を製造する効果的な方法を提供する。局
部的なシリサイドの形成は、金属層を金属チップと接触
させることにより又は熱処理により行われる。走査型熱
顕微鏡を使用してパラジウムを局部的にシリサイドに形
成することにより得られた実験結果から、形成されるシ
リサイドによる機能部は均一であることが確認された。
【0025】本発明は具体的に図示し且つその好ましい
実施の形態に関して説明したが、本発明の精神及び範囲
から逸脱せずに、形態及び細部の点で色々な変更が具体
化可能であることが当業者により理解されよう。
【図面の簡単な説明】
本明細書の重要な一部を形成する添付図面において、
【図1】本発明の第一の好ましい実施の形態を概略図的
に示す断面図である。
【図2】図1と同様の断面図である。
【図3】図1と同様の断面図である。
【図4】本発明の第二の好ましい実施の形態を概略図的
に示す断面図である。
【図5】図4と同様の断面図である。
【図6】本発明の第三の好ましい実施の形態を概略図的
に示す断面図である。
【図7】図6と同様の断面図である。
【図8】図6と同様の断面図である。
【図9】本発明の方法により製造された完成集積回路デ
バイスの一例を概略図的に示す断面図である。
【符号の説明】
10 半導体基板 12 超薄型の膜/絶縁層/シリコン二酸化物層 13 シリコン(通路) 14 トレンチ分
離部 15 耐火性金属チップ 16 ゲート 18 シリサイド 20 超薄型の膜
/側壁スペーサ 22 ソース/ドレイン接合部 26 酢酸コバル
トの薄い膜 30 コバルト・シリサイド/金属シリサイドによる機
能部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ラップ・チャン アメリカ合衆国カリフォルニア州94109, サンフランシスコ,ラーキン・ストリート 1631,ナンバー 3 (72)発明者 チョウ・シン・ホ シンガポール国 670422 シンガポール, ファジャー・ロード,ブロック 422,ナ ンバー 04−499 (72)発明者 フォン・ヨウ・サム・リ シンガポール国 597591 シンガポール, パイン・グローヴ,ナンバー 07−03 (72)発明者 ホウ・ティー・ング シンガポール国 531006 シンガポール, ロア−リュー・リャン,ブロック 6,ナ ンバー 05−120

Claims (23)

    【特許請求の範囲】
  1. 【請求項1】 集積回路デバイスの製造時にシリサイド
    の機能部を製造する方法において、 シリコン半導体基板の表面上に金属層を付着し、 加熱した金属チップのアレイにより前記金属層に接触
    し、これにより、前記金属チップが接触した箇所の前記
    金属層が金属シリサイドに変換され、前記金属チップが
    接触しなかった前記金属層は反応せず、 その後、前記集積回路デバイスの製造時に反応しなかっ
    た前記金属層を除去して、前記シリサイドによる機能部
    として前記金属シリサイドが残るようにする、方法。
  2. 【請求項2】 請求項1による方法において、前記金属
    層が、コバルト、白金、チタン、タンタル及びニッケル
    を含む群の1つから成り、約50Å乃至200Åの範囲
    の厚さを有する、方法。
  3. 【請求項3】 請求項1による方法において、前記金属
    チップが、白金、タンタル及びチタンを含む群の1つか
    ら成る、方法。
  4. 【請求項4】 請求項1による方法において、前記金属
    チップが耐火金属から成る、方法。
  5. 【請求項5】 請求項1による方法において、前記金属
    チップが金属・窒化物から成る、方法。
  6. 【請求項6】 請求項1による方法において、前記金属
    チップが、約500℃乃至1200℃の範囲の温度まで
    加熱される、方法。
  7. 【請求項7】 請求項1による方法において、前記シリ
    サイドによる機能部が、0.1ミクロン以下の空間的幅
    を有する、方法。
  8. 【請求項8】 集積回路デバイスの製造時にシリサイド
    の機能部を製造する方法において、 シリコン半導体基板の表面上に酢酸金属層をスピン被覆
    し、 加熱した金属チップのアレイを、前記酢酸金属層に接触
    し、これにより、前記金属チップが接触した箇所の前記
    酢酸金属層が金属シリサイドに変換され、前記金属チッ
    プが接触しなかった箇所の前記酢酸金属層は反応せず、 その後、前記集積回路装置の製造時に、反応しなかった
    前記酢酸金属層を除去し、前記シリサイドによる機能部
    として前記金属シリサイドが残るようにする、方法。
  9. 【請求項9】 請求項8による方法において、前記酢酸
    金属層が、酢酸コバルトから成り、約500Å乃至20
    00Åの範囲の厚さを有する、方法。
  10. 【請求項10】 請求項8による方法において、前記酢
    酸金属層が、酢酸コバルト、酢酸ニッケル、酢酸白金、
    酢酸タンタル及び酢酸パラジウムを含む群の1つから成
    り、約500Å乃至2000Åの範囲の厚さを有する、
    方法。
  11. 【請求項11】 請求項8による方法において、前記金
    属チップが、白金、タンタル及びチタンを含む群の1つ
    から成る、方法。
  12. 【請求項12】 請求項8による方法において、前記金
    属チップが耐火性金属から成る、方法。
  13. 【請求項13】 請求項8による方法において、前記金
    属チップが金属・窒化物から成る、方法。
  14. 【請求項14】 請求項8による方法において、前記金
    属チップが、約500℃乃至1200℃の範囲の温度ま
    で加熱される、方法。
  15. 【請求項15】 請求項8による方法において、前記シ
    リサイドによる機能部が0.1ミクロン以下の空間的幅
    を有する、方法。
  16. 【請求項16】 請求項8による方法において、約10
    -5トル乃至10-7トルの範囲の高真空のH2又はN2雰囲
    気中にて、約300℃乃至500℃の範囲で且つ約90
    0℃以下の温度で加熱にする、方法。
  17. 【請求項17】 請求項8による方法において、約10
    -10トル乃至10-11トルの範囲の超高真空のH2又はN2
    雰囲気中にて加熱し、約300℃乃至500℃の範囲で
    且つ約900℃以下の温度にすることを更に備える、方
    法。
  18. 【請求項18】 集積回路デバイスの製造時にシリサイ
    ドによる機能部を製造する方法において、 シリコン半導体基板の表面上に酢酸金属層をスピン被覆
    し、 加熱した金属チップのアレイを、真空下にて前記酢酸金
    属層に接触させ、これにより、前記金属チップが接触し
    た箇所の前記酢酸金属層が金属シリサイドに変換され、
    前記金属チップが接触しなかった前記酢酸金属層が反応
    せず、これにより、前記酢酸金属が酸化されないように
    し、 その後、前記集積回路デバイスの製造時に反応しなかっ
    た前記酢酸金属層を除去し、前記シリサイドによる機能
    部として前記金属シリサイドが残るようにすることとを
    備える、方法。
  19. 【請求項19】 請求項18による方法において、前記
    酢酸金属層が、酢酸コバルト、酢酸白金、酢酸ニッケ
    ル、酢酸タンタル及び酢酸パラジウムを含む群の1つか
    ら成り、約500Å乃至2000Åの範囲の厚さを有す
    る、方法。
  20. 【請求項20】 請求項18による方法において、前記
    真空が、約10-5トル乃至10-7トルの範囲の高真空で
    あり、また、約300℃乃至500℃の範囲で且つ約9
    00℃以下の温度のH2又はN2雰囲気を備える、方法。
  21. 【請求項21】 請求項18による方法において、前記
    負圧が、約10-10トル乃至10-11トルの範囲の超高真
    空であり、また、約300℃乃至500℃の範囲で且つ
    約900℃以下の温度のH2又はN2雰囲気を備える、方
    法。
  22. 【請求項22】 請求項18による方法において、前記
    金属チップが1つの配列にて整合される、方法。
  23. 【請求項23】 請求項18による方法において、前記
    シリサイドによる機能部が0.1ミクロン以下の空間的
    幅を有する、方法。
JP2000323967A 1999-10-25 2000-10-24 シリサイドによる機能部を製造する方法 Pending JP2001168058A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/425994 1999-10-25
US09/425,994 US6281117B1 (en) 1999-10-25 1999-10-25 Method to form uniform silicide features

Publications (1)

Publication Number Publication Date
JP2001168058A true JP2001168058A (ja) 2001-06-22

Family

ID=23688851

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000323967A Pending JP2001168058A (ja) 1999-10-25 2000-10-24 シリサイドによる機能部を製造する方法

Country Status (3)

Country Link
US (1) US6281117B1 (ja)
JP (1) JP2001168058A (ja)
SG (1) SG87119A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007527617A (ja) * 2003-07-07 2007-09-27 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 集積回路技術における超均一シリサイド

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6846734B2 (en) * 2002-11-20 2005-01-25 International Business Machines Corporation Method and process to make multiple-threshold metal gates CMOS technology
KR100555541B1 (ko) * 2003-12-23 2006-03-03 삼성전자주식회사 코발트 실리사이드막 형성방법 및 그 형성방법을 이용한반도체 장치의 제조방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4957777A (en) 1988-07-28 1990-09-18 Massachusetts Institute Of Technology Very low pressure chemical vapor deposition process for deposition of titanium silicide films
US4908334A (en) 1989-01-24 1990-03-13 The United States Of America As Represented By The United States Department Of Energy Method for forming metallic silicide films on silicon substrates by ion beam deposition
US5075243A (en) * 1989-08-10 1991-12-24 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Fabrication of nanometer single crystal metallic CoSi2 structures on Si
US5510295A (en) 1993-10-29 1996-04-23 International Business Machines Corporation Method for lowering the phase transformation temperature of a metal silicide
US5712191A (en) 1994-09-16 1998-01-27 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device
US5728625A (en) 1996-04-04 1998-03-17 Lucent Technologies Inc. Process for device fabrication in which a thin layer of cobalt silicide is formed
US5702972A (en) 1997-01-27 1997-12-30 Taiwan Semiconductor Manufacturing Company Ltd. Method of fabricating MOSFET devices
CA2197400C (en) * 1997-02-12 2004-08-24 Universite De Sherbrooke Fabrication of sub-micron silicide structures on silicon using resistless electron beam lithography

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007527617A (ja) * 2003-07-07 2007-09-27 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 集積回路技術における超均一シリサイド

Also Published As

Publication number Publication date
US6281117B1 (en) 2001-08-28
SG87119A1 (en) 2002-03-19

Similar Documents

Publication Publication Date Title
JP2891092B2 (ja) 半導体装置の製造方法
US6562668B2 (en) Method of fabricating thin film transistor using buffer layer and the thin film transistor
KR20010104623A (ko) 박막 실리콘-온-인슐레이터에의 낮은 저항 접촉을 위한자기 정렬된 실리사이드 제조 및 처리 방법
JP2008513977A (ja) 半導体デバイス中の金属シリサイドの一方向拡散
JPH1187711A (ja) トランジスタ製造方法
JP3798377B2 (ja) ショットキー障壁トンネルトランジスタの製造方法
JP3654285B2 (ja) 半導体装置の製造方法
TW473871B (en) Manufacturing method of semiconductor device
US6559041B2 (en) Semiconductor device and method for manufacturing same
JP2001168058A (ja) シリサイドによる機能部を製造する方法
JPS59207623A (ja) 半導体装置の製造方法
TW439303B (en) Manufacturing method of field emission device
JP5449326B2 (ja) ショットキー接合fetの製造方法
EP1026730B1 (en) A method to form uniform silicide features
KR100443353B1 (ko) 반도체 소자의 장벽금속막 형성 방법
JP2940492B2 (ja) 半導体装置およびその製造方法
JP2002299282A (ja) 半導体装置の製造方法
JP3334692B2 (ja) 半導体装置の製造方法
TWI222141B (en) Semiconductor devices having a metal silicide bi-layer and the method for fabricating the same
US20080277737A1 (en) Method of Manufacturing a Semiconductor Device and Semiconductor Device Obtained with Such a Method
JPH04357828A (ja) 半導体装置の製造方法
KR100720471B1 (ko) 반도체 소자의 제조방법
JPS60123026A (ja) 半導体装置の製造方法
JP2000299463A (ja) 半導体装置の製造方法
JP3415739B2 (ja) 半導体装置の製造方法