JP3014609B2 - 電界効果トランジスタの製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＧａＡｓ基板上にエピ
タキシャル成長法により形成された高濃度オーミック接
触層を有する電界効果トランジスタの製造方法に関する
ものである。

【０００２】

【従来の技術】以下、図１０を参照しながら、従来の電
界効果トランジスタの製造方法について説明する。

【０００３】まず、図１０（ａ）に示すように、ＧａＡ
ｓよりなる化合物半導体基板５０の上に、エピタキシャ
ル成長法により、チャンネル層５１及び高濃度オーミッ
ク接触層５２を連続して形成する。

【０００４】次に、図１０（ｂ）に示すように、高濃度
オーミック接触層５２の上にＳｉＮよりなりゲート電極
形成領域が開口した絶縁膜５３を形成した後、該絶縁膜
５３をマスクとして高濃度オーミック接触層５２に対し
てドライエッチングを行なって、図１０（ｃ）に示すよ
うに、ゲート電極形成領域のチャンネル層５１を露出さ
せる。

【０００５】次に、図１０（ｄ）に示すように、チャン
ネル層５１の上に蒸着法によりゲート電極５４を形成す
る。

【０００６】前記のゲート電極形成領域のチャンネル層
５１を露出させる工程においては、高濃度オーミック接
触層５２のみをドライエッチングにより除去しなければ
ならないので、チャンネル層５１と高濃度オーミック接
触層５２との材料を変化させてエッチングレートを異な
らせている。

【０００７】

【発明が解決しようとする課題】しかしながら、従来の
方法においては、チャンネル層５１と高濃度オーミック
接触層５２との材料を変化させねばならないという制約
があるため、チャンネル層５１と高濃度オーミック接触
層５２の材料が限定されるので、電界効果トランジスタ
の特性が制約を受けてしまう。

【０００８】また、図１０（ｄ）においてｄで示すオー
バーエッチング量のバラツキにより、電界効果トランジ
スタの特性にバラツキが生じるという問題がある。

【０００９】また、絶縁膜５３の開口幅は、レジスト膜
に対する縮小露光装置の精度及びエッチング精度の制約
により、０．５μｍ以下にすることは困難である。この
ため、ゲート電極５４の長さも制約を受けるので、電界
効果トランジスタのチャンネル抵抗を或る程度以下に低
減することは困難である。

【００１０】さらに、ゲート電極５４を蒸着法により形
成する工程において、ゲート電極５４が長さ方向に延び
て高濃度オーミック接触層５２と接触し、短絡すること
を防止するために、図１０（ｄ）においてｗで示すサイ
ドエッチング量を確保しなければならない。このよう
に、ゲート電極５４と高濃度オーミック接触層５２との
間の距離を或る程度以上確保しなければならないので、
チャンネル抵抗の大きさを或る程度以下に低減すること
ができない。このため、電界効果トランジスタをさらに
低い電圧で動作させようとする場合、電界効果トランジ
スタの効率が低下するという問題がある。

【００１１】本発明は、前記の問題点を一挙に解決し、
チャンネル層及び高濃度オーミック接触層の材料に制約
がなく、電界効果トランジスタの特性にバラツキがな
く、電界効果トランジスタのチャネル抵抗を低減でき、
これにより、低電圧動作に優れた電界効果トランジスタ
を製造できるようにすることを目的とする。

【００１２】

【課題を解決するための手段】前記の目的を達成するた
め、本発明は、チャンネル層の上に高融点金属よりなる
ゲート電極を形成した後に、高濃度オーミック接触層を
自己整合的にエピタキシャル成長させるものである。

【００１３】具体的に請求項１の発明が講じた解決手段
は、電界効果トランジスタの製造方法を、化合物半導体
基板の上にチャンネル層を形成する第１の工程と、前記
チャンネル層の上に高融点金属よりなるゲート電極を形
成する第２の工程と、前記チャンネル層の上に前記ゲー
ト電極と間隔をおいて高濃度オーミック接触層を形成す
る第３の工程とを備え、前記第２の工程は、前記チャン
ネル層の上に高融点金属層を堆積する工程と、前記高融
点金属層の上にゲート電極形成領域を被覆したマスクパ
ターンを形成する工程と、前記高融点金属に対して前記
マスクパターンを用い、前記第３の工程において前記高
濃度オーミック接触層をエピタキシャル成長させる際の
熱によりドーパントとして作用する不純物を含むエッチ
ングガスによってドライエッチングを行なって前記ゲー
ト電極を形成する工程とを有している構成とするもので
ある。

【００１４】請求項２の発明は、請求項１の構成に、前
記第３の工程の後に、前記高濃度オーミック接触層に対
してエッチング行なうことにより、前記第３の工程にお
いて前記ゲート電極の近傍に形成された多結晶又はアモ
ルファスよりなる層を除去する工程をさらに備えている
構成を付加するものである。

【００１５】請求項３の発明は、請求項１又は２の構成
に、前記第２の工程と前記第３の工程との間に、前記ゲ
ート電極の側面に絶縁膜よりなる側壁を形成する工程を
さらに備えている構成を付加するものである。

【００１６】請求項４の発明は、請求項１又は２の構成
に、前記第２の工程は、前記チャンネル層の上に、等方
性ドライエッチングのエッチングレートが高い層よりな
る下層と前記エッチングレートが低い層よりなる上層と
を有する多層の高融点金属層を堆積する工程と、前記多
層の高融点金属層に対して異方性ドライエッチングを行
なった後に等方性ドライエッチングを行なうことによ
り、ゲート長が短い下層部とゲート長が長い上層部とを
有するゲート電極を形成する工程とを有している構成を
付加するものである。

【００１７】

【００１８】

【作用】請求項１の構成により、チャンネル層の上に高
融点金属よりなるゲート電極を形成した後、エピタキシ
ャル成長法により高濃度オーミック接触層を形成する
と、ゲート電極の近傍以外の領域には単結晶よりなる高
濃度オーミック接触層が形成されるが、化合物半導体基
板の材質又はエピタキシャル成長の条件を最適化する
と、ゲート電極の近傍にはいずれの層も成長しない。こ
のため、自己整合的にゲート電極との間に間隔をおいて
高濃度オーミック接触層を成長させることができる。ま
た、ゲート電極の近傍に多結晶若しくはアモルファスよ
りなる層が形成される場合には、高濃度オーミック接触
層に対してエッチングを行なうと、高濃度オーミック接
触層はチャンネル層と強固に結合している一方、多結晶
若しくはアモルファスよりなる層はチャンネル層又はゲ
ート電極との結合が弱いため容易に除去されるので、ゲ
ート電極と高濃度オーミック接触層との間に自己整合的
に間隔が形成される。

【００１９】また、高濃度オーミック接触層が自己整合
的に形成されるため、高濃度オーミック接触層を形成す
るためのエッチングが不要になるので、チャンネル層及
び高濃度オーミック接触層の材料に制約がなくなる。こ
のため、エッチング量のバラツキに起因する電界効果ト
ランジスタ特性のバラツキを抑制することができる。ま
た、高濃度オーミック接触層をエピタキシャル成長させ
る際の熱によりドーパントとして作用する不純物を含む
エッチングガスにより高融点金属層をドライエッチング
してゲート電極を形成するため、高濃度オーミック接触
層をエピタキシャル成長させる際に、チャンネル層の上
に付着している不純物がドーパントして作用する。

【００２０】請求項２の構成により、第３の工程の後に
高濃度オーミック接触層に対してエッチング行なう工程
を備えているので、第３の工程においてゲート電極の近
傍に多結晶又はアモルファスよりなる層が形成されて
も、該多結晶又はアモルファスよりなる層を確実に除去
することができる。

【００２１】請求項３の構成により、第２の工程と第３
の工程との間に、ゲート電極の側面に絶縁膜よりなる側
壁を形成する工程を備えており、該側壁の厚さは数ｎｍ
単位で制御できるので、ゲート電極と高濃度オーミック
接触層との間の距離を正確に制御することができる。

【００２２】請求項４の構成により、第２の工程は、チ
ャンネル層の上に、等方性ドライエッチングのエッチン
グレートが高い層よりなる下層とエッチングレートが低
い層よりなる上層とを有する多層の高融点金属層を堆積
し、その後、多層の高融点金属層に対して異方性ドライ
エッチングを行なった後に等方性ドライエッチングを行
なうと、等方性ドライエッチングによりエッチングレー
トの高い下層が選択的に除去されて、ゲート長の短い下
層部とゲート長の長い上層部とを有するゲート電極が形
成される。また、ゲート長の短い下層部とゲート長の長
い上層部とを有するゲート電極を形成した後、高濃度オ
ーミック接触層を成長させるため、ゲート電極の上層部
がバリアとなって下層部の側方に高濃度オーミック接触
層が成長しない。

【００２３】

【００２４】

【実施例】以下、本発明に係る電界効果トランジスタの
製造方法を図面を参照しながら説明する。

【００２５】図１は本発明の第１実施例に係る電界効果
トランジスタの製造方法の各工程を示している。

【００２６】まず、図１（ａ）に示すように、ＧａＡｓ
よりなる化合物半導体基板１０の上に例えばエピタキシ
ャル成長法によりチャンネル層１１を形成した後、該チ
ャンネル層１１の上に例えばＷＳｉよりなる高融点金属
膜を堆積する。その後、高融点金属膜の上に図１（ｂ）
に示すようなレジストパターン１３を形成し、該レジス
トパターン１３をマスクとしてドライエッチングを行な
うことにより、高融点金属よりなるゲート電極１２を形
成する。この場合、エッチングガスとしては、例えばＳ
Ｆ₆ ガスのようにＳを含有するガスを用いることによ
り、チャンネル層１１の上にＳ分子を付着させておく。

【００２７】次に、ＭＯＶＰＥ（Metal Organic Vapor
Phase Epitaxy ）等のエピタキシャル成長法により、チ
ャンネル層１１の上に、ｎ型のキャリアが高濃度にドー
プされた高濃度オーミック接触層１４を形成する。前述
したように、エッチングガスとしてＳＦ₆ ガスを用いて
いるため、チャンネル層１１の上に付着したＳ分子がド
ーパントとして作用するので、チャンネル層１１と高濃
度オーミック接触層１４との間の界面抵抗が低減する。
尚、Ｓを含むガスに代えて、IV族の元素を含むガスをエ
ッチングガスとして用いてもよい。

【００２８】ゲート電極１２の近傍以外の領域において
は、良好な単結晶よりなる高濃度オーミック接触層１４
が成長するが、ゲート電極１２の近傍においては、何も
成長しないか、又は多結晶若しくはアモルファスよりな
る層１５が堆積される。図２は、この原理を説明してお
り、ゲート電極１２の近傍以外の領域においては、チャ
ンネル層１１を構成する元素１６Ａと高濃度オーミック
接触層１４を構成する元素１６Ｂとが化学結合手１７に
よって結合しながらエピタキシャル成長するので、良好
な単結晶よりなる高濃度オーミック接触層１４が得られ
る。これに対して、ゲート電極１２の周辺部において
は、種となる元素１６Ａが存在しないためエピタキシャ
ル成長が行なわれないので、自己整合的に幅数１０ｎｍ
に亘って、いずれの層も形成されないか、又は、化学結
合手１７を持たず非常に弱い結合（Ｖａｎ ｄｅｒ Ｗ
ａａｌｓ結合）１８により元素１６Ｂがゲート電極１２
に付着する状態となり、多結晶若しくはアモルファスよ
りなる層１５が形成されることになる。この場合、化合
物半導体基板１０の材質及びエピタキシャル成長の条件
によって、いずれの層も形成されないか、又は、多結晶
若しくはアモルファスよりなる層１５が形成されるかが
決まる。

【００２９】次に、高濃度オーミック接触層１４に対し
てドライエッチングを行なうと、多結晶若しくはアモル
ファスよりなる層１５は、単結晶よりなる高濃度オーミ
ック接触層１４に比べて化学結合力が弱いため、エッチ
ングレートがきわめて大きい。このエッチングレートの
高い選択比を利用して、多結晶若しくはアモルファスよ
りなる層１５のみを選択的に除去することにより、ゲー
ト電極１２の周辺部のみ高濃度オーミック接触層１４が
存在しない電界効果トランジスタを作製することができ
る。これにより、ソース抵抗及びドレイン抵抗が低く、
かつ面内におけるエッチングによる特性のバラツキの少
ない電界効果トランジスタを実現することが可能とな
る。

【００３０】図９は、本発明の方法により製造された電
界効果トランジスタのチャンネル抵抗低減の効果の計算
結果を説明する図である。図９（ａ）は従来の方法によ
り製造される電界効果トランジスタの断面構造図を示
し、図９（ｂ）は前記電界効果トランジスタのチャンネ
ル領域の拡大断面図であり、図９（ｃ）は本発明の方法
により製造される電界効果トランジスタのチャンネル領
域の拡大断面図である。ここで、ソース側の高濃度オー
ミック接触層からゲート電極までの抵抗をＲｇｓ、ゲー
ト電極直下の抵抗をＲｇｃ、ゲート電極からドレイン側
の高濃度オーミック接触層までの抵抗をＲｇｄとし、チ
ャンネル抵抗Ｒｃｈ＝Ｒｇｓ＋Ｒｇｃ＋Ｒｇｄとする。
また、チャンネル層の本来の抵抗値を０．４ＫΩとし、
ゲート電極直下のチャンネル層においては空乏層が拡が
るため、チャンネル抵抗を０．６ＫΩとする。従来の電
界効果トランジスタの製造方法によると、加工精度又は
ゲート電極の蒸着による短絡防止のために、ゲート電極
と高濃度オーミック接触層との間の距離をサブミクロン
オーダーで制御することは困難である。そこで、本計算
ではサイドエッチング量ｗを０．５μｍづつとし、オー
バーエッチング量ｄをチャンネル層１１の５％とした。
一方、本発明に係る電界効果トランジスタの製造方法に
よると、ゲート電極と高濃度オーミック接触層との距離
を０．１μｍ程度まで制御が可能であるために計算では
０．１μｍとした。

【００３１】従来の方法により製造される電界効果トラ
ンジスタにおいては、 Ｒｇｓ＝０．４Ω×０．５／０．９５μｍ＝０．２１Ω
ｍｍ Ｒｇｄ＝０．４Ω×０．５／０．９５μｍ＝０．２１Ω
ｍｍ Ｒｇｃ＝０．６Ω×０．５／０．９５μｍ＝０．３１６
Ωｍｍとなるので、 Ｒｃｈ＝０．２１＋０．２１＋０．３１６＝０．７３６
（Ωｍｍ）となる。

【００３２】これに対して、第１実施例の方法により製
造される電界効果トランジスタにおいては、 Ｒｇｓ＝０．４Ω×０．１μｍ＝０．０４Ωｍｍ Ｒｇｄ＝０．４Ω×０．１μｍ＝０．０４Ωｍｍ Ｒｇｃ＝０．６Ω×０．５μｍ＝０．３Ωｍｍとなるの
で、 Ｒｃｈ＝０．０４＋０．０４＋０．３＝０．３０８（Ω
ｍｍ）となる。

【００３３】前記のように、従来の方法により製造され
る電界効果トランジスタのチャンネル抵抗Ｒｃｈ＝０．
７３６Ωｍｍであるのに対し、本発明の方法により製造
される電界効果トランジスタのチャンネル抵抗Ｒｃｈ＝
は０．３０８Ωｍｍとなり、チャンネル抵抗を半分以下
に低減することが可能となる。

【００３４】図３及び図４は、本発明の第２実施例に係
る電界効果トランジスタの製造方法の各工程を示してい
る。

【００３５】まず、図３（ａ）に示すように、ＧａＡｓ
よりなる化合物半導体基板２０の上にエピタキシャル成
長法によりチャンネル層２１を形成した後、図３（ｂ）
に示すように、チャンネル層２１の上に高融点金属より
なるゲート電極２２を形成する。

【００３６】次に、チャンネル層２１及びゲート電極２
２の上に、例えばＳｉＮよりなる絶縁膜２３を厚さ１０
０ｎｍに全面的に堆積した後、該絶縁膜２３に対して異
方性ドライエッチングを施して、図４（ａ）に示すよう
に、ゲート電極２２の側面に側壁２４を形成する。

【００３７】次に、エピタキシャル成長法により、チャ
ンネル層２１の上に、ｎ型のキャリアが高濃度にドープ
された高濃度オーミック接触層２５を形成する。この場
合、第１実施例と同様に、ゲート電極２２の近傍以外の
領域においては、良好な単結晶よりなる高濃度オーミッ
ク接触層２５が形成されるが、ゲート電極２２の近傍に
おいては、何も成長しないか、又は多結晶若しくはアモ
ルファスよりなる層２６が堆積される。

【００３８】その後、高濃度オーミック接触層２５に対
してドライエッチングを行なうと、多結晶若しくはアモ
ルファスよりなる層２６は、単結晶よりなる高濃度オー
ミック接触層２５に比べて化学結合力が弱いため、多結
晶若しくはアモルファスよりなる層２６のみが選択的に
除去され、ゲート電極２２の周辺部のみ高濃度オーミッ
ク接触層２５が存在いない電界効果トランジスタを作製
することができる。

【００３９】第２実施例によると、高濃度オーミック接
触層２５を形成する前に、ゲート電極２２の側面に側壁
２４を形成しているので、ゲート電極２２と高濃度オー
ミック接触層２５との距離を正確に制御することができ
る。すなわち、現在の加工技術を用いた場合、絶縁膜２
３の堆積及び側壁に対する加工は数ｎｍ単位で制御する
ことが可能であるため、ゲート電極２２と高濃度オーミ
ック接触層２５との距離を数ｎｍ単位で制御することが
できる。このため、第２実施例によると、特性のバラツ
キが一層少ない電界効果トランジスタが得られる。

【００４０】図５及び図６は、本発明の第３実施例に係
る電界効果トランジスタの製造方法の各工程を示してい
る。

【００４１】まず、図５（ａ）に示すように、ＧａＡｓ
よりなる化合物半導体基板３０の上に、エピタキシャル
成長法によりチャンネル層３１及びＧａＡｓよりなるア
ンドープ層３２を順次形成した後、図５（ｂ）に示すよ
うに、アンドープ層３２の上に高融点金属よりなるゲー
ト電極３３を形成する。

【００４２】次に、アンドープ層３２及びゲート電極３
３の上に、例えばＳｉＮよりなる絶縁膜３４を厚さ１０
０ｎｍに堆積した後、該絶縁膜３４に対して異方性ドラ
イエッチングを施して、図６（ａ）に示すように、ゲー
ト電極３３の側面に側壁３５を形成する。

【００４３】次に、エピタキシャル成長法により、アン
ドープ層３２の上に、ｎ型のキャリアが高濃度にドープ
された高濃度オーミック接触層３６を形成する。この場
合、第１実施例と同様に、ゲート電極３３の近傍以外の
領域においては、良好な単結晶よりなる高濃度オーミッ
ク接触層３６が形成されるが、ゲート電極３３の近傍に
おいては、何も成長しないか、又は多結晶若しくはアモ
ルファスよりなる層３７が堆積される。

【００４４】その後、高濃度オーミック接触層３６に対
してドライエッチングを行なうと、多結晶若しくはアモ
ルファスよりなる層３７は、単結晶よりなる高濃度オー
ミック接触層３６に比べて化学結合力が弱いため、多結
晶若しくはアモルファスよりなる層３７のみが選択的に
除去され、ゲート電極３３の周辺部のみ高濃度オーミッ
ク接触層３６が存在しない電界効果トランジスタを作製
することができる。

【００４５】第３実施例によると、ゲート電極３３とチ
ャンネル層３１との間にアンドープ層３２が形成されて
いるため、ゲート電極３３とソース又はドレインの高濃
度オーミック接触層３６との間の距離が極端に狭く、電
界集中が発生するような素子構造であっても、ゲート耐
圧の向上を図ることができる。

【００４６】尚、アンドープ層３２を形成する代わり
に、バンドギャップがチャンネル層３１よりも広く且つ
チャンネル層３１及び高濃度オーミック接触層３６に対
して格子整合するバンドギャップの広い層を形成しても
よい。すなわち、チャンネル層３１及び高濃度オーミッ
ク接触層３６をＧａＡｓにより形成し、バンドギャップ
の広い層としてＡｌ組成が０．３以下であるＡｌＧａＡ
ｓより層を形成してもよい。このようにすると、ゲート
電極３３とチャンネル層３１との間にエネルギー障壁が
形成され、ゲート耐圧の向上を図ることができる。

【００４７】図７及び図８は、本発明の第４実施例に係
る電界効果トランジスタの製造方法の各工程を示してい
る。

【００４８】まず、図７（ａ）に示すように、ＧａＡｓ
よりなる化合物半導体基板４０の上に、エピタキシャル
成長法によりチャンネル層４１及びＧａＡｓよりなるア
ンドープ層４２を順次形成した後、アンドープ層４２の
上に、例えば下層のＷＳｉ膜と上層のＷ膜よりなる２層
の高融点金属膜を堆積した後、該２層の高融点金属膜に
対して異方性のドライエッチング行なって、図７（ｂ）
に示すように、ＷＳｉよりなる下層部４３ａとＷよりな
る上層部４３ｂとから構成される２層のゲート電極４３
を形成する。この場合、下層部４３ａを構成する金属は
上層部４３ｂを構成する金属よりも等方性ドライエッチ
ングのエッチングレートが高くなるようにしておく。次
に、ゲート電極４３に対して等方性のドライエッチング
を行なうと、図７（ｃ）に示すように、断面Ｔ字状のゲ
ート電極４３が形成される。

【００４９】次に、図８（ａ）に示すように、エピタキ
シャル成長法により、アンドープ層４２の上に、ｎ型の
キャリアが高濃度にドープされた高濃度オーミック接触
層４４を形成する。この場合、ゲート電極４３の近傍以
外の領域にのみ高濃度オーミック接触層４４が成長し、
ゲート電極４３の上層部４３ｂの上部及び側部下端には
多結晶若しくはアモルファスよりなる層４５が堆積され
る。

【００５０】次に、高濃度オーミック接触層４４に対し
てドライエッチングを行なうと、多結晶若しくはアモル
ファスよりなる層４５は、単結晶よりなる高濃度オーミ
ック接触層４４に比べて化学結合力が弱いため、多結晶
若しくはアモルファスよりなる層４５のみが選択的に除
去され、図８（ｂ）に示すように、ゲート電極４３の周
辺部のみ高濃度オーミック接触層４３が存在しない電界
効果トランジスタを作製することができる。

【００５１】従って、第４実施例の方法によると、ゲー
ト電極４３とソース及びドレインの高濃度オーミック接
触層４４との電気的短絡を確実に防止できると共に、チ
ャンネル抵抗をゲート電極４３の上層部４３ｂの長さに
より高精度に制御することが可能となる。

【００５２】尚、前記各実施例のように、チャンネル層
及びアンドープ層をエピタキシャル成長法により形成す
ると、チャンネル層及びアンドープ層の構成を種々選択
できるが、エピタキシャル成長法に代えてイオン注入法
を用いてもよい。イオン注入法を用いると、スループッ
トが向上するのでコスト的に有利である。

【００５３】また、前記各実施例においては、高濃度オ
ーミック接触層を形成した後に、該高濃度オーミック接
触層に対するエッチングを行なったが、高濃度オーミッ
ク接触層を成長させる際に、ゲート電極の近傍に多結晶
若しくはアモルファスよりなる層が形成されない場合に
は、高濃度オーミック接触層に対するエッチングは不要
である。

【００５４】

【発明の効果】請求項１の発明に係る電界効果トランジ
スタの製造方法によると、化合物半導体基板の材質又は
エピタキシャル成長の条件を最適化することにより、ゲ
ート電極との間に間隔をおいて高濃度オーミック接触層
を成長させることができ、また、ゲート電極の近傍に多
結晶若しくはアモルファスよりなる層が形成される場合
には、高濃度オーミック接触層に対してエッチングを行
なうことにより、ゲート電極との結合が弱い多結晶若し
くはアモルファスよりなる層を容易に除去できるため、
自己整合的にゲート電極と高濃度オーミック接触層との
間に間隔を形成することができるので、ゲート電極と高
濃度オーミック接触層との間隔を低減でき、これによ
り、低電圧動作に優れた電界効果トランジスタを製造す
ることができる。

【００５５】また、高濃度オーミック接触層を形成する
ためのエッチングが不要になるため、チャンネル層及び
高濃度オーミック接触層の材料に制約がなくなると共に
エッチング量のバラツキの問題を回避できるので、電界
効果トランジスタ特性の制約及びバラツキを解消するこ
とができる。また、高濃度オーミック接触層をエピタキ
シャル成長させる際に、チャンネル層の上に付着してい
る不純物がドーパントして作用するので、チャンネル層
と高濃度オーミック接触層との間の界面抵抗を低減する
ことができる。

【００５６】請求項２の発明に係る電界効果トランジス
タの製造方法によると、高濃度オーミック接触層を形成
した後に、高濃度オーミック接触層に対してエッチング
行なうため、高濃度オーミック接触層を成長させる際に
ゲート電極の近傍に多結晶又はアモルファスよりなる層
が形成されても、該多結晶又はアモルファスよりなる層
を確実に除去することができる。

【００５７】請求項３の発明に係る電界効果トランジス
タの製造方法によると、ゲート電極の側面に形成される
絶縁膜よりなる側壁の厚さを数ｎｍ単位で制御できるた
め、ゲート電極と高濃度オーミック接触層との間の距離
を正確に制御できるので、チャンネル抵抗を高精度に制
御することができる。

【００５８】請求項４の発明に係る電界効果トランジス
タの製造方法によると、ゲート長の短い下層部とゲート
長の長い上層部とを有するゲート電極を形成した後に、
高濃度オーミック接触層を成長させるため、ゲート電極
の上層部がバリアとなって下層部の側方に高濃度オーミ
ック接触層が成長しないので、ゲート電極と高濃度オー
ミック接触層との電気的短絡を確実に防止できると共
に、チャンネル抵抗をゲート電極の上層部の長さによっ
て高精度に制御することができる。

【００５９】

【図面の簡単な説明】

【図１】本発明の第１実施例に係る電界効果トランジス
タの製造方法の各工程を示す断面図である。

【図２】前記第１実施例に係る電界効果トランジスタの
製造方法において、ゲート電極の近傍に多結晶又はアモ
ルファスよりなる層が形成されるメカニズムを説明する
断面図である。

【図３】本発明の第２実施例に係る電界効果トランジス
タの製造方法の各工程を示す断面図である。

【図４】前記第２実施例に係る電界効果トランジスタの
製造方法の各工程を示す断面図である。

【図５】本発明の第３実施例に係る電界効果トランジス
タの製造方法の各工程を示す断面図である。

【図６】前記第３実施例に係る電界効果トランジスタの
製造方法の各工程を示す断面図である。

【図７】本発明の第４実施例に係る電界効果トランジス
タの製造方法の各工程を示す断面図である。

【図８】前記第４実施例に係る電界効果トランジスタの
製造方法の各工程を示す断面図である。

【図９】従来の製造方法により得られる電界効果トラン
ジスタ及び本発明の製造方法により得られる電界効果ト
ランジスタのチャンネル抵抗の値を比較するための説明
図である。

【図１０】従来の電界効果トランジスタの製造方法の各
工程を示す断面図である。

【符号の説明】

１０ 化合物半導体基板 １１ チャンネル層 １２ ゲート電極 １３ レジストパターン １４ 高濃度オーミック接触層 １５ 多結晶又はアモルファスよりなる層 ２０ 化合物半導体基板 ２１ チャンネル層 ２２ ゲート電極 ２３ 絶縁膜 ２４ 側壁 ２５ 高濃度オーミック接触層 ２６ 多結晶又はアモルファスよりなる層 ３０ 化合物半導体基板 ３１ チャンネル層 ３２ アンドープ層 ３３ ゲート電極 ３４ 絶縁膜 ３５ 側壁 ３６ 高濃度オーミック接触層 ３７ 多結晶又はアモルファスよりなる層

フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 21/338 H01L 21/3065 H01L 29/812

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】 化合物半導体基板の上にチャンネル層を
   形成する第１の工程と、 前記チャンネル層の上に高融点金属よりなるゲート電極
   を形成する第２の工程と、 前記チャンネル層の上に前記ゲート電極と間隔をおいて
   高濃度オーミック接触層を形成する第３の工程とを備
   え、 前記第２の工程は、 前記チャンネル層の上に高融点金属層を堆積する工程
   と、 前記高融点金属層の上にゲート電極形成領域を被覆した
   マスクパターンを形成する工程と、 前記高融点金属に対して前記マスクパターンを用い、前
   記第３の工程において前記高濃度オーミック接触層をエ
   ピタキシャル成長させる際の熱によりドーパントとして
   作用する不純物を含むエッチングガスによってドライエ
   ッチングを行なって前記ゲート電極を形成する工程とを
   有している ことを特徴とする電界効果トランジスタの製
   造方法。
2. 【請求項２】 前記第３の工程の後に、前記高濃度オー
   ミック接触層に対してエッチングを行なうことにより、
   前記第３の工程において前記ゲート電極の近傍に形成さ
   れた多結晶又はアモルファスよりなる層を除去する工程
   をさらに備えていることを特徴とする請求項１に記載の
   電界効果トランジスタの製造方法。
3. 【請求項３】 前記第２の工程と前記第３の工程との間
   に、前記ゲート電極の側面に絶縁膜よりなる側壁を形成
   する工程をさらに備えていることを特徴とする請求項１
   又は２に記載の電界効果トランジスタの製造方法。
4. 【請求項４】 前記第２の工程は、前記チャンネル層の
   上に、等方性ドライエッチングのエッチングレートが高
   い層よりなる下層と前記エッチングレートが低い層より
   なる上層とを有する多層の高融点金属層を堆積する工程
   と、前記多層の高融点金属層に対して異方性ドライエッ
   チングを行なった後に等方性ドライエッチングを行なう
   ことにより、ゲート長が短い下層部とゲート長が長い上
   層部とを有するゲート電極を形成する工程とを有してい
   ることを特徴とする請求項１又は２に記載の電界効果ト
   ランジスタの製造方法。