JP4917308B2 - 窒化物半導体装置の製造方法 - Google Patents
窒化物半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4917308B2 JP4917308B2 JP2005372956A JP2005372956A JP4917308B2 JP 4917308 B2 JP4917308 B2 JP 4917308B2 JP 2005372956 A JP2005372956 A JP 2005372956A JP 2005372956 A JP2005372956 A JP 2005372956A JP 4917308 B2 JP4917308 B2 JP 4917308B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor region
- type
- semiconductor
- intermediate layer
- nitride semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 278
- 150000004767 nitrides Chemical class 0.000 title claims abstract description 76
- 238000004519 manufacturing process Methods 0.000 title claims description 27
- 238000005530 etching Methods 0.000 claims abstract description 32
- 238000000034 method Methods 0.000 claims abstract description 26
- 239000012535 impurity Substances 0.000 claims abstract description 23
- 239000000463 material Substances 0.000 claims abstract description 10
- 230000008569 process Effects 0.000 claims abstract description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 17
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 17
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 claims description 14
- 229910052710 silicon Inorganic materials 0.000 claims description 13
- 239000010703 silicon Substances 0.000 claims description 13
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical group F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 12
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical group [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 claims description 12
- 229910000040 hydrogen fluoride Inorganic materials 0.000 claims description 12
- 239000013078 crystal Substances 0.000 claims description 11
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 7
- 239000003795 chemical substances by application Substances 0.000 claims description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 7
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 claims description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 22
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 16
- 229910002601 GaN Inorganic materials 0.000 description 15
- 229910052759 nickel Inorganic materials 0.000 description 11
- 239000000243 solution Substances 0.000 description 11
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 230000005533 two-dimensional electron gas Effects 0.000 description 5
- 230000004075 alteration Effects 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 239000002904 solvent Substances 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 239000012670 alkaline solution Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 239000011777 magnesium Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- 208000012868 Overgrowth Diseases 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7788—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
Description
本発明は、高耐圧デバイスあるいは高周波デバイス等に使用される窒化物半導体を利用した半導体装置の製造方法に関する。
窒化物半導体を利用する半導体装置では、ｐ型不純物を含む窒化物半導体の表面に、ｎ型不純物を含むか又はｉ型の窒化物半導体を結晶成長し、ｎ型又はｉ型の窒化物半導体の一部をエッチングしてｐ型の窒化物半導体の表面の一部を露出させ、その露出したｐ型の窒化物半導体の表面に電極を形成することがある。
ｎ型又はｉ型の窒化物半導体の一部をエッチングしてｐ型の窒化物半導体の表面の一部を露出させる際に、ｎ型又はｉ型の窒化物半導体をエッチングする際のエネルギーがｐ型の窒化物半導体の表面に作用し、ｐ型の窒化物半導体の表面の導電型がｎ型に反転する現象が生じる。
表面がｎ型に反転したｐ型の窒化物半導体の表面に電極を形成しても、ｐ型の窒化物半導体と電極を良好に接続することができない。表面で反転しているｎ型と深部のｐ型との間でエネルギー障壁が形成されてしまうからである。
ｎ型又はｉ型の窒化物半導体の一部をエッチングしてｐ型の窒化物半導体の表面の一部を露出させる際に、ｎ型又はｉ型の窒化物半導体をエッチングする際のエネルギーがｐ型の窒化物半導体の表面に作用し、ｐ型の窒化物半導体の表面の導電型がｎ型に反転する現象が生じる。
表面がｎ型に反転したｐ型の窒化物半導体の表面に電極を形成しても、ｐ型の窒化物半導体と電極を良好に接続することができない。表面で反転しているｎ型と深部のｐ型との間でエネルギー障壁が形成されてしまうからである。
特許文献１には、表面が変質したｐ型の窒化物半導体の表面に電極を形成する技術が記載されている。この技術では、表面が変質したｐ型の窒化物半導体の表面に、Ｐｄ層を蒸着する。次いで５５０℃で熱処理し、Ｐｄ層と窒化物半導体の間にＰｄＧａ層を形成する。これによって、窒化物半導体と電極の間に、オーミックコンタクト特性を得る。
特許文献１の技術を利用すると、表面が変質したｐ型の窒化物半導体の表面に電極を形成し、両者間にオーミックコンタクト特性を得ることができる。しかしながら、そのためには５５０℃という高温度で熱処理する必要がある。また電極に利用可能な金属がＰｄあるいはＰｔに限られ、電極に多用されるＮｉやＡｕを使うことができない。
ｎ型又はｉ型の窒化物半導体の一部をエッチングしてｐ型の窒化物半導体の表面の一部を露出させて電極を形成する際に、表面が変質してしまったｐ型の窒化物半導体の表面に電極を形成してから変質したことによる影響に手当てするのではなく、ｎ型又はｉ型の窒化物半導体の一部をエッチングしてｐ型の窒化物半導体の表面の一部を露出させても、ｐ型の窒化物半導体の表面に変質（少なくとも電極との間のオーミックコンタクト特性に影響を及ぼすような変質）を生じさせない技術が必要とされている。
本発明では、ｎ型又はｉ型の窒化物半導体の一部をエッチングしてｐ型の窒化物半導体の表面の一部を露出させるにあたって、ｐ型の窒化物半導体と電極との間のオーミックコンタクト特性に影響を及ぼすような変質を生じさせないでｎ型又はｉ型の窒化物半導体をエッチングする技術を実現する。
ｎ型又はｉ型の窒化物半導体の一部をエッチングしてｐ型の窒化物半導体の表面の一部を露出させて電極を形成する際に、表面が変質してしまったｐ型の窒化物半導体の表面に電極を形成してから変質したことによる影響に手当てするのではなく、ｎ型又はｉ型の窒化物半導体の一部をエッチングしてｐ型の窒化物半導体の表面の一部を露出させても、ｐ型の窒化物半導体の表面に変質（少なくとも電極との間のオーミックコンタクト特性に影響を及ぼすような変質）を生じさせない技術が必要とされている。
本発明では、ｎ型又はｉ型の窒化物半導体の一部をエッチングしてｐ型の窒化物半導体の表面の一部を露出させるにあたって、ｐ型の窒化物半導体と電極との間のオーミックコンタクト特性に影響を及ぼすような変質を生じさせないでｎ型又はｉ型の窒化物半導体をエッチングする技術を実現する。
本発明で創作された製造方法は、ｐ型不純物を含む窒化物半導体で形成されている第１半導体領域の表面の所定領域に中間層を形成する工程と、所定領域に中間層が形成されている第１半導体領域の表面側に、ｎ型不純物を含むか又はｉ型の窒化物半導体で形成されている第２半導体領域を結晶成長させる工程（この段階で、中間層は第２半導体領域で覆われる）と、中間層を覆っている第２半導体領域をエッチングして中間層の表面を露出させる工程と、第１半導体領域と第２半導体領域をエッチングせず、しかも第１半導体領域の導電型を反転させないエッチング剤で中間層をエッチングして第１半導体領域の表面を露出させる工程と、露出した第１半導体領域の表面に接する電極を形成する工程を備えている。より詳細には、ｐ型不純物を含む窒化物半導体で形成されている第１半導体領域の表面の所定領域に、中間層を形成する工程と、中間層から露出する第１半導体領域から、ｎ型不純物を含むか又はｉ型の窒化物半導体で形成されている第２半導体領域を中間層の上面を覆うように選択横方向成長するように結晶成長させる工程と、中間層をエッチングストップ層として、中間層を覆っている第２半導体領域をエッチングして中間層の表面を露出させる工程と、第１半導体領域と第２半導体領域をエッチングせず、しかも第１半導体領域の導電型を反転させないエッチング剤で中間層をエッチングして第１半導体領域の表面を露出させる工程と、中間層をエッチングして露出した第１半導体領域の表面に接する、第１半導体領域とオーミック接触する電極を形成する工程とを備え、中間層は、酸化シリコン、窒化シリコン、又は、シリコンである。
上記の製造方法では、少なくとも第１半導体領域の表面を露出させる段階では、第２半導体領域をエッチングしない。代わりに、中間層をエッチングすることによって、第１半導体領域の表面を露出させる。その中間層には、第２半導体領域とは別の材質を使用することができ、第１半導体領域の導電型を反転させないエッチング剤でエッチング可能な材質を選択することができる。例えば、酸化シリコン若しくは窒化シリコンで中間層を形成すると、弗化水素系溶液で中間層をエッチングすることができ、弗化水素系溶液でエッチングすれば、第１半導体領域の導電型を反転させることがない。シリコンで中間層を形成すると、水酸化ナトリウム溶液若しくは、水酸化カリウム溶液若しくは、ＴＭＡＨ（水酸化テトラメチルアンモニウム）等のアルカリ溶液でエッチングすることができ、アルカリ溶液でエッチングすれば第１半導体領域の導電型を反転させることがない。窒化物半導体で形成されている第１半導体領域の導電型を反転させないエッチング剤では窒化物半導体で形成されている第２半導体領域をエッチングすることができないことから、中間層を利用することが大きな意味をもつ。
この方法によると、表面が変質していないｐ型不純物を含む窒化物半導体の表面を露出させることができ、そこに電極を形成することができることから、比較的簡単に第１半導体領域と電極との間に良好なオーミックコンタクト特性を得ることができる。
この方法によると、表面が変質していないｐ型不純物を含む窒化物半導体の表面を露出させることができ、そこに電極を形成することができることから、比較的簡単に第１半導体領域と電極との間に良好なオーミックコンタクト特性を得ることができる。
第１半導体領域を構成する窒化物半導体は、一般式がＡｌＸＧａＹＩｎ１−Ｘ−ＹＮ（０≦Ｘ≦１、０≦Ｙ≦１、０≦１−Ｘ−Ｙ≦１）で表される半導体材料であることが好ましい。
本技術は、各種の窒化物半導体に適用することができる。
本技術は、各種の窒化物半導体に適用することができる。
中間層は酸化シリコン若しくは窒化シリコンであり、エッチング剤は弗化水素系溶液であることが好ましい。
シリコン系半導体装置用に開発された各種の加工機器や加工技術を流用することができる。
シリコン系半導体装置用に開発された各種の加工機器や加工技術を流用することができる。
中間層はシリコンであり、エッチング剤は水酸化ナトリウム溶液、若しくは水酸化カリウム溶液、若しくは水酸化テトラメチルアンモニウムであることが好ましい。
中間層をアルカリ溶液で容易に除去することが可能である。
中間層をアルカリ溶液で容易に除去することが可能である。
本発明の窒化物半導体装置の製造方法によると、ｐ型不純物を含む窒化物半導体領域の表面に、ｎ型不純物を含む窒化物半導体領域又はｉ型の窒化物半導体領域を結晶成長し、その後にｐ型不純物を含む窒化物半導体領域の表面を露出させる際に、ｐ型不純物を含む窒化物半導体領域の表面が変質することを防止できる。ｐ型不純物を含む窒化物半導体とその表面に形成する電極との間に良好なオーミックコンタクト特性を確保することができる。
実施例の主要な特徴を列記する。
（１）ｎ型窒化物半導体領域の表面に、島状のｐ＋型窒化物半導体領域の複数個を、分散して形成する。
（２）ｐ＋型窒化物半導体領域の表面のソース電極形成部位にＳｉＯ２の中間層を形成する。
（３）ｎ型窒化物半導体領域の表面から、ｎ型窒化物半導体を結晶成長させる。
（４）結晶成長したｎ型窒化物半導体が、ＳｉＯ２の中間層を覆うまで、ｎ型窒化物半導体の結晶成長を続ける。
（５）ｎ型窒化物半導体領域の表面に、それよりもバンドギャップが大きな窒化物半導体を結晶成長させる。
（６）ｎ型窒化物半導体領域とバンドギャップが大きな窒化物半導体領域の一部に、ｎ＋型半導体領域を形成してソース領域を形成する。この際には、ソース電極形成部位を含む範囲にｎ＋型半導体領域を形成する。
（７）ソース電極形成部位において、ｎ＋型半導体領域をドライエッチングして、ＳｉＯ２中間層を露出させる。
（８）露出したＳｉＯ２中間層をウエットエッチングし、ソース電極形成部位において、ｐ＋型窒化物半導体領域の表面を露出させる。
（９）ｐ＋型窒化物半導体領域の表面にニッケル層を形成し、ｎ＋型半導体領域とニッケル層に接するソース電極を形成する。
（１０）ｎ型窒化物半導体領域の裏面に、ドレイン電極を形成する。
以上によって、ヘテロ接合を有する縦型の窒化物半導体装置を製造する。
（１）ｎ型窒化物半導体領域の表面に、島状のｐ＋型窒化物半導体領域の複数個を、分散して形成する。
（２）ｐ＋型窒化物半導体領域の表面のソース電極形成部位にＳｉＯ２の中間層を形成する。
（３）ｎ型窒化物半導体領域の表面から、ｎ型窒化物半導体を結晶成長させる。
（４）結晶成長したｎ型窒化物半導体が、ＳｉＯ２の中間層を覆うまで、ｎ型窒化物半導体の結晶成長を続ける。
（５）ｎ型窒化物半導体領域の表面に、それよりもバンドギャップが大きな窒化物半導体を結晶成長させる。
（６）ｎ型窒化物半導体領域とバンドギャップが大きな窒化物半導体領域の一部に、ｎ＋型半導体領域を形成してソース領域を形成する。この際には、ソース電極形成部位を含む範囲にｎ＋型半導体領域を形成する。
（７）ソース電極形成部位において、ｎ＋型半導体領域をドライエッチングして、ＳｉＯ２中間層を露出させる。
（８）露出したＳｉＯ２中間層をウエットエッチングし、ソース電極形成部位において、ｐ＋型窒化物半導体領域の表面を露出させる。
（９）ｐ＋型窒化物半導体領域の表面にニッケル層を形成し、ｎ＋型半導体領域とニッケル層に接するソース電極を形成する。
（１０）ｎ型窒化物半導体領域の裏面に、ドレイン電極を形成する。
以上によって、ヘテロ接合を有する縦型の窒化物半導体装置を製造する。
図面を参照して以下に実施例を詳細に説明する。
（第１実施例）
図１に、ヘテロ接合を有する縦型の窒化物半導体装置１０の要部断面図を模式的に示す。図１の要部断面図は半導体装置１０の単位構造を示し、この単位構造が実際には紙面左右方向に繰返されている。
半導体装置１０の裏面には、チタン（Ｔｉ）とアルミニウム（Ａｌ）の積層からなるドレイン電極２２が形成されている。ドレイン電極２２上には、窒化ガリウム（ＧａＮ）を主材料とするｎ＋型のドレイン層２４が形成されている。ドレイン層２４の不純物には、シリコン（Ｓｉ）又は酸素（Ｏ）が用いられており、そのキャリア濃度は約３×１０１８ｃｍ−３に調整されている。
ドレイン層２４上には、窒化ガリウムを主材料とするｎ−型の低濃度半導体領域２６が形成されている。低濃度半導体領域２６の不純物にはシリコンが用いられており、そのキャリア濃度は約１×１０１６ｃｍ−３に調整されている。
低濃度半導体領域２６の上部に、窒化ガリウムを主材料とする島状のｐ＋型の第１半導体領域２８，２８が分散して形成されている。第１半導体領域２８の不純物にはマグネシウム（Ｍｇ）が用いられており、そのキャリア濃度は約１×１０１７ｃｍ−３に調整されている。複数個の第１半導体領域２８が、低濃度半導体領域２６の上部に分散して形成されており、隣接する第１半導体領域２８，２８の間は、低濃度半導体領域２６によって隔てられている。図１に示すように、この例では、紙面左右に２つの第１半導体領域２８，２８が図示されている。平面視したときに、各第１半導体領域２８は紙面奥行き方向に長く伸びており、複数の第１半導体領域２８，２８がストライプ状に配置されている。
（第１実施例）
図１に、ヘテロ接合を有する縦型の窒化物半導体装置１０の要部断面図を模式的に示す。図１の要部断面図は半導体装置１０の単位構造を示し、この単位構造が実際には紙面左右方向に繰返されている。
半導体装置１０の裏面には、チタン（Ｔｉ）とアルミニウム（Ａｌ）の積層からなるドレイン電極２２が形成されている。ドレイン電極２２上には、窒化ガリウム（ＧａＮ）を主材料とするｎ＋型のドレイン層２４が形成されている。ドレイン層２４の不純物には、シリコン（Ｓｉ）又は酸素（Ｏ）が用いられており、そのキャリア濃度は約３×１０１８ｃｍ−３に調整されている。
ドレイン層２４上には、窒化ガリウムを主材料とするｎ−型の低濃度半導体領域２６が形成されている。低濃度半導体領域２６の不純物にはシリコンが用いられており、そのキャリア濃度は約１×１０１６ｃｍ−３に調整されている。
低濃度半導体領域２６の上部に、窒化ガリウムを主材料とする島状のｐ＋型の第１半導体領域２８，２８が分散して形成されている。第１半導体領域２８の不純物にはマグネシウム（Ｍｇ）が用いられており、そのキャリア濃度は約１×１０１７ｃｍ−３に調整されている。複数個の第１半導体領域２８が、低濃度半導体領域２６の上部に分散して形成されており、隣接する第１半導体領域２８，２８の間は、低濃度半導体領域２６によって隔てられている。図１に示すように、この例では、紙面左右に２つの第１半導体領域２８，２８が図示されている。平面視したときに、各第１半導体領域２８は紙面奥行き方向に長く伸びており、複数の第１半導体領域２８，２８がストライプ状に配置されている。
第１半導体領域２８上に、酸化シリコン（ＳｉＯ２）を主材料とする第１マスク層３２が形成されている。後述するように、ソース電極５４が第１半導体領域２８に電気的にコンタクトする部位では、第１マスク層３２が除去されている。
低濃度半導体領域２６上に、窒化ガリウムを主材料とする第２半導体領域３４が形成されている。第２半導体領域３４は第１マスク層３２を覆っており、第１マスク層３２を介して第１半導体領域２８上に積層されている。第２半導体領域３４の不純物にはシリコン（Ｓｉ）が用いられており、そのキャリア濃度は約１×１０１６ｃｍ−３に調整されている。
第２半導体領域３４上に、窒化ガリウム・アルミニウム（Ａｌ０．３Ｇａ０．７Ｎ）を主材料とする第３半導体領域３６が形成されている。第３半導体領域３６の結晶構造にはアルミニウムが含まれており、そのバンドギャップは第２半導体領域３４のバンドギャップよりも広い。第２半導体領域３４と第３半導体領域３６によってヘテロ接合が構成されている。第３半導体領域３６の不純物には不純物の導入を行っていない。
低濃度半導体領域２６上に、窒化ガリウムを主材料とする第２半導体領域３４が形成されている。第２半導体領域３４は第１マスク層３２を覆っており、第１マスク層３２を介して第１半導体領域２８上に積層されている。第２半導体領域３４の不純物にはシリコン（Ｓｉ）が用いられており、そのキャリア濃度は約１×１０１６ｃｍ−３に調整されている。
第２半導体領域３４上に、窒化ガリウム・アルミニウム（Ａｌ０．３Ｇａ０．７Ｎ）を主材料とする第３半導体領域３６が形成されている。第３半導体領域３６の結晶構造にはアルミニウムが含まれており、そのバンドギャップは第２半導体領域３４のバンドギャップよりも広い。第２半導体領域３４と第３半導体領域３６によってヘテロ接合が構成されている。第３半導体領域３６の不純物には不純物の導入を行っていない。
第３半導体領域３６上に、酸化シリコンを主材料とするゲート絶縁膜４２が形成されている。ゲート絶縁膜４２上に、ニッケル（Ｎｉ）を主材料とするゲート電極４４が形成されている。なお、本実施例のゲート電極４４は、第２半導体領域３４及び第３半導体領域３６のほぼ全範囲に対向して形成されているが、ゲート電極４４は、第１半導体領域２８に対向する位置にさえ形成されていればよい。即ち、第１半導体領域２８、第１マスク層３２、第２半導体領域３４、及び第３半導体領域３６が積層されている部分にさえ形成されていればよい。
窒化ガリウムを主材料とするｎ＋型のソース領域３４ａ，３６ａが、第２半導体領域３４と第３半導体領域３６の紙面左右方向の両端部に形成されている。ソース領域３４ａ，３６ａは、平面視したときに、低濃度半導体領域２６が第２半導体領域３４に接する範囲（紙面中央側）の第２半導体領域３４と第３半導体領域３６には接していない。ソース領域３４ａ，３６ａの不純物にはシリコンが用いられており、そのキャリア濃度は約３×１０１８ｃｍ−３に調整されている。
ソース領域３４ａ，３６ａと、ニッケル層５５を介して第１半導体領域２８に接するように、チタンとアルミニウムの積層からなるソース電極５４が形成されている。
ソース領域３４ａ，３６ａと、ニッケル層５５を介して第１半導体領域２８に接するように、チタンとアルミニウムの積層からなるソース電極５４が形成されている。
次に、半導体装置１０の動作を説明する。
ｐ型の第１半導体領域２８が、第１マスク層３２を介して、ｎ型の第２半導体領域３４に接している。このため、ゲート電極４４に電圧を印加していない状態では、第２半導体領域３４に空乏層が形成され、その空乏層は第２半導体領域３４と第３半導体領域３６のヘテロ接合面にまで伸びている。これにより、ヘテロ接合面の伝導体のエネルギー準位はフェルミ準位よりも上側に存在することになり、２次元電子ガス層がヘテロ接合面に存在することができない。ゲート電極４４に電圧が印加されていない状態では電子の走行が停止され、半導体装置１０はオフとなる。
ｐ型の第１半導体領域２８が、第１マスク層３２を介して、ｎ型の第２半導体領域３４に接している。このため、ゲート電極４４に電圧を印加していない状態では、第２半導体領域３４に空乏層が形成され、その空乏層は第２半導体領域３４と第３半導体領域３６のヘテロ接合面にまで伸びている。これにより、ヘテロ接合面の伝導体のエネルギー準位はフェルミ準位よりも上側に存在することになり、２次元電子ガス層がヘテロ接合面に存在することができない。ゲート電極４４に電圧が印加されていない状態では電子の走行が停止され、半導体装置１０はオフとなる。
ゲート電極４４に正の電圧が印加されている状態では、第２半導体領域３４に形成されていた空乏層が縮小し、第２半導体領域３４と第３半導体領域３６のヘテロ接合面に２次元電子ガス層が形成される。これにより、２次元電子ガス層の伝導帯のエネルギー準位がフェルミ準位よりも下側に存在することになり、ヘテロ接合面のポテンシャル井戸内に２次元電子ガス層が存在する状態が作り出される。この結果、２次元電子ガス層内を電子が走行し、半導体装置１０はオンとなる。
ソース領域３４ａ，３６ａからヘテロ接合面の２次元電子ガス層に沿って横方向に走行してきた電子は、低濃度半導体領域２６の凸部（第１半導体領域２８，２８を隔てている部分であり、低濃度半導体領域２６が第２半導体領域３４に接する部分である）を縦方向に流れ、低濃度半導体領域２６及びドレイン層２４を経由してドレイン電極２２まで流れる。これにより、ソース電極５４とドレイン電極２２の間が導通する。半導体装置１０は、ノーマリオフ動作する縦型の窒化物半導体装置である。
ソース領域３４ａ，３６ａからヘテロ接合面の２次元電子ガス層に沿って横方向に走行してきた電子は、低濃度半導体領域２６の凸部（第１半導体領域２８，２８を隔てている部分であり、低濃度半導体領域２６が第２半導体領域３４に接する部分である）を縦方向に流れ、低濃度半導体領域２６及びドレイン層２４を経由してドレイン電極２２まで流れる。これにより、ソース電極５４とドレイン電極２２の間が導通する。半導体装置１０は、ノーマリオフ動作する縦型の窒化物半導体装置である。
上記したように、半導体装置１０のオン、オフの制御は、第１半導体領域２８、第１マスク層３２、第２半導体領域３４、及び第３半導体領域３６が積層している部分で行われている。即ち、ゲート電極４４に印加する電圧によって、第２半導体領域３４に形成される空乏層の厚みを制御することにより、半導体装置１０のオン、オフが制御される。ゲート電極４４に印加する電圧によって空乏層の厚みが伸縮する度合いは、第２半導体領域３４のキャリア濃度によって左右される。第２半導体領域３４のキャリア濃度が所定値に調整されていれば、所定のゲート電圧を印加することによって、半導体装置１０のオン、オフを制御することができる。
（半導体装置１０の製造方法）
次に半導体装置１０の製造方法を説明する。まず、図２に示すように、ｎ＋型の窒化ガリウムを主材料とする半導体基板２４（後にドレイン層２４となる）を用意する。半導体基板２４の厚みは約２００μｍである。ｎ＋型の窒化ガリウム基板を用意するために、Technical Digest of International Workshop on Nitride Semiconductors (IWN200), P47,若しくはJournal of Crystal Growth, vol246 (2002), P223〜229に記載の方法を用いることができる。
次に、図３に示すように、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法を利用して、半導体基板２４上にｎ−型の低濃度半導体領域２６を結晶成長させる。低濃度半導体領域２６の厚みは約６μｍである。さらに、ＭＯＣＶＤ法を利用して、低濃度半導体領域２６上にｐ＋型の第１半導体領域２８を結晶成長させる。第１半導体領域２８の厚みは約１．０μｍである。次に、ＣＶＤ（Chemical Vapor Deposition）法を利用して、第１半導体領域２８上に第１マスク層３２を成膜する。第１マスク層３２の厚みは約０．５μｍである。第１マスク層３２は酸化シリコンで形成する。
次に半導体装置１０の製造方法を説明する。まず、図２に示すように、ｎ＋型の窒化ガリウムを主材料とする半導体基板２４（後にドレイン層２４となる）を用意する。半導体基板２４の厚みは約２００μｍである。ｎ＋型の窒化ガリウム基板を用意するために、Technical Digest of International Workshop on Nitride Semiconductors (IWN200), P47,若しくはJournal of Crystal Growth, vol246 (2002), P223〜229に記載の方法を用いることができる。
次に、図３に示すように、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法を利用して、半導体基板２４上にｎ−型の低濃度半導体領域２６を結晶成長させる。低濃度半導体領域２６の厚みは約６μｍである。さらに、ＭＯＣＶＤ法を利用して、低濃度半導体領域２６上にｐ＋型の第１半導体領域２８を結晶成長させる。第１半導体領域２８の厚みは約１．０μｍである。次に、ＣＶＤ（Chemical Vapor Deposition）法を利用して、第１半導体領域２８上に第１マスク層３２を成膜する。第１マスク層３２の厚みは約０．５μｍである。第１マスク層３２は酸化シリコンで形成する。
次に、図４に示すように、第１マスク層３２の一部をエッチングして開孔を形成する。次に、第１マスク層３２の開孔から第１半導体領域２８をエッチングし、第１半導体領域２８の一部を貫通して低濃度半導体領域２６に達するトレンチ７２を形成する。
次に、図５に示すように、ＭＯＣＶＤ法を利用して、トレンチ７２の底面において露出している低濃度半導体領域２６から、窒化ガリウム層を結晶成長させる。ここでは、結晶成長した窒化ガリウム層が、第１マスク層３２の表面を覆うまで結晶成長工程を続ける。この結果、第１半導体領域２８上に第１マスク層３２を介して積層されている窒化ガリウム層が形成される。結晶成長する窒化ガリウム層の不純物量は、低濃度半導体領域２６と同一量に調整されている。このため、結晶成長した窒化ガリウム層と低濃度半導体領域２６は連続した一つの領域と評価することができる。第１マスク層３２の表面を覆う部分に成長する窒化ガリウム層は、選択横方向成長法（ＥＬＯ）によって成長しており、結晶欠陥の密度が低減化された良質な半導体領域となっている。第１マスク層３２の表面に堆積した良質な半導体領域の厚みは約１００ｎｍである。なお、第１半導体領域２８，２８の間に結晶成長した窒化ガリウム層と、第１マスク層３２の表面に結晶成長した窒化ガリウム層は連続しているが、図１に示す半導体装置１０と整合させるために、以下の説明では、前者は低濃度半導体領域２６の一部とし、後者は第２半導体領域３４であるとして説明する。
次に、図５に示すように、ＭＯＣＶＤ法を利用して、トレンチ７２の底面において露出している低濃度半導体領域２６から、窒化ガリウム層を結晶成長させる。ここでは、結晶成長した窒化ガリウム層が、第１マスク層３２の表面を覆うまで結晶成長工程を続ける。この結果、第１半導体領域２８上に第１マスク層３２を介して積層されている窒化ガリウム層が形成される。結晶成長する窒化ガリウム層の不純物量は、低濃度半導体領域２６と同一量に調整されている。このため、結晶成長した窒化ガリウム層と低濃度半導体領域２６は連続した一つの領域と評価することができる。第１マスク層３２の表面を覆う部分に成長する窒化ガリウム層は、選択横方向成長法（ＥＬＯ）によって成長しており、結晶欠陥の密度が低減化された良質な半導体領域となっている。第１マスク層３２の表面に堆積した良質な半導体領域の厚みは約１００ｎｍである。なお、第１半導体領域２８，２８の間に結晶成長した窒化ガリウム層と、第１マスク層３２の表面に結晶成長した窒化ガリウム層は連続しているが、図１に示す半導体装置１０と整合させるために、以下の説明では、前者は低濃度半導体領域２６の一部とし、後者は第２半導体領域３４であるとして説明する。
後述するが、第１マスク層３２はソース領域３４ａ，３６ａの一部を除去して、ソース電極５４を形成するためのトレンチを形成する工程において、第１半導体領域２８を保護する中間層の機能を兼用している。第１マスク層３２は、第１半導体領域２８の一部にトレンチ７２を形成するマスク層の機能をも兼用している。さらに、第２半導体領域３４を結晶成長させる際に利用するＥＬＯ（Epitaxially Lateral Overgrowth：選択横方向成長）法のためのマスク層としての機能も兼用している。第１マスク層３２の上方に形成されている第２半導体領域３４及び第３半導体領域３６の結晶欠陥の密度は低減されている。この部分はゲート構造を構成していることから、結晶欠陥の密度の低減化はリーク電流等の抑制にも寄与する。
次に、図６に示すように、ＭＯＣＶＤ法を利用して、第２半導体領域３４上に第３半導体領域３６を結晶成長する。第３半導体領域３６の厚みは５０ｎｍである。この段階でヘテロ接合が形成される。
次に、ＣＶＤ法を利用して、第３半導体領域３６の表面に酸化シリコンを成膜して第２マスク層８２を形成する。第２マスク層８２は、リソグラフィー技術とエッチング技術を利用して、ソース領域を形成する部分が除去される。
次に、イオン注入を実施してソース領域を形成する。このときシリコンをドーズ量１×１０１５ｃｍ−２、加速電圧３５ｅＶで注入する。
次に、ＣＶＤ法を利用して、第３半導体領域３６の表面に酸化シリコンを成膜して第２マスク層８２を形成する。第２マスク層８２は、リソグラフィー技術とエッチング技術を利用して、ソース領域を形成する部分が除去される。
次に、イオン注入を実施してソース領域を形成する。このときシリコンをドーズ量１×１０１５ｃｍ−２、加速電圧３５ｅＶで注入する。
次に、第２マスク層８２を除去した後に、酸化シリコンの第３マスク層８４で表面全体を被覆し、リソグラフィー技術とエッチング技術を利用して、ソース電極５４を形成する部位では、第３マスク層８４の一部を除去する。これによって、ソース電極５４を形成する部位では、ソース領域３６ａが露出する。
次に、図８に示すように、ＲＩＥ法を利用して、露出するソース領域３６ａから第１マスク層３２に達する加工を行う。加工は、第１マスク層３２まで達するが、第１半導体領域２８には達しない。
次いで、弗化水素水溶液を利用して、第１マスク層３２のソース電極５４を形成する部位と、第３マスク層８４を同時に除去する。弗化水素水溶液は、第１半導体領域２８と第２半導体領域３４と第３半導体領域３６をエッチングせず、第１マスク層３２のソース電極５４を形成する部位と第３マスク層８４のみをエッチングする。第１マスク層３２をエッチングする際に、第１半導体領域２８の表面の導電型を反転させることもない。
次に、図８に示すように、ＲＩＥ法を利用して、露出するソース領域３６ａから第１マスク層３２に達する加工を行う。加工は、第１マスク層３２まで達するが、第１半導体領域２８には達しない。
次いで、弗化水素水溶液を利用して、第１マスク層３２のソース電極５４を形成する部位と、第３マスク層８４を同時に除去する。弗化水素水溶液は、第１半導体領域２８と第２半導体領域３４と第３半導体領域３６をエッチングせず、第１マスク層３２のソース電極５４を形成する部位と第３マスク層８４のみをエッチングする。第１マスク層３２をエッチングする際に、第１半導体領域２８の表面の導電型を反転させることもない。
ここで、中間層として機能している第１マスク層３２が設けられていない場合を考える。この場合、ｎ＋型のソース領域３６ａ，３４ａの一部をドライエッチングして、ソース電極５４が形成される部位においてｐ＋型の第１半導体領域２８の表面を露出させると、ｐ＋型の第１半導体領域２８の表面の導電型がｎ型に反転する現象が生じる。このため、表面がｎ型に反転した第１半導体領域２８の表面にニッケル層５５を介してソース電極５４を形成しても、第１半導体領域２８とソース電極５４を良好に接続することができない。このため、ニッケル層５５を介しても第１半導体領域２８とソース電極５４の間に良好なオーミックコンタクト特性が得られない。
半導体装置１０では、中間層としての機能を持つ第１マスク層３２が設けられている。ｎ＋型のソース領域３６ａ，３４ａの一部をドライエッチングしてソース領域３６ａ，３４ａを除去しても、第１マスク層３２がエッチングストップ層となり、ｐ＋型の第１半導体領域２８の表面の導電型を変質してしまうことがない。その第１マスク層３２は、弗化水素系溶剤でエッチングでき、弗化水素系溶剤でエッチングすれば、第１半導体領域２８の表面の導電型を反転させることがない。このためニッケル層５５を介して第１半導体領域２８とソース電極５４の間に良好なオーミックコンタクト特性を得ることができる。
半導体装置１０では、中間層としての機能を持つ第１マスク層３２が設けられている。ｎ＋型のソース領域３６ａ，３４ａの一部をドライエッチングしてソース領域３６ａ，３４ａを除去しても、第１マスク層３２がエッチングストップ層となり、ｐ＋型の第１半導体領域２８の表面の導電型を変質してしまうことがない。その第１マスク層３２は、弗化水素系溶剤でエッチングでき、弗化水素系溶剤でエッチングすれば、第１半導体領域２８の表面の導電型を反転させることがない。このためニッケル層５５を介して第１半導体領域２８とソース電極５４の間に良好なオーミックコンタクト特性を得ることができる。
その後に、図９に示すように、スパッタ法を利用して、表面全体に酸化シリコン膜８６を蒸着する。酸化シリコン膜８６の厚みは約５０ｎｍである。
次に、図１０、図１１に示すように、酸化シリコン膜８６の一部を除去することによって露出した第１半導体領域２８の表面上にニッケル層５５を形成し、次いでスパッタ法を利用してソース電極５４を蒸着する。半導体基板２４の裏面にもスパッタ法を利用してドレイン電極２２を形成する。
酸化シリコン膜８６の一部を除去した残部をゲート絶縁膜４２とする。ゲート絶縁膜４２の表面上に、スパッタ法を利用してゲート電極４４を形成する。
これらの工程を経て、図１に示す半導体装置１０を得ることができる。
次に、図１０、図１１に示すように、酸化シリコン膜８６の一部を除去することによって露出した第１半導体領域２８の表面上にニッケル層５５を形成し、次いでスパッタ法を利用してソース電極５４を蒸着する。半導体基板２４の裏面にもスパッタ法を利用してドレイン電極２２を形成する。
酸化シリコン膜８６の一部を除去した残部をゲート絶縁膜４２とする。ゲート絶縁膜４２の表面上に、スパッタ法を利用してゲート電極４４を形成する。
これらの工程を経て、図１に示す半導体装置１０を得ることができる。
（第２実施例）
第２実施例の製造方法を図１３から図１７に示す。ここでは、第１実施例から相違する部分のみを説明する。
第２実施例では、図４の状態が得られた後に、第１マスク層３２を除去する。次に、図１３に示すように、後でソース電極５４を形成する部分にのみ中間層３３を形成する。中間層３３は、酸化シリコンで形成する。その後は第１実施例と同様の工程を続ける。
この場合も、ｎ＋型のソース領域３６ａ，３４ａの一部をドライエッチングして、ソース電極５４の形成部位をエッチングする際に、中間層３３がエッチングストップ層となり、ｐ＋型の第１半導体領域２８の表面の導電型を変質してしまうことがない。中間層３３は、弗化水素系溶剤でエッチングでき、弗化水素系溶剤でエッチングすれば、第１半導体領域２８の導電型を反転させることもない。第２実施例によっても、ニッケル層５５を介して第１半導体領域２８とソース電極５４の間に良好なオーミックコンタクト特性を得ることができる。
第２実施例の製造方法を図１３から図１７に示す。ここでは、第１実施例から相違する部分のみを説明する。
第２実施例では、図４の状態が得られた後に、第１マスク層３２を除去する。次に、図１３に示すように、後でソース電極５４を形成する部分にのみ中間層３３を形成する。中間層３３は、酸化シリコンで形成する。その後は第１実施例と同様の工程を続ける。
この場合も、ｎ＋型のソース領域３６ａ，３４ａの一部をドライエッチングして、ソース電極５４の形成部位をエッチングする際に、中間層３３がエッチングストップ層となり、ｐ＋型の第１半導体領域２８の表面の導電型を変質してしまうことがない。中間層３３は、弗化水素系溶剤でエッチングでき、弗化水素系溶剤でエッチングすれば、第１半導体領域２８の導電型を反転させることもない。第２実施例によっても、ニッケル層５５を介して第１半導体領域２８とソース電極５４の間に良好なオーミックコンタクト特性を得ることができる。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
例えば、上記実施例では中間層は酸化シリコンであるが、第１半導体領域と第２半導体領域をエッチングせず、第１半導体領域の導電型を反転させないエッチング剤によりエッチングされる材質であればよい。
例えば、窒化シリコンを用いることができる。窒化シリコンは弗化水素系溶液でエッチングすることができる。弗化水素系溶液は、第１半導体領域と第２半導体領域をエッチングせず、第１半導体領域の導電型を反転させることもない。
また、シリコンを用いることができる。シリコンは水酸化ナトリウム溶液、若しくは水酸化カリウム溶液、若しくは水酸化テトラメチルアンモニウム（ＴＭＡＨ）等のアルカリ溶液でエッチングすることができる。上記エッチング剤は、第１半導体領域と第２半導体領域をエッチングせず、第１半導体領域の導電型を反転させることもない。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
例えば、上記実施例では中間層は酸化シリコンであるが、第１半導体領域と第２半導体領域をエッチングせず、第１半導体領域の導電型を反転させないエッチング剤によりエッチングされる材質であればよい。
例えば、窒化シリコンを用いることができる。窒化シリコンは弗化水素系溶液でエッチングすることができる。弗化水素系溶液は、第１半導体領域と第２半導体領域をエッチングせず、第１半導体領域の導電型を反転させることもない。
また、シリコンを用いることができる。シリコンは水酸化ナトリウム溶液、若しくは水酸化カリウム溶液、若しくは水酸化テトラメチルアンモニウム（ＴＭＡＨ）等のアルカリ溶液でエッチングすることができる。上記エッチング剤は、第１半導体領域と第２半導体領域をエッチングせず、第１半導体領域の導電型を反転させることもない。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
１０：第１実施例の半導体装置
２２：ドレイン電極
２４：ｎ＋型のドレイン層
２６：ｎ−型の低濃度半導体領域
２８：ｐ＋型の第１半導体領域
３２：第１マスク層
３３：中間層
３４：第２半導体領域
３６：第３半導体領域
４２：ゲート絶縁膜
４４：ゲート電極
３４ａ，３６ａ：ｎ＋型のソース領域
５４：ソース電極
５５：ニッケル層
７２：トレンチ
８２：第２マスク層
８４：第３マスク層
８６：酸化シリコン膜
２２：ドレイン電極
２４：ｎ＋型のドレイン層
２６：ｎ−型の低濃度半導体領域
２８：ｐ＋型の第１半導体領域
３２：第１マスク層
３３：中間層
３４：第２半導体領域
３６：第３半導体領域
４２：ゲート絶縁膜
４４：ゲート電極
３４ａ，３６ａ：ｎ＋型のソース領域
５４：ソース電極
５５：ニッケル層
７２：トレンチ
８２：第２マスク層
８４：第３マスク層
８６：酸化シリコン膜
Claims (4)
- 窒化物半導体装置を製造する方法であり、
ｐ型不純物を含む窒化物半導体で形成されている第１半導体領域の表面の所定領域に、中間層を形成する工程と、
中間層から露出する第１半導体領域から、ｎ型不純物を含むか又はｉ型の窒化物半導体で形成されている第２半導体領域を中間層の上面を覆うように選択横方向成長するように結晶成長させる工程と、
中間層をエッチングストップ層として、中間層を覆っている第２半導体領域をエッチングして中間層の表面を露出させる工程と、
第１半導体領域と第２半導体領域をエッチングせず、しかも第１半導体領域の導電型を反転させないエッチング剤で中間層をエッチングして第１半導体領域の表面を露出させる工程と、
中間層をエッチングして露出した第１半導体領域の表面に接する、第１半導体領域とオーミック接触する電極を形成する工程と、
を備え、
中間層は、酸化シリコン、窒化シリコン、又は、シリコンであることを特徴とする窒化物半導体装置の製造方法。 - 前記窒化物半導体は、一般式がＡｌＸＧａＹＩｎ１−Ｘ−ＹＮ（０≦Ｘ≦１、０≦Ｙ≦１、０≦１−Ｘ−Ｙ≦１）で表される材料であることを特徴とする請求項１の製造方法。
- 中間層は、酸化シリコン若しくは窒化シリコンであり、
エッチング剤は、弗化水素系溶液であることを特徴とする請求項１又は２の製造方法。 - 中間層は、シリコンであり、
エッチング剤は、水酸化ナトリウム溶液、若しくは水酸化カリウム溶液、若しくは水酸化テトラメチルアンモニウム（ＴＭＡＨ）であることを特徴とする請求項１又は２の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005372956A JP4917308B2 (ja) | 2005-12-26 | 2005-12-26 | 窒化物半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005372956A JP4917308B2 (ja) | 2005-12-26 | 2005-12-26 | 窒化物半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007173742A JP2007173742A (ja) | 2007-07-05 |
| JP4917308B2 true JP4917308B2 (ja) | 2012-04-18 |
Family
ID=38299860
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005372956A Active JP4917308B2 (ja) | 2005-12-26 | 2005-12-26 | 窒化物半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4917308B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4822182B2 (ja) * | 2006-07-12 | 2011-11-24 | トヨタ自動車株式会社 | 半導体装置とその製造方法 |
| JP5510325B2 (ja) * | 2008-08-06 | 2014-06-04 | 日本電気株式会社 | 電界効果トランジスタ |
| JP5510324B2 (ja) * | 2008-08-06 | 2014-06-04 | 日本電気株式会社 | 電界効果トランジスタの製造方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2653095B2 (ja) * | 1988-04-22 | 1997-09-10 | 富士電機株式会社 | 伝導度変調型ｍｏｓｆｅｔ |
| JP3307112B2 (ja) * | 1994-09-21 | 2002-07-24 | 株式会社豊田中央研究所 | 半導体装置の製造方法 |
| JP3459385B2 (ja) * | 1999-09-22 | 2003-10-20 | 株式会社東芝 | Ｍｏｓｆｅｔ半導体装置及びその製造方法 |
| JP4089419B2 (ja) * | 2002-12-19 | 2008-05-28 | 株式会社村田製作所 | 半導体装置およびその製造方法 |
| JP4645034B2 (ja) * | 2003-02-06 | 2011-03-09 | 株式会社豊田中央研究所 | Ｉｉｉ族窒化物半導体を有する半導体素子 |
| JP4131193B2 (ja) * | 2003-04-28 | 2008-08-13 | 日産自動車株式会社 | 半導体装置 |
| JP2005038873A (ja) * | 2003-07-15 | 2005-02-10 | Sony Corp | 窒化物系化合物半導体デバイスの製造方法および窒化物系化合物半導体デバイス |
| JP2005183551A (ja) * | 2003-12-17 | 2005-07-07 | Nec Corp | 半導体装置、電界効果トランジスタおよび電界効果トランジスタの製造方法 |
-
2005
- 2005-12-26 JP JP2005372956A patent/JP4917308B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2007173742A (ja) | 2007-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6382396B2 (ja) | 量子井戸トランジスタへのコンタクトを形成する方法 | |
| JP4645034B2 (ja) | Ｉｉｉ族窒化物半導体を有する半導体素子 | |
| JP5909531B2 (ja) | 窒化物系トランジスタおよびその製造方法 | |
| US7960782B2 (en) | Nitride semiconductor device and method for producing nitride semiconductor device | |
| EP1876638B1 (en) | Method of manufacturing a semiconductor device with a heterojunction | |
| JP2007005764A (ja) | 半導体装置とその製造方法 | |
| JP5234927B2 (ja) | 半導体装置の製造方法 | |
| TW201301400A (zh) | 電晶體元件及其製造方法 | |
| JP5774261B2 (ja) | 炭化シリコン自己整合エピタキシャルｍｏｓｆｅｔおよびその製造方法 | |
| JP2009032796A (ja) | 窒化物半導体素子および窒化物半導体素子の製造方法 | |
| TW201601308A (zh) | Ｉｉｉ－ｖ族環繞式閘極半導體元件的製造方法 | |
| JP2009164235A (ja) | 窒化物半導体素子およびその製造方法 | |
| JP2010062381A (ja) | 窒化物半導体素子の製造方法 | |
| JP2009177110A (ja) | 窒化物半導体素子および窒化物半導体素子の製造方法 | |
| JP2005191022A (ja) | 電界効果トランジスタ及びその製造方法 | |
| JP5792922B2 (ja) | ショットキバリアダイオードおよびその製造方法 | |
| JP2008210936A (ja) | 窒化物半導体素子および窒化物半導体素子の製造方法 | |
| US20090230433A1 (en) | Nitride semiconductor device | |
| JP2009152462A (ja) | 窒化物半導体素子および窒化物半導体素子の製造方法 | |
| JP4645753B2 (ja) | Ｉｉｉ族窒化物半導体を有する半導体素子 | |
| JP4917308B2 (ja) | 窒化物半導体装置の製造方法 | |
| JP2007115861A (ja) | へテロ接合トランジスタ | |
| CN113628962B (zh) | Ⅲ族氮化物增强型hemt器件及其制造方法 | |
| CN110649089A (zh) | 穿隧式场效晶体管 | |
| JP5004270B2 (ja) | Ｉｉｉ族窒化物半導体装置とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080613 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111102 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111115 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120104 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120124 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120126 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150203 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4917308 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |