JP6382396B2 - 量子井戸トランジスタへのコンタクトを形成する方法 - Google Patents

量子井戸トランジスタへのコンタクトを形成する方法 Download PDF

Info

Publication number
JP6382396B2
JP6382396B2 JP2017109805A JP2017109805A JP6382396B2 JP 6382396 B2 JP6382396 B2 JP 6382396B2 JP 2017109805 A JP2017109805 A JP 2017109805A JP 2017109805 A JP2017109805 A JP 2017109805A JP 6382396 B2 JP6382396 B2 JP 6382396B2
Authority
JP
Japan
Prior art keywords
layer
gate
metal
quantum well
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017109805A
Other languages
English (en)
Other versions
JP2017183748A (ja
Inventor
ピラリセッティ，ラヴィ
ティー． カヴァリエロス，ジャック
ティー． カヴァリエロス，ジャック
チュー−クーン，ベンジャミン
ラハマディ，ウィリー
フダイト，マントゥ，ケイ．
ムケルジー，ニロイ
ラドサヴリエヴィッチ，マルコ
エス． チャウ，ロバート
エス． チャウ，ロバート
Original Assignee
インテル コーポレイション
インテル コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インテル コーポレイション, インテル コーポレイション filed Critical インテル コーポレイション
Publication of JP2017183748A publication Critical patent/JP2017183748A/ja
Application granted granted Critical
Publication of JP6382396B2 publication Critical patent/JP6382396B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H01L29/7784—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material with delta or planar doped donor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/151—Compositional structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/151—Compositional structures
    • H01L29/152—Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation
    • H01L29/155—Comprising only semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

半導体へテロ構造で形成されたデバイスへの低抵抗自己整合コンタクトを供する方法が開示されている。当該方法はたとえば、III-V族及びSiGe/Ge材料系で作製される量子井戸トランジスタのゲート、ソース、及びドレイン領域へのコンタクトを形成するのに用いられてよい。ゲートへのソース/ドレインコンタクト間に比較的大きな空間を生成してしまう従来のコンタクト作製処理の流れとは異なり、当該方法により供されたソースとドレインのコンタクトは自己整合され、各コンタクトは、ゲート電極に対して位置合わせされ、かつ、スペーサ材料を介して前記ゲート電極から分離される。
エピタキシャル成長した半導体へテロ構造−典型的にはIII-V族及びSiGe/Ge材料系−で形成される量子井戸トランジスタは、δドーピングにより、トランジスタチャネル内において例外的に高いキャリア移動度を与える。それに加えて、これらのデバイスは、例外的に高い駆動電流性能を供する。たとえ係るデバイスが高いチャネル移動度を示すことができるとしても、特にIII-V族及びSiGe/Ge材料系で、チャネルへのアクセス抵抗の低いソース/ドレインコンタクトを形成することはかなり難しい。
[概略]
前述したように、量子井戸トランジスタデバイスのチャネルへのアクセス抵抗の低いソース/ドレインコンタクトを形成することは、かなり難しく、かつ、多数の自明ではない問題を含んでいる。
簡単に述べると、半導体産業において用いられている従来の自己整合コンタクト法は、III-V族及びSiGe/Ge量子井戸デバイスにおいては十分に機能しない。たとえば、注入されたソース/ドレイン領域は、低キャリア活性化となる不十分なコンタクトを生成してしまい、かつ、再成長したソース/ドレイン法もまた、低活性化及び接合品質に悩まされる。量子井戸デバイスは典型的には、このコンタクト抵抗を改善するように、ドーピングされたキャップ層を用いる。しかしこのキャップ層を用いた従来のコンタクト作製処理の流れは自己整合しない。従って、レイアウト密度は大きく劣化する。しかも低移動度デバイス−たとえばpチャネル金属−酸化物−半導体(pMOS)インジウムアンチモン(InSb)又はGe量子井戸デバイス−は依然として、ソース/ドレイン抵抗の顕著な劣化を引き起こすような大きな抵抗（ときに外部抵抗Rextとも呼ばれ、チャネル抵抗よりも小さなデバイス内での抵抗値の総和を指称する）をキャップ層に有する。
本願において供される方法は、量子井戸デバイスへの低抵抗自己整合コンタクトを形成するのに用いられてよい。係る低抵抗自己整合コンタクトは、III-V族及びSiGe/Ge材料系でも実装されうる。量子井戸構造自体は、任意の数の従来型又は慣用された作製処理の流れを用いて作製されて良く、かつ、所与の用途の特性に適合させる必要性に応じて構成されてよい。たとえば量子井戸構造は、従来のn+ドーピングされたキャップ層を備えるインジウムガリウム砒素(InGaAs)n型量子井戸構造であってよい。あるいはその代わりに量子井戸構造は、従来のインジウムアンチモン(InSb)p型量子井戸構造であってもよい。他多数の適切な量子井戸構造の種類及び構成が、本開示に照らして明らかである。請求項に係る発明は、如何なる特定の種類及び構成（の組）に限定されるものと解されてはならない。
よって所望の量子井戸構造が与えられると、ゲート及びソース/ドレイン電極は、本発明の実施例に従って形成されてよい。よって本発明の典型的な実施例によると、自己整合コンタクトの形成は一般的に、ゲート及びソース/ドレイン電極の形成前の、下地の量子井戸構造（又はその一部）の成長を含んでよい。他の実施例は、量子井戸構造が形成される前であることを仮定している。
如何なる場合においても、一旦電極が形成される前の量子井戸構造が与えられると、当該方法のこの典型的な実施例は、メサ分離を実行する工程を有する。ここで前記構造のアクティブ領域はマスクされ、かつ、マスクされていない材料はエッチングにより除去されることで、メサが実効的に形成される。誘電材料−たとえば二酸化シリコン(SiO2)−は、メサ周辺のエッチングされた領域に堆積されることで、電気的分離を供する。典型的な方法は、拡散層を形成するように、アクティブトランジスタ全体にわたってソース/ドレイン金属を堆積及びパターニングする工程をさらに有する。
ソース/ドレイン金属はたとえば、ニッケル(Ni)又は他の典型的なコンタクト金属であってよいが、コンタクト拡散層中での気泡が許容されない他の場合では、ソース/ドレイン金属はたとえば、チタン(Ti)又は他の難溶性金属であってもよい。典型的な方法は、ゲート電極用のトレンチを形成するようにパターニング及びエッチングを行う工程をさらに有する。一般的には、エッチングは、ウエットエッチング及び/又はドライエッチングを有し、かつ、量子井戸界面付近で停止するように定められてよい。続いてスペーサ材料−たとえば酸化物又は窒化物−は、（複数の）ゲートトレンチ壁（一般的にゲートトレンチ側部と呼ばれ、多角形のトレンチであれば多数の明確に分離した側部を有し、環状のトレンチであれば一の連続する側部を有する）に沿って堆積され、かつ所望の形状及び厚さとなるようにエッチングされる。一の典型的な実施例では、任意のhigh-kゲート誘電体もまた、ゲートトレンチのゲートトレンチ底部に堆積されることで、さらなる分離を供してよい。一旦スペーサ及び任意のhigh-k誘電体が形成されると、ゲート電極金属−たとえばニッケル、アルミニウム(Al)、チタン、又はチタンニッケル(TiNi)−が堆積されてよい。その結果形成されるものは、トランジスタゲート電極に対して自己整合する低抵抗のソース及びドレインコンタクトを有する。ソース/ドレインコンタクトとゲート電極との間の唯一の空間は、本発明の一の実施例により、ゲートトレンチ側部のスペーサ材料によって占められる。
当該方法は、他の処理−たとえば平坦化、洗浄、及び簡明を期すために明記しない他の典型的な機能−を有してよいことにも留意して欲しい。ブランケットのメタライゼーション及びゲートトレンチスペーサを利用して、低抵抗のドレイン及びソースコンタクトの自己整合を支援する多くのプロセスの変化型は、本開示に照らして明らかである。さらに明らかにされるように、当該方法は、外部寄生抵抗及びレイアウト密度、並びにプロセス歩留まりも顕著に改善しうる。
本発明の一の実施例による、低抵抗自己整合コンタクトが形成可能な量子井戸成長構造の例を表している。 本発明の一の実施例による、図1の量子井戸成長構造の上でのハードマスクの堆積及びパターニングを表している。 本発明の一の実施例による、図2の量子井戸成長構造内での孤立したメサの形成を表している。 本発明の一の実施例による、図3の量子井戸成長構造のメサ上でのソース/ドレイン金属の堆積を表している。 本発明の一の実施例による、図4の量子井戸成長構造のソース/ドレイン金属上でのハードマスクの堆積及びパターニングを表している。 本発明の一の実施例による、図5の量子井戸成長構造内でのゲートトレンチの形成を表している。 本発明の一の実施例による、図6の量子井戸成長構造のゲートトレンチ内でのスペーサの形成を表している。 本発明の一の実施例による、図7の量子井戸成長構造のゲートトレンチ内でのゲート金属の堆積を表している。 本発明の一の実施例による、量子井戸構造の低抵抗自己整合コンタクトの形成方法を表している。
[量子井戸構造]
図1は、本発明の一の実施例による、低抵抗自己整合コンタクトが形成されうる典型的な量子井戸成長構造を表している。当該量子井戸成長構造はたとえば、従来のn+ドーピングされたキャップ層を備えるInGaAsのn型量子井戸構造であってよい。しかし前述したように、本発明の一の実施例により形成される低抵抗自己整合コンタクトは、本開示に照らして明らかなように、任意の数の量子井戸成長構造−たとえばnチャネル金属−酸化物−半導体(nMOS)又はpMOSデバイス−で実装されてよいことに留意して欲しい。請求項に係る発明は、任意の特別な量子井戸成長構造に限定されるものと解されてはならない。
図1の断面図から分かるように、量子井戸成長構造は、核化(nucleation)層、バッファ層、及び平坦化バッファ層が上に形成された基板を有する。当該量子井戸成長構造はさらに底部バリア層を有する。前記底部バリア層上には、量子井戸層が形成され、スペーサ層が形成され、かつ、上部バリア層が供される。前記上部バリア層上にはエッチストップ層が供される。前記エッチストップ層にはコンタクト層が供される。これらの典型的な層の各々については後述する。他の実施例は、図1の実施例よりも少ない層を有してもよい（たとえばバッファ層が少ない及び/又はエッチストップが存在しない）し、図1の実施例よりも多い層（たとえば量子井戸層の下の追加のスペーサ及び/又はドーピング層）を有してもよいし、又は、図1の実施例とは異なる層（たとえば異なる半導体材料、組成、及び/又はドーパントで作製された）を有してもよい。層は、確立された半導体プロセス（たとえば金属有機化学気相成長、分子線エピタキシー法、フォトリソグラフィ、又は他の適切なプロセス）を用いることによって、任意の適切な層の厚さ及び他の所望の層のパラメータを有するように実装されてよく、かつ、隣接する格子の異なる材料間での格子定数の一致を改善するように、（たとえば線形又はステップ状に）両材料間の差異を小さくしてよい。一般的には、当該構造の特定の層及び寸法は、たとえば所望のデバイス性能、製造能力、及び使用される半導体材料に依存する。特定の層の材料及び特性は、単なる例として与えられ、請求項に係る発明を限定するものと解されてはならない。特定の層の材料及び特性は、任意の数の層材料と特性を備えるように用いられてよい。
基板は、一般的に行われるようにして実装されてよい。任意の数の適切な基板の種類及び材料が用いられてよい（たとえば、p型、n型、中性型、シリコン、ガリウム砒素、シリコンゲルマニウム、高抵抗若しくは低抵抗、カットオフ若しくは非カットオフ、又は絶縁体上のシリコン等）。一の典型的な実施例では、基板は、高抵抗のn型又はp型のシリコンオフ基板である。基板は、インゴットから前記基板をオフカットすることによって準備される微傾斜表面を有してよい。基板はたとえば2°〜8°の角度でオフカットされている（たとえば4°オフカットシリコン）。係るオフカット基板は、デバイスの分離を供するのに利用されてよく、かつ、逆位相境界中での逆位相領域をも減少させることができる。しかし、基板は、他の実施例においてそのような特別な特徴を有している必要はないし、量子井戸成長構造は多数の基板上で実装されてよいことに留意して欲しい。
核化バッファ層及び底部バッファ層は、基板上に形成され、かつ、典型的に行われるように実装されてもよい。一の具体的な典型的実施例では、核化バッファ層及び底部バッファ層は、ガリウム砒素(GaAs)で作られ、かつ、約0.5〜2.0μmの全体厚さ（たとえば厚さ約25nm〜50nmの核化層及び厚さ約0.3μm〜1μmの底部バッファ層）を有する。知られているように、核化バッファ層及び底部バッファ層は、たとえばGaAs材料のようなIII-V材料の二原子層で、最底部基板テラスを充填するのに用いられてよい。核化層は、逆位相領域の存在しない仮想極性基板を生成するのに用いられてよい。底部バッファ層は、転位をフィルタリングするバッファを供するのに用いられてよい。前記転位をフィルタリングするバッファは、量子井戸構造の圧縮歪み及び/又は基板と底部バリア層との間での格子ミスマッチの制御を与えることができる。本発明の実施例の利益を享受しうる他の量子井戸構造が、核化バッファ層及び/又は底部バッファ層が存在しなくても実装可能であることに留意して欲しい。
平坦化バッファ層は、底部バッファ層上に形成され、かつ、従来行われてきたように実装されてもよい。一の具体的な典型的実施例では、平坦化バッファ層は、インジウムアルミニウム砒素(InxAl1-xAs)で実装される（xは0〜0.52の範囲である）、かつ0.7〜1.1μmの厚さを有する。知られているように、平坦化バッファ層を形成することによって、平坦化バッファ層を形成することによって、転位は、基板と底部バリア層との間での格子ミスマッチを実効的に制御するように、比較的対角な面に沿って、その面内を滑るように移動しうる。しかし、他の実施例−特に、同様の格子定数を有する複数の材料（たとえば高インジウム含有基板−たとえばInP−とInAlAsバリア層）で実装される、基板と底部バリア層を有するこれらの実施例−は、平坦化バッファ層なしで実装されてもよいことに留意して欲しい。明らかなように、係る平坦化層は、量子井戸構造又は積層体の他の位置で用いられてもよい。
底部バリア層は、この典型的実施例では平坦化バッファ層上に形成され、かつ、従来行われてきたように実装されてもよい。一の具体的な典型的実施例では、底部バリア層は、インジウムアルミニウム砒素（たとえばIn0.52Al0.48As又は他の適切なバリア層組成）で実装され、かつ、4nm〜120nm（たとえば100nm±20nm）の範囲の厚さを有する。一般的に、底部バリア層は、上に設けられる量子井戸層を構成する材料のバンドギャップよりも大きいバンドギャップを有する材料で構成され、かつ、トランジスタチャネル内での荷電担体に対するポテンシャルバリアを供するのに十分な厚さである。明らかなように、底部バリア層の実際の作製及び厚さは、たとえば基板材料及び量子井戸層材料のような因子に依存する。本開示に照らして明らかなように、多数のバリア層及び構成が本開示において用いられてよい。
量子井戸層はまた従来行われてきたように実装されてもよい。一の具体的な典型的実施例では、量子井戸層は、アルミニウム砒素(AlAs)チャネル上に形成されるインジウムガリウム砒素(In0.7Ga0.3As)チャネルで実装される。前記AlAsチャネル上に形成されるIn0.7Ga0.3Asチャネルは、底部バリア層上に形成されるn++-In0.53Ga0.47Asチャネル上に形成される。前記チャネルはそれぞれ、約13nm、3nm、及び100nm（たとえば±20nm）の厚さを有する。明らかなように、多数の別な量子井戸層の構成が本開示において用いられてよい。一般的には、量子井戸は、下部バリア層のバンドギャップよりも小さなバンドギャップを有する材料で構成され、ドーピングされてもよいし又はドーピングされなくてもよいし、かつ、所与の用途−たとえばメモリセル又は論理回路用のトランジスタ−にとって適切なチャネルコンダクタンスを供するのに十分な厚さである。さらに、所望の性能に依存して、任意の数のチャネル構成が用いられてよいことに留意して欲しい。量子井戸層は、底部バリア層及び/又は上部バリア層によって歪んでよい。
スペーサ層は、量子井戸層上に形成され、かつ、従来行われてきたように実装されてもよい。一の具体的な典型的実施例では、スペーサ層は、InAlAs（たとえばIn0.52Al0.48As）で実装され、かつ、0.2nm〜10nmの範囲（たとえば5nm）の厚さを有する。一般的には、スペーサ層は、半導体チャネルとして機能する量子井戸層へ圧縮歪みを与えるように構成されてよい。本発明の実施例による利益を享受しうる他の量子井戸構造がスペーサ層なしでも実装可能であることに留意して欲しい。
ドーピング層は、この典型的な量子井戸成長構造では、スペーサ層上に形成され、かつ、従来行われてきたように実装されてもよい。一般的には、下部バリア層及び/又は上部バリア層は、（対応するドーピング層によって）量子井戸層へ担体を供給するようにドーピングされてよい。図1の典型的実施例では、上部バリア層は、ドーピング層を有するか、又はさもなければドーピング層と結合し、かつ、量子井戸がドーピングされてない場所に担体を供給する。ドーピング層はたとえば、δドーピング（又は変調ドーピング）されてよい。InAlAs上部バリアを利用するn型デバイスについては、ドーピングは、たとえばシリコン及び/又はテルル不純物を用いることによって実装されてよい。p型デバイスについては、ドーピングはたとえば、ベリリウム及び/又は炭素を用いることによって実装されてよい。ドーピング層の厚さは、使用されるドーピング型及び材料のような因子に依存する。たとえば一の典型的実施例では、ドーピング層は、δドーピングされたシリコンで、かつ、約3Å〜5Åの厚さを有する。他の実施例では、ドーピング層は、変調ドーピングされ、かつ、約5Å〜50Åの厚さを有する。ドーピングはたとえば、量子井戸層のチャネルにおいて有用なシートキャリア濃度に基づいて選ばれてよい。量子井戸のチャネル内部でのドーピングが3.5×1012cm-2であるとき、シリコンドーピング層についての典型的な濃度は6×1012cm-2である。本開示に照らして明らかなように、本発明の実施例は、任意の種類の（複数の）ドーピング層を有する量子井戸構造で実装されてよい。
上部バリア層は、この典型的な量子井戸成長構造では、ドーピング層上に形成され、かつ、従来行われてきたように実装されてもよい。一の具体的な典型的実施例では、上部バリア層は、InAlAs（たとえばIn0.52Al0.48As）で実装され、かつ、4nm〜12nmの範囲（たとえば8nm）の厚さを有する。上部バリア層は、作製されるデバイスの型に依存して、低電圧ゲート制御用のショットキーバリア層であってよい。一般的には、上部バリア層は、量子井戸層のバンドギャップよりも大きなバンドギャップを有することにより、量子井戸層内部に多くの荷電担体を閉じこめて、デバイスの漏れ電流を減少させる。上部バリア層は、下部バリア層と同一の材料で形成されてもよいし、又は異なる材料で形成されてもよいことに留意して欲しい。一部の実施例では、上部バリア層は、スペーサ、ドーピング層、及び上部バリア層を有する複合構造として実装されてよい。それに加えて、たとえこの典型的実施例が、上部バリアをドーピング層と結合させるとしても、他の実施例は、ドーピング層を、下部バリア層とも（又は上部バリア層の代わりに）結合させることで、担体を量子井戸層へ供給してもよい。係る場合、底部バリア層と結合するドーピング層は、上部バリア層と結合するドーピング層と同じように実装され、かつ、スペーサ、ドーピング層、及び下部バリア層を有する複合構造として実装されてもよい。
一般的には前述した基板から上部バリア層までを含むデバイス積層体の形成後、エッチストップ層が、上部バリア層全体にわたって形成されてよい。一の具体的な典型的実施例では、エッチストップ層は、インジウム燐(InP)によって実装され、かつ、2〜10nmの範囲（たとえば6nm）の厚さを有する。明らかなように、所与の具体的な堆積規則によって集積可能な他のエッチストップ構造の材料が用いられてもよい。
デバイス積層体はさらに、エッチストップ層上方にコンタクト層を形成することによって処理される。コンタクト層は概して、ソース及びドレインコンタクト構造を可能にし、かつ、n+若しくはn++ドーピング（nMOSデバイス用）又はp+若しくはp++ドーピングされたもの（pMOSデバイス用）として構成されてよい。一の具体的な典型的実施例では、コンタクト層は、n++-In0.53Ga0.47Asとして実装され、かつ、10nm〜30nmの範囲（たとえば20nm）の厚さを有する。一部の場合では、コンタクト層は、傾斜を付けることによってドーピングされてよい。傾斜を付けるとはたとえば、シリコンドーピングされたIn0.53Ga0.47Asから開始して、InxGa1-xAsをx=0.53から1まで変化させて、InGaAsで終了するように行われてよい。繰り返しになるが、供された特定のコンタクト層の構成は、使用された半導体材料系並びにデバイスの型及びデバイスの機能のような多数の因子に依存する。
[自己整合コンタクト構造]
図2〜図8は、本発明の実施例による自己整合コンタクト構造の断面図を表している。明らかなように、コンタクト（たとえばソース、ドレイン、及びゲート）は、図1に図示されたデバイス積層体上又は任意の数の他の量子井戸成長構造上に形成されてよい。中間処理−たとえば平坦化（たとえば化学機械研磨すなわちCMP）及び後続の洗浄プロセス−は、たとえ明示的に論じられなくても、形成方法全体に含まれてよい。
図2は、本発明の一の実施例による、図1の積層体上でのハードマスクの堆積及びパターニングを表している。これは、標準的なフォトリソグラフィを用いて実行されてよい。前記標準的なフォトリソグラフィは、ハードマスク材料（たとえば二酸化シリコン、シリコン窒化物、及び/又は他の適切なハードマスク材料）を堆積する工程、コンタクト形成中にアクティブ領域を保護するため、一時的に前記ハードマスクの一部の上にレジストをパターニングする工程、（たとえばドライエッチング又は他の適切なハードマスク除去方法を用いることによって）前記ハードマスクのマスクされていない（レジストの存在しない）部分を除去するようにエッチングする工程、及び、前記パターニングされたレジストを剥離する工程を有する。図2に図示された典型的実施例では、実施の結果形成されたハードマスクが、前記デバイス積層体の中心となり、かつ一の位置に形成される。しかし他の実施例では、前記ハードマスクは、特定のアクティブデバイスに依存して、前記積層体の一の側面に対してオフセットされてよいし、かつ/あるいは、前記積層体上の複数の位置に設けられてもよい。
図3は、本発明の一の実施例による、図2の量子井戸成長構造内での孤立したメサの形成を表している。これもまた、標準的なフォトリソグラフィを用いて実行されてよい。前記標準的なフォトリソグラフィは、ハードマスク材料によって保護されていない積層体の部分を除去するようにエッチング（たとえばドライエッチング）する工程、及び、誘電材料（たとえばSiO2又は他の適切な誘電材料。たとえば炭素ドーピングされた酸化物、シリコン窒化物、ペルフルオロシクロブタン又はポリテトラフルオロエチレン、フルオロシリケートガラス、及び、たとえばシルセスキノサン、シロキサン、又はオルガノシリケートガラスのような有機ポリマー）を堆積する工程を有する。エッチング深さは変化してよいが、一部の典型的実施例では、積層体の上側表面の下方及びチャネルの下方1000Å〜5000Åの範囲である（それにより堆積された誘電材料の厚さも実効的に設定される）。一般的には、エッチングは、（たとえば隣接する相補的又は他の潜在的な干渉源から）量子井戸チャネルを電気的に分離することを可能にするのに十分な深さでなければならない。分離したメサを形成し、かつ誘電材料を堆積した後、ハードマスクは（たとえばドライエッチング又はウエットエッチングによって）除去されてよく、かつ、メサ表面及び堆積された誘電材料は（たとえばCMPを用いて）研磨/平坦化されてよい。適用可能で、かつ必要な場合には、このメサ分離は、従来のシリコンプロセスにおいて一般的に用いられているような浅溝分離(STI)酸化物形成工程と組み合わせられてよいことに留意して欲しい。メサエッチングのみの処理が用いられる場合、メサエッチング工程もまた、処理の後半又は最後に行われてもよいことに、さらに留意して欲しい。
図4は、本発明の一の実施例による、図3の量子井戸成長構造のメサ上でのソース/ドレイン金属の堆積を表している。これは、たとえば電子ビーム蒸着又は反応性スパッタリングのような標準的な金属堆積プロセスを用いて実行されてよい。ソース/ドレイン金属はたとえば、ニッケル、金、プラチナ、アルミニウム、チタン、パラジウム、チタンニッケル、又は他の適切なコンタクト金属若しくはその合金であってよい。堆積は、デバイスのソース/ドレインコンタクトを作製しうる所望のメタライゼーション層を供するように、マスク、エッチング、研磨等がなされてよい。
位置の具体的な典型的実施例では、コンタクト層はゲルマニウム(Ge)を有すると推定される。一のそのような場合では、ソース/ドレイン金属は、薄く堆積された（たとえば15Å〜100Åの厚さで、たとえば約25Åの厚さの）ニッケルであってよい。そのようなNiGeコンタクトは、大きなデバイスのように、拡散による気泡生成がそのデバイスの機能を阻害しないようなものに適しうる。しかし小さなデバイスについては、そのようなNiGeコンタクトが、合金化プロセス中にGeが外部へ拡散するため、拡散で生じた気泡に係る問題の影響を受けやすいと考えられる。そのような場合、本発明の実施例によると、堆積されたソース/ドレイン金属はチタンであってよい。それにより拡散するGe上に形成されるTiGeコンタクト合金が供される。簡単に述べると、拡散するGe上のソース/ドレイン金属にTi及び/又は他の難溶性金属を用いることは、Ge拡散により生じた気泡及び拡散領域外部での意図しないゲルマニウム化物の除去又は緩和にとって有用である。
図5は、本発明の一の実施例による、図4の量子井戸成長構造のソース/ドレイン金属上でのハードマスクの堆積及びパターニングを表している。このハードマスクは一般に、ゲートトレンチがエッチングされるときに、金属コンタクトを保護するのに用いられる。ハードマスクの堆積及びパターニングは、標準的なフォトリソグラフィを用いて実行されてよい。前記標準的なフォトリソグラフィは、ハードマスク材料（たとえば二酸化シリコン、シリコン窒化物、及び/又は他の適切なハードマスク材料）を堆積する工程、コンタクト形成中にアクティブ領域を保護するため、一時的に前記ハードマスクの一部の上にレジストをパターニングする工程、（たとえばドライエッチング又は他の適切なハードマスク除去方法を用いることによって）前記ハードマスクのマスクされていない（レジストの存在しない）部分を除去するようにエッチングする工程、及び、前記パターニングされたレジストを剥離する工程を有する。図5に図示された典型的実施例では、結果として形成されたハードマスクが、前記デバイス積層体の中心となり、かつ一の位置に形成される。しかし他の実施例では、前記ハードマスクは、特定のアクティブデバイスに依存して、前記積層体の一面にオフセットされてよいし、かつ/あるいは、（たとえばデュアルデバイス構成用に）前記積層体上の複数の位置に設けられてもよい。
図6は、本発明の一の実施例による、図5の量子井戸成長構造内でのゲートトレンチの形成を表している。このトレンチ形成はたとえば、ゲート領域内の金属をエッチングする第1ドライエッチング、及び、量子井戸構造をエッチングする第2ドライエッチングを用いることによって実行されてよい。第2ドライエッチングの深さはたとえば、量子井戸界面付近で停止するように設定され、それによりたとえば、バリア層、ドーピング層、又はスペーサ層内で停止してよい。ゲートトレンチの深さはたとえば、積層体の上面（チャネルより上に位置する）より下方に50Å〜500Åの範囲であってよい。一般的には、第2エッチングは、所望のデバイス伝導を可能にするのに十分な深さでなければならない。一旦ゲートトレンチがエッチングされると、ハードマスクは剥離されてよい。あるいはその代わりに、ハードマスクは、必要な場合には、ゲート金属が堆積されるまで、左側に存在してよい。
図7は、本発明の一の実施例による、図6の量子井戸成長構造のゲートトレンチ内でのスペーサの形成を表している。スペーサ層−酸化物、窒化物、又は他の適切なスペーサ材料であってよい−は、標準的な堆積及びエッチングプロセスを用いて堆積及びエッチングされてよく、かつ、たとえば20Å〜200Åの範囲内（たとえば100Å）の厚さを有してよい。一般的には、スペーサ層の厚さは、ゲート電極を隣接するソース及びドレインから電的に分離するのに十分でなければならない。ソース/ドレインコンタクトとゲート電極との間には開放された空間が存在せず、むしろソース/ドレインコンタクトからゲート電極を分離するスペーサ層が存在することで、隣接する素子間での自己整合が可能となることに留意して欲しい。一の特別な実施例では、ゲートのさらなる電気的絶縁のため、必要な場合には、任意のhigh-kゲート誘電体が、ゲートトレンチ底部に堆積されてよい。High-kゲート誘電体はたとえば、20Å〜200Åの範囲（たとえば100Å）の厚さを有する膜で、かつ、たとえば、酸化ハフニウム、アルミナ、酸化タンタル、酸化ジルコニウム、アルミニウム酸ランタン、スカンジウム酸ガドリニウム、ハフニウムシリコン酸化物、酸化ランタン、ランタンアルミニウム酸化物、ジルコニウムシリコン酸化物、酸化タンタル、酸化チタン、チタン酸バリウムストロンチウム、バリウムチタン酸化物、ストロンチウムチタン酸化物、イットリウム酸化物、アルミニウム酸化物、鉛スカンジウムタンタル酸化物、ニオブ酸鉛亜鉛、又は、たとえば二酸化シリコンよりも大きな誘電率を有する材料で実装されてよい。この任意のhigh-k誘電体の例は図7と図8に示されている。
図8は、本発明の一の実施例による、図7の量子井戸成長構造のゲートトレンチ内でのゲート金属の堆積を表している。図から分かるように、結果として形成されたゲート電極及びソース/ドレインコンタクトは自己整合し、ゲート電極とソース/ドレインコンタクトとの間には開放された大気空間が存在しない。むしろ隣接するスペーサ層は、ソース/ドレインコンタクトとゲート電極との間に電気的絶縁を供するが、ゲート形成及び自己整合の間には構造的支持をも供する。ゲート金属はたとえば、チタン、プラチナ、金、アルミニウム、チタンニッケル、パラジウム、若しくは他の適切なゲート金属、又は上記金属の混合物であってよい。一の具体的な典型的実施例では、ゲート電極は、50Å〜500Å（たとえば100Å）の厚さを有する。
図示されたように結果として形成される集積回路デバイスは、複数のマイクロエレクトロニクスデバイス−たとえば中央演算処理装置、メモリアレイ、オンチップキャッシュ、又は論理ゲート−のうちの任意のデバイスに設置可能なトランジスタとして用いられてよい。同様に、多数のシステムレベルのアプリケーションが、本明細書に記載された集積回路を利用してよい。
[方法]
図9は、本発明の一の実施例による、量子井戸構造の低抵抗自己整合コンタクトの形成方法を表している。量子井戸構造は、望むように構成されてよく、かつ一般的には、基板、上部バリア層と下部バリア層との間に設けられる量子井戸層、及びコンタクト層を含む積層体を有する。
当該方法は、901において、量子井戸構造を有するメサを形成する工程を有する。前記メサを形成する工程はたとえば、コンタクト層上のハードマスクをパターニングすることで、構造のアクティブ領域を保護する工程、マスクされていない領域をエッチングにより除去する工程、及び、誘電材料を堆積することでメサを分離する工程を有してよい。当該方法は、後続の処理に向けて構造を準備するため、処理工程の間に一般的に行われているように、研磨及び洗浄する工程をさらに有してよい。
当該方法は、続いて903において、ドレイン及びソースコンタクトを形成するため、メサ上の一面を覆うようにソース/ドレイン金属（たとえばニッケル、チタン、ニッケルチタン、任意の適切なコンタクト金属、又は難溶性金属）を堆積する工程を行う。前記堆積する工程は、各コンタクトが別個の独立した金属層であるのとは対照的に、金属層が、メサ上の一面を覆う1つの連続したシートとなるように行われる。当該方法はさらに、メタライゼーション層をパターニングする工程及び前記メタライゼーション層をさらに微細化するようにエッチングする工程を有してよい。
当該方法は、続いて905において、ソースコンタクトとドレインコンタクトとの間にゲートトレンチを形成するため、ソース/ドレイン金属上のハードマスクをパターニングする工程を行う。前記パターニングする工程はたとえば、ハードマスク材料を堆積する工程、ゲートエッチング中にデバイスのソース及びドレインコンタクトを保護するために一時的に残されるハードマスクの一部の上のレジストをパターニングする工程、（たとえばドライエッチング又は他の適切なハードマスク除去プロセスを用いることによって）ハードマスクのマスクされていない（レジストの存在しない）部分を除去するようにエッチングする工程、並びに前記パターニングされたレジストを剥離する工程を有してよい。一面を覆う金属層を貫通するようにゲートトレンチをエッチングする工程は、ソース及びドレインコンタクトを、前記ゲートトレンチの各対応する面で直接実効的に画定し、それによりソース/ドレインコンタクトとゲートトレンチとの間には開放空間が存在しないことに留意して欲しい。
当該方法は、続いて907において、メサ内のソースコンタクトとドレインコンタクトとの間にゲートトレンチをエッチングする工程を行う。一の典型的な場合では、前述したように、トレンチの形成は、ゲート領域内の金属をエッチングする第1ドライエッチング、及び、量子井戸構造をエッチングする第2ドライエッチングを用いることによって実行されてよい。第2ドライエッチングの深さは、所望のデバイス伝導を可能にするように選ばれてよい。ゲートトレンチがエッチングされた後、当該方法はさらに、ソース/ドレイン金属からハードマスクを剥離する工程909を有してよい。前記ハードマスクを剥離する工程909は、所望の場合には、当該プロセスにおいて後で行われてもよい。
当該方法は、続いて911において、ゲートトレンチの側面にスペーサ層を堆積する工程、及び、任意で成形する（たとえば10Å〜500Åの範囲の厚さにする）ようにエッチングする工程を行う。スペーサ材料は、隣接するゲート電極とソース/ドレインコンタクトとを分離する任意の適切な誘電体であってよい。隣接するゲート電極とソース/ドレインコンタクトとは互いに自己整合する。ゲートトレンチは、本来環状又は多角形で、かつ、ゲートトレンチの「側面」とは、任意の係る配置を指称するものであり、特定の幾何学形状の構造を示唆するものと解されてはならないことに留意して欲しい。たとえば、「側面」とは、環状トレンチ上の各異なる位置、多角形トレンチの別個の面、又は、多角形トレンチの一の面上の各異なる位置を指称してもよい。さらに当該方法は、ゲートをさらに電気的に絶縁するため、任意でゲートトレンチ底部にもhigh-kゲート誘電層を設ける工程を有してよいことに留意して欲しい。前記high-kゲート誘電層を設ける工程は、ゲートトレンチ側面にスペーサ層を形成する前に行われてもよいし、スペーサ層を形成する後に行われてもよい。当該方法は、続いて913において、ゲート金属をゲートトレンチへ堆積する工程を行う。ゲート金属はたとえば、ニッケル、チタン、チタンニッケル、パラジウム、金、アルミニウム、若しくは他の適切なゲート金属、又はこれらの合金であってよい。
よって、上述したコンタクトは、多数の半導体へテロ構造（たとえばIII-V又はSiGe/Si系）で形成されてよい。処理の流れは、トランジスタゲート電極に対して自己整合する低抵抗ソース及びドレインコンタクトの形成を可能にし、かつ、外部寄生抵抗及びレイアウト密度を顕著に改善する。当該処理の流れは、金属を分離したソース及びドレイン領域にパターニングする後続のリソグラフィ及びエッチング、並びに当該処理の流れの最後へ向かうように実行されるトレンチをパターニングするゲートプロセスと適合するように一面のメタライゼーションを行ってよい。その結果形成されるゲート電極は、ソース/ドレインコンタクトと自己整合し、かつスペーサ層によって分離する。対照的に、従来のコンタクトは自己整合しない。その理由は、ソース/ドレインコンタクトとゲート電極との間に大きな空間が存在することで、レイアウト密度の不利益をも生じさせる。さらにゲートに対するソース/ドレイン金属の間隔が増大することで、Rextが増大する。
多数の実施例及び構成が、本開示に照らして明らかである。たとえば本発明の一の典型的実施例は、量子井戸構造の自己整合コンタクトを形成する方法を供する。当該方法は、量子井戸構造上に金属層を堆積する工程、並びに、前記金属層を貫通するゲートトレンチをエッチングすることで、前記ゲートトレンチの各対応する側面に直接ソース及びドレインコンタクトを画定する工程を有する。当該方法は、続けて、ゲートトレンチの側面にスペーサ層を堆積する工程、及び、ゲートトレンチにゲート金属を堆積することで、ゲート電極を形成する工程を行う。当該方法は、量子井戸構造でメサを形成する工程を有してよい。係る場合の一では、量子井戸構造でメサを形成する工程は、アクティブ領域を保護するように前記量子井戸構造のコンタクト層上のハードマスクをパターニングする工程、前記量子井戸構造のマスクされていない領域をエッチングにより除去する工程、及び、誘電材料をエッチングされた領域に堆積する工程を有する。係る場合の他では、量子井戸構造でメサを形成する工程は、前記量子井戸構造上に金属層を堆積する前に実行される。係る場合の他では、量子井戸構造でメサを形成する工程は、ゲート電極、ソースコンタクト、及びドレインコンタクトが形成された後に実行される。量子井戸構造上に金属層を堆積する工程はたとえば、難溶性金属を堆積する工程を有してよい。量子井戸構造上に金属層を堆積する工程はたとえば、チタンを堆積する工程を有してよい。金属層を貫通するようにゲートトレンチをエッチングする工程はたとえば、金属層をエッチングする第1ドライエッチング及び量子井戸構造をエッチングする第2ドライエッチングを有してよい。当該方法は、ゲートトレンチ底部にhigh-kゲート誘電体を堆積する工程を有してよい。
本発明の他の典型的実施例は、集積回路デバイスを供する。当該デバイスは、コンタクト層を有する量子井戸構造、及び前記コンタクト層上に堆積された金属層を含む。当該デバイスはさらに、金属層を貫通するゲートトレンチを有する。前記ゲートトレンチが金属層を貫通することで、前記ゲートトレンチの各対応する面でソース及びドレインコンタクトが直接画定される。当該デバイスはさらに、ゲートトレンチ内の側面に存在するスペーサ層、及び、ゲート電極のゲートトレンチ内に存在するゲート金属を有する。一の特別な場合では、ソースコンタクト、ドレインコンタクト、及びゲート電極のうちの少なくとも1つは難溶性金属を有する。他の特別な場合では、ソースコンタクト、ドレインコンタクト、及びゲート電極のうちの少なくとも1つはチタンを有する。他の特別な場合では、前記high-kゲート誘電層は、前記ゲート電極と、前記上部バリア層、前記ドーピング層、又は前記スペーサ層のうちの1つとの間に直接設けられる。
本発明の他の典型的実施例は、集積回路デバイスを供する。この例では、当該デバイスは、コンタクト層上に存在するソース金属層とドレイン金属層、及び、量子井戸構造内部であって前記ソース金属層とドレイン金属層との間に埋め込まれたゲート電極をさらに有する。当該デバイスはさらに、ゲート電極とソース金属層との間に形成された第1スペーサ層を有する。前記ゲート電極は前記第1スペーサ層と物理的に接触し、前記第1スペーサ層は前記ソース金属層と物理的に接触する。当該デバイスはさらに、前記ゲート電極と前記ドレイン金属層との間に形成された第2スペーサ層を有する。前記ゲート電極は前記第2スペーサ層と物理的に接触し、前記第2スペーサ層は前記ドレイン金属層と物理的に接触する。前記第1スペーサ層と前記第2スペーサ層は、前記ゲート電極の周りで連続する1つのスペーサ層であってよいことに留意して欲しい。一の特別な場合では、前記量子井戸構造はさらに、底部バリア層、量子井戸層、スペーサ層、ドーピング層、及び上部バリア層を有する。前記ゲート電極は、前記上部バリア層、前記ドーピング層、又は前記スペーサ層のうちの少なくとも1つで止まる。他の特別な場合では、前記ゲート電極と前記量子井戸構造との間にhigh-kゲート誘電層が供される。前記high-kゲート誘電層は、前記ゲート電極と、前記上部バリア層、前記ドーピング層、又は前記スペーサ層のうちの一との間に直接設けられる。

Claims (22)

  1. 量子井戸構造の自己整合コンタクトを形成する方法であって、
    前記量子井戸構造上に金属層を堆積する工程と、
    前記金属層をエッチングしてゲートトレンチを形成し、前記ゲートトレンチの各側面に直接的に、前記金属層からソースコンタクト及びドレインコンタクトを画定する工程と、
    前記ゲートトレンチの側面にスペーサ層を堆積する工程と、
    前記ゲートトレンチにゲート金属を堆積して、ゲート電極を形成する工程とを含み、
    当該方法が、前記ゲートトレンチの底にhigh-kゲート誘電体を堆積する工程を更に含み、
    前記ゲートトレンチ、並びに前記ソースコンタクト及び前記ドレインコンタクトを形成した後で、前記スペーサ層が前記ゲートトレンチの前記側面に堆積され、
    前記ゲート金属が、前記high-kゲート誘電体上に形成され、前記スペーサ層が、前記ゲート金属の底面より下にある底面を有する、方法。
  2. 前記量子井戸構造を有するメサを形成する工程を更に含む、請求項１に記載の方法。
  3. 前記量子井戸構造を有するメサを形成する工程が、
    前記量子井戸構造のコンタクト層上にハードマスクをパターニングして、アクティブ領域を保護する工程と、
    前記量子井戸構造のマスクされていない領域をエッチング除去する工程と、
    エッチングされた領域に誘電材料を堆積する工程とを含む、請求項２に記載の方法。
  4. 前記量子井戸構造を有するメサを形成する工程が、前記量子井戸構造上に金属層を堆積する前に実行される、請求項２に記載の方法。
  5. 前記量子井戸構造を有するメサを形成する工程が、前記ゲート金属、前記ソースコンタクト、及び前記ドレインコンタクトが形成された後に実行される、請求項２に記載の方法。
  6. 前記量子井戸構造上に前記金属層を堆積する工程が、高融点金属を堆積する工程を含む、請求項１に記載の方法。
  7. 前記量子井戸構造上に前記金属層を堆積する工程が、チタンを堆積する工程を含む、請求項１に記載の方法。
  8. 前記金属層を貫通するゲートトレンチをエッチングする工程が、前記金属層をエッチングするための第１ドライエッチング、及び、前記量子井戸構造をエッチングするための第２ドライエッチングを含む、請求項１に記載の方法。
  9. 前記ソースコンタクト、前記ドレインコンタクト、及び前記ゲート電極のうちの少なくとも１つが、高融点金属を含む、請求項１に記載の方法。
  10. コンタクト層を有する量子井戸構造と、
    前記コンタクト層上に堆積される金属層と、
    ゲートトレンチであって、前記金属層を貫通して、当該ゲートトレンチの各側面に直接的に金属ソースコンタクト及び金属ドレインコンタクトを画定するとともに、底部及び側面を有する、ゲートトレンチと、
    前記ゲートトレンチの前記側面に接して前記ゲートトレンチの前記底部にまで延びる誘電スペーサ材料と、
    前記ゲートトレンチの前記底部に接するとともに、前記誘電スペーサ材料とは異なる材料であるゲート誘電層と、
    前記ゲートトレンチ内で前記ゲート誘電層に接するゲート電極用のゲート金属であって、前記誘電スペーサ材料が、当該ゲート金属と、前記金属ソースコンタクト及び前記金属ドレインコンタクトとの間にあるとともに、前記誘電スペーサ材料が当該ゲート金属の底面より下にある底面を有する、ゲート金属とを備える、集積回路デバイス。
  11. 前記ソースコンタクト、前記ドレインコンタクト、及び前記ゲート電極のうちの少なくとも１つが、チタンを含む、請求項１０に記載の集積回路デバイス。
  12. 前記量子井戸構造が、底部バリア層、量子井戸層、スペーサ層、ドーピング層、及び上部バリア層を更に含む、請求項１０に記載の集積回路デバイス。
  13. 前記ゲートトレンチが、前記上部バリア層、前記ドーピング層、又は前記スペーサ層のうちの１つの中で止まる、請求項１２に記載の集積回路デバイス。
  14. 前記ゲート電極と前記量子井戸構造との間のhigh-kゲート誘電層を更に備える、請求項１２に記載の集積回路デバイス。
  15. 前記high-kゲート誘電層が、前記ゲート電極と、前記上部バリア層、前記ドーピング層、又は前記スペーサ層のうちの１つとの間に直接設けられる、請求項１４に記載の集積回路デバイス。
  16. 前記ソースコンタクト、前記ドレインコンタクト、及び前記ゲート電極のうちの少なくとも１つが、高融点金属を含む、請求項１０に記載の集積回路デバイス。
  17. 底部バリア層、量子井戸層、スペーサ層、ドーピング層、上部バリア層、及びコンタクト層を有する量子井戸構造と、
    前記コンタクト層上に堆積される金属層と、
    ゲートトレンチであって、前記金属層を貫通して、当該ゲートトレンチの各側面に直接的に金属ソースコンタクト及び金属ドレインコンタクトを画定するとともに、前記ドーピング層又は前記スペーサ層のうちの１つの中で止まり、前記スペーサ層が半導体から形成される、ゲートトレンチと、
    前記ゲートトレンチの側面に接して前記ゲートトレンチの底部にまで延びるスペーサ材料と、
    前記ゲートトレンチ内のゲート電極用のゲート金属であって、前記スペーサ材料が、当該ゲート金属と、前記金属ソースコンタクト及び前記金属ドレインコンタクトとの間にあるとともに、前記スペーサ材料が前記ゲート電極の底面より下にある底面を有する、ゲート金属と、
    前記ゲート電極と前記量子井戸構造との間のhigh-kゲート誘電層とを備える、集積回路デバイス。
  18. 前記ソースコンタクト、前記ドレインコンタクト、及び前記ゲート電極のうちの少なくとも１つが、チタンを含む、請求項１７に記載の集積回路デバイス。
  19. 前記high-kゲート誘電層が、前記ゲート電極と、前記上部バリア層、前記ドーピング層、又は前記スペーサ層のうちの１つとの間に直接設けられる、請求項１７に記載の集積回路デバイス。
  20. 前記ソースコンタクト、前記ドレインコンタクト、及び前記ゲート電極のうちの少なくとも１つが、高融点金属を含む、請求項１７に記載の集積回路デバイス。
  21. コンタクト層を有する量子井戸構造と、
    前記コンタクト層上に堆積された金属層であって、エッチングされてソース金属層及びドレイン金属層を画定する金属層と、
    前記ソース金属層と前記ドレイン金属層との間の前記量子井戸構造内に埋め込まれたゲート電極と、
    前記ゲート電極と前記ソース金属層との間に形成され、前記ゲート電極の底部にまで延びる第１の誘電スペーサ層であって、前記ゲート電極が当該第１の誘電スペーサ層と物理的に接触し、当該第１の誘電スペーサ層が前記ソース金属層と物理的に接触し、前記ゲート電極と前記ソース金属層との間にあるとともに、当該第１の誘電スペーサ層が前記ゲート電極の底面より下にある底面を有する、第１の誘電スペーサ層と、
    前記ゲート電極と前記ドレイン金属層との間に形成され、前記ゲート電極の前記底部にまで延びる第２の誘電スペーサ層であって、前記ゲート電極が当該第２の誘電スペーサ層と物理的に接触し、当該第２の誘電スペーサ層が前記ドレイン金属層と物理的に接触し、前記ゲート電極と前記ドレイン金属層との間にあるとともに、当該第２の誘電スペーサ層が前記ゲート電極の底面より下にある底面を有する、第２の誘電スペーサ層とを備え、
    前記量子井戸構造が、底部バリア層、量子井戸層、スペーサ層、ドーピング層、及び上部バリア層を更に含み、
    前記ゲート電極が、前記ドーピング層又は前記スペーサ層のうちの１つの中で止まり、前記スペーサ層が半導体から形成され、
    当該集積回路デバイスが、
    前記ゲート電極と前記量子井戸構造との間のhigh-kゲート誘電層であって、前記ゲート電極と、前記ドーピング層又は前記スペーサ層のうちの１つとの間に直接設けられるhigh-kゲート誘電層を更に備える、集積回路デバイス。
  22. 前記ソース金属層、前記ドレイン金属層、及び前記ゲート電極のうちの少なくとも１つが、高融点金属を含む、請求項２１に記載の集積回路デバイス。
JP2017109805A 2009-12-23 2017-06-02 量子井戸トランジスタへのコンタクトを形成する方法 Active JP6382396B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/646,621 US8368052B2 (en) 2009-12-23 2009-12-23 Techniques for forming contacts to quantum well transistors
US12/646,621 2009-12-23

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2015104060A Division JP6214595B2 (ja) 2009-12-23 2015-05-22 量子井戸トランジスタへのコンタクトを形成する方法

Publications (2)

Publication Number Publication Date
JP2017183748A JP2017183748A (ja) 2017-10-05
JP6382396B2 true JP6382396B2 (ja) 2018-08-29

Family

ID=44149787

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2012544583A Pending JP2013513972A (ja) 2009-12-23 2010-12-02 量子井戸トランジスタへのコンタクトを形成する方法
JP2015104060A Active JP6214595B2 (ja) 2009-12-23 2015-05-22 量子井戸トランジスタへのコンタクトを形成する方法
JP2017109805A Active JP6382396B2 (ja) 2009-12-23 2017-06-02 量子井戸トランジスタへのコンタクトを形成する方法

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2012544583A Pending JP2013513972A (ja) 2009-12-23 2010-12-02 量子井戸トランジスタへのコンタクトを形成する方法
JP2015104060A Active JP6214595B2 (ja) 2009-12-23 2015-05-22 量子井戸トランジスタへのコンタクトを形成する方法

Country Status (8)

Country Link
US (5) US8368052B2 (ja)
EP (2) EP2517251A4 (ja)
JP (3) JP2013513972A (ja)
KR (1) KR101436818B1 (ja)
CN (2) CN102668089B (ja)
HK (1) HK1175887A1 (ja)
TW (1) TWI428991B (ja)
WO (1) WO2011087606A2 (ja)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7791047B2 (en) 2003-12-12 2010-09-07 Semequip, Inc. Method and apparatus for extracting ions from an ion source for use in ion implantation
SG177480A1 (en) * 2009-07-31 2012-02-28 Agency Science Tech & Res A transistor arrangement and a method of forming a transistor arrangement
JP2011077516A (ja) * 2009-09-07 2011-04-14 Sumitomo Chemical Co Ltd 電界効果トランジスタ、半導体基板及び電界効果トランジスタの製造方法
US20130105817A1 (en) * 2011-10-26 2013-05-02 Triquint Semiconductor, Inc. High electron mobility transistor structure and method
WO2013095377A1 (en) * 2011-12-20 2013-06-27 Intel Corporation Self-aligned contact metallization for reduced contact resistance
DE112011105988B4 (de) * 2011-12-23 2020-08-06 Intel Corporation III-N-Materialstruktur für Gate-Aussparungstransistoren
US8866195B2 (en) * 2012-07-06 2014-10-21 Taiwan Semiconductor Manufacturing Co., Ltd. III-V compound semiconductor device having metal contacts and method of making the same
US8847281B2 (en) 2012-07-27 2014-09-30 Intel Corporation High mobility strained channels for fin-based transistors
GB2544190B (en) * 2012-12-17 2017-10-18 Intel Corp Semicoductor devices with germanium-rich active layers & doped transition layers
US8748940B1 (en) 2012-12-17 2014-06-10 Intel Corporation Semiconductor devices with germanium-rich active layers and doped transition layers
US8884265B2 (en) * 2013-03-13 2014-11-11 The United States Of America, As Represented By The Secretary Of The Navy Strained InGaAs quantum wells for complementary transistors
US9236444B2 (en) * 2013-05-03 2016-01-12 Samsung Electronics Co., Ltd. Methods of fabricating quantum well field effect transistors having multiple delta doped layers
US9041060B2 (en) * 2013-07-25 2015-05-26 International Business Machines Corporation III-V FET device with overlapped extension regions using gate last
US9041061B2 (en) * 2013-07-25 2015-05-26 International Business Machines Corporation III-V device with overlapped extension regions using replacement gate
EP3050109B1 (en) * 2013-09-27 2020-11-25 Intel Corporation Semiconductor device having group iii-v material active region and graded gate dielectric
US9373706B2 (en) 2014-01-24 2016-06-21 Samsung Electronics Co., Ltd. Methods of forming semiconductor devices, including forming a semiconductor material on a fin, and related semiconductor devices
US9159822B2 (en) 2014-02-24 2015-10-13 International Business Machines Corporation III-V semiconductor device having self-aligned contacts
US9640656B2 (en) 2014-04-04 2017-05-02 Micron Technology, Inc. Transistors having strained channel under gate in a recess
US9236389B1 (en) 2014-08-12 2016-01-12 International Business Machines Corporation Embedded flash memory fabricated in standard CMOS process with self-aligned contact
US9812323B2 (en) * 2014-09-08 2017-11-07 Internaitonal Business Machines Corporation Low external resistance channels in III-V semiconductor devices
US9508550B2 (en) 2015-04-28 2016-11-29 International Business Machines Corporation Preparation of low defect density of III-V on Si for device fabrication
US9472664B1 (en) * 2015-07-19 2016-10-18 Inotera Memories, Inc. Semiconductor device and manufacturing method thereof
US9690627B2 (en) 2015-09-01 2017-06-27 International Business Machines Corporation Redeployable resource forecasting
US9685456B2 (en) * 2015-09-04 2017-06-20 Stmicroelectronics, Inc. Method for manufacturing a transistor having a sharp junction by forming raised source-drain regions before forming gate regions and corresponding transistor produced by said method
CN106971979B (zh) * 2016-01-13 2019-12-24 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法
WO2017213651A1 (en) * 2016-06-09 2017-12-14 Intel Corporation Quantum dot devices with top gates
US9786760B1 (en) 2016-09-29 2017-10-10 International Business Machines Corporation Air gap and air spacer pinch off
US10998270B2 (en) 2016-10-28 2021-05-04 Intel Corporation Local interconnect for group IV source/drain regions
WO2018084878A1 (en) * 2016-11-03 2018-05-11 Intel Corporation Quantum dot devices
KR102240021B1 (ko) 2017-03-03 2021-04-14 삼성전자주식회사 저항을 포함하는 반도체 소자
US10134881B1 (en) * 2017-05-18 2018-11-20 Qualcomm Incorporated Quantum well thermal sensing for power amplifier
US10622458B2 (en) 2017-05-19 2020-04-14 International Business Machines Corporation Self-aligned contact for vertical field effect transistor
US11251270B2 (en) * 2017-08-02 2022-02-15 Faquir Chand Jain Quantum dot channel (QDC) quantum dot gate transistors, memories and other devices
CN108010844B (zh) * 2017-11-16 2020-05-26 西安电子科技大学 Hemt器件及其制备方法

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07107906B2 (ja) * 1987-10-30 1995-11-15 株式会社東芝 半導体装置の製造方法
JPH03292744A (ja) * 1990-01-24 1991-12-24 Toshiba Corp 化合物半導体装置およびその製造方法
JPH05102195A (ja) * 1991-10-03 1993-04-23 Fujitsu Ltd 半導体装置
JP2735718B2 (ja) * 1991-10-29 1998-04-02 三菱電機株式会社 化合物半導体装置及びその製造方法
JPH05198598A (ja) * 1992-01-22 1993-08-06 Mitsubishi Electric Corp 化合物半導体装置及びその製造方法
JPH09306927A (ja) * 1996-05-10 1997-11-28 Hitachi Ltd 半導体装置およびその製造方法
TW415103B (en) * 1998-03-02 2000-12-11 Ibm Si/SiGe optoelectronic integrated circuits
JP2002324813A (ja) * 2001-02-21 2002-11-08 Nippon Telegr & Teleph Corp <Ntt> ヘテロ構造電界効果トランジスタ
US6501117B1 (en) * 2001-11-05 2002-12-31 International Business Machines Corporation Static self-refreshing DRAM structure and operating mode
JP3709437B2 (ja) * 2002-03-07 2005-10-26 独立行政法人産業技術総合研究所 ＧａＮ系ヘテロ接合電界効果トランジスタ及びその特性を制御する方法
US6977954B2 (en) 2003-07-25 2005-12-20 University Of Connecticut Semiconductor laser array device employing modulation doped quantum well structures
US20050095763A1 (en) 2003-10-29 2005-05-05 Samavedam Srikanth B. Method of forming an NMOS transistor and structure thereof
US20060148182A1 (en) * 2005-01-03 2006-07-06 Suman Datta Quantum well transistor using high dielectric constant dielectric layer
JP4845872B2 (ja) 2005-01-25 2011-12-28 富士通株式会社 Ｍｉｓ構造を有する半導体装置及びその製造方法
US7569443B2 (en) 2005-06-21 2009-08-04 Intel Corporation Complementary metal oxide semiconductor integrated circuit using raised source drain and replacement metal gate
US8183556B2 (en) * 2005-12-15 2012-05-22 Intel Corporation Extreme high mobility CMOS logic
US7741230B2 (en) * 2006-08-08 2010-06-22 Intel Corporation Highly-selective metal etchants
US7494862B2 (en) 2006-09-29 2009-02-24 Intel Corporation Methods for uniform doping of non-planar transistor structures
US7429747B2 (en) * 2006-11-16 2008-09-30 Intel Corporation Sb-based CMOS devices
JP5217157B2 (ja) * 2006-12-04 2013-06-19 日本電気株式会社 電界効果トランジスタおよびその製造方法
US20080142786A1 (en) 2006-12-13 2008-06-19 Suman Datta Insulated gate for group iii-v devices
US7718999B2 (en) 2006-12-14 2010-05-18 Xerox Corporation Polythiophene electronic devices
US7601980B2 (en) 2006-12-29 2009-10-13 Intel Corporation Dopant confinement in the delta doped layer using a dopant segregation barrier in quantum well structures
US8017463B2 (en) 2006-12-29 2011-09-13 Intel Corporation Expitaxial fabrication of fins for FinFET devices
US9006707B2 (en) 2007-02-28 2015-04-14 Intel Corporation Forming arsenide-based complementary logic on a single substrate
JP2008218711A (ja) 2007-03-05 2008-09-18 Renesas Technology Corp 半導体装置およびその製造方法、ならびに電源装置
US7928426B2 (en) 2007-03-27 2011-04-19 Intel Corporation Forming a non-planar transistor having a quantum well channel
US7435987B1 (en) 2007-03-27 2008-10-14 Intel Corporation Forming a type I heterostructure in a group IV semiconductor
US7713803B2 (en) 2007-03-29 2010-05-11 Intel Corporation Mechanism for forming a remote delta doping layer of a quantum well structure
US7569869B2 (en) 2007-03-29 2009-08-04 Intel Corporation Transistor having tensile strained channel and system including same
US7791063B2 (en) 2007-08-30 2010-09-07 Intel Corporation High hole mobility p-channel Ge transistor structure on Si substrate
JP2009302510A (ja) 2008-03-03 2009-12-24 Fuji Electric Device Technology Co Ltd トレンチゲート型半導体装置およびその製造方法
US8129749B2 (en) 2008-03-28 2012-03-06 Intel Corporation Double quantum well structures for transistors
US8278687B2 (en) 2008-03-28 2012-10-02 Intel Corporation Semiconductor heterostructures to reduce short channel effects
EP2120266B1 (en) 2008-05-13 2015-10-28 Imec Scalable quantum well device and method for manufacturing the same
US7868318B2 (en) * 2008-11-07 2011-01-11 Intel Corporation Quantum well field-effect transistors with composite spacer structures, apparatus made therewith, and methods of using same
US8093584B2 (en) * 2008-12-23 2012-01-10 Intel Corporation Self-aligned replacement metal gate process for QWFET devices
US7759142B1 (en) 2008-12-31 2010-07-20 Intel Corporation Quantum well MOSFET channels having uni-axial strain caused by metal source/drains, and conformal regrowth source/drains
US8115235B2 (en) * 2009-02-20 2012-02-14 Intel Corporation Modulation-doped halo in quantum well field-effect transistors, apparatus made therewith, and methods of using same
US8384128B2 (en) * 2009-05-15 2013-02-26 Intel Corporation Carrier mobility in surface-channel transistors, apparatus made therewith, and systems containing same
US8258543B2 (en) * 2009-12-07 2012-09-04 Intel Corporation Quantum-well-based semiconductor devices
US7892902B1 (en) * 2009-12-22 2011-02-22 Intel Corporation Group III-V devices with multiple spacer layers
US8847053B2 (en) 2010-10-15 2014-09-30 Jammit, Inc. Dynamic point referencing of an audiovisual performance for an accurate and precise selection and controlled cycling of portions of the performance

Also Published As

Publication number Publication date
US8809836B2 (en) 2014-08-19
US9356099B2 (en) 2016-05-31
JP2013513972A (ja) 2013-04-22
JP2017183748A (ja) 2017-10-05
US8368052B2 (en) 2013-02-05
EP2517251A2 (en) 2012-10-31
US20160268407A1 (en) 2016-09-15
HK1175887A1 (zh) 2013-07-12
US20140326953A1 (en) 2014-11-06
US20110147713A1 (en) 2011-06-23
WO2011087606A2 (en) 2011-07-21
CN105762146B (zh) 2019-07-05
JP6214595B2 (ja) 2017-10-18
CN105762146A (zh) 2016-07-13
JP2015181188A (ja) 2015-10-15
CN102668089B (zh) 2016-04-20
KR20120089354A (ko) 2012-08-09
EP3012868A1 (en) 2016-04-27
TWI428991B (zh) 2014-03-01
EP3012868B1 (en) 2021-03-31
US10177249B2 (en) 2019-01-08
CN102668089A (zh) 2012-09-12
KR101436818B1 (ko) 2014-09-03
TW201137988A (en) 2011-11-01
EP2517251A4 (en) 2015-04-01
US20130146845A1 (en) 2013-06-13
US9704981B2 (en) 2017-07-11
US20170309735A1 (en) 2017-10-26
WO2011087606A3 (en) 2011-10-20

Similar Documents

Publication Publication Date Title
JP6382396B2 (ja) 量子井戸トランジスタへのコンタクトを形成する方法
CN110718588B (zh) 高性能mosfet
JP6272961B2 (ja) Ｉｉｉ−ｖ族半導体装置の導電性の改善
US10692976B2 (en) GaN-on-Si switch devices
US8907381B2 (en) Reduced short channel effect of III-V field effect transistor via oxidizing aluminum-rich underlayer
CN110875383B (zh) 半导体装置及其制造方法
CN110797387A (zh) 穿隧式场效晶体管
TWI726282B (zh) 半導體裝置及其製造方法
CN111668302B (zh) 半导体装置及其制造方法
TW202232754A (zh) 高電子遷移率電晶體及其製作方法
TW201230327A (en) Non-planar germanium quantum well devices

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180703

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180801

R150 Certificate of patent or registration of utility model

Ref document number: 6382396

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250