CN110649089A - 穿隧式场效晶体管 - Google Patents

穿隧式场效晶体管 Download PDF

Info

Publication number
CN110649089A
CN110649089A CN201811075343.9A CN201811075343A CN110649089A CN 110649089 A CN110649089 A CN 110649089A CN 201811075343 A CN201811075343 A CN 201811075343A CN 110649089 A CN110649089 A CN 110649089A
Authority
CN
China
Prior art keywords
layer
layers
doped epitaxial
gan
field effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811075343.9A
Other languages
English (en)
Inventor
彼德·瑞姆瓦尔
吉尔本·朵尔伯斯
麦特西亚斯·帕斯拉克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN110649089A publication Critical patent/CN110649089A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7391—Gated diode structures
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66356—Gated diodes, e.g. field controlled diodes [FCD], static induction thyristors [SITh], field controlled thyristors [FCTh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate

Abstract

一种穿隧式场效晶体管包含第一磊晶层、第二磊晶层、中间层、栅极介电层以及栅极层。中间层位于第一磊晶层与第二磊晶层之间。栅极介电层围绕中间层。栅极层围绕栅极介电层以及中间层，其中中间层相对于栅极层的侧壁倾斜。

Description

穿隧式场效晶体管
技术领域
本揭露是关于穿隧式场效晶体管及其形成方法。
背景技术
为了追求高装置密度、高效能以及低成本，半导体产业进展至纳米级科技制程，而三维设计(例如多栅极场效晶体管(multi-gate field effect transistor(FET))，包含鳍式场效晶体管(Fin FET)以及栅极全环场效晶体管(gate-all-around(GAA)FET)的发展面临来自制程以及设计议题两者的考验。场效晶体管(FET)广泛地使用于集成晶片。场效晶体管包含源极、漏极以及栅极。场效晶体管常需要大的次临界斜率，例如小的次临界摆幅(subthreshold swing)，因为大的次临界斜率(subthreshold slope)有助于增加电流开关比而降低漏电流。
发明内容
本揭露的部分实施方式提供一种装置包含第一磊晶层、第二磊晶层、中间层、栅极介电层以及栅极层。中间层位于第一磊晶层与第二磊晶层之间。栅极介电层围绕中间层。栅极层围绕栅极介电层以及中间层，其中中间层相对于栅极层的侧壁倾斜。
附图说明
从以下详细叙述并搭配附图检阅，可理解本揭露的态样。应注意到，多种特征并未以产业上实务标准的比例绘制。事实上，为了清楚讨论，多种特征的尺寸可以任意地增加或减少。
图1A为根据本揭露的一或多个技术的范例性半导体装置的能带图，其中该范例性半导体装置包含一极性氮化镓(GaN)/氮化铟(InN)/极性氮化镓(GaN)异质接面，氮化铟(InN)厚度为1.4纳米；
图1B为根据本揭露的一或多个技术的范例性半导体装置的能带图，其中该范例性半导体装置包含一极性氮化镓(GaN)/氮化铟(InN)/极性氮化镓(GaN)异质接面，氮化铟(InN)厚度为2.4纳米；
图2A为根据本揭露的部分实施方式的穿隧式场效晶体管的上视示意图；
图2B为沿图2A的线2B-2B的剖面图；
图3A与图3B为根据本揭露的部分实施方式的穿隧式场效晶体管的形成方法的流程图；
图4至图21绘示根据本揭露的部分实施方式的穿隧式场效晶体管的形成方法的各个阶段。
具体实施方式
以下本揭露将提供许多个不同的实施方式或实施例以实现所提供的专利标的的不同特征。许多元件与设置将以特定实施例在以下说明，以简化本揭露。当然这些实施例仅用以示例而不应用以限制本揭露。举例而言，叙述“第一特征形成于第二特征上”包含多种实施方式，其中涵盖第一特征与第二特征直接接触，以及额外的特征形成于第一特征与第二特征之间而使两者不直接接触。此外，于各式各样的实施例中，本揭露可能会重复标号以及/或标注字母。此重复是为了简化并清楚说明，而非意图表明这些讨论的各种实施方式以及/或配置之间的关系。
更甚者，空间相对的词汇，例如“下层的”、“低于”、“下方”、“之下”、“上层的”、“上方”等相关词汇，于此用以简单描述元件或特征与另一元件或特征的关系，如图所示。在使用或操作时，除了图中所绘示的转向之外，这些空间相对的词汇涵盖装置的不同的转向。或者，这些装置可旋转(旋转90度或其他角度)，且在此使用的空间相对的描述语可作对应的解读。
在低电压、高效节能以及超大规模的集成电路中，穿隧式场效晶体管(Tunnelfield-effect transistor；TFET)有潜力取代金属氧化物半导体场效晶体管(metal-oxide-semiconductor field-effect transistor；MOSFET)。通过使用量子力学穿隧而非热离子发射，穿隧式场效晶体管有潜力达到低于60mV/decade的切换斜率(switchingslopes；SS)。穿隧式场效晶体管使用具有窄能隙的三五族材料，例如砷化铟(InAs)以及锑化镓(GaSb)，以达到高开启电流(on-current；ION)，但这些装置也会有高关闭电流(off-current；IOFF)，因而可能无法达到可接受的电流开关比(ION/IOFF)。
为了降低关闭电流(IOFF)，穿隧式场效晶体管可采用具有宽能隙的三五族化合物作为半导体材料，取代具有窄能隙的三五族化合物。前瞻性的宽能隙三五族化合物包含三族氮化物，例如为氮化镓(GaN)、氮化铝(AlN)或相似材料。此处，“窄能隙”可以指小于硅能隙(例如小于1.1电子伏特(eV)或小于0.7电子伏特(eV))的一能隙，或者小于宽能隙的一能隙。此处，“宽能隙”可以指大于氮化铟(InN)能隙(例如0.7电子伏特(eV))的一能隙，或者大于3电子伏特的一能隙。
然而，对使用三族氮化物的装置而言，宽能隙可能会阻挠三族氮化物的同质接面的能带间穿隧。因此，本揭露的实施方式中，通过采用极化工程，提供一种基于三族氮化物异质接面的穿隧式场效晶体管。经由异质接面的极化工程，极化引发电荷可以产生大的内电场。在够高的电场下，在宽能带的材料(例如三族氮化物材料)中，能带间穿隧能变的显著。
为了说明三族氮化物异质接面的能带间穿隧的概念，图1A与图1B展示了两个极性氮化镓(GaN)/氮化铟(InN)/极性氮化镓(GaN)异质接面结构的范例性能带图。图1A为一范例性半导体装置的能带图，其中该范例性半导体装置包含一极性氮化镓(GaN)/氮化铟(InN)/极性氮化镓(GaN)异质接面，氮化铟(InN)厚度为1.4纳米。图1B为一范例性半导体装置的能带图，其中该范例性半导体装置包含一极性氮化镓(GaN)/氮化铟(InN)/极性氮化镓(GaN)异质接面，氮化铟(InN)厚度为2.4纳米。在图1A与图1B的范例中，在极性氮化镓(p-GaN)/氮化铟(InN)介面的氮化镓(p-GaN)价带(Ev)边缘以及在极性氮化镓(n-GaN)/氮化铟(InN)介面的氮化镓(n-GaN)导带(Ec)边缘之间的偏移可以被认为是有效能隙(Egeff)。在图1A的范例中，能带交错对齐(staggered-gap alignment)，且有效能隙为大约0.64电子伏特，其能够用于实现能带间穿隧。在图1B的范例中，氮化铟(InN)厚度增加为2.4纳米，能带错层对齐(broken-gap alignment)，且有效能隙(Egeff)为大约-0.37电子伏特，其也能够用于实现能带间穿隧。如同以下详述的，此性质(例如：在极性氮化镓(GaN)/氮化铟(InN)/极性氮化镓(GaN)异质接面中氮化铟(InN)的厚度能改变能带特性)可使各式各样的穿隧式场效晶体管发展。举例而言，具有能带交错对齐的极性氮化镓(GaN)/氮化铟(InN)/极性氮化镓(GaN)异质接面，可造成低关闭电流，而具有能带错层对齐的极性氮化镓(GaN)/氮化铟(InN)/极性氮化镓(GaN)异质接面，可造成高开启电流。在部分实施方式中，当氮化铟(InN)的厚度大于3纳米，因为穿隧距离的增加，开启电流可能不符合穿隧式场效晶体管的使用。
更甚者，氮化镓(GaN)大多以六角形纤锌矿结构存在，其中该结构由三个互相夹120°的基面轴(basal plane axes，例如a轴)描绘，其中三个基面轴皆垂直于一c轴。与该c轴正交的平面称为“c平面”。在此，“c平面”是一个通用术语，其统称包含(0001)以及(000-1)的平面。
三族与氮原子沿着c轴交错地占据c平面。这些纤锌矿结构内的对称元素使三族氮化物沿着c轴有本体自发极化。更甚者，因为此纤锌矿晶体结构是非中心对称的，此纤锌矿结构的氮化物可以沿着晶体的c轴，额外产生压电极化。因此，三族氮化物材料的c平面，也可以被称为极性平面，其有利于能带间穿隧。
图2A为根据本揭露的部分实施方式的穿隧式场效晶体管300的上视示意图。图2B为沿图2A的线2B-2B的剖面图。穿隧式场效晶体管300包含基板110、第一掺杂磊晶层310’(又称源极层)、中间层320、第二掺杂磊晶层330(又称漏极层)、栅极介电层340以及金属栅极层350。中间层320位于第一掺杂磊晶层310’(又称源极层)与第二掺杂磊晶层330(又称漏极层)之间。中间层320相对于基板110的水平表面110h倾斜。第一掺杂磊晶层310’(又称源极层)、中间层320以及第二掺杂磊晶层330(又称漏极层)更同形成鳍式结构FS1，相对于基板110的水平(001)表面110h，鳍式结构FS1具有垂直侧壁。栅极介电层340围绕鳍式结构FS1。金属栅极层350围绕栅极介电层340以及鳍式结构FS1。于本揭露的部分实施方式中，中间层320相对于金属栅极层350的垂直侧壁倾斜。
于此，第一掺杂磊晶层310’(又称源极层)以及中间层320之间的介面沿着极性c平面延伸，且在中间层320以及第二掺杂磊晶层330(又称漏极层)之间的介面也沿着极性c平面延伸。通过此设置，可以达成鳍式结构FS1内的能带间穿隧，而能使切换斜率(switchingslopes；SS)低于60mV/decade。
图3A与图3B为根据本揭露的部分实施方式的穿隧式场效晶体管300以及400的形成方法200的流程图。图4至图21绘示根据本揭露的部分实施方式的穿隧式场效晶体管300以及400的形成方法200的各个阶段。此描述仅为例示，而不意图进一步限制后续专利申请范围中所载的内容。应了解到，可以在图3A与图3B步骤之前、之中以及之后加入额外的步骤，且对于该方法的另一部分实施方式，以下提到的部分步骤可以被取代或取消。步骤/程序的顺序可以被改变。
参照图4。详细叙述基板110，基板110可包含第一区110A以及第二区110B。第一区110A可用以形成p型装置，例如p型穿隧式场效晶体管，第二区110B可用以形成n型装置，例如n型穿隧式场效晶体管。基板110可以是半导体基板，例如块状基板、绝缘上半导体(semiconductor-on-insulator；SOI)基板等。基板110可包含晶圆，例如硅晶圆。绝缘上半导体基板通常包含一层半导体材料形成于绝缘层上。绝缘层可例如为埋氧化物层、硅氧化物层等。绝缘层可提供于基板上，例如为硅或玻璃基板上。也可以采用其他基板，例如多层或渐变基板。于部分实施方式中，基板110的半导体材料可包含硅；锗；化合物半导体包含碳化硅、砷化镓、磷化镓、磷化铟、砷化铟以及/或锑化铟；合金半导体包含SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP以及/或GaInAsP；或其组合。
参照图3A，方法200的步骤202包含形成三角柱112于基板110上，如图5所示。参照图5，在步骤202的部分实施方式中，例如使用合适的蚀刻技术，在基板110上形成多个三角柱112。三角柱112沿着相同方向延伸，且三角柱112具有斜平面112S，该斜平面112S具有(111)晶体方向。换句话说，三角柱112的斜平面112S位于(111)平面上或沿着(111)平面延伸。三角柱112由光刻微影以及蚀刻制程所形成。光刻微影以及蚀刻制程包含涂布光阻、曝光、显影、蚀刻以及移除光阻。举例而言，可以通过旋涂，将光阻涂布于基板110上。接着，预烤光阻以移除多余的光阻溶剂。在预烤后，以强烈的光束图案对光阻曝光。此曝光会造成化学变化而使部分的光阻可溶于显影剂中。在显影之前，进行曝光后烘烤(post-exposurebake；PEB)，以降低因入射光破坏性与建设性干涉图案所导致的驻波现象。接着，将显影剂涂布于光阻上，以移除该部分可溶于显影剂的光阻。接着硬烘烤余留的光阻，以固化余留的光阻。基板110的部分未受到余留光阻的保护而被蚀刻，基板110的其余部分受到光阻的保护而保留，继而形成三角柱112。在蚀刻基板110后，通过例如灰化(ashing)或剥膜(stripping)，将光阻从基板110上移除。
基板110的蚀刻可以例如为非等向性剂可以例如是氢氧化钾(potassiumhydroxide；KOH)为基底的溶液、乙二胺邻苯二酚(ethylenediamine pyrocatechol；EDP)为基底的溶液、四甲基氢氧化铵(tetramethylammonium hydroxide；TMAH)为基底的溶液或其组合。氢氧化钾(KOH)有蚀刻选择比，其在<100>晶体方向上的蚀刻速率比<111>方向上高约400倍。乙二胺邻苯二酚(EPD)有蚀刻选择比，其在<100>晶体方向上的蚀刻速率比<111>方向上高约35倍。四甲基氢氧化铵(TMAH)有蚀刻选择比，其在<100>晶体方向上的蚀刻速率比<111>方向上高约12.5倍至约50倍。因此，通过非等向性蚀刻，形成的三角柱112具有平面112S沿着(111)平面延伸，而有倒置V型的剖面。
参照图3A，接着方法200来到步骤204，如图6所示，在基板110的三角柱112上磊晶成长第一掺杂磊晶层。参照图6，在步骤204的部分实施方式中，分别在基板110的第一区110A以及第二区110B上，且在三角柱112上，形成第一掺杂磊晶层310以及410。
第一掺杂磊晶层310以及410为三族氮化物半导体层，包含一材料选自GaN、InN、AlN、InxGa(1-x)N、AlxGa(1-x)N、AlxIn(1-x)N、AlxInyGa(1-x-y)N、或相似材料及其组合，其中x是位于范围0至1之间，且y是位于范围0至1之间。举例而言，三族氮化物半导体层的磊晶成长方法包含有机金属化学气相沉积法(metal organic chemical vapor deposition；MOCVD)、有机金属气相磊晶法(metal organic vapor phase epitaxy；MOVPE)、电浆增强化学气相沉积法(plasma enhanced CVD；PECVD)、远距电浆增强化学气相沉积(Remote plasma-enhanced CVD；RP-CVD)、分子束磊晶(molecular beam epitaxy；MBE)、氢化物气相磊晶法(hybrid vapor phase epitaxy；HVPE)。于部分实施方式中，第一掺杂磊晶层310以及410在高于摄氏1000度的温度下成长，例如在摄氏1050度。
第一掺杂磊晶层310以及410的长晶方向与其下的晶格结构的晶格转向相关。当具有(111)平面的三角柱112存在时，第一掺杂磊晶层310以及410的最终成长方向是<1-101>，这表示第一掺杂磊晶层310以及410的上表面310TS以及410TS沿着(1-101)面延伸。详细而言，在磊晶层310以及410是GaN的部分实施方式中，GaN的初始成长大致沿着<0001>方向，而非<1-101>方向。换句话说，在一开始磊晶成长时，沿着<1-101>方向的成长速度是可以忽略的。在磊晶成长一段时间后，然而，(0001)晶面消失了，而沿着<1-101>方向的成长增强了。因此，最后GaN沿着<1-101>方向磊晶成长，而造成上表面310TS以及410TS沿着(1-101)面延伸。
于部分实施方式中，以n型掺杂物原位掺杂第一掺杂磊晶层310，其中n型掺杂物，例如但不限于，硅、氧或其组合。于部分实施方式中，以p型掺杂物原位掺杂第一掺杂磊晶层310，其中p型掺杂物，例如但不限于，镁、钙、锌、铍、碳或其组合。在本文中，“原位掺杂”或“经原位掺杂”表示磊晶层在其成长过程中被掺杂。于部分其他实施方式中，掺杂物可以植入已成长完成的磊晶层，而非“原位掺杂”。掺杂GaN层是在后续的图案化GaN层以及形成其他磊晶层的制程之前进行，因此后续形成的磊晶层将可免于第一掺杂磊晶层310以及410的掺杂物。于部分实施方式中，在形成第一掺杂磊晶层310与410之前，在三角柱112上选择性形成成核层(nucleation layer；例如AlN层)。
回到图3A，方法来到步骤206，如图7所示，在第一掺杂磊晶层310与410上形成经图案化的第一光罩层M1。此形成经图案化的第一光罩层M1是采用适当的光刻微影与蚀刻技术，而使开口MO11与MO12形成于经图案化的第一光罩层M1中，以定义穿隧式场效晶体管的形成位置。开口MO11与MO12分别露出第一掺杂磊晶层310与410的部分310P与410P。此些露出的第一掺杂磊晶层310与410的部分310P与410P可以被凹陷，例如使用非等向性蚀刻方法，而第一掺杂磊晶层310与410的其他部分受到第一光罩层M1的保护而维持实质未受损的。
回到图3A，方法200来到步骤208，蚀刻第一掺杂磊晶层310与410的露出的部分310P与410P，使部分310P与410P具有极性平面310PS与410PS，如图8所示，极性平面310PS与410PS相对于基板110的水平(001)表面110h倾斜。举例而言，相对于基板110的水平(001)表面110h，极性平面310PS与410PS可具有50度至60度的夹角。于部分实施方式中，举例而言，蚀刻包含使用氢氧化钾作为蚀刻剂的非等向性蚀刻。此处使用的蚀刻剂具有大于1的蚀刻选择比，其中蚀刻选择比是指蚀刻第一掺杂磊晶层310与410的第一晶体平面(例如(1-101)平面)的速率比蚀刻第一掺杂磊晶层310与410的第二晶体平面(例如(0001)平面)的速率。于第一掺杂磊晶层310与410为GaN的部分实施方式中，(1-101)平面是N-polar且可以在氢氧溶液中选择性蚀刻，而(0001)平面是Ga-polar且在氢氧溶液中是化学稳定的(chemically stable)。GaN的(1-101)平面与(0001)平面在氢氧溶液中的化学稳定性差异造成GaN的(1-101)平面与(0001)平面的蚀刻选择比，且使的形成的GaN平面310PS与410PS沿着(0001)平面延伸，如以上讨论，(0001)平面为能达成能带间穿隧的极性平面。
详细而言，在(0001)Ga-polar平面(例如平面310PS与410PS)上，当第一Ga层被氢氧溶液中的氢氧离子移除时，该表面可以被转换成是N-terminated，其有三个带负电的悬键。因为此三个带负电的悬键与氢氧离子之间的排斥力，氢氧离子无法接近该表面。因此，(0001)Ga-polar平面能抵抗氢氧溶液中的湿蚀刻。相反的，在(1-101)N-polar平面上有单个带负电的悬键，氢氧离子容易接近此(1-101)N-polar平面。因此，氢氧离子可持续与GaN反应而形成氧化镓，其可溶于氢氧溶液中。因此，氢氧溶液可选择性蚀刻(1-101)N-polar平面，而留下实质未损的(0001)Ga-polar平面，因而形成沿着(0001)平面延伸且取向(0001)平面的平面310PS与410PS。更甚者，因为第一掺杂磊晶层310与410的上表面310TS与410TS沿着(1-101)平面延伸而非沿着(0001)平面延伸，平面310PS与410PS相对于该第一掺杂磊晶层310与410的上表面310TS与410TS倾斜。
此处使用的蚀刻剂不同于图7所使用的蚀刻剂。具体而言，不同晶体表面(例如(1-101)与(0001)平面)在图8的蚀刻过程的蚀刻速率的差异，大于其在图7的蚀刻过程的蚀刻速率的差异。
再回到图3A，方法200进行到步骤210，如图9所述，在极性平面310PS与410PS上分别磊晶成长中间层320与420。于部分实施方式中，中间层320与420由三族氮化物所组成，且其材料不同于第一掺杂磊晶层310以及410的GaN二元化合物。举例而言，中间层320与420为InxGa1-xN，其中x在大约0.1至大约1的范围内。在更进一步的实施方式中，中间层320与420为不含镓的InN二元化合物。有鉴于此成分或材料的差异，中间层320与420的晶格常数不同于第一掺杂磊晶层310以及410的晶格常数，而引起第一掺杂磊晶层310以及410内的应变(strain)。此应变可改善极性平面310PS与410PS上的压电极化，其有利于能带间穿隧。
在部分实施方式中，中间层320与420为InxGa1-xN，InxGa1-xN在<0001>方向上的磊晶成长速率可能比在<1-101>方向上快一个数量级。因此，中间层320与420的形成的平面320TS与420TS可沿着(0001)平面延伸，进而使中间层320与420的平面320TS与420TS分别实质平形于平面310PS与410PS。
在部分实施方式中，中间层320与420的厚度在大约1纳米至大约3纳米的范围内，例如在大约1.4纳米至大约2.4纳米的范围内。如果中间层的厚度大于3纳米，因为穿隧距离的增加，开启电流可能不符合穿隧式场效晶体管的使用。在部分实施方式中，中间层320与420为非刻意掺杂的(not-intentionally doped；NID)，举例而言，未刻意设置掺杂物，而是因为制程而掺杂。举例而言，中间层320与420不含有第一掺杂磊晶层310以及410的掺杂物。于部分实施方式中，中间层320与420由适当的沉积制程而形成，例如化学气相沉积(chemical vapor deposition；CVD)、低压化学气相沉积(low pressure CVD；LPCVD)、常压化学气相沉积(atmospheric pressure CVD；APCVD)、超高真空化学气相沉积(ultrahighvacuum pressure CVD；UHVCVD)、原子层沉积(atomic layer deposition；ALD)、分子层沉积(molecular layer deposition；MLD)、电浆增强化学气相沉积法(plasma enhancedCVD；PECVD)、金属有机化学气相沉积(metal-organic CVD；MOCVD)、分子束磊晶(molecularbeam epitaxy；MBE)、溅镀沉积(sputter deposition)、相似方法或其组合。
于部分实施方式中，中间层320与420的磊晶成长温度低于第一掺杂磊晶层310以及410的磊晶成长温度。举例而言，中间层320与420在摄氏温度700度至800度下磊晶成长，例如摄氏温度750度，此温度低于第一掺杂磊晶层310以及410的磊晶成长温度(例如摄氏温度1050度)。在InxGa1-xN的磊晶成长与GaN的磊晶成长之间至少还有方法200的步骤206与208，因此可以省略用以降温(从GaN的磊晶成长温度降至InxGa1-xN的磊晶成长温度)的冷却处理，此有益于防止冷却处理带来的污染。
参照图3A，方法200来到步骤212，如同图10，在中间层320与420上分别磊晶成长第二掺杂磊晶层330以及430。第二掺杂磊晶层330以及430为三族氮化物半导体层，包含一材料选自GaN、InN、AlN、InxGa(1-x)N、AlxGa(1-x)N、AlxIn(1-x)N、AlxInyGa(1-x-y)N、或相似材料及其组合，其中x是位于范围0至1之间，且y是位于范围0至1之间。举例而言，第二掺杂磊晶层330以及430由GaN二元化合物所组成，其与第一掺杂磊晶层310以及410的材料相同。
GaN的初始成长大致沿着<0001>方向，而非<1-101>方向，因而形成第二掺杂磊晶层330以及430的(0001)晶面。其后，(0001)晶面消失，而沿着<1-101>方向的成长增强了，造成第二掺杂磊晶层330以及430的最后上表面330TS与430TS沿着(1-101)面延伸，如同图10。可通过例如化学机械研磨(Chemical Mechanical Polish；CMP)制程，移除第二掺杂磊晶层330以及430在光罩层M1上的额外材料。
第二掺杂磊晶层330以及430具有底平面330BS与430BS分别接触中间层320与420。底平面330BS与430BS先从(0001)平面320TS与420TS开始磊晶成长，而也沿着(0001)面延伸。在第二掺杂磊晶层330以及430是GaN的部分实施方式中，如前所述，(0001)面是极性平面而有利于能带间穿隧。如图10所述，(0001)平面330BS与430BS相对于基板110的表面(001)倾斜。
第二掺杂磊晶层330以及430的无铟的GaN不同于中间层320与420的InxGa(1-x)N。此成分与材料的差异造成中间层320与420的晶格常数不同于第二掺杂磊晶层330以及430的晶格常数，进而引发第二掺杂磊晶层330以及430内的应变。此应变会造成底平面330BS与430BS上的压电极化，其有利于能带间穿隧。
于部分实施方式中，第二掺杂磊晶层330以及430的厚度可在大约2纳米至大约5纳米的范围内。第二掺杂磊晶层330以及430的厚度足以提供后续的磊晶成长层体低位错密度(low dislocation density，例如小于108cm-2)，以使工作装置达到高产率。三族氮化物半导体层的形成方法包含，例如金属化学气相沉积法(MOCVD)、有机金属气相磊晶法(MOVPE)、电浆增强化学气相沉积法(PECVD)、远距电浆增强化学气相沉积法(RP-CVD)、分子束磊晶(MBE)以及氢化物气相磊晶法(HVPE)。
于部分实施方式中，第一掺杂磊晶层310以及第二掺杂磊晶层330是不同的导电型态。举例而言，第二掺杂磊晶层330是掺杂有P型掺杂物，例如但不限于，镁、钙、锌、铍、碳及其组合。于部分实施方式中，第一掺杂磊晶层410以及第二掺杂磊晶层430是不同的导电型态。举例而言，第二掺杂磊晶层430是掺杂有n型掺杂物，例如但不限于，硅、氧或其组合。
参照图3A，方法200来到步骤214，其中如图11所示，移除图案化第一光罩层M1的开口MO11与MO12中的部分第二掺杂磊晶层330以及430。此移除可包含进行非等向性蚀刻制程，其中第一光罩层M1比第二掺杂磊晶层330以及430具有更高的蚀刻选择比。此处使用的蚀刻剂不同于图8所用的蚀刻剂。详细而言，不同晶面(例如(1-101)以及(0001)晶面)的蚀刻速率在图11的蚀刻制程中的差异小于其在图8的蚀刻制程中的差异。
再参照图3A，方法来到步骤216，其中如图12所示，第二光罩M21与M22形成于第二掺杂磊晶层330以及430上的开口MO11与MO12内。第二光罩M21与M22的范例性的形成方法包含在图11的结构上共形地覆盖沉积一光罩层，接着移除该光罩层位于开口MO11与MO12之外的额外的材料，这会造成第二光罩M21与M22自我对准(self-aligned)于第二掺杂磊晶层330以及430。第二光罩M21与M22由不同于第一光罩层M1的材料所形成，因此第二光罩M21与M22的蚀刻选择比不同于第一光罩层M1的蚀刻选择比。
参照图3B，方法来到步骤218，其中如图13所示，移除第一光罩层M1。此移除包含一蚀刻步骤。第二光罩M21与M22对该蚀刻步骤的蚀刻阻抗高于该第一光罩层M1的蚀刻阻抗，进而当第一光罩层M1被移除时，第二光罩M21与M22维持覆盖下方的材料(例如第二掺杂磊晶层330与430以及中间层320与420)。因此，第二光罩M21与M22定义穿隧式场效晶体管的形成位置。
回到图3B，方法200来到步骤220，如图14所示，蚀刻未受到第二光罩M21与M22覆盖的材料，以形成鳍式结构FS1以及FS2，如图14所示。举例而言，步骤220可以非等向性蚀刻进行。第二光罩M21的位置导致蚀刻方向自我对准于层体310’、320以及330的氮化镓(GaN)/氮化铟镓(InxGa(1-x)N)/氮化镓(GaN)异质接面堆叠。同样地，第二光罩M22的位置导致蚀刻方向自我对准于层体410’、420以及430的氮化镓(GaN)/氮化铟镓(InxGa(1-x)N)/氮化镓(GaN)异质接面堆叠。
因此，形成的鳍式结构FS1包含n型第一掺杂磊晶层310’、中间层320以及p型第二掺杂磊晶层330的氮化镓(GaN)/氮化铟镓(InxGa(1-x)N)/氮化镓(GaN)异质接面堆叠。此鳍式结构FS1因此可用于p型穿隧式场效晶体管。n型第一掺杂磊晶层310’以及p型第二掺杂磊晶层330可分别作为p型穿隧式场效晶体管的n型源极层以及p型漏极层。鳍式结构FS2包含p型第一掺杂磊晶层410’、中间层420以及n型第二掺杂磊晶层430的氮化镓(GaN)/氮化铟镓(InxGa(1-x)N)/氮化镓(GaN)异质接面堆叠。此鳍式结构FS2因此可用于n型穿隧式场效晶体管。p型第一掺杂磊晶层410’以及n型第二掺杂磊晶层430可分别作为n型穿隧式场效晶体管的p型源极层以及n型漏极层。
于此，第一掺杂磊晶层310与410分别具有底部分310B与410B以及突出部分310P与410P，且突出部分310P与410P分别对齐层体320、330与层体420、430。突出部分310P与410P从基板110分别往第二掺杂磊晶层330以及430逐渐变细。第二掺杂磊晶层330以及430往基板110逐渐变细。中间层320以及420分别位于突出部分310P与410P的倾斜表面(例如平面310PS与410PS)与第二掺杂磊晶层330以及430的倾斜表面(例如平面330BS与430BS)。
于此，鳍式结构FS1以及FS2具有长轴LA(参照图2A)，且倾斜表面(例如平面310PS、410PS、320TS、420TS、330BS与430BS)平行于长轴LA。在此剖面图中，中间层320与420的倾斜方向垂直于该长轴。
参照图3B，方法200来到步骤222，其中栅极介电层340与440分别形成于鳍式结构FS1以及FS2周围。形成的结构如图15所示。举例而言，栅极介电层340与440由原子层沉积(ALD)、化学气相沉积(CVD)、金属有机化学气相沉积(MOCVD)、物理气象沉积(physicalvapor deposition；PVD)、热氧化法或其组合所形成。栅极介电层340与440由高介电(high-k)材料所形成。举例而言，栅极介电层340与440是二元或三元的高介电薄膜所形成，例如HfO、LaO、AlO、ZrO、TiO、Ta2O5、Y2O3、STO、BTO、BaZrO、HfZrO、HfLaO、HfTaO、HfTiO、其相似物或其组合。于部分实施方式中，栅极介电层340与440由相同材料所组成。或者，栅极介电层340与440由不同材料所组成。栅极介电层340与440的不同材料可以透过适当的沉积方法、微影以及/或蚀刻方法而达到。于部分实施方式中，栅极介电层340围绕n型GaN层310’的下部分的材料不同于栅极介电层340围绕p型GaN层330的上部分的材料。同样地，栅极介电层440围绕p型GaN层410’的下部分的材料不同于栅极介电层440围绕n型GaN层430的上部分的材料。此一个栅极介电层的多个部分的不同材料可以透过适当的沉积方法、微影以及/或蚀刻方法而达到。
参照图16，方法200来到步骤224，金属栅极层350与450分别形成于鳍式结构FS1与FS2以及栅极介电层340与440的周围。形成的结构如图16所示。
于部分实施方式中，金属栅极层350共形地覆盖形成于第一区110A的栅极介电层340上，以形成p型穿隧式场效晶体管。金属栅极层450共形地覆盖形成于第二区110B的栅极介电层440上，以形成n型穿隧式场效晶体管。于部分实施方式中，金属栅极层350与450包含相同金属。于部分其他实施方式中，金属栅极层350与450包含不同金属。举例而言，金属栅极层350与450包含不同功函数金属，以针对n型与p型穿隧式场效晶体管，分别提供适当的功函数。金属栅极层350与450的范例材料可包含钨、氮化钛、相似物或其他材料。通过原子层沉积、溅镀或其他制程，沉积金属栅极层350与450。
再回到图3B，方法200来到步骤226，填充金属层360与460分别形成于金属栅极层350与450上。形成的结构如图17所示。举例而言，填充金属层360与460包含W、Co、Al、Cu、相似物或其他材料。于部分实施方式中，填充金属层360与460由相同材料所形成。或者，填充金属层360与460由不同材料所形成。
再回到图3B，方法200来到步骤228，使用化学机械研磨(chemical mechanicalpolish；CMP)制程以平坦化填充金属层360与460，直到露出鳍式结构FS1以及FS2。形成的结构如图18所示。于部分实施方式中，此化学机械研磨制程使填充金属层360的上表面实质齐平于第二掺杂磊晶层330的上表面。相似地，此化学机械研磨制程使填充金属层460的上表面实质齐平于第二掺杂磊晶层430的上表面。
参照图3B，方法200来到步骤230，如图19所示，沟槽DT1与DT2形成于填充金属层360与460中。沟槽DT1与DT2更可分别延伸经过栅极介电层340与440以及金属栅极层350与450至第一掺杂磊晶层310’与410’。
沟槽DT1与DT2可以使用适当的蚀刻技术形成，例如湿蚀刻、干蚀刻或其组合。于部分实施方式中，此蚀刻制程造成填充金属层360、金属栅极层350以及栅极介电层340的上表面低于第二掺杂磊晶层330的上表面。同样地，此蚀刻制程造成填充金属层460、金属栅极层450以及栅极介电层440的上表面低于第二掺杂磊晶层430的上表面。换句话说，栅极介电层340与440、金属栅极层350与450以及填充金属层360与460进一步被拉回(pulled back)，而使鳍式结构FS1以及FS2突出于栅极介电层340与440、金属栅极层350与450以及填充金属层360与460。
回到图3B，方法200来到步骤232，如图20所示，将介电层130填入沟槽DT1与DT2中。介电层130有助于相邻的穿隧式场效晶体管的电性绝缘。于部分实施方式中，举例而言，通过化学气相沉积法、物理气相沉积法、旋涂法、相似方法或其组合，将介电层130填满沟槽DT1与DT2。填满沟槽DT1与DT2会造成介电层130覆盖填充金属层360与460、金属栅极层350与450、栅极介电层340与440、第二掺杂磊晶层330与430以及第一掺杂磊晶层310与410。
回到图3B，方法200来到步骤234，如图21所示，在介电层130中形成漏极接触140。于部分实施方式中，在介电层130中蚀刻开口130O以露出鳍式结构FS1以及FS2，接着在开口130O中沉积导电材料，以形成漏极接触140。选择性地进行化学机械研磨，以使漏极接触140与介电层130平坦化。详细而言，多个开口130O露出个别的第二掺杂磊晶层330与430，而使多个漏极接触140可分别直接接触第二掺杂磊晶层330与430。更多的穿隧式场效晶体管的制程可实施以形成各式各样的特征，例如接触/通孔、层间介电层、内连接金属层、钝化层等。
经由以上步骤，p型穿隧式场效晶体管300与n型穿隧式场效晶体管400透过一整合制程而形成。第一掺杂磊晶层310’与410’可由相同材料但不同导电型态的掺杂物所形成。第二掺杂磊晶层330与430可由相同材料但不同导电型态的掺杂物所形成。穿隧式场效晶体管300与400的中间层320与420可由相同材料所形成。于此，穿隧式场效晶体管300与400具有倾斜的异质接面(例如n型掺杂GaN层310’与InxGa(1-x)N层320之间的倾斜介面、InxGa(1-x)N层320与p型掺杂GaN层330之间的倾斜介面、p型掺杂GaN层410’与InxGa(1-x)N层420之间的倾斜介面、InxGa(1-x)N层420与n型掺杂GaN层430之间的倾斜介面)。此倾斜的异质接面增加了穿隧式场效晶体管的主动区，进而改善每个晶片面积的开启电流。
从以上讨论，可以看到本案有多个优点。应了解到，其他实施方式可提供额外的功效、并非所有的优点皆被揭露于此、且所有实施方式并不限于一特定的优点。本案优点之一是：极性氮化镓(GaN)/氮化铟镓(InxGa(1-x)N)/极性氮化镓(GaN)异质接面增进了穿隧式场效晶体管的能带间穿隧。另一优点是：通过设计穿隧式场效晶体管具有倾斜异质接面，可改善每个晶片面积的开启电流。再一优点是：穿隧式场效晶体管的源极与漏极可由相同的三族氮化物半导体所形成，其有利于互补式金属氧化物半导体(Complementary Metal-Oxide-Semiconductor；CMOS)制程整合。
根据本发明的部分实施方式，装置包含第一磊晶层、第二磊晶层、中间层、栅极介电层以及栅极层。中间层位于第一磊晶层与第二磊晶层之间。栅极介电层围绕中间层。栅极层围绕栅极介电层以及中间层，其中中间层相对于栅极层的侧壁倾斜。
于部分实施方式中，第一磊晶层、第二磊晶层以及中间层堆叠而形成鳍状结构。
于部分实施方式中，鳍状结构的上表面不受到栅极层的覆盖。
于部分实施方式中，第一磊晶层包含一六角形纤锌矿结构。
于部分实施方式中，第一磊晶层具有一(0001)晶面邻近中间层。
于部分实施方式中，第二磊晶层具有一(0001)晶面邻近中间层。
于部分实施方式中，装置还包含一基板，基板具有多个三角柱，其中第一磊晶层与基板的三角柱接触。
于部分实施方式中，三角柱具有一(111)晶面邻近第一磊晶层。
于部分实施方式中，栅极介电层更环绕第一磊晶层与第二磊晶层。
于部分实施方式中，第一磊晶层与第二磊晶层是不同的导电型态。
根据本发明的部分实施方式，装置包含基板、鳍状结构、栅极介电层以及栅极层。鳍状结构包含底部分、顶部分以及中部分。底部分包含第一型半导体材料。顶部分包含第二型半导体材料。中部分包含一中间层位于第一型半导体材料与第二型半导体材料之间，其中第一型半导体材料与第二型半导体材料是不同的导电型态。栅极介电层围绕鳍状结构的侧壁。栅极层围绕栅极介电层，其中鳍状结构的上表面不受到栅极层的覆盖。
于部分实施方式中，第一型半导体材料具有的逐渐变细的顶部。
于部分实施方式中，第二型半导体材料具有的逐渐变细的底部。
于部分实施方式中，栅极介电层具有围绕第一型半导体材料的第一部分以及围绕第二型半导体材料的第二部分，且第一部分与第二部分包含不同材料。
于部分实施方式中，基板包含多个三角柱于其上，其中第一型半导体材料与基板的三角柱接触。
于部分实施方式中，中间层包含为非刻意掺杂的半导体材料。
根据本发明的部分实施方式，方法包含：于基板上磊晶成长第一型半导体材料；以一蚀刻剂在第一型半导体材料中蚀刻凹槽，其中该蚀刻剂的蚀刻速率选择比大于1，其中该蚀刻速率选择比是蚀刻第一型半导体材料的第一晶面的第一速率比上蚀刻第一型半导体材料的第二晶面的第二速率的比值；在凹槽的底面上磊晶成长中间层；在中间层上磊晶成长第二型半导体材料，其中第一型半导体材料与第二型半导体材料具有不同导电型态；以及蚀刻至少第一型半导体材料，以形成鳍状结构，其中鳍状结构包含第一型半导体材料、中间层以及第二型半导体材料。
于部分实施方式中，方法包含在磊晶成长第一型半导体材料之前，在基板上形成多个三角柱。
于部分实施方式中，在第一型半导体材料中蚀刻凹槽的进行使得凹槽的底面相对于基板的底面倾斜。
于部分实施方式中，在第一型半导体材料中蚀刻凹槽的进行使得凹槽的底面以第一型半导体材料的第二晶面为方向。
以上概述多个实施方式的特征，该技术领域具有通常知识者可较佳地了解本揭露的多个态样。该技术领域具有通常知识者应了解，可将本揭露作为设计或修饰其他程序或结构的基础，以实行实施方式中提到的相同的目的以及/或达到相同的好处。该技术领域具有通常知识者也应了解，这些相等的结构并未超出本揭露的精神与范围，且可以进行各种改变、替换、转化，在此，本揭露精神与范围涵盖这些改变、替换、转化。

Claims (1)

1.一种穿隧式场效晶体管，其特征在于，包含：
一第一磊晶层；
一第二磊晶层；
一中间层，位于该第一磊晶层与该第二磊晶层之间；
一栅极介电层，围绕该中间层；以及
一栅极层，围绕该栅极介电层以及该中间层，其中该中间层相对于该栅极层的一侧壁倾斜。
CN201811075343.9A 2018-06-27 2018-09-14 穿隧式场效晶体管 Pending CN110649089A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/020,759 US11164939B2 (en) 2018-06-27 2018-06-27 Tunnel field-effect transistor and method for forming the same
US16/020,759 2018-06-27

Publications (1)

Publication Number Publication Date
CN110649089A true CN110649089A (zh) 2020-01-03

Family

ID=69009131

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811075343.9A Pending CN110649089A (zh) 2018-06-27 2018-09-14 穿隧式场效晶体管

Country Status (3)

Country Link
US (1) US11164939B2 (zh)
CN (1) CN110649089A (zh)
TW (1) TW202002295A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112397581A (zh) * 2020-11-18 2021-02-23 光华临港工程应用技术研发(上海)有限公司 隧道场效应晶体管及其制作方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10516039B2 (en) * 2017-11-30 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9153645B2 (en) * 2005-05-17 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
JP5515079B2 (ja) * 2007-11-27 2014-06-11 学校法人上智学院 Ｉｉｉ族窒化物構造体およびｉｉｉ族窒化物構造体の製造方法
US8872230B2 (en) * 2011-12-21 2014-10-28 Imec Tunnel field-effect transistor and methods for manufacturing thereof
US8729634B2 (en) * 2012-06-15 2014-05-20 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET with high mobility and strain channel
EP2674978B1 (en) * 2012-06-15 2020-07-29 IMEC vzw Tunnel field effect transistor device and method for making the device
US9536977B2 (en) * 2013-01-18 2017-01-03 Taiwan Semiconductor Manufacturing Company, Ltd. Vertical tunneling field-effect transistor cell and fabricating the same
US9136320B2 (en) * 2013-04-08 2015-09-15 Design Express Limited Field effect transistor
US9793384B2 (en) * 2014-10-01 2017-10-17 Globalfoundries Inc. Tunneling field effect transistor and methods of making such a transistor
CN107004713B (zh) * 2014-12-24 2021-02-09 英特尔公司 形成具有非对称外形的鳍状物结构的装置和方法
US9985112B2 (en) * 2015-02-06 2018-05-29 International Business Machines Corporation Sloped finFET with methods of forming same
US20160336324A1 (en) * 2015-05-15 2016-11-17 Qualcomm Incorporated Tunnel field effect transistor and method of making the same
WO2017035780A1 (zh) * 2015-09-01 2017-03-09 华为技术有限公司 隧穿场效应晶体管及其制备方法
US9905647B2 (en) 2015-10-28 2018-02-27 University Of Notre Dame Du Lac Group III-nitride compound heterojunction tunnel field-effect transistors and methods for making the same
US9613955B1 (en) * 2015-12-10 2017-04-04 International Business Machines Corporation Hybrid circuit including a tunnel field-effect transistor
US9837405B1 (en) * 2016-08-02 2017-12-05 International Business Machines Corporation Fabrication of a vertical fin field effect transistor having a consistent channel width

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112397581A (zh) * 2020-11-18 2021-02-23 光华临港工程应用技术研发(上海)有限公司 隧道场效应晶体管及其制作方法
CN112397581B (zh) * 2020-11-18 2022-06-10 光华临港工程应用技术研发(上海)有限公司 隧道场效应晶体管及其制作方法

Also Published As

Publication number Publication date
US11164939B2 (en) 2021-11-02
TW202002295A (zh) 2020-01-01
US20200006473A1 (en) 2020-01-02

Similar Documents

Publication Publication Date Title
US10971406B2 (en) Method of forming source/drain regions of transistors
US10515958B2 (en) FinFETs and methods of forming FinFETs
US10096710B2 (en) Method of forming strained structures of semiconductor devices
US9543391B2 (en) High electron mobility transistor having reduced threshold voltage variation and method of manufacturing the same
US8093584B2 (en) Self-aligned replacement metal gate process for QWFET devices
US9666706B2 (en) Method of manufacturing a semiconductor device including a gate electrode on a protruding group III-V material layer
US11855182B2 (en) Low-k gate spacer and methods for forming the same
US11348920B2 (en) Vertical semiconductor device with steep subthreshold slope
US20190164819A1 (en) Liner structure in interlayer dielectric structure for semiconductor devices
CA3176383A1 (en) Nanosheet transistor with asymmetric gate stack
US20220320089A1 (en) Multiple patterning gate scheme for nanosheet rule scaling
US20160149019A1 (en) Semiconductor Device and Method
US20220320090A1 (en) Nanosheet device architecture for cell-height scaling
US11164939B2 (en) Tunnel field-effect transistor and method for forming the same
US20230387272A1 (en) Semiconductor devices and methods of manufacturing thereof
US10431676B2 (en) Semiconductor device and method for forming the same
US10516039B2 (en) Semiconductor device and manufacturing method thereof
US20230253451A1 (en) Semiconductor device and methods of formation
US20230299138A1 (en) Semiconductor device and manufacturing methods thereof
US20230253258A1 (en) Semiconductor device and methods of formation
US20230369395A1 (en) Semiconductor device and methods of formation
US20240097007A1 (en) Semiconductor devices and methods of manufacturing thereof
US20230282698A1 (en) Semiconductor device and manufacturing methods thereof
TWI427785B (zh) 非平面鍺量子井裝置
TW202002293A (zh) 半導體裝置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20200103