CN112397581B - 隧道场效应晶体管及其制作方法 - Google Patents
隧道场效应晶体管及其制作方法 Download PDFInfo
- Publication number
- CN112397581B CN112397581B CN202011295454.8A CN202011295454A CN112397581B CN 112397581 B CN112397581 B CN 112397581B CN 202011295454 A CN202011295454 A CN 202011295454A CN 112397581 B CN112397581 B CN 112397581B
- Authority
- CN
- China
- Prior art keywords
- layer
- annular
- field effect
- effect transistor
- conducting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 238000002353 field-effect transistor method Methods 0.000 title description 2
- 239000000463 material Substances 0.000 claims abstract description 96
- 230000005669 field effect Effects 0.000 claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 239000004065 semiconductor Substances 0.000 claims description 22
- 238000000034 method Methods 0.000 claims description 16
- 150000001875 compounds Chemical class 0.000 claims description 10
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 9
- 229910000673 Indium arsenide Inorganic materials 0.000 claims description 5
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 claims description 5
- 238000002360 preparation method Methods 0.000 claims 1
- 230000003071 parasitic effect Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 239000011810 insulating material Substances 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910021389 graphene Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 2
- 238000005034 decoration Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000000969 carrier Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7391—Gated diode structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66356—Gated diodes, e.g. field controlled diodes [FCD], static induction thyristors [SITh], field controlled thyristors [FCTh]
Abstract
本发明提供了一种隧道场效应晶体管及其制作方法。所述隧道场效应晶体管包括：衬底表面垂直设置的源极和漏极，以及源极和漏极之间导电沟道区；导电沟道区外围由内向外环绕设置栅氧化层和栅极；所述导电沟道区的材料为窄带超晶格材料。
Description
技术领域
本发明涉及半导体存储领域，尤其涉及一种隧道场效应晶体管及其制作方法。
背景技术
隧道场效应晶体管只指利用载流子的隧道穿透现象实现通断功能的一种晶体管。降低夹断状态的寄生隧道漏泄电流是该类型的晶体管需要解决的主要问题。附图1所示是现有技术中一种典型的隧道场效应晶体管结构，为了降低漏电流，该结构利用了SOI材料，包括氧化物埋层11、源极12，漏极13、导电沟道14以及环栅15。US9,786,769B2(中国同族专利CN201410858223.1)公开了一种互补隧道FET器件及其制造方法，使用氧化物和/或有机半导体材料形成的互补隧道场效应晶体管，能够降低寄生隧道电流。
但上述技术方案仍然不能够满足小尺寸下对器件性能的要求。
发明内容
本发明所要解决的技术问题是，提供一种隧道场效应晶体管及其制作方法，能够在小尺寸下降低寄生隧道电流。
为了解决上述问题，本发明提供了一种隧道场效应晶体管，包括：衬底表面垂直设置的源极和漏极，以及源极和漏极之间导电沟道区；导电沟道区外围由内向外环绕设置栅氧化层和栅极；所述导电沟道区的材料为窄带超晶格材料。
为了解决上述问题，本发明提供了一种隧道场效应晶体管的制作方法，包括如下步骤：提供一衬底，所述衬底表面具有交替设置的包括第一导电层、第一绝缘层、第二导电层、第二绝缘层、以及第三导电层的叠层结构，所述叠层结构中具有第一通孔，所述第一通孔暴露出最底层的第一导电层，所述第一导电层作为隧道场效应晶体管的源极；在所述第一通孔中制作环绕所述第一绝缘层的第一环形绝缘台阶；在所述第一环形绝缘台阶表面制作导电环，所述导电环与所述第二导电层连接，作为隧道场效应晶体管的栅极；在所述第一环形绝缘台阶表面和导电环的内壁制作环形栅介质层；在所述导电环和环形栅介质层的上表面制作第二环形绝缘台阶；在由第一环形绝缘台阶、环形栅介质层、以及第二环形绝缘台阶的内侧壁共同构成的第二通孔内制作环形导电沟道层，所述环形导电沟道层与环形栅介质层对应的区域为超晶格材料；在由环形导电沟道层内侧壁构成的第三通孔中形成支撑层；形成覆盖所述第二环形绝缘台阶、环形导电沟道层、以及支撑层的顶层导电层，所述顶层导电层与第三导电层连接，作为隧道场效应晶体管的漏极。
本发明通过采用窄带超晶格材料作为沟道材料和/或源漏极材料，能够在小尺寸下降低寄生隧道电流。
附图说明
附图1所示是现有技术中一种隧道场效应晶体管的结构示意图。
附图2所示是本发明一具体实施方式所述隧道场效应晶体管的结构示意图。
附图3所示是本发明一具体实施方式所述隧道场效应晶体管的制作方法的步骤示意图。
附图4A至附图4H所示是本发明一具体实施方式所述隧道场效应晶体管的制作方法的工艺示意图。
具体实施方式
下面结合附图对本发明提供的隧道场效应晶体管及其制作方法的具体实施方式做详细说明。
附图2所示是本具体实施方式所述隧道场效应晶体管的结构示意图，依次包括衬底表面垂直设置的源极21和漏极22，以及源极21和漏极22之间的导电沟道区20。导电沟道区外围由内向外环绕设置栅介质层201和栅极202，所述导电沟道区20的材料为窄带超晶格材料。所述窄带超晶格材料的禁带宽度范围是0.6-1.3eV。所述窄带超晶格材料是IV族半导体材料或III-V族化合物半导体材料。对于IV族半导体材料而言，所述窄带超晶格材料可以选自于Si基、Ge基、以及Sn基的超晶格材料中的一种。例如由SiGe/Si交替生长构成的Si基组分超晶格材料，或者由SiGe/Ge交替生长构成的Ge基组分超晶格材料等。对于III-V族化合物半导体材料而言，所述窄带超晶格材料可以选自于GaAs基、InP基、以及InAs基的超晶格材料中的一种。例如由GaAs和AlAs交替生长构成的GaAs基组分超晶格材料，GaxIn1-xAs/InP交替生长构成的InP基组分超晶格材料等。沿着垂直于衬底方向生长的超晶格材料通过调节组分，可以使电子沿着生长方向规律性运动，而栅极在平行于电子传播的方向对电流实施操作，因此更易于栅极电学信号对其实施关断，从而降低小尺寸下的寄生电流。由于超晶格材料必须沿着垂直于衬底的方向生长，载流子的传输也是沿着生长方向才体现出可控传输的特性，因此传统的导电沟道平行于衬底的晶体管无法使用此结构。而上述技术方案的垂直结构，将载流子的传输方向和晶体管的沟道方向做成一致，使得沟道中的载流子可以沿着超晶格的限定方向传输，提高了载流子的可控性，能够在小尺寸下降低寄生隧道电流。
在本具体实施方式中，为了提高器件性能，所述源极21和漏极22亦采用窄带超晶格材料。所述窄带超晶格材料与导电沟道区的设置相同，可以是禁带宽度范围是0.6-1.3eV。所述窄带超晶格材料是IV族半导体材料或III-V族化合物半导体材料。对于IV族半导体材料而言，所述窄带超晶格材料可以选自于Si基、Ge基、以及Sn基的超晶格材料中的一种。对于III-V族化合物半导体材料而言，所述窄带超晶格材料可以选自于GaAs基、InP基、以及InAs基的超晶格材料中的一种。
所述栅氧化层201在近源极部201a采用高介电常数材料，以平缓源漏极之间的电场，抑制短沟道效应，进一步降低小尺寸下的寄生隧道电流。
附图3所示是本发明一具体实施方式所述隧道场效应晶体管制作方法的实施步骤示意图，包括：步骤S30，提供一衬底，所述衬底表面具有交替设置的包括第一导电层、第一绝缘层、第二导电层、第二绝缘层、以及第三导电层的叠层结构，所述叠层结构中具有第一通孔，所述第一通孔暴露出最底层的第一导电层，所述第一导电层作为隧道场效应晶体管的漏极；步骤S31，在所述第一通孔中制作环绕所述第一绝缘层的第一环形绝缘台阶；步骤S32，在所述第一环形绝缘台阶表面制作导电环，所述导电环与所述第二导电层连接，作为隧道场效应晶体管的栅极；步骤S33，在所述述第一环形绝缘台阶表面和导电环的内壁制作环形栅介质层；步骤S34，在所述导电环和环形栅介质层的上表面制作第二环形绝缘台阶；步骤S35，在由第一环形绝缘台阶、环形栅介质层、以及第二环形绝缘台阶的内侧壁共同构成的第二通孔内制作环形导电沟道层，所述环形导电沟道层与环形栅介质层对应的区域为超晶格材料；步骤S36，在由环形导电沟道层内侧壁构成的第三通孔中形成支撑层；步骤S37，形成覆盖所述第二环形绝缘台阶、环形导电沟道层、以及支撑层的顶层导电层，所述顶层导电层与第三导电层连接，作为隧道场效应晶体管的源极。
接下来结合附图4A至附图4H所示是本发明一具体实施方式所述隧道场效应晶体管的制作方法的工艺示意图，对上述步骤做具体说明。
附图4A所示，参考步骤S30，提供一衬底40，所述衬底40表面具有交替设置的包括第一导电层411、第一绝缘层421、第二导电层412、第二绝缘层422、以及第三导电层413的叠层结构，所述叠层结构中具有第一通孔431，所述第一通孔431暴露出最底层的第一导电层411，所述第一导电层411作为隧道场效应晶体管的源极。所述第一导电层411、第二导电层412、以及第三导电层413的材料可以各自独立的选自于多晶硅、金属、以及石墨烯等常见的导电材料。所述第一绝缘层421以及第二绝缘层422的材料可以各自独立的选自于氧化硅、氮化硅、以及氮氧化硅材料等任意一种常见的绝缘材料。
附图4B所示，参考步骤S31，在所述第一通孔431中制作环绕所述第一绝缘层421的第一环形绝缘台阶441。在一个具体实施方式中，可以采用首先在第一通孔431内制作连续的绝缘层并刻蚀中部区域，以形成环形结构的方式，来形成第一绝缘环形台阶441。第一绝缘环形台阶441的材料可以选自于氧化硅、氮化硅、以及氮氧化硅材料等任意一种常见的绝缘材料，并优选与第一绝缘层421为同种材料以形成连续的绝缘层。
附图4C所示，参考步骤S32，在所述第一环形绝缘台阶441表面制作导电环45，所述导电环45与所述第二导电层412连接，作为隧道场效应晶体管的栅极。在一个具体实施方式中，可以采用首先形成连续的导电层并刻蚀中部区域形成环状结构的方式来形成导电环45。导电环45的材料可以选自于多晶硅、金属、以及石墨烯等常见的导电材料，并优选与第二导电层412为同种材料以形成连续的导电层。
附图4D所示，参考步骤S33，在所述第一环形绝缘台阶441表面和导电环45的内壁制作环形栅介质层46。在一个具体实施方式中，可以采用首先制作连续的绝缘层并刻蚀中部区域，以形成环形结构的方式，来形成环形栅介质层46。环形栅介质层46的材料可以选自于氧化硅、氮化硅、以及氮氧化硅材料等任意一种常见的绝缘材料。作为优选的一个具体实施方式，本步骤可以首先在底部制作高介电常数材料层，以使环形栅介质层在近源极部是高介电常数材料。靠近源极区域的高介电常数材料层可以平缓导电沟道的电场分布状态，抑制短沟道效应。对于横向晶体管结构，受到工艺限制，这种在源极区域单独设置高介电常数的结构无法实现，而垂直晶体管结构就很容易通过在垂直方向上两次生长不同的材料实现这样的结构。
附图4E所示，参考步骤S34，在所述导电环45和环形栅介质层46的上表面制作第二环形绝缘台阶442。在一个具体实施方式中，可以采用首先在第一通孔431内制作连续的绝缘层并刻蚀中部区域，以形成环形结构的方式，来形成第二绝缘环形台阶442。第二绝缘环形台阶442的材料可以选自于氧化硅、氮化硅、以及氮氧化硅材料等任意一种常见的绝缘材料，并优选与第二绝缘层422为同种材料以形成连续的绝缘层。
附图4F所示，参考步骤S35，在由第一环形绝缘台阶441、环形栅介质层46、以及第二环形绝缘台阶442的内侧壁共同构成的第二通孔432内制作环形导电沟道层47，所述环形导电沟道层47与环形栅介质层46对应的区域为超晶格材料。在一个具体实施方式中，可以采用首先在第二通孔432内外延生长连续的超晶格材料层并刻蚀中部区域，以形成环形结构的方式，来形成环形导电沟道层47。环形栅介质层46对应的区域为隧道场效应晶体管的导电沟道区，该处采用超晶格材料。沿着垂直于衬底方向生长的超晶格材料通过调节组分，可以使电子沿着生长方向规律性运动，而栅极在平行于电子传播的方向对电流实施操作，因此更易于栅极电学信号对其实施关断，从而降低小尺寸下的寄生电流。由于超晶格材料必须沿着垂直于衬底的方向生长，载流子的传输也是沿着生长方向才体现出可控传输的特性，因此导电沟道平行于衬底的晶体管无法使用此方法。而垂直的导电结构可以将超晶格对载流子的限制传输方向和晶体管的沟道方向做成一致，使得沟道中的载流子可以沿着超晶格的限定方向传输，提高了载流子的可控性，能够在小尺寸下降低寄生隧道电流。更为优选的，可以将环形导电沟道层47全部采用窄带超晶格材料。所述窄带超晶格材料的禁带宽度范围是0.6-1.3eV。所述窄带超晶格材料是IV族半导体材料或III-V族化合物半导体材料。对于IV族半导体材料而言，所述窄带超晶格材料可以选自于Si基、Ge基、以及Sn基的超晶格材料中的一种。例如由SiGe/Si交替生长构成的Si基组分超晶格材料，或者由SiGe/Ge交替生长构成的Ge基组分超晶格材料等。对于III-V族化合物半导体材料而言，所述窄带超晶格材料可以选自于GaAs基、InP基、以及InAs基的超晶格材料中的一种。例如由GaAs和AlAs交替生长构成的GaAs基组分超晶格材料，GaxIn1-xAs/InP交替生长构成的InP基组分超晶格材料等。
图4G所示，参考步骤S36，在由环形导电沟道层47内侧壁构成的第三通孔433中形成支撑层48。所述支撑层48应当采用绝缘材料，可以选自于氧化硅、氮化硅、以及氮氧化硅材料等任意一种常见的绝缘材料。
附图4H所示，参考步骤S37，形成覆盖所述第二环形绝缘台阶442、环形导电沟道层47、以及支撑层48的顶层导电层49，所述顶层导电层49与第三导电层413连接，作为隧道场效应晶体管的源极。第三导电层413的材料选自于多晶硅、金属、以及石墨烯等常见的导电材料，并优选与第三导电层413为同种材料以形成连续的导电层。
上述结构实施完毕后获得的结构以及所达成的效果请参见前一个具体实施方式以及附图3的叙述。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (13)
1.一种隧道场效应晶体管，包括：
源极、漏极、及源极和漏极之间导电沟道区；
导电沟道区外围由内向外环绕设置栅介质层和栅极，所述导电沟道区垂直于衬底表面；
所述源极设置于所述导电沟道区靠近衬底的一端，所述漏极设置于所述导电沟道区远离衬底的一端；
其特征在于，
所述源极、漏极、及导电沟道区的材料为窄带超晶格材料，所述窄带超晶格材料沿着垂直于衬底的方向生长。
2.根据权利要求1所述的隧道场效应晶体管，其特征在于，所述窄带超晶格材料的禁带宽度范围是0.6-1.3eV。
3.根据权利要求1所述的隧道场效应晶体管，其特征在于，所述窄带超晶格材料是IV族半导体材料为基础或III-V族化合物半导体材料为基础的超晶格材料。
4.根据权利要求3所述的隧道场效应晶体管，其特征在于，所述IV族半导体材料选自于Si基、Ge基、以及Sn基的超晶格材料中的一种。
5.根据权利要求3所述的隧道场效应晶体管，其特征在于，所述III-V族化合物半导体材料选自于GaAs基、InP基、以及InAs基的超晶格材料中的一种。
6.根据权利要求1所述的隧道场效应晶体管，其特征在于，所述栅介质层在近源极部采用高介电常数材料。
7.一种隧道场效应晶体管的制作方法，其特征在于，包括如下步骤：
提供一衬底，所述衬底表面具有交替设置的包括第一导电层、第一绝缘层、第二导电层、第二绝缘层、以及第三导电层的叠层结构，所述叠层结构中具有第一通孔，所述第一通孔暴露出最底层的第一导电层，所述第一导电层作为隧道场效应晶体管的源极；
在所述第一通孔中制作环绕所述第一绝缘层的第一环形绝缘台阶；
在所述第一环形绝缘台阶表面制作导电环，所述导电环与所述第二导电层连接，作为隧道场效应晶体管的栅极；
在所述第一环形绝缘台阶表面和导电环的内壁制作环形栅介质层；
在所述导电环和环形栅介质层的上表面制作第二环形绝缘台阶；
在由第一环形绝缘台阶、环形栅介质层、以及第二环形绝缘台阶的内侧壁共同构成的第二通孔内制作垂直于所述衬底表面的环形导电沟道层，所述环形导电沟道层与环形栅介质层对应的区域为超晶格材料，所述超晶格材料沿着垂直于衬底的方向生长；
在由环形导电沟道层内侧壁构成的第三通孔中形成支撑层；
形成覆盖所述第二环形绝缘台阶、环形导电沟道层、以及支撑层的顶层导电层，所述顶层导电层与第三导电层连接，作为隧道场效应晶体管的漏极。
8.根据权利要求7所述的方法，其特征在于，环形导电沟道层全部采用窄带超晶格材料。
9.根据权利要求8所述的方法，其特征在于，所述窄带超晶格材料的禁带宽度范围是0.6-1.3eV。
10.根据权利要求8所述的方法，其特征在于，所述窄带超晶格材料是IV族半导体材料为基础或III-V族化合物半导体材料为基础的超晶格材料。
11.根据权利要求10所述的方法，其特征在于，所述IV族半导体材料选自于Si基、Ge基、以及Sn基的超晶格材料中的一种。
12.根据权利要求10所述的方法，其特征在于，所述III-V族化合物半导体材料选自于GaAs基、InP基、以及InAs基的超晶格材料中的一种。
13.根据权利要求7或8所述的方法，其特征在于，所述制作环形栅介质层的步骤中，首先在底部制作高介电常数材料层，以使环形栅介质层在近源极部是高介电常数材料。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011295454.8A CN112397581B (zh) | 2020-11-18 | 2020-11-18 | 隧道场效应晶体管及其制作方法 |
| PCT/CN2020/135748 WO2022104957A1 (zh) | 2020-11-18 | 2020-12-11 | 隧道场效应晶体管及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011295454.8A CN112397581B (zh) | 2020-11-18 | 2020-11-18 | 隧道场效应晶体管及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112397581A CN112397581A (zh) | 2021-02-23 |
| CN112397581B true CN112397581B (zh) | 2022-06-10 |
Family
ID=74606521
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011295454.8A Active CN112397581B (zh) | 2020-11-18 | 2020-11-18 | 隧道场效应晶体管及其制作方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN112397581B (zh) |
| WO (1) | WO2022104957A1 (zh) |
Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101667595A (zh) * | 2008-09-05 | 2010-03-10 | 台湾积体电路制造股份有限公司 | 半导体装置 |
| CN103151391A (zh) * | 2013-03-18 | 2013-06-12 | 北京大学 | 垂直非均匀掺杂沟道的短栅隧穿场效应晶体管及制备方法 |
| EP2808897A1 (en) * | 2013-05-30 | 2014-12-03 | IMEC vzw | Tunnel field effect transistor and method for making thereof |
| CN104992982A (zh) * | 2015-05-28 | 2015-10-21 | 福州大学 | 一种具有超晶格结构的薄膜晶体管 |
| CN105047719A (zh) * | 2015-08-11 | 2015-11-11 | 西安电子科技大学 | 基于InAsN-GaAsSb材料的交错型异质结隧穿场效应晶体管 |
| WO2016008326A1 (zh) * | 2014-07-15 | 2016-01-21 | 华为技术有限公司 | 隧穿场效应晶体管及隧穿场效应晶体管的制备方法 |
| CN106030817A (zh) * | 2014-03-28 | 2016-10-12 | 英特尔公司 | 具有可变带隙沟道的隧穿场效应晶体管 |
| CN106784001A (zh) * | 2016-11-21 | 2017-05-31 | 华为技术有限公司 | 一种场效应晶体管及其制作方法 |
| WO2017171845A1 (en) * | 2016-04-01 | 2017-10-05 | Intel Corporation | Beaded fin transistor |
| CN107706235A (zh) * | 2017-10-31 | 2018-02-16 | 沈阳工业大学 | 一种矩形栅控u形沟道双向开关隧穿晶体管及其制造方法 |
| CN107887445A (zh) * | 2016-09-30 | 2018-04-06 | 中国科学院微电子研究所 | 半导体器件及其制造方法及包括该器件的电子设备 |
| US10147808B1 (en) * | 2017-12-04 | 2018-12-04 | International Business Machines Corporation | Techniques for forming vertical tunneling FETS |
| CN110649089A (zh) * | 2018-06-27 | 2020-01-03 | 台湾积体电路制造股份有限公司 | 穿隧式场效晶体管 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7781827B2 (en) * | 2007-01-24 | 2010-08-24 | Mears Technologies, Inc. | Semiconductor device with a vertical MOSFET including a superlattice and related methods |
| US9190484B2 (en) * | 2013-01-18 | 2015-11-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Vertical tunneling field-effect transistor cell and fabricating the same |
| CN103811542B (zh) * | 2013-12-04 | 2016-07-06 | 华南师范大学 | 一种锡化物超晶格势垒半导体晶体管 |
| US10522683B2 (en) * | 2018-04-25 | 2019-12-31 | Intel Corporation | Transistors with ballistic or quasi-ballistic carrier behavior and low resistance in source and drain nodes |
| US10910370B2 (en) * | 2018-11-02 | 2021-02-02 | Samsung Electronics Co., Ltd. | Integrated circuit devices including a vertical field-effect transistor (VFET) and a fin field-effect transistor (FinFET) and methods of forming the same |
-
2020
- 2020-11-18 CN CN202011295454.8A patent/CN112397581B/zh active Active
- 2020-12-11 WO PCT/CN2020/135748 patent/WO2022104957A1/zh unknown
Patent Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101667595A (zh) * | 2008-09-05 | 2010-03-10 | 台湾积体电路制造股份有限公司 | 半导体装置 |
| CN103151391A (zh) * | 2013-03-18 | 2013-06-12 | 北京大学 | 垂直非均匀掺杂沟道的短栅隧穿场效应晶体管及制备方法 |
| EP2808897A1 (en) * | 2013-05-30 | 2014-12-03 | IMEC vzw | Tunnel field effect transistor and method for making thereof |
| CN106030817A (zh) * | 2014-03-28 | 2016-10-12 | 英特尔公司 | 具有可变带隙沟道的隧穿场效应晶体管 |
| WO2016008326A1 (zh) * | 2014-07-15 | 2016-01-21 | 华为技术有限公司 | 隧穿场效应晶体管及隧穿场效应晶体管的制备方法 |
| CN104992982A (zh) * | 2015-05-28 | 2015-10-21 | 福州大学 | 一种具有超晶格结构的薄膜晶体管 |
| CN105047719A (zh) * | 2015-08-11 | 2015-11-11 | 西安电子科技大学 | 基于InAsN-GaAsSb材料的交错型异质结隧穿场效应晶体管 |
| WO2017171845A1 (en) * | 2016-04-01 | 2017-10-05 | Intel Corporation | Beaded fin transistor |
| CN107887445A (zh) * | 2016-09-30 | 2018-04-06 | 中国科学院微电子研究所 | 半导体器件及其制造方法及包括该器件的电子设备 |
| CN106784001A (zh) * | 2016-11-21 | 2017-05-31 | 华为技术有限公司 | 一种场效应晶体管及其制作方法 |
| CN107706235A (zh) * | 2017-10-31 | 2018-02-16 | 沈阳工业大学 | 一种矩形栅控u形沟道双向开关隧穿晶体管及其制造方法 |
| US10147808B1 (en) * | 2017-12-04 | 2018-12-04 | International Business Machines Corporation | Techniques for forming vertical tunneling FETS |
| CN110649089A (zh) * | 2018-06-27 | 2020-01-03 | 台湾积体电路制造股份有限公司 | 穿隧式场效晶体管 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112397581A (zh) | 2021-02-23 |
| WO2022104957A1 (zh) | 2022-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11677004B2 (en) | Strained channel field effect transistor | |
| US10699941B2 (en) | MOSFETs with channels on nothing and methods for forming the same | |
| KR102286671B1 (ko) | 열이온으로 오버드라이브된 터널 전계 효과 트랜지스터 및 그 제조 방법 | |
| US9105661B2 (en) | Fin field effect transistor gate oxide | |
| US9698262B2 (en) | Vertical fin field-effect semiconductor device | |
| US9136363B2 (en) | Compound tunneling field effect transistor integrated on silicon substrate and method for fabricating the same | |
| JP3701873B2 (ja) | ヘテロ接合バイポーラ・トランジスタの作製方法 | |
| CN104106129B (zh) | 半导体装置和半导体装置的制造方法 | |
| US11728400B2 (en) | Semiconductor structure | |
| CN108172549B (zh) | 一种堆叠式围栅纳米线cmos场效应管结构及制作方法 | |
| US20080048258A1 (en) | Trench power device and method | |
| US20140167174A1 (en) | Increasing ion/ioff ratio in finfets and nano-wires | |
| US9029217B1 (en) | Band engineered semiconductor device and method for manufacturing thereof | |
| KR101431774B1 (ko) | 실리콘 집적 가능한 화합물 무접합 전계효과 트랜지스터 | |
| US6455377B1 (en) | Method to form very high mobility vertical channel transistor by selective deposition of SiGe or multi-quantum wells (MQWs) | |
| CN112397581B (zh) | 隧道场效应晶体管及其制作方法 | |
| WO2017218015A1 (en) | High-mobility field effect transistors with wide bandgap fin cladding | |
| EP1417716B1 (en) | Trench bipolar transistor | |
| KR101834660B1 (ko) | 수직 터널링 전계효과 트랜지스터 및 이의 제조방법 | |
| WO2018059109A1 (zh) | 半导体器件及其制造方法及包括该器件的电子设备 | |
| EP3300117A1 (en) | A high aspect ratio channel semiconductor device and method for manufacturing thereof | |
| KR102106721B1 (ko) | 핀 구조를 갖는 반도체 소자 및 이의 제조 방법 | |
| CN112670284A (zh) | Iii-v器件与iv族器件的共同集成 | |
| US9660031B2 (en) | Integrated circuit device having III-V compound semiconductor region comprising magnesium and N-type impurity and overlying III-V compound semiconductor layer formed without Cp2Mg precursor | |
| JPH11177082A (ja) | Ｍｉｓ型電界効果トランジスタおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |