CN107004713B - 形成具有非对称外形的鳍状物结构的装置和方法 - Google Patents

形成具有非对称外形的鳍状物结构的装置和方法 Download PDF

Info

Publication number
CN107004713B
CN107004713B CN201480083614.9A CN201480083614A CN107004713B CN 107004713 B CN107004713 B CN 107004713B CN 201480083614 A CN201480083614 A CN 201480083614A CN 107004713 B CN107004713 B CN 107004713B
Authority
CN
China
Prior art keywords
fin
sub
raised portion
disposed
epitaxial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201480083614.9A
Other languages
English (en)
Other versions
CN107004713A (zh
Inventor
W·拉赫马迪
M·V·梅茨
C·S·莫哈帕特拉
G·杜威
J·T·卡瓦列罗斯
A·S·默西
N·M·拉哈尔-乌拉比
T·加尼
G·A·格拉斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN107004713A publication Critical patent/CN107004713A/zh
Application granted granted Critical
Publication of CN107004713B publication Critical patent/CN107004713B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7853—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02694—Controlling the interface between substrate and epitaxial layer, e.g. by ion implantation followed by annealing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

实施例包括微电子器件，其包括：衬底，其包括凸起部分和非凸起部分，其中，电介质材料设置为与所述凸起部分相邻；外延子鳍状物结构，其设置在所述凸起部分上，其中，所述外延子鳍状物结构的底部部分包括非对称外形；以及设置在所述子鳍状物结构上的外延鳍状物器件结构。本文中描述了其它实施例。

Description

形成具有非对称外形的鳍状物结构的装置和方法
技术领域
本发明涉及形成具有非对称外形的鳍状物结构的装置和方法。
背景技术
例如，将诸如磷化铝铟等外延材料集成到诸如硅衬底等衬底上在微电子器件应用中是非常期望的。高质量外延材料增强了诸如片上系统(SoC)、高电压和射频器件以及互补金属氧化物硅(CMOS)应用等应用的性能。该集成涉及可能由于两种材料之间的晶格性质失配而引起的制造挑战。
发明内容
根据本发明的一个方面，提供了一种微电子器件结构，包括：衬底，其包括凸起部分和非凸起部分，其中，电介质材料设置为与所述凸起部分横向邻接，并且其中，所述凸起部分的顶表面包括所述凸起部分的材料的单侧(111)刻面；子鳍状物结构，其设置在所述凸起部分的所述顶表面上，其中，所述子鳍状物结构的底部部分包括非对称外形；鳍状物器件结构，其设置在所述子鳍状物结构上；栅极氧化物，其设置在所述鳍状物器件结构的一部分上；以及栅极材料，其设置在所述栅极氧化物上。
根据本发明的另一方面，提供了一种电子系统，包括：板；附接到所述板的微电子器件，其中，所述微电子器件包括至少一个晶体管，所述至少一个晶体管包括：衬底，其包括凸起部分和非凸起部分，其中，电介质材料设置为与所述凸起部分横向邻接；外延子鳍状物结构，其设置在所述凸起部分上，其中，所述外延子鳍状物结构的底部部分包括非对称外形；以及外延鳍状物器件结构，其设置在所述子鳍状物结构上。
根据本发明的另一方面，提供了一种形成微电子器件的方法，包括：提供衬底，所述衬底包括凸起部分和非凸起部分，其中，电介质材料设置为与所述凸起部分横向邻接；提供设置在所述凸起部分上的外延子鳍状物结构，其中，所述外延子鳍状物结构的底部部分包括非对称外形；提供设置在所述子鳍状物结构上的外延鳍状物器件结构；在所述鳍状物器件结构上形成栅极氧化物；以及形成设置在所述栅极氧化物上的栅极材料。
附图说明
尽管说明书以特定地指出并清晰地要求保护某些实施例作为结束，但在结合附图阅读时，从对实施例的以下描述中可以更容易确定这些实施例的优点，在附图中：
图la-1i表示根据各个实施例的结构的截面图。
图2a-2c表示根据实施例的结构的截面图。
图3表示根据实施例的方法的流程图。
图4是实现一个或多个实施例的内插件。
图5是根据实施例构建的计算设备。
具体实施方式
在以下详细描述中，参照附图，其通过例示的方式显示了其中可以实践所述方法和结构的具体实施例。对这些实施例进行足够详细的描述，以使本领域技术人员能够实践实施例。要理解，各个实施例(尽管不同)不一定是相互排斥的。例如，本文结合一个实施例所述的特定特征、结构或特性可以在其它实施例内被实施，而不脱离实施例的精神和范围。另外，要理解的是，可以修改每个所公开的实施例内的个体要素的位置或布置而不脱离实施例的精神和范围。在图中，贯穿若干视图，类似的附图标记可以指代相同或相似的功能。
将以最有助于理解本文中的实施例的方式依次将各个操作描述为多个分立操作，然而，不应将描述的次序解释为暗示这些操作必然依赖于次序。特别地，这些操作不需要按照所呈现的次序执行。
可以在诸如半导体衬底之类的衬底上形成或执行实施例的实施方式。在一种实施方式中，半导体衬底可以是使用体硅或绝缘体上硅下部结构形成的晶体衬底。在其它实施方式中，可以使用替代的材料来形成半导体衬底，这些材料可以或可以不与硅组合，其包括但不限于锗、锑化铟、碲化铅、砷化铟、磷化铟、砷化镓、砷化铟镓、锑化镓、或者III-V族或IV族材料的其它组合。虽然这里描述了可以用于形成衬底的材料的几个示例，但是可以充当可以在上面建立半导体器件的基础的任何材料都落在本文的实施例的的精神和范围内。
描述了形成并利用诸如形成在衬底上的外延鳍状物结构之类的微电子结构的方法和相关联的结构。那些方法/结构可以包括形成设置在衬底的凸起部分上的外延子鳍状物结构，其中凸起部分包括衬底的凸起部分的单侧(single sided)(111)刻面(facet)。(111)刻面被设置为沿着子鳍状物长度。子鳍状物的底部部分的非对称性将外延鳍状物生长限制于单个生长阵面，因此减少了缺陷。
例如，图1a-1i示出了形成诸如设置在衬底上的外延鳍状物结构之类的微电子结构的实施例的截面图。在实施例中，微电子器件100可以包括衬底102(图1a)。在实施例中，例如，衬底102可以包括硅衬底，并且可以利用诸如硼之类的p型材料/元素进行p掺杂。在另一个实施例中，例如，衬底102可以包括电路元件，例如晶体管和无源元件。在实施例中，衬底102可以包括CMOS衬底102的一部分，并且可以包括p型金属氧化物半导体(PMOS)和n型金属氧化物半导体(NMOS)晶体管。在实施例中，微电子器件100可以包括三栅极晶体管、栅极完全包围(GAA)晶体管、或任何其它类型的多栅晶体管的一部分。在实施例中，微电子器件100可以包括复合(包括III-V族材料)晶体管的一部分。
在实施例中可以包括硅的鳍状物104可以设置在衬底102上。在其它实施例中，根据特定应用，鳍状物可以包括任何其它类型的适合的材料。在实施例中，鳍状物104可以被取向为使得其正交地设置在衬底102上。在实施例中，鳍状物104可以包括与衬底102相同的材料，并且在其它实施例中，鳍状物104可以包括与衬底102不同的材料。在实施例中，至少一个鳍状物104可以形成在衬底102上，其中鳍状物104可以包括从衬底102的第一表面104延伸并且终止于上表面107的相对侧壁105。上表面107在一些实施例中可以包括弯曲的外形，并且在其它实施例中可以包括其它形状，例如更呈矩形的外形。为了清晰和简洁起见，在图1a中仅示出两个鳍状物104；然而，要理解，可以制造任何适当数量的鳍状物104。
在实施例中，诸如电介质材料106之类的隔离材料可以形成在鳍状物104上(图1b)。电介质材料106可以包括诸如二氧化硅之类的材料，并且在某些情况下可以包括浅沟槽隔离(STT)材料，其中电介质材料106邻接相对的鳍状物侧壁105。在实施例中，电介质材料106可以包括诸如碳掺杂的氧化物(CDO)、氮化硅、氮氧化硅、碳化硅、有机聚合物(例如，全氟环丁烷或聚四氟乙烯、氟硅酸盐玻璃(FSG))、和/或有机硅酸盐(ganosilicates)(例如，硅倍半氧烷、硅氧烷或有机硅酸盐玻璃)之类的材料。在实施例中，电介质材料106可以包括不同材料构成的多个层。在实施例中，电介质材料106可以包括化学气相沉积(CVD)沉积的材料。
在实施例中，可以通过利用诸如化学机械抛光(CMP)工艺108之类的去除工艺108来去除隔离材料106的一部分(图1c)。在实施例中，可以通过利用氧化物抛光去除工艺来去除电介质材料106的一部分。在其它实施例中，可以利用其它去除工艺，例如各种湿法和/或干法蚀刻工艺。在实施例中，可以在去除工艺108之后暴露鳍状物104的顶部部分107。由于鳍状物外形107，可以在氧化物去除工艺108之后得到非对称氧化物形貌，其中与鳍状物104的第二侧壁105’的高度109’相比，与鳍状物104的第一侧壁105相邻的电介质材料106的高度109具有较短的高度。
在实施例中，可以执行各向同性刻蚀工艺110，其中鳍状物104的一部分可以被去除(图1d)。由于蚀刻工艺110是各向同性的，在实施例中，在各向同性蚀刻工艺110期间，没有鳍状物104的材料的特定结晶平面(刻面)是优选的/暴露的，并且在执行各向同性蚀刻工艺110之后，各向同性的剩余鳍状物部分111的外形包括弯曲的外形。在实施例中，各向同性蚀刻工艺可以包括硅蚀刻，并且可以包括诸如使用氯或SF6等离子体化学试剂的等离子体干法蚀刻工艺之类的工艺，或者可以采用诸如硝酸/HF溶液之类的湿法蚀刻剂。在实施例中，与各向同性的剩余鳍状物部分111接触的相邻电介质材料区106、106’仍然是非对称的形貌，即，第一电介质材料106的高度109比相邻电介质材料区106’的高度109’短。
在实施例中，可以执行非对称去除工艺112，其中剩余鳍状物部分103的(111)刻面可以被暴露(图1e)。在实施例中，例如，诸如四甲基氢氧化铵(TMAH)蚀刻剂和/或包括氢氧化铵的蚀刻剂之类的湿法蚀刻可以用于去除鳍状物结构104的一部分，然而根据特定应用可以利用其它干法和/或湿法蚀刻。非对称剩余鳍状物部分103可以包括倾斜的非对称外形，并且可以包括被暴露的单侧占优势(111)刻面。在实施例中，非对称剩余鳍状物部分103包括衬底102的凸起部分103，其中凸起部分的顶表面118包括鳍状物104材料的单侧(111)刻面。在实施例中，顶表面118的单侧(111)刻面可以包括单侧硅(111)刻面。在实施例中，顶表面118的单侧(111)刻面可以设置为在沟道电流方向上沿着鳍状物器件结构长度，本文中将进行更详细描述。在实施例中，凸起部分与电介质材料106的一部分相邻。
在实施例中，可以通过去除鳍状物104结构的一部分来形成开口115。在实施例中，开口115的电介质106、106’侧壁可以包括不相等的高度116、116’。在实施例中，开口/沟槽115的底部包括衬底102的凸起部分103的顶表面118，并且包括单侧(111)刻面。在实施例中，沟槽开口115可以包括深宽比捕获(ART)沟槽115，其中沟槽开口的深度与沟槽115开口的宽度的比值可以包括至少大约2:1。在其它实施例中，该比值可以包括例如1.5、1.7、1.9、2.1、2.3、2.5、2.7。
在实施例中，衬底102的凸起部分103可以包括第一侧117和第二侧117’。(见图1f，为了清楚起见，其描绘了衬底102的凸起部分103)。在实施例中，第一侧和第二侧117、117’可以包括不同的高度119、119’，其中第一高度119可以短于第二高度119’。在其它实施例中，第一和第二高度119、119’可以包括大体上类似的高度。在实施例中，凸起衬底103可以包括相对于衬底102的第一角度121和相对于衬底102的第二角度123，其中在一些实施例中，第一角度121可以包括大约120度到大约130度，并且第二角度123可以包括大约85度到大约95度。
在实施例中，电介质材料106可以被平面化(未示出)并且可以在开口115中形成外延材料113(图1g)。在实施例中，外延材料113可以包括III-V外延材料113，并且可以利用任何适合的外延工艺114将外延材料113形成在沟槽开口115内。在实施例中，外延材料113可以包括包含来自周期表的III、IV和/或V族的元素及其组合的任何材料。在实施例中，可以利用任何适合的外延工艺来生长外延材料113，并且在一些实施例中，外延材料113可以包括在大约4nm与大约80nm之间的宽度127。
在实施例中，外延材料113可以包括III-V材料，例如氮化镓、氮化铟镓、磷化铟、磷化铟铝、砷化镓、磷化铟铝、砷化铟镓、砷化镓、砷化铟和氮化铟镓、锗、和硅锗及其组合中的至少一种。在实施例中，外延材料113可以包括外延材料构成的可以形成在彼此之上的多个层，其可以包括多个异质外延层的叠置体，其中各层的晶格常数可能彼此不同。在实施例中，外延材料113可以包括晶格失配的外延材料构成的多个层。在实施例中，外延材料113可以开始生长在衬底102的非对称凸起部分103的(111)表面上。在实施例中，外延材料113可以从单个生长阵面生长，因为凸起部分103包括鳍状物材料的单侧(111)刻面。从单个生长阵面生长是有利的，因为通过避免了多个生长阵面(例如当在沟槽开口的底部利用V形时可能发生的，如在一些现有技术结构中那样)，极大地减少了缺陷形成。
在实施例中，可以利用诸如CMP工艺之类的去除工艺125来去除外延材料113的设置在隔离材料106的表面126上方的额外部分，例如，以变得与隔离/电介质材料106的表面126成平面(图1h)。
在实施例中，可以利用诸如CMP工艺之类的去除工艺128使电介质材料106的一部分凹陷，其中外延材料113的暴露部分形成/包括至少一个鳍状物器件结构132(图1i)。在实施例中，鳍状物器件结构132可以在电介质材料106的表面126上方延伸，并且可以包括高度133。在实施例中，鳍状物器件结构132的高度125可以包括在大约4nm到大约80nm之间。在实施例中，例如，鳍状物器件结构132的一部分可以包括多栅极器件的一部分，例如多栅极器件的沟道区，并且可以在后续的处理期间与源极/漏极区耦合。
在实施例中，外延材料113包括设置在电介质材料106的一部分内的第一部分130，其中第一部分130设置在衬底102的凸起部分103上。第一部分130可以包括子鳍状物部分130。在实施例中，子鳍状物130可以包括具有不相等的高度的侧壁131、131’。在实施例中，子鳍状物131可以长于子鳍状物131’。在实施例中，子鳍状物结构130的底部部分可以包括非对称外形，其中子鳍状物130的底部部分(直接设置在衬底102的凸起部分103上)由于子鳍状物130的侧壁131、131’的不相等的高度的原因而是倾斜的。在实施例中，子鳍状物130的长度与子鳍状物130的宽度的比值可以包括至少大约2:1。鳍状物器件结构132可以包括外延材料113的第二部分132。在实施例中，鳍状物器件结构132直接设置在子鳍状物结构130上，其中子鳍状物结构设置在隔离材料106的表面126下方。
在实施例中，诸如金属氧化物半导体场效应晶体管(MOSFET或只是MOS晶体管)之类的多个晶体管可以被制造在衬底102上，并且通常可以包括外延材料113，并且可以包括鳍状物器件结构132。在实施例的各实施方式中，MOS晶体管可以是平面晶体管、非平面晶体管、或者两者的组合。非平面晶体管包括FinFET晶体管，例如双栅极晶体管和三栅极晶体管、以及环绕式或栅极完全包围(GAA)晶体管，例如纳米带和纳米线晶体管。本文中的实施例可以使用非平面和/或平面晶体管来执行。
包括外延材料/鳍状物器件结构的每个MOS晶体管可以包括由至少两个层(栅极电介质层和栅极电极层)形成的栅极叠置体。栅极电介质层可以包括一层或多层的叠置体。一个或多个层可以包括氧化硅、二氧化硅(SiO2)、和/或高k电介质材料。高K电介质材料可以包括诸如铪、硅、氧、钛、钽、镧、铝、锆、钡、锶、钇、铅、钪、铌和锌之类的元素。可以用在栅极电介质层中的高k材料的示例包括但不限于氧化铪、硅氧化铪、氧化镧、氧化镧铝、氧化锆、硅氧化锆、氧化钽、氧化钛、氧化钡锶钛、氧化钡钛、氧化锶钛、氧化钇、氧化铝、氧化铅钪钽、以及铌锌酸铅。在一些实施例中，可以对栅极电介质层执行退火工艺以在使用高k材料时提高其质量。
栅极电极层形成在栅极电介质层上并且可以由至少一种P型功函数金属或N型功函数金属构成，取决于晶体管是PMOS还是NMOS晶体管。在一些实施方式中，栅极电极层可以由两个或更多金属层的叠置体组成，其中一个或多个金属层是功函数金属层，并且至少一个金属层是填充金属层。
对于PMOS晶体管，可以用于栅极电极的金属包括但不限于钌、钯、铂、钴、镍和导电金属氧化物，例如氧化钌。P-型金属层将实现具有在大约4.9eV与大约5.2eV之间的功函数的PMOS栅极电极的形成。对于NMOS晶体管，可以用于栅极电极的金属包括但不限于铪、锆、钛、钽、铝、这些金属的合金、以及这些金属的碳化物，例如碳化铪、碳化锆、碳化钛、碳化钽和碳化铝。N型金属层将实现具有在大约3.9eV与大约4.2eV之间的功函数的NMOS栅极电极的形成。
在一些实施方式中，栅极电极可以由“U”形结构构成，该结构包括大体上平行于衬底表面的底部部分以及大体上垂直于衬底的顶表面的两个侧壁部分。在另一实施方式中，形成栅极电极的金属层中的至少一个可以简单地是大体上平行于衬底的顶表面并且不包括大体上垂直于衬底的顶表面的侧壁部分的平面层。在实施例的其它实施方式中，栅极电极可以由U形结构和平面非U形结构的组合构成。例如，栅极电极可以由形成在一个或多个平面非U形层顶上的一个或多个U形金属层构成。
在实施例的一些实施方式中，可以在栅极叠置体的围住该栅极叠置体的相对侧上形成一对侧壁间隔体。侧壁间隔体可以由诸如氮化硅、氧化硅、碳化硅、掺杂有碳的氮化硅和氮氧化硅之类的材料形成。用于形成侧壁间隔体的工艺在本领域中是公知的并且通常包括沉积和蚀刻工艺步骤。在替代的实施方式中，可以使用多个间隔体对，例如，两对、三对或四对侧壁间隔体可以形成在栅极叠置体的相对侧上。
如在本领域中公知的，源极区和漏极区形成在衬底内、与每个MOS晶体管的栅极叠置体相邻。通常使用注入/扩散工艺或者蚀刻/沉积工艺来形成源极区和漏极区。在前一工艺中，可以将诸如硼、铝、锑、磷或砷之类的掺杂剂离子注入到衬底中，以形成源极区和漏极区。激活掺杂剂并使它们进一步扩散到衬底中的退火工艺一般在离子注入工艺之后。在后一工艺中，衬底可以首先被蚀刻以在源极和漏极区的位置处形成凹陷。
然后可以执行外延沉积工艺以用用于制造源极区和漏极区的材料填充凹陷。在一些实施方式中，可以使用诸如硅锗或碳化硅之类的硅合金来制造源极区和漏极区。在一些实施方式中，外延沉积的硅合金可以被原位掺杂有诸如硼、砷或磷之类的掺杂剂。在其它实施例中，可以使用诸如锗或III-V族材料或合金之类的一种或多种替代的半导体材料来形成源极区和漏极区。并且在进一步的实施例中，一个或多个金属层和/或金属合金层可以用于形成源极区和漏极区。
一个或多个层间电介质(ILD)沉积在MOS晶体管之上。可以使用因其在集成电路结构中的可应用性而出名的电介质材料(例如低k电介质材料)来形成ILD层。可以使用的电介质材料的示例包括但不限于二氧化硅(S1O2)、掺杂碳的氧化物(CDO)、氮化硅、诸如八氟环丁烷或聚四氟乙烯等有机聚合物、氟硅酸盐玻璃(FSG)以及诸如倍半硅氧烷、硅氧烷或有机硅酸盐玻璃等有机硅酸盐。ILD层可以包括孔或气隙以进一步减小它们的介电常数。
图2a描绘了微电子器件200，例如三栅极或其它类型的多栅极器件200的一部分的截面，器件200可以包括本文中的实施例的器件结构。在实施例中，外延材料213包括第一部分230，其可以包括设置在衬底202的凸起部分203(例如，与图1f的凸起部分相似)上的子鳍状物230。在实施例中，第一部分230包括具有不相等的高度的侧壁231、231’。凸起部分203包括沿着外延材料213的第二部分232的长度延伸的单侧(111)刻面，其中第二部分232可以包括鳍状物器件结构232。在实施例中，鳍状物器件结构232的一部分可以包括多栅极器件的沟道区的一部分，其中单侧(111)刻面可以设置为沿着沟道电流的方向。
栅极氧化物236可以设置在鳍状物器件结构232上并且在隔离材料206的表面226上。栅极氧化物236可以包括氧化物材料，例如二氧化硅材料。在实施例中，栅极氧化物材料可以包括高k电介质材料，其中电介质材料包括大于二氧化硅的介电常数的介电常数。
例如，高k电介质材料可以包括二氧化铪(HfO2)、硅氧化铪、氧化镧、氧化镧铝、二氧化锆(ZrO2)、硅氧化锆、二氧化钛(TiO2)、五氧化二钽(Ta2O5)、氧化钡锶钛、氧化钡钛、氧化锶钛、氧化钇、氧化铝、氧化铅钪钽、以及铌酸铅锌。
在实施例中，栅极材料238可以设置在栅极氧化物236上。在实施例中，例如，栅极材料包括诸如钛、钨、钽、铝及其合金、以及与稀土元素(例如铒、镝)或贵金属(例如铂)的合金、以及氮化物(例如氮化钽和氮化钛)之类的材料。在实施例中，鳍状物器件结构232可以包括具有栅极氧化物236和设置于其上的栅极材料238的沟道区的一部分。
图2b描绘了多栅极晶体管200的一部分201，其中源极/漏极区240与鳍状物器件结构232的沟道区239耦合。在实施例中，源极和/或漏极的材料可以包括例如：用于NMOS的硅、碳掺杂的硅、以及磷掺杂的硅；以及用于PMOS应用的硼掺杂的硅锗、SiXGe1-X、硼掺杂的锗、硼掺杂的锗锡、GeXSn1-X、以及p掺杂的Ⅲ-Ⅴ化合物。在实施例中，栅极氧化物236设置在鳍状物器件结构232的沟道区239上，并且栅极材料238设置在栅极氧化物236上。衬底的凸起部分203(未示出)的单侧(111)刻面设置为沿着沟道239方向。
图2c描绘了栅极完全包围结构241，其可以包括例如纳米带和/或纳米线结构。栅极氧化物236可以设置为完全包围(在所有侧上)鳍状物器件结构232，并且位于隔离材料206上。外延材料213的第一部分可以设置在鳍状物器件结构232下方，并且可以设置在衬底202上并相邻于隔离材料206。在实施例中，可以包括子鳍状物部分230的第一部分230包括具有不相等的高度的侧壁231、231’。衬底202的凸起部分203包括沿着鳍状物器件结构232的长度延伸的单侧(111)刻面。在实施例中，鳍状物器件结构232的一部分可以包括多栅极器件的沟道区的一部分。
图3描绘了根据实施例的在衬底上形成外延鳍状物结构的方法的流程图。块302包括提供包括凸起部分和非凸起部分的衬底，其中电介质材料设置为与凸起部分相邻。块304包括提供设置在凸起部分上的外延子鳍状物结构，其中外延子鳍状物结构的底部部分包括非对称外形。块306包括提供设置在子鳍状物结构上的外延鳍状物器件结构。块308包括在鳍状物器件结构上形成栅极氧化物。块310包括形成设置在栅极氧化物上的栅极材料。
在实施例中，本文的实施例的鳍状物器件结构可以与能够在微电子器件之间提供电通信的任何适合类型的封装结构耦合，所述微电子器件例如是管芯以及可以与封装结构耦合的下一级部件(例如，电路板)。在另一实施例中，本文的器件可以与封装结构耦合，该封装结构可以包括能够在管芯与和本文的器件耦合的上层集成电路(IC)封装之间提供电通信的任何适合类型的封装结构。
例如，本文的实施例的器件可以包括诸如用于处理器管芯中的逻辑电路之类的电路元件。金属化层和绝缘材料可以包括在本文的器件以及导电接触部/凸块中，其中导电接触部/凸块可以将金属层/互连耦合到外部器件/层。例如，本文各图中描述的器件可以包括硅逻辑管芯或存储器管芯、或任何类型的适当微电子器件/管芯的部分。在一些实施例中，器件还可以包括多个管芯，取决于特定应用，它们可以堆叠在彼此上。在一些情况下，本文的器件的(多个)管芯可以定位/附接/嵌入在封装结构的前侧、背侧上，或者在前侧和背侧的一些组合上/中。在实施例中，(多个)管芯可以部分地或完全嵌入在封装结构中。
包括在本文中的器件结构的各实施例可以用于可能需要集成晶体管的SOC产品，例如智能电话、笔记本、平板电脑、以及其它电子移动设备。描述了诸如包括具有非对称底部外形的鳍状物结构的多栅极晶体管器件之类的器件的制造。通过在外延生长期间减少源于隔离材料侧壁的缺陷的数量来提高III-V材料的外延质量。实现了在硅晶片上制造非硅CMOS的可实施性。
图4示出了包括本文中包括的一个或多个实施例的内插件400。内插件400是用于将第一衬底402桥接到第二衬底404的居间衬底。第一衬底402可以是例如集成电路管芯，其中管芯可以包括本文实施例的器件结构，例如鳍状物器件结构。第二衬底404可以是例如存储器模块、计算机母板或另一集成电路管芯，其中第二衬底404可以包括本文实施例的器件结构，例如鳍状物器件结构。通常，内插件404的目的是将连接扩展到较宽间距和/或将连接重新布线到不同连接。例如，内插件400可以将集成电路管芯耦合到球栅阵列(BGA)406，球栅阵列406接下来能够被耦合到第二衬底404。在一些实施例中，第一衬底402和第二衬底404附接到内插件400的相对侧。在其它实施例中，第一衬底402和第二衬底404附接到内插件400的同一侧。并且在其它实施例中，通过内插件400来互连三个或更多衬底。
内插件400可以由环氧树脂、玻璃纤维加强的环氧树脂、陶瓷材料或诸如聚酰亚胺的聚合物材料形成。在其它实施方式中，内插件可以由交替的刚性或柔性材料形成，其可以包括与上文描述的用于半导体衬底中的材料相同的材料，例如硅、锗以及其它III-V族和IV族材料。
内插件可以包括金属互连408和过孔410，包括但不限于穿硅过孔(TSV)412。内插件400还可以包括嵌入式器件414，其包括无源和有源器件两者。这样的器件包括但不限于电容器、解耦电容器、电阻器、电感器、熔断器、二极管、变压器、传感器和静电放电(ESD)器件。也可以在内插件400上形成更复杂的器件，例如射频(RF)器件、功率放大器、功率管理器件、天线、阵列、传感器和MEMS器件。
图5示出了可以包括本文描述的器件结构的实施例的计算设备500。计算设备500可以包括若干部件。在实施例中，这些部件附接到一个或多个母板。在替代的实施例中，这些部件被制造到单个片上系统(SoC)管芯上，而不是母板上。计算设备500中的部件包括但不限于集成电路管芯502和至少一个通信芯片508。在一些实施方式中，通信芯片508被制造为集成电路管芯502的一部分。集成电路管芯502可以包括CPU 504以及常常被用作高速缓冲存储器的管芯上存储器506，可以通过诸如嵌入式DRAM(eDRAM)或自旋转移矩存储器(STTM或STTM-RAM)之类的技术来提供管芯上存储器506。
计算设备500可以包括可以或可以不物理和电气地耦合到母板或被制造在SoC管芯内的其它部件。这些其它部件包括但不限于易失性存储器510(例如，DRAM)、非易失性存储器512(例如，ROM或闪速存储器)、图形处理单元514(GPU)、数字信号处理器516、密码处理器542(在硬件内执行密码算法的专用处理器)、芯片组520、天线522、显示器或触摸屏显示器524、触摸屏控制器526、电池528或其它电源、功率放大器(未示出)、全球定位系统(GPS)设备529、罗盘530、运动协处理器或传感器532(其可以包括加速度计、陀螺仪和罗盘)、扬声器534、照相机1236、用户输入设备538(例如，键盘、鼠标、触控笔和触摸板)、以及大容量存储设备540(例如，硬盘驱动器、光盘(CD)、数字多用途盘(DVD)，等等)。
通信芯片508实现了用于往来于计算设备500传输数据的无线通信。术语“无线”及其派生词可以用于描述可以通过使用经调制的电磁辐射经由非固态介质传送数据的电路、设备、系统、方法、技术、通信信道等。该术语并不暗示相关联设备并不包含任何导线，虽然在一些实施例中其可能不包含导线。通信芯片508可以实现多种无线标准或协议中的任一种，所述无线标准或协议包括但不限于Wi-Fi(IEEE 802.11族)，WiMAX(IEEE 802.16族)、IEEE 802.20、长期演进(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、蓝牙、其衍生物、以及被指定为3G、4G、5G以及更高代的任何其它无线协议。计算设备500可以包括多个通信芯片508。例如，第一通信芯片508可以专用于较短距离的无线通信，例如Wi-Fi和蓝牙，并且第二通信芯片508可以专用于较长距离的无线通信，例如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO以及其它。
计算设备500的处理器504包括根据本文的实施例形成的一个或多个器件，例如晶体管或金属互连。术语“处理器”可以指处理来自寄存器和/或存储器的电子数据以将该电子数据转换成可以存储在寄存器和/或存储器中的其它电子数据的任何器件或器件的一部分。
通信芯片508也可以包括根据本文的实施例形成的一个或多个器件，例如晶体管器件结构和封装结构。在其它实施例中，容纳在计算设备500内的另一部件可以包含根据本文的实施例形成的一个或多个器件，例如晶体管器件结构和相关联的封装结构。
在各种实施例中，计算设备500可以是膝上型计算机、上网本计算机、笔记本计算机、超极本计算机、智能电话、平板电脑、个人数字助理(PDA)、超级移动PC、移动电话、台式计算机、服务器、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、数码相机、便携式音乐播放器、或数字视频录像机。在其它实施方式中，计算设备500可以是处理数据的任何其它电子设备。
例示的实施例的以上描述(包括摘要中描述的内容)，不旨在是穷尽的或将实施例限于所公开的精确形式。虽然在本文中为了例示的目的描述了实施例的特定实施方式和示例，然而在本发明的范围内各种等效修改是可能的，如相关领域中的技术人员将认识到的。
可以根据以上具体实施方式对实施例做出这些修改。不应将所附权利要求中使用的术语解释为将实施例限制于在说明书和权利要求中所公开的具体实施方式。相反，实施例的范围将完全由以下权利要求来确定，权利要求应按照已确立的对权利要求进行解读的原则来进行解释。
尽管以上描述已经具体说明了可以用于实施例的方法中的某些步骤和材料，但本领域的技术人员将认识到，可以做出很多修改和替换。因此，旨在使所有的这种修改、变化、替换以及增加都被视为落入所附权利要求所限定的实施例的精神和范围之内。另外，本文中提供的附图仅示出了关于实施例的实践的示例性微电子器件和相关联的封装结构的部分。因此，实施例不限于本文中所描述的结构。

Claims (24)

1.一种微电子器件结构，包括：
衬底，其包括凸起部分和非凸起部分，其中，电介质材料设置为与所述凸起部分横向邻接，并且其中，所述凸起部分的顶表面包括所述凸起部分的材料的单侧(111)刻面；
子鳍状物结构，其设置在所述凸起部分的所述顶表面上，其中，所述子鳍状物结构的底部部分包括非对称外形；
鳍状物器件结构，其设置在所述子鳍状物结构上；
栅极氧化物，其设置在所述鳍状物器件结构的一部分上；以及
栅极材料，其设置在所述栅极氧化物上。
2.根据权利要求1所述的结构，其中，所述子鳍状物结构包括第一侧和第二侧，其中，所述第一侧和所述第二侧具有不相等的长度。
3.根据权利要求1所述的结构，其中，所述鳍状物器件结构和所述子鳍状物结构包括选自由III族元素、IV族元素、以及V族元素组成的组中的外延材料。
4.根据权利要求1所述的结构，其中，所述微电子器件包括选自由多栅极晶体管和栅极完全包围晶体管组成的组中的器件。
5.根据权利要求1所述的结构，其中，所述子鳍状物结构的所述底部部分包括所述衬底的所述凸起部分的(111)硅平面。
6.根据权利要求1所述的结构，其中，所述单侧(111)刻面设置为沿着所述鳍状物器件结构的长度。
7.根据权利要求1所述的结构，其中，所述衬底的所述凸起部分包括非对称外形。
8.根据权利要求1所述的结构，其中，所述鳍状物器件结构在所述电介质材料的表面上方延伸。
9.一种电子系统，包括：
板；
附接到所述板的微电子器件，其中，所述微电子器件包括至少一个晶体管，所述至少一个晶体管包括：
衬底，其包括凸起部分和非凸起部分，其中，电介质材料设置为与所述凸起部分横向邻接，并且其中，所述凸起部分的顶表面包括所述凸起部分的材料的单侧(111)刻面；
外延子鳍状物结构，其设置在所述凸起部分上，其中，所述外延子鳍状物结构的底部部分包括非对称外形；以及
外延鳍状物器件结构，其设置在所述子鳍状物结构上。
10.根据权利要求9所述的系统，还包括：其中，所述外延子鳍状物结构的材料包括选自由氮化镓、砷化镓、磷化铟、磷化铟铝、砷化铟镓、砷化镓、砷化铟和氮化铟镓组成的组中的材料。
11.根据权利要求9所述的系统，还包括：其中，所述衬底的所述凸起部分包括第一角度和第二角度。
12.根据权利要求11所述的系统，还包括：其中，所述第一角度包括在120度与130度之间。
13.根据权利要求9所述的系统，其中，所述鳍状物器件结构的一部分包括晶体管结构的沟道区，并且其中，源极区和漏极区与所述沟道区耦合。
14.根据权利要求13所述的系统，还包括：其中，栅极氧化物设置在所述沟道区上，并且其中，栅极材料设置在所述栅极氧化物上。
15.根据权利要求9所述的系统，还包括：
通信芯片，其通信地耦合到所述微电子器件；以及
eDRAM，其通信地耦合到所述通信芯片。
16.根据权利要求9所述的系统，还包括：其中，所述子鳍状物的长度与所述子鳍状物的宽度的比值大于2:1。
17.根据权利要求9所述的系统，还包括：其中，所述子鳍状物包括第一侧壁和第二侧壁，所述第一侧壁包括第一高度，所述第二侧壁包括第二高度，其中，所述第一高度长于所述第二高度。
18.一种形成微电子器件的方法，包括：
提供衬底，所述衬底包括凸起部分和非凸起部分，其中，电介质材料设置为与所述凸起部分横向邻接，并且其中，所述凸起部分的顶表面包括所述凸起部分的材料的单侧(111)刻面；
提供设置在所述凸起部分上的外延子鳍状物结构，其中，所述外延子鳍状物结构的底部部分包括非对称外形；
提供设置在所述子鳍状物结构上的外延鳍状物器件结构；
在所述鳍状物器件结构上形成栅极氧化物；以及
形成设置在所述栅极氧化物上的栅极材料。
19.根据权利要求18所述的方法，还包括：其中，所述微电子器件包括选自由多栅极晶体管和栅极完全包围晶体管组成的组中的器件的一部分。
20.根据权利要求18所述的方法，还包括：其中，所述子鳍状物结构包括第一侧和第二侧，其中，所述第一侧和所述第二侧具有不相等的长度。
21.根据权利要求18所述的方法，还包括：其中，所述子鳍状物的长度与所述子鳍状物的宽度的比值大于2:1。
22.根据权利要求18所述的方法，还包括：其中，所述鳍状物器件结构在所述电介质材料的表面上方延伸。
23.根据权利要求18所述的方法，还包括：其中，所述子鳍状物结构和所述鳍状物器件结构包括选自由氮化镓、磷化铟、磷化铟铝和氮化铟镓组成的组中的外延材料。
24.根据权利要求18所述的方法，还包括：其中，所述子鳍状物结构的底部部分是非对称的，并且设置在所述衬底的所述凸起部分的(111)刻面上。
CN201480083614.9A 2014-12-24 2014-12-24 形成具有非对称外形的鳍状物结构的装置和方法 Expired - Fee Related CN107004713B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2014/072349 WO2016105412A1 (en) 2014-12-24 2014-12-24 Apparatus and methods of forming fin structures with asymmetric profile

Publications (2)

Publication Number Publication Date
CN107004713A CN107004713A (zh) 2017-08-01
CN107004713B true CN107004713B (zh) 2021-02-09

Family

ID=56151208

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480083614.9A Expired - Fee Related CN107004713B (zh) 2014-12-24 2014-12-24 形成具有非对称外形的鳍状物结构的装置和方法

Country Status (6)

Country Link
US (1) US9929273B2 (zh)
EP (1) EP3238268A4 (zh)
KR (1) KR102309367B1 (zh)
CN (1) CN107004713B (zh)
TW (1) TWI680583B (zh)
WO (1) WO2016105412A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107004713B (zh) 2014-12-24 2021-02-09 英特尔公司 形成具有非对称外形的鳍状物结构的装置和方法
KR102352155B1 (ko) * 2015-04-02 2022-01-17 삼성전자주식회사 반도체 소자 및 그 제조방법
KR102378342B1 (ko) 2015-06-24 2022-03-25 인텔 코포레이션 고품질 계면을 위한 대체 채널 에칭
WO2019005057A1 (en) * 2017-06-29 2019-01-03 Intel Corporation NON-VOLATILE LOGIC CIRCUIT USING LOW POWER MOSFET ACTIVATED BY NONVOLATILE LOCKOUT OUTPUTS
KR102466356B1 (ko) * 2017-08-30 2022-11-15 삼성전자주식회사 반도체 소자 및 그 제조방법
US10516039B2 (en) * 2017-11-30 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US11164939B2 (en) * 2018-06-27 2021-11-02 Taiwan Semiconductor Manufacturing Co., Ltd. Tunnel field-effect transistor and method for forming the same
US12068314B2 (en) * 2020-09-18 2024-08-20 Intel Corporation Fabrication of gate-all-around integrated circuit structures having adjacent island structures

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008030574A1 (en) * 2006-09-07 2008-03-13 Amberwave Systems Corporation Defect reduction using aspect ratio trapping
WO2008039495A1 (en) * 2006-09-27 2008-04-03 Amberwave Systems Corporation Tri-gate field-effect transistors formed by aspect ratio trapping
CN102194755A (zh) * 2010-03-01 2011-09-21 台湾积体电路制造股份有限公司 鳍式场效晶体管及其制造方法
CN102737966A (zh) * 2011-04-07 2012-10-17 南亚科技股份有限公司 调整栅极功函数的方法与具有金属栅极的晶体管
CN103227202A (zh) * 2012-01-31 2013-07-31 台湾积体电路制造股份有限公司 FinFET体接触件及其制造方法
EP2709156A2 (en) * 2012-09-14 2014-03-19 Imec Band engineered semiconductor device and method for manufacturing thereof

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8324660B2 (en) * 2005-05-17 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US20100072515A1 (en) * 2008-09-19 2010-03-25 Amberwave Systems Corporation Fabrication and structures of crystalline material
US8362575B2 (en) * 2009-09-29 2013-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Controlling the shape of source/drain regions in FinFETs
US9166022B2 (en) * 2010-10-18 2015-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Fin-like field effect transistor (FinFET) device and method of manufacturing same
US9559099B2 (en) * 2012-03-01 2017-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for FinFETs
US8765563B2 (en) * 2012-09-28 2014-07-01 Intel Corporation Trench confined epitaxially grown device layer(s)
US20140264488A1 (en) 2013-03-15 2014-09-18 Globalfoundries Inc. Methods of forming low defect replacement fins for a finfet semiconductor device and the resulting devices
CN107004713B (zh) 2014-12-24 2021-02-09 英特尔公司 形成具有非对称外形的鳍状物结构的装置和方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008030574A1 (en) * 2006-09-07 2008-03-13 Amberwave Systems Corporation Defect reduction using aspect ratio trapping
WO2008039495A1 (en) * 2006-09-27 2008-04-03 Amberwave Systems Corporation Tri-gate field-effect transistors formed by aspect ratio trapping
CN102194755A (zh) * 2010-03-01 2011-09-21 台湾积体电路制造股份有限公司 鳍式场效晶体管及其制造方法
CN102737966A (zh) * 2011-04-07 2012-10-17 南亚科技股份有限公司 调整栅极功函数的方法与具有金属栅极的晶体管
CN103227202A (zh) * 2012-01-31 2013-07-31 台湾积体电路制造股份有限公司 FinFET体接触件及其制造方法
EP2709156A2 (en) * 2012-09-14 2014-03-19 Imec Band engineered semiconductor device and method for manufacturing thereof

Also Published As

Publication number Publication date
CN107004713A (zh) 2017-08-01
EP3238268A4 (en) 2018-12-26
US9929273B2 (en) 2018-03-27
TWI680583B (zh) 2019-12-21
TW201635548A (zh) 2016-10-01
EP3238268A1 (en) 2017-11-01
US20180013000A1 (en) 2018-01-11
WO2016105412A1 (en) 2016-06-30
KR20170098216A (ko) 2017-08-29
KR102309367B1 (ko) 2021-10-07

Similar Documents

Publication Publication Date Title
US10672868B2 (en) Methods of forming self aligned spacers for nanowire device structures
US20190326405A1 (en) Methods of forming backside self-aligned vias and structures formed thereby
CN107004713B (zh) 形成具有非对称外形的鳍状物结构的装置和方法
US11205707B2 (en) Optimizing gate profile for performance and gate fill
EP3155658B1 (en) Memory die with direct integration to logic die and method of manufacturing the same
CN108369948B (zh) 用于改进的静电学的非平面igzo器件的制造
KR102351550B1 (ko) 측벽 라이너를 갖는 핀 구조를 형성하는 장치 및 방법
US10529827B2 (en) Long channel MOS transistors for low leakage applications on a short channel CMOS chip
WO2019132904A1 (en) Source electrode and drain electrode protection for nanowire transistors
CN108292674B (zh) 形成掺杂源极/漏极触点的方法及由其形成的结构
US20220416027A1 (en) Nanoribbon sub-fin isolation by backside si substrate removal etch selective to source and drain epitaxy
US10636907B2 (en) Deep EPI enabled by backside reveal for stress enhancement and contact
US11107924B2 (en) Systems and methods to reduce FinFET gate capacitance
WO2017052612A1 (en) Methods of doping fin structures of non-planar transistor devices
US11322620B2 (en) Metal-assisted single crystal transistors
CN111149211A (zh) 半导体器件的鳍片中的蚀刻停止区

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20210209

Termination date: 20211224