JPS60180040A - 電子ビーム発生用半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は主表面が少なくとも１個の開口を有する電気絶
縁層で被覆された半導体本体を具え、該絶縁層上の前記
開口の縁部には少なくとも１個の加速電極を具え、前記
半導体本体には前記開口内にｐｎ接合を設けて成る少な
くとも１個の陰極を有する電子ビーム発生用半導体装置
に関するものである。

本発明は斯かる半導体装置を具える撮像管及び表示装置
にも関するものである。

上述した種類の半導体装置は本願人に係わるオランダ国
特許出願第７９０５４７０号から既知である。

これら半導体装置は陰極線管に使用され、電子放出を加
熱により生ずる慣例の熱陰極の代わりに使用される。更
に、これら半導体装置は例えば電子顕微鏡装置にも使用
される。熱陰極は、加熱のための高いエネルギー消費に
加えて、電子放出前に予め十分に加熱する必要があるた
めに直ちに使用できないという欠点を有する。更に、長
時間の使用により陰極材料が蒸発により失われて寿命に
限界がある。

厄介な加熱源を不要にし且つその他の欠点も解消するた
めに冷陰極の使用がめざされている。

上述のオランダ国特許出願から既知の冷陰極は、ｐｎ接
合が逆方向に駆動されてアバランシ増倍を生ずる際の半
導体本体からの電子放出に基づいている。この際、ある
電子は電子仕事関数を越える運動エネルギーを得ること
ができ、これら電子が表面から解放されて電子流を形成
する。

このタイプの陰極においては効率を最大にすることがめ
ざされており、これは電子に対する仕事関数を最小にす
ることにより得ることができる。

これは、例えば陰極の表面に仕事関数を低減する材料の
層を被覆することにより達成される。この目的のために
はセシウムを使用するのが好適であり、その理由はこの
材料は電子仕事関数の最大の低減を生ずるためである。

しかし、セシウムの使用はいくつかの欠点も生ずる。例
えば、セシウムは陰極の使用環境内に存在する酸化ガス
（水蒸気、酸素）と極めて反応し易い。更に、セシウム
は揮発し易く、このことは例えば電子リソグラフィーや
電子顕微鏡検査の場合のように基板やプレパラートを陰
極の近くに配置する用途において欠点と本発明の目的は
仕事関数低減材料を使用する必要がなく、従って上述の
問題を生しない上述した種類の半導体装置を提供するこ
とにある。

更に、本発明の目的は、仕事関数を低減するセシウムや
その他の材料の使用が全く又は殆ど問題にならない場合
に従来既知の陰極より著しく高い効率を有する上述した
種類の冷陰極を提供することにある。

本発明は、上記の目的は半導体本体の電子放出が起こる
部分を特定の形状にすることにより達成し得ることを確
かめ、斯かる認識に基づいて為したものである。

本発明半導体装置は、前記半導体本体が前記開口内に、
前記主表面に平行な断面が該主表面から離れるにつれて
減少する少なくとも１個の突部を具えるようにしたこと
を特徴とする。

斯かる突部は例えば円錐形とすることができ、またその
先端を部分的に丸めてもよい。

このようにすると、動作状態中斯かる突部の先端部近く
に極めて強い電界を発生させることができる。そして斯
かる突部のためにショットキー効果による仕事関数の低
減がプレーナ半導体陰極よりも著しく大きくなる。

一方、このように仕事関数が十分に低減されるために絶
縁と関連して許容し得る電圧（導電層において約１００
ｖまでの電圧）における例えばシリコン陰極の効率が十
分高くなるので、例えばセシウムのような仕事関数低減
材料を使用する必要がなくなる。

他方、仕事関数低減材料としてセシウムの代わりにこれ
より仕事関数低減作用が小さいがこれより揮発しにくい
又は真空容器内の残留ガスと化学反応しにくい例えばガ
リウム又はランタンのような材料を使用することができ
る。

また、本発明による半導体陰極、特にシリコン陰極にセ
シウムを被覆すると極めて高い効率を得ることができる
。斯かる陰極はセシウムの存在がプレパラートや基板に
有害な影響を及ぼさない場合に使用することができる。

本発明半導体装置の第１の好適冷においては、前記ｐｎ
接合は前記開口内における半導体本体の表面に隣接する
ｎ型長面領域とＰ壁領域との間に位置し、このｐｎ接合
間に逆方向に電圧が印加されると電子が半導体本体内で
発生して半導体本体から飛出し、降伏電圧が前記突部の
一部分で低減された構成とする。

この降伏電圧の所望の低減は、例えば追加のＰ壁領域を
前記突部の区域に設けることにより得ることができる。

局部的に低減した降伏電圧を有する斯かる冷陰極は上述
のオランダ国特許出願第７９０５４７０号に記載されて
いる。

加速電極の電位は種々の理由から所定の最大値を越えて
はならない点に注意する必要がある。第１に、下側絶縁
材料（例えば二酸化シリコン）の厚さに応じてこの絶縁
材料の破壊を生ずるような電解強度が発生し得る。更に
、極めて高い電界強度（約３　Ｘｌ０ｑＶ／ｍ）では前
記突部の先端部においてエミッタが電界放出エミッタと
して作用し得る。

この場合、放出特性は加速電極の電位によって完全に決
まるため最早ｐｎ接合間の逆バイアス電圧はこの特性に
何の影響も与えることができなくなる。

特に、例えば表示装置や電子リソグラフィーにおいて数
個の陰極を使用する場合には、これら陰極を別々にスイ
ッチオン及びオフし得るようにする必要がある。この理
由のため、及び半導体装置を損傷しないようにするため
に、実際には電界強度は例えば２　ＸｌＯ’Ｖ／ｍに制
限するのが望ましい。

本発明による半導体陰極は上述したように撮像管に使用
することができると共に、本発明による半導体陰極を有
する表示装置にも多くの用途がある。これら用途の一例
は例えば半導体陰極から出る電子流により発光されるけ
い光スクリーンを有する表示装置がある。

図面につき本発明を説明する。

各図は線図であって、正しいスケールで描いてなく、と
くに断面構造を明瞭とするために厚さ方向の寸法を大き
く拡大しである。また、同一導電型の半導体領域は同一
方向の斜線を付して示し、対応する部分は同一の符号で
示しである。

第１図は本発明電子ビーム発生用半導体装置の一例の平
面図、第２及び第３図はそのｎ−ｎ線上の断面図である
。この装置は半導体本体１　（本例ではシリコン）を具
える。この半導体本体１は半導体本体表面２に隣接する
ｎ型領域３を有し、この領域はＰ壁領域４とｐｎ接合５
を形成する。このｐｎ接合間に逆方向に電圧を加えるこ
とにより、電子がアバランシ増倍により発生して半導体
本体から出る。これを第２．３図に矢印６で示ず。

表面２に例えば酸化シリコンの電気絶縁層７を設け、こ
の絶縁層に円形の開口８を設ける。更に、加速電極９（
本例では多結晶シリコン）を絶縁層７上に、開口８の縁
部に設ける。

ｐｎ接合５は開口８内の突部１０において他の部分より
も低い降伏電圧を有すや。本例では、この降伏型圧の局
部的低減は降伏電圧におけるその部分の空乏領域をｐｎ
接合５の他の部分よりも狭くすることにより得ている。

ｐｎ接合５のこの低降伏電圧部分は表面２からｎ型層３
により分離される。この層３は降服電圧におけるｐｎ接
合５の空乏領域が表面２まで到達しない厚さ及びドーピ
ング濃度にする。この結果、この層３にはアバランシ電
流の放出されない部分の導通を維持する表面層が残存す
る。この表面層は十分に薄いのでアバランシ増倍により
発生された電子の一部分がこれを通過して半導体本体ｌ
から出ていき、ビーム６を形成する。

ｐｎ接合５の空乏領域の幅狭部分及び従って降服電圧の
局部的低減は本例では開口８内に、ｎ型領域３とｐｎ接
合を形成する高ドープＰ型頭域１２を設けることにより
得ている。

この半導体装置には更に接続電極１３を設け、これを接
点孔１１を介して、ｎ型層３に接続されたｎ型接点領域
１９に接続する。Ｐ壁領域４は本例では下側面で金属化
層１５により接点接続する。この接点接続は高ドープ接
点領域１６を介して行うのが好適である。

第１及び第２図の例では、ｎ型領域の表面におけるドナ
ー濃度は例えば１０９原子／ｃｌｎ″であるが、Ｐ壁領
域４のアクセプタ濃度は著しく低く、例えばｉｏ”原子
／ｃｍ３である。開口８内の高ドープＰ型頭域１２はｐ
ｎ接合部において例えば１０１８原子／ｃｍ’のアクセ
プタ濃度を有する。これがため、ｐｎ接合５の空乏領域
はこの領域１２の区域において減少した幅を有し、降伏
電圧が低下する。この結果、アバランシ増倍は最初にこ
の区域で起こる。

本発明においては、半導体本体は開口８内に突部１０を
有し、本例ではこの突部は略々円錐形である。第１．２
及び３図に示す半導体装置のｐｎ接合５間に逆方向に電
圧を加えると、この接合の両側に空乏領域、即ち移動電
荷キャリアが殆ど存在しない領域が形成される。この空
乏領域以外の部分は良好に伝導可能であるため、略々全
電圧がこの空乏領域間に加わることになる。この場合、
この空乏領域の電界が極めて高くなるためアバランシ増
倍が起こる。このとき、電子が解放される。こら電子は
存在する電界により加速されてシリコン原子と衝突して
電子−正孔対を形成する。形成された電子も電界により
加速されて電子−正孔対を形成し得る。これら電子のエ
ネルギーは十分高くなり得るので、これら電子は材料か
ら飛出すのに十分なエネルギーを有するようになる。そ
の結果、第２，３図に矢印６で示すような電子ビームが
得られる。

絶縁層７上の開口８の縁部に位置する加速電極９により
、これに正電位を与えることによって、解放された電子
を主表面２に略々垂直な方向に加速することができる。

一般に、これはこの方向の追加の加速を与える。その理
由は、斯かる半導体構造（陰極）は実際上、陽極や制御
格子のような他の電極が予め存在する装置の一部を構成
するためである。

本発明においては半導体表面が開口８内において極めて
特殊の形状を有するため、特に本例のように円錐部分が
先のとがった先端を有する場合には、電極９の電圧によ
ってこの先端近（に極めて強い電界（陰極の他の動作に
は悪影響を及ぼさない）を発生させることができる。

実際上、この強い電界は表面電位の引き下げΔφ（いわ
ゆるショットキー効果）を生じ、これはここで、ｅ　＝
　１．６Ｘ１０−１９クーロンの単位電荷量Ｅ０゛＝真
空８．８５　×１Ｑ−１２Ｆｍ−’の誘電率Ｅ＝電界（
Ｖ／ｍ） で表される。１．６　ＸＩＯ”Ｖ／ｍの電界ではシリコ
ンに対するショットキー効果は約１．５ｖの仕事関数の
低減（４，５Ｖから３ｖへの低減）を生ずる。これによ
り著しい効率の改善が得られるため、斯かる陰極は必要
に応じ仕事関数低減材料の層１４なしで使用することが
可能になる。更に、揮発性のセシウムの代わりに、これ
より仕事関数の低減作用が小さいがこれより周囲状態に
不感応なバリウム、ガリウム又はランタンのような他の
材料を仕事関数低減層１４に使用することが可能になる
。

前記電界強度は同時に、いわゆる電界放出の発生を避け
るのに十分に弱い。約３　Ｘ１０９Ｖ／ｍの電界強度で
はこの電界は強いために電界放出がこの外部電界により
略々完全に発生し、アバランシ増倍の効果が実際上無視
されていまい、最早ｐｎ接合をオン、オフすることによ
り電子放出を制御することが不可能になってしまう。

所定の場合、例えば陰極を真空管内に装着する場合には
、仕事関数低減セシウム層１４を使用することができる
。その理由はこの場合にはこの層は不所望な影響を及ぼ
さないためである。

この場合には本発明のシリコン陰極の仕事関数は例えば
数拾分の１ボルトに低下するため極めて高い効率の陰極
が得られる。

本例では略々円錐形である突部１０の先端は丸めること
もできる。この場合にはその曲率半径は０．０１μｍ〜
１μｍの値にするのが好適である。この利点は斯かる陰
極は一層再現性良く製造することができる点にある。

第１，２及び３図に示す装置は次のようにして製造する
ことができる（第４〜第１１図参照）。

出発材料は（１００）高ドープＰ型基板１６で、その上
に１０１５原子／ｃｍ”のアクセプタ濃度を有する厚さ
８μｍのＰ型エビクキシャル層４をエビクキシャル成長
する。次いで全体を３０ｎｍ厚の酸化層１７と約７Ｏｒ
＋ｍ厚の窒化層１８から成る二重層で被覆する（第４図
）。

ホトラッカーマスクを使用して窒化層１８を下側の酸化
層１７とともにエラグによりパターン化する。

二重層１７．１８の残存部分をマスクとして使用して燐
のドーピングを行う　（例えば拡散により行う）。

この結果、高ドープｎ型領域１９が得られ、これら領域
は完成陰極の直列抵抗を低減する働きもする。

ｎ型領域１９の形成後に、これら領域の表面に熱酸化に
より酸化層２０を設ける（第５図）。

次いで、全体を気相堆積（ＣＶＤ）技術により約７０ｎ
ｍの厚さの窒化層２１で被覆する。必要に応じ窒化層２
１上に第２ホトラツカーマスク２２を設け、これにより
後続の処理の間下側表面を保護してその部分に後の工程
において接続接点又は回路素子を形成することができる
。

次に、窒化層１８．２１を反応イオンエツチング又はプ
ラズマエッヂングにより約８０ｎｍの厚さに亘ってエツ
チングする。このとき、窒化層２１は完全に除去される
が窒化層１８は一部が残る。この窒化層１Ｂをマスクと
して使用して下側の酸化層２０を湿式エツチングにより
除去する。このときアンダーエツチングのために窒化層
１日の下側の酸素層１７の一部分も除去される（第７図
）。

次に、例えば水酸化カリウムを主成分とする浴中での優
先エツチングにより露出シリコン領域を約３μｍの深さ
までエツチングして凹部２５を形成する。優先エツチン
グ及び酸化−窒化二重層マスク１７．１８の適切な寸法
選択により、この処理の結果としてこの二重層マスクの
区域に突部１０が形成される（第８図）。

次に、ｎ型領域３を形成するために砒素注入を砒素イオ
ンが窒化層１８及び酸化層１７を通過するエネルギーで
行う。この結果、ｎ型領域２３が第９図に示すように領
域１９の外部に形成されると共に、領域１９の内部の直
列抵抗値がこのイオン注入（破線２７）により更に低減
される。

次に、低圧での堆積技術（ＬＰＧＶＤ技術）により約１
μｍの厚さの酸化層２６と約１μｍの厚さの多結晶シリ
コン層２８に順次堆積する。本例ではこれら層の厚ぎは
凹部２５が酸化層２６と多結晶シリコン２Ｂにより完全
に満たされるように選択しである（第１０図）。多結晶
シリコンを導電性とするために例えば硼素をドープする
。

次に、希釈ポジホトラッカーを装置全体に被覆する。こ
のラッカーは装置上を略々均一に、拡がる粘度を有する
ものとする。次に、このホトラッカーを露光しないで現
像し、次いで徐々に溶解させる。この処理は多結晶シリ
コン２８が露出するまで続ける。上述した種類のラッカ
ーの選択及びラッカ一層の厚さの選択（残留ラッカ一層
２９ば除去されるラッカ一層３０より厚くする）により
、窒化層１８上方の多結晶シリコン２８を最初に露出さ
せることができる。この多結晶シリコン２８が露出され
たらすぐにこの多結晶シリコンを例えば１μｍの厚さに
亘ってエツチングする。残留ホトラッカ一層がこのエツ
チング処理を保護するため、多結晶シリコン２８が除去
されると共に酸化層２６が上側でのみ露出される。次い
で露出酸化層２６を突部１０の大部分又は全体が露出す
る距離に亘ってエツチングする。このとき窒化層１８の
残存部分が強くアンダーエツチングされるために、この
残存窒化部分が半導体装置から切り離され、超音波振動
により除去することができる。残存酸化層２６は第２及
び第３図に示す絶縁層７を構成する。

次に、多結晶シリコン電極９をマスクとして用いてＰ型
頭域１２を突部１０の先端部に硼素注入により形成する
。次に、同じマスクを用いて突部１ｏの表面部に砒素注
入によりｎ型不純物をドープして表面領域３を形成する
く第１１図）。

本質的には本発明半導体装置はここで完成する。

多結晶シリコン２８のエツチング処理を長時間続ければ
、この多結晶シリコンは第３図に示す形状になる。

最後に、半導体装置には更に接続導体１３及び１５を設
ける。この目的のために、四部２５の外側の酸化層２０
と窒化層２１から成る絶縁層７の部分に接点孔１１を設
け（第１図）、この孔を介して接続導体１３をｎ型領域
１９と接触させると共に装置の下側面に金属化層１５を
設ける（第２図）。

既に述べたように、電子放出表面は、必要に応じ、更に
セシウムより低揮発性のバリウム又はランタンのような
仕事関数低減材料の層１４を設けることができる。

斯くして第１〜３図に示す装置が得られる。本発明によ
る陰極は単一陰極として形成する代わり゛に複数個の陰
極をＸＹマトリックスに集積し、これら陰極を、例えば
ｎ型領域をＸラインで駆動し、絶縁されたＰ型頭域をＹ
ラインで駆動するようにすることもでき′る。この場合
、例えばシフトレジスタのような電子制御装置を使用し
、その内容によりどのＸライン及びＹラインを駆動する
がを決定することにより所定のパターンの陰極を電子放
出させることができると共に、例えばデジタル−アナロ
グ変換器と関連する他のシフトレジスタにより加速電極
の電位を制御することができる。この場合、けい光スク
リーンを排気空間内にこの半導体装置から数ミリメート
ルの距離に配置し、このスクリーンが半導体装置から出
る電子流により発光されるようにすることによりプレー
ナ形表示装置を実現することができる。

第１４図は斯かるプレーナ形表示装置を線図的に示す斜
視図であり、半導体装置４２に加えてこの半導体装置か
ら出る電子流で発光されるりい光スクリーン４３を具え
ている。半導体装置４２とりい光スクリーン４３との間
隔は例えば５ｍｍであり、これらが配置される空間は排
気される。半導体装置４２とスクリーン４３との間には
電圧源４４により５〜１ＯｋＶ程度の電圧が印加され、
これによりスクリーンと半導体装置との間に強電界が発
生して陰極と同じ大きさの陰極像が表示される。

第１５図は、半導体装置４２を排気空間４５内にけい光
スクリーン４３から約５龍の距離に配置して成る斯かる
表示装置の一例を線図で示すものであり、本例ではけい
光スクリーン４３は排気空間４５の端壁の一部を構成し
ている。半導体装置４２はボルダ３９上に装着し、この
ホルダには必要に応じ電子制御装置用の他の集積回路４
７を設ける。空間４５には外部接続用のリード引出し部
材４０を設りる。

第１６図は類似の排気空間４５を線図で示ずものであり
、この排気空間内には電子レンズ系５０（線図的に示し
である）を設けである。ホトレジスト層４９が被覆され
たシリコンウェファ４８を例えば端壁４６に装着する。

半導体装置４２で発生したパターンはレンズ系５０を経
て必要に応じ縮尺されてホトレジスト層４９上に表示さ
れる。

従って、この装置によればパターンをホトレジスト層上
に表示することができる。従って、慣例のホトマスクを
必要とすることなく所望ののパターンを発生させること
ができると共に必要に応じ電子制御装置により簡単にパ
ターンを補正することができるため多大の利点が得られ
る。

本発明は上述した例にのみ限定されるものでないこと勿
論である。例えば、特に陰極を集積回路に組込む場合に
はＰ型頭域４は半導体本体の下側面上の金属化層によら
ずに拡散Ｐ型頭域により接続導体に接続するようにする
。更に、Ｐ型頭域は必ずしも均一なドーピング濃度を有
する（エピタキシャル）層とする必要はなく、拡散領域
とすることもできる。

同様の半導体幾可構造を実現できるならばシリコンの代
わりに他の半導体材料を使用することもできる。

更に、製造方法においても種々の変更が可能である。例
えば、第１２図は第８図に示す中間工程の変更例を示し
、この変更例では凹部２５の寸法とアンダーエッチの程
度を第８図の場合と僅かに相違させて領域１９が突部１
０内まで延在するようにしている。第１３図は第１θ図
の工程の変更例を示し、この変更例では層２６及び２８
を第１０図に示すように窒化層１Ｂの下側の空所を完全
に埋める厚さより小さい厚さにする。或いは又、多結晶
シリコン２８の反応エツチング中、特に１つの半導体装
置に数個の陰極を形成する場合に、この多結晶シリコン
をこのエツチングから局部的に遮蔽することができる。

更に、斯かるエツチングにより突部１０を多面体（ヒラ
ミツド形）にしてもよい。また、突部１０は所定の長さ
に亘って延在しくストリップ状）、横断面で見て先端部
が丸められたものとすることができる。

【図面の簡単な説明】

第１図は本発明半導体装置の一例の平面図、第２及び第
３図は第１図のｎ−ｎ線上の断面図、第４〜１１図は第
１〜第３図に示す半導体装置の順次の製造工程を示す断
面図、 第１２図は第８図に示す製造工程の変更例を示す図、 第１３図は第１０図に示す製造工程の変更例を示す圓、 第１４図は本発明半導体装置を使用する表示装置の略図
、 第１５図は表示用の斯かる表示装置を示す線図、第１６
図は電子リソグラフィー用の斯かる表示装置を示す線図
である。 １−・半導体本体　２−半導体本体表面３−ｎ型領域　
４−−−　Ｐ型頭域 ５−−−ｐ　ｎ接合　６−・電子ビーム７−絶縁層　８
−・・開口 ９−加速電極　１０−・−突部 １１−接点孔　１２−高ドープＰ型領域１３−接続電極
　１５−金属化層 １６−高ドープＰ型接点領域 １９−高ドープｎ型接点領域 第１頁の続き ■発明　者　アルスール・マリ−・ ユウヘン・ホエベレヒ ツ゛ン ０発　明　者　ヘラルダス・ヘホリウ ス・ペトルス・ファ ン・ホルクム オランダ国５６２１　ベーアー　アインドーフエン　フ
ルーネヴアウツウエツハ１ オランダ国５６２１　ベーアー　アインドーフエン　フ
ルーネヴアウツウエツハ１

Claims (1)

1. 【特許請求の範囲】 １、　主表面が少なくとも１個の開口を有する電気絶縁
   層で被覆された半導体本体を具え、該絶縁層上の前記開
   口の縁部には少なくとも１個の加速電極を具え、前記半
   導体本体には前記開口内にｐｎ接合を設けて生る少なく
   とも１個の陰極を有する電子ビーム発生用半導体装置に
   おいて、前記半導体本体は前記開口内に、前記主表面に
   平行な断面が該主表面から離れるにつれて小さくなる少
   なくとも１個の突部を有することを特徴とする半導体装
   置。 ２、　前記突部は略々円錐形又はピラミッド形であるこ
   とを特徴とする特許請求の範囲第１項記載の半導体装置
   。 ３、　前記突部は少なくともその先端近くで丸めである
   ことを特徴とする特許請求の範囲第１項又は２項記載の
   半導体装置。 ４、前記丸めた先端部は０．０１〜１μｍの曲率半径を
   有することを特徴とする特許請求の範囲第３項記載の半
   導体装置。 ５、　前記突部は前記表面の近くでは略々ストリップ状
   であり、且つ該ストリップの長さ方向に直角の断面で見
   て前記突部は少なくともその先端近くで丸めであること
   を特徴とする特許請求の範囲第１項記載の半導体装置。 ６、　前記ｐｎ接合は前記開口内における前記半導体本
   体の表面に隣接するｎ型表面領域とＰ壁領域との間に位
   置し、該ｐｎ接合間に電圧が逆方向に印加されると電子
   が前記半導体本体内に発生して半導体本体から飛出し、
   前記ｐｎ接合は前記開口内において該ｐｎ接合の他の部
   分より低い降伏電圧を有し、この低い降伏電圧を有する
   部分は、その降伏電圧においてｐｎ接合の空乏領域が表
   面まで延在しないで、発生した電子が通過し得る十分に
   薄い非空乏化表面層が残存する厚さ及びドーピング濃度
   を有するｎ型層により前記半導体本体表面から分離しで
   あることを特徴とする特許請求の範囲第１項記載の半導
   体装置。 ７．前記開口内における前記半導体本体の表面は仕事関
   数低減材料で被覆しであることを特徴とする特許請求の
   範囲第１〜第６項の何れかに記載の半導体装置。 ８、　電荷像を走査する電子ビームを制御する手段を具
   える撮像管において、前記電子ビームは特許請求の範囲
   第１〜第７項の何れかに記載の半導体装置により発生さ
   れることを特徴とする撮像管。 ９、　像を形成する電子ビームを制御する手段を具える
   表示装置において、前記電子ビームは特許請求の範囲第
   １〜第７項の何れかに記載の半導体装置により発生され
   ることを特徴とする表示装置。 １０、特許請求の範囲第９項記載の表示装置において、
   当該表示装置は真空内に前記半導体装置から数ミリメー
   トルの距離に位置するけい光スクリーンを具え、該スク
   リーンは前記半導体装置から出る電子ビームにより発光
   されることを特徴とする表示装置。