JPH11154458A

JPH11154458A - 電界放出型電子源の製造方法

Info

Publication number: JPH11154458A
Application number: JP33498997A
Authority: JP
Inventors: Junichi Takahashi; 淳一高橋; Hitoshi Kondo; 均近藤; Hideo Maeda; 英男前田
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 1997-11-19
Filing date: 1997-11-19
Publication date: 1999-06-08

Abstract

(57)【要約】【課題】Ｘ線リソグラフィーのような高価で大面積が
不得手な加工方法によらずとも、従来技術よりも約一桁
程度高密度なエミッタアレイを低コスト且つ大面積に作
製することを可能とし、様々な応用に適用しても安定
性、冗長性、高い電流値などの特長を発揮することが可
能で、アプリケーションの自由度の高い電界放出型電子
源の製造方法を提供する。【解決手段】エミッタ材料となる膜２の上に超微粒子
３を塗布し、塗布された超微粒子３をエッチングマスク
としてエミッタ材料２をエッチングしてエミッタ形状に
加工する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、マイクロ真空エレ
クトロニクスデバイス、マイクロ電界放射デバイス(mic
ro field emission device)、平面型表示装置、平面型
撮像素子、静電気録装置などに利用される電界放出型電
子源の製造方法に関する。

【０００２】

【従来の技術】従来、電界放出電極(エミッタ)の製造方
法として、特開平３−７１５２９号に示されているよう
な方法が知られている。図１は特開平３−７１５２９号
に示されている電界放出電極の作製工程を示す図であ
る。図１を参照すると、この作製工程例では、ガラス基
板５１上にエミッタの共通電極となるタングステン膜５
２を蒸着し、その上にエミッタ材料となるタンタル(Ｔ
ａ)膜５３をデポする(図１(ａ))。しかる後、その上に
酸化と開口のマスクとなる酸化シリコン(ＳｉＯ₂)５４
をデポし、これを所望の寸法にパターニングする(図１
(ｂ))。

【０００３】しかる後、前記酸化シリコン(ＳｉＯ₂)５
４をマスクとしてタンタル膜(Ｔａ)５３を酸化する。こ
の工程によって、酸化シリコン(ＳｉＯ₂)５４の下のタ
ンタル膜(Ｔａ)５３を先鋭化した形に残して、他のタン
タル膜(Ｔａ)５３は酸化されＴａ₂Ｏ₅となる(図１
(ｃ))。図１(ｃ)において、符号５６はタンタルのまま
残された部分(円錐上の尖頭電極となるべき部分)、符号
５５は酸化されてＴａ₂Ｏ₅となった部分である。しかる
後、引き出し電極５７をデポする(図１(ｄ))。次いで、
酸化シリコン(ＳｉＯ₂)５４を除去した後、Ｔａをエッ
チングできないエッチャントによりＴａ₂Ｏ₅のみエッチ
ングし、開口部５８とエミッタ電界放出電極(尖頭電極
５６，引き出し電極５７を含む電極構造)とを作製する
ことができる。

【０００４】また、図２は特開平３−１９４８２９号に
示されている微小真空三極管の構造および作製工程を示
す図である。図２を参照すると、この作製工程例では、
基板２１上に第１の金属膜２２を形成し、次いで第１の
絶縁膜２３を形成した後、図２には図示しないが、第１
のレジストを第１の絶縁膜２３上に塗布形成し、次いで
該第１のレジストをパターニングして所望の寸法に該第
１のレジストのマスクを形成した後、該レジストをマス
クに露呈した前記第１の絶縁膜２３を途中までエッチン
グした後、残余のレジストを除去する工程と、次いで露
呈した絶縁膜２３を覆うように第２のレジストを塗布形
成した後、前記第１のレジストマスク下の絶縁膜上に絶
縁膜の幅より小さく該第２のレジストが残るように、該
第２のレジストをパターニングする工程と、次いで、図
２(ａ)に示すように、残余の第２のレジストをマスクと
して、露呈された前記第１の絶縁膜２３を前記第１の金
属膜２２が露呈しないようにエッチングし、次いで第２
の金属膜２８を蒸着した後、有機洗浄あるいは酸素
(Ｏ₂)プラズマによって前記第２のレジストと第２のレ
ジスト上の不要の蒸着金属２８を除去した後、前記金属
膜２８上に第１の金メッキ層２９を形成してグリッド４
０を形成する工程と、次いで前記第１の金メッキ層２９
と一部露呈している第１の絶縁膜２３を覆うように第２
の絶縁膜３０を形成した後、該第２の絶縁膜３０上に第
２のレジストを塗布形成し、次いで前記第１の金メッキ
層２９に覆われていない第１の絶縁膜２３の真上に前記
第２のレジストを残すようにパターニングした後、残余
の第２のレジストをマスクとして第２の絶縁膜３０を第
１の金メッキ層２９が露呈しないように一部エッチング
し、次いで第３の金属膜３３を蒸着した後、残余の第２
のレジストと第２のレジスト上の不要の金属膜３３を有
機洗浄あるいは酸素(Ｏ₂)プラズマによって除去した
後、第２の金メッキ層３４を形成する工程と、次いで第
２の金メッキ層３４の開口３５を通して露呈している第
２の絶縁膜３０をエッチングしたのち、第１の絶縁膜２
３を露呈させ、次いで第１の絶縁膜２３をエッチングし
て第１の金属膜２２を露呈させた後、図２(ｂ)に示すよ
うに、第４の金属膜３６を蒸着してエミッタ３７を形成
するとともに第２の金メッキ層３４に存在する開口３５
を閉じさせてコレクタ３８を形成する工程とを含んでい
る。すなわち、この微小真空三極管は、いわゆるSpindt
型に収束電極を加えた構造になっている。

【０００５】

【発明が解決しようとする課題】ところで、図１の作製
工程例では、酸化シリコン４のパターニングにより(図
１(ｂ)の工程のパターニングにより)エミッタのピッチ
が決まり、エミッタのピッチが小さいほどエミッタの密
度が高くなり電流密度も高くなるので、酸化シリコン４
のパターニングは、できるだけ微細なパターンで作製さ
れるのが良い。この場合、Ｘ線リソグラフィーを用いれ
ばサブμｍ(０．数μｍ)のパターニングも可能だが、微
細加工により作製する電界放出型電子源はその応用上比
較的大面積なフォトリソグラフィーが必要なこととコス
トの問題から、通常の紫外線によるフォトリソグラフィ
ーが行なわれる。従って、パターンの直径はもっとも微
細な場合でも１μｍ程度が限界であり、エミッタの間隔
はその後のプロセス(ウエットエッチングによるゲート
開口の広がり)を考慮すると５乃至６μｍぐらいが限界
であった。

【０００６】また、図２の作製工程例では、エミッタ形
状はあらかじめ形成されている開口部を通して蒸着によ
り基板上に自己整合的に蒸着が終了することにより形成
される。この場合でも、開口のパターンによりエミッタ
のピッチが決まり、エミッタのピッチは小さいほどエミ
ッタの密度が高くなり電流密度も高くなるので、できる
だけ微細なパターンで作製されるのが良い。この場合、
Ｘ線リソグラフィーを用いればサブμｍ(０．数μｍ)の
パターニングも可能だが、微細加工により作製する電界
放出型電子源はその応用上比較的大面積なフォトリソグ
ラフィーが必要なこととコストの問題から、通常の紫外
線によるフォトリソグラフィーが行なわれる。従って、
この場合にも、パターンの直径はもっとも微細な場合で
も１μｍ程度が限界であり、エミッタの間隔はその後の
プロセス(ウエットエッチングによるゲート開口の広が
り)を考慮すると、５乃至６μｍぐらいが限界であっ
た。

【０００７】このように、従来技術においては、エミッ
タの間隔は５μｍ程度以上になってしまう。例えば、デ
ィスプレイの応用にこの微小なエミッタを用いた電界放
射型電子源を用いた場合を考える。一般にディスプレイ
の１画素の大きさは３００μｍ×３００μｍ程度でフル
カラーディスプレイの場合は各色の１画素分の大きさは
１００μｍ×３００μｍである。従って、１画素の一色
の蛍光体に対して１２００個のエミッタから電子を照射
することになる。本来、電界放射型電子源は放射電流が
時間的に安定せず蛍光体からの発光のちらつきの原因と
なっていた。しかし、これだけ多数のエミッタから電子
が一つの蛍光体に照射されることにより統計的に電流値
が平均化され、結果として、ちらつきは抑えられる。

【０００８】また、１２００個のなかの数個が破壊され
てそこから電子が照射されなくなっても冗長性が高いた
めに問題とはならなかった。さらに一つのエミッタから
の電子放射の電流値は数ｎＡ程度であっても、多数のエ
ミッタからの電子放射により蛍光体からは充分な輝度が
得られることとなる。以上から、ディスプレイへの応用
に関しては従来技術で充分であった。

【０００９】しかし、ディスプレイ以外の応用として、
撮像素子への応用が考えられる。これは図３に示すよう
に従来のいわゆる撮像管に使われてきた光導電ターゲッ
トを用い、ターゲットに対向して電界放射電子源アレイ
を設け、両者を真空封止する。電界放射電子源アレイは
撮像管の熱電子源によるラスタスキャンの機能を果たす
ことになる。電界放射電子源アレイは平板なので、この
構成で平板型の撮像素子となる。この場合、撮像レンズ
の大きさが重量などの関係から制限されるので、撮像素
子の大きさは大きくても２０ｍｍ×４０ｍｍ程度にな
る。ＨＤ(High Density)−ＴＶの場合、画素数は約１０
００×２０００個であるから１ドットの大きさはモノク
ロでも２０μｍ×２０μｍとなる。この場合、従来のエ
ミッタ(間隔５μｍ)を用いると１画素あたりのエミッタ
数は１６個となる。この場合、ディスプレイの場合の１
／１００程度のエミッタ数しかないので、先の放射電流
の安定化、破壊に対する冗長性、電流値の増加等の効果
も１／１００になってしまい、もはや充分とはいえな
い。先に挙げた撮像素子の大きさは一般的な大きさから
するとかなり大きなものであり、いわゆる民生用の撮像
素子の大きさでは１画素の大きさは数μｍになってしま
う。従って、従来技術のエミッタでは１画素あたり一つ
のエミッタが受けもつことになり、先に挙げた効果は皆
無となってしまう。

【００１０】このように従来技術ではその応用の範囲が
ディスプレイに限られてしまい、他の応用への自由度が
低くなる。またディスプレイにしても今後はさらに高精
細なものが要求されているので、従来技術のままだと先
に挙げた効果が低くなっていく。これを解決する手段の
一つとして、エミッタの間隔を従来よりも小さくするこ
とが挙げられる。Ｘ線リソグラフィーを用いればサブμ
ｍ(０．数μｍ)のパターニングも可能だが、微細加工に
より作製する電界放出型電子源はその応用上比較的大面
積なフォトリソグラフィーが必要なこととコストの問題
から現実的ではない。

【００１１】本発明は、このような従来技術のエミッタ
の欠点を克服し、Ｘ線リソグラフィーのような高価で大
面積が不得手な加工方法によらずとも、従来技術よりも
約一桁程度高密度なエミッタアレイを低コスト且つ大面
積に作製することを可能とし、様々な応用に適用しても
安定性、冗長性、高い電流値などの特長を発揮すること
が可能で、アプリケーションの自由度の高い電界放出型
電子源の製造方法を提供することを目的としている。

【００１２】

【課題を解決するための手段】上記目的を達成するため
に、請求項１記載の発明は、エミッタ材料となる膜の上
に超微粒子を塗布し、塗布された超微粒子をエッチング
マスクとしてエミッタ材料をエッチングしてエミッタ形
状に加工することを特徴としている。

【００１３】また、請求項２記載の発明は、エミッタ材
料膜上にマスキング材料膜を形成した上で、マスキング
材料膜上に超微粒子を塗布し、塗布された超微粒子をエ
ッチングマスクとしてマスキング材料をエッチングし、
超微粒子とパターニングされたマスキング材料あるいは
マスキング材料のみをエッチングマスクとしてエミッタ
材料をエッチングしてエミッタ形状に加工することを特
徴としている。

【００１４】また、請求項３記載の発明は、エミッタ材
料となる膜上に超微粒子を塗布し、塗布された超微粒子
をエッチングマスクとしてエミッタ材料をエッチングし
てエミッタ形状に加工し、超微粒子をキャップとしてゲ
ート絶縁膜とゲート電極膜を堆積し、その後、超微粒子
を除去することにより、引き出しゲート電極を持つ構造
を作製することを特徴としている。

【００１５】また、請求項４記載の発明は、エミッタ材
料膜上にマスキング材料膜を形成した上で、マスキング
材料膜上に超微粒子を塗布し、塗布された超微粒子をエ
ッチングマスクとしてマスキング材料をエッチングし、
超微粒子とパターニングされたマスキング材料あるいは
マスキング材料のみをエッチングマスクとしてエミッタ
材料をエッチングしてエミッタ形状に加工し、超微粒子
とパターニングされたマスキング材料あるいはマスキン
グ材料のみをキャップとしてゲート絶縁膜とゲート電極
膜を堆積し、その後、超微粒子とパターニングされた該
マスキング材料を除去することにより、引き出しゲート
電極を持つ構造とすることを特徴としている。

【００１６】また、請求項５記載の発明は、二つ以上の
光束の干渉により生じる干渉模様によりフォトレジスト
を露光する干渉露光法により、基板上のフォトレジスト
を露光し、現像することによりフォトレジストをエミッ
タ形状に加工することを特徴としている。

【００１７】また、請求項６記載の発明は、エミッタ材
料となる膜上にフォトレジストを塗布し、二つ以上の光
束の干渉により生じる干渉模様によりフォトレジストを
露光する干渉露光法により、基板上のフォトレジストを
露光し、現像することによりフォトレジストをエミッタ
形状に加工し、その後、該エミッタ形状に加工されたフ
ォトレジストとエミッタ材料を同時にエッチングするこ
とにより、エミッタ材料をエミッタ形状に加工すること
を特徴としている。

【００１８】また、請求項７記載の発明は、基板上に第
一のフォトレジストを塗布し、該第一のフォトレジスト
上に第一のフォトレジストと反対のトーンの第二のフォ
トレジストを塗布し、エミッタ作製のための露光を行な
った後、第二のレジストと第一のレジストを現像するこ
とにより、第二のレジストをゲート電極とし、第一のレ
ジストをエミッタとする引き出しゲート電極構造を持つ
構造とすることを特徴としている。

【００１９】また、請求項８記載の発明は、エミッタ材
料となる膜上にフォトレジストを塗布し、二つ以上の光
束の干渉により生じる干渉模様によりフォトレジストを
露光する干渉露光法により、基板上のフォトレジストを
露光し、現像し、作製したレジストパターンをエッチン
グマスクとしてエミッタ材料をエッチングしてエミッタ
形状に加工することを特徴としている。

【００２０】また、請求項９記載の発明は、エミッタ材
料膜上にマスキング材料膜を形成した上で、マスキング
材料膜上にフォトレジストを塗布し、二つ以上の光束の
干渉により生じる干渉模様によりフォトレジストを露光
する干渉露光法により、基板上のフォトレジストを露光
し、現像し、作製したレジストパターンをエッチングマ
スクとしてマスキング材料をエッチングし、パターニン
グされたレジストとマスキング材料あるいはマスキング
材料のみをエッチングマスクとしてエミッタ材料をエッ
チングしてエミッタ形状に加工することを特徴としてい
る。

【００２１】また、請求項１０記載の発明は、エミッタ
材料となる膜上にフォトレジストを塗布し、二つ以上の
光束の干渉により生じる干渉模様によりフォトレジスト
を露光する干渉露光法により、基板上のフォトレジスト
を露光し、現像し、作製したレジストパターンをエッチ
ングマスクとしてエミッタ材料をエッチングしてエミッ
タ形状に加工し、該レジストパターンをキャップとして
ゲート絶縁膜とゲート電極膜を堆積し、その後、レジス
トパターンを除去することにより、引き出しゲート電極
を持つ構造とすることを特徴としている。

【００２２】また、請求項１１記載の発明は、エミッタ
材料膜上にマスキング材料膜を形成した上で、マスキン
グ材料膜上にフォトレジストを塗布し、二つ以上の光束
の干渉により生じる干渉模様によりフォトレジストを露
光する干渉露光法により、基板上のフォトレジストを露
光し、現像し、作製したレジストパターンをエッチング
マスクとしてマスキング材料をエッチングし、パターン
ニングされたレジストとマスキング材料あるいはマスキ
ング材料のみをエッチングマスクとしてエミッタ材料を
エッチングしてエミッタ形状に加工し、パターニングさ
れたレジストとマスキング材料あるいはマスキング材料
のみをキャップとしてゲート絶縁膜とゲート電極膜を堆
積し、その後、レジストとマスキング材料を除去するこ
とにより、引き出しゲート電極をもつ構造とすることを
特徴としている。

【００２３】また、請求項１２記載の発明は、エミッタ
材料膜上にマスキング材料を島状構造に堆積し、該島状
構造のマスキング材料をエッチングマスクとしてエミッ
タ材料をエッチングしてエミッタ形状に加工することを
特徴としている。

【００２４】また、請求項１３記載の発明は、エミッタ
材料膜上に第一のマスキング材料膜を形成した上で、第
一のマスキング材料膜上に、第二のマスキング材料を島
状構造に堆積し、該島状構造の第二のマスキング材料を
エッチングマスクとして第一のマスキング材料をエッチ
ングし、第二のマスキング材料と第一のマスキング材料
あるいは第一のマスキング材料のみをエッチングマスク
としてエミッタ材料をエッチングしてエミッタ形状に加
工することを特徴としている。

【００２５】また、請求項１４記載の発明は、エミッタ
材料膜上に島状構造にマスキング材料を堆積し、該島状
構造のマスキング材料をエッチングマスクとしてエミッ
タ材料をエッチングしてエミッタ形状に加工し、島状構
造のマスキング材料をキャップとしてゲート絶縁膜とゲ
ート電極膜を堆積し、その後、島状構造のマスキング材
料を除去することにより、引き出しゲート電極をもつ構
造とすることを特徴としている。

【００２６】また、請求項１５記載の発明は、エミッタ
材料膜上に第一のマスキング材料膜を形成した上で、第
一のマスキング材料膜上に、第二のマスキング材料を島
状構造に堆積し、該島状構造の第二のマスキング材料を
エッチングマスクとして第一のマスキング材料をエッチ
ングし、第二のマスキング材料と第一のマスキング材料
あるいは第一のマスキング材料のみをエッチングマスク
としてエミッタ材料をエッチングしてエミッタ形状に加
工し、第二マスキング材料と第一のマスキング材料ある
いは第一のマスキング材料のみをキャップとしてゲート
絶縁膜とゲート電極膜を堆積し、その後、第二のマスキ
ング材料と第一のマスキング材料あるいは第一のマスキ
ング材料のみを除去することにより、引き出しゲート電
極をもつ構造とすることを特徴としている。

【００２７】また、請求項１６記載の発明は、エミッタ
を作製した後、該エミッタ上にゲート絶縁膜とゲート電
極膜とフォトレジストを堆積し、該エミッタ頂上部のフ
ォトレジストにガラス板を接触させ、該接触部分のフォ
トレジストのみが感光されるように露光条件を設定して
露光することで、エミッタ先端部分のみにレジストの開
口部を設け、該開口部からゲート電極膜とゲート絶縁膜
の開口部を形成することにより、引き出しゲート電極を
もつ構造とすることを特徴としている。

【００２８】

【発明の実施の形態】図４は本発明に係る電界放出型電
子源の作製工程例を示す図である。図４の作製工程例で
は、エミッタ材料となる膜２の上に超微粒子３を塗布
し、塗布された超微粒子３をエッチングマスクとしてエ
ミッタ材料２をエッチングしてエミッタ形状に加工する
ことを特徴としている。

【００２９】より具体的には、図４を参照すると、ガラ
スあるいは石英あるいはシリコン基板１上にノボラック
系フォトレジスト(一例として東京応化工業株式会社製
ＯＦＰＲ８００)２をスピンコートあるいはローラーコ
ートあるいはカーテンコートなどの方法により塗布す
る。これを３００℃、３０分程度でハードベークする
(一般的なレジストはこの程度の温度でベークすると感
光性がなくなるので、これをハードベークという)。こ
れを炭素系材料の一つとして用いる。一方、いわゆる超
微粒子を有機溶媒、例えばエタノールに分散させる。超
微粒子の一例としては日本触媒株式会社製のシリカ球状
微粒子シーホスターＫＥ−Ｐ１０を用いる。これは直径
０．１１μｍ程度の粒径の揃ったシリカ(ＳｉＯ₂)粒子
である。これをエタノール中に入れ、まずマグネットス
ターラにより３０分程度撹拌し、その後超音波ホモジナ
イザーにより３０分程度、撹拌し、微粒子が溶媒(エタ
ノール)中で単分散した状態にする。この微粒子３を含
む溶媒を、上述したハードベークレジスト２上にスピン
コートにより塗布する。これによりハードベークレジス
ト２上に超微粒子シリカ３を塗布することができる(図
４(ａ))。

【００３０】次いで、Ｏ₂あるいはＯ₂に微量のＣＨＦ₃
を添加したガスによりドライエッチングを行なう。この
時、異方性のあるＲＩＥ(Reactive Ion Etching)により
エッチングを行なう方が望ましい。超微粒子シリカ３
は、ＳｉＯ₂であるからＯ₂あるいはＯ₂にＣＨＦ₃を添加
したガスによるＲＩＥでは容易にエッチングされないの
で、これがエッチングのマスクとなる。従って、超微粒
子シリカ３の下の炭素系材料２は残り、図４(ｂ)に示す
ようなコーン状(円錐状)の形状になる。

【００３１】しかる後、弗酸あるいはＣＨＦ₃ガスに微
量のＯ₂を添加したガスのドライエッチングにより超微
粒子シリカ３を除去する(図４(ｃ))。

【００３２】ここで、炭素系材料２のコーン状の先端部
分が平坦で曲率をつける必要がある場合、等方的なドラ
イエッチング(Ｏ₂のみまたはＯ₂とＣＨＦ₃)により先端
を丸める。この後、Ａｒ⁺イオン注入を行なうことによ
り、レジスト２は低抵抗化され、エミッタとしての機能
を発揮するようになる(図４(ｄ))。ここで、Ａｒ⁺イオ
ンの注入条件は、一例として加速電圧：１００Ｋｅｖ、
注入量：３×１０¹⁶ｃｍ^-2である。

【００３３】我々の実験では以上の方法により、先端曲
率が５０ｎｍ以下の先鋭化されたエミッタ形状を作製す
ることができた。このような方法で作製したエミッタに
は以下のような特長がある。

【００３４】すなわち、単純なＲＩＥ(Reactive Ion Et
ching)だけで従来とほぼ同等の先端曲率半径が得られ
る。

【００３５】また、形状のアスペクト比が高いため、高
密度(線密度０．５μｍピッチ程度)でエミッタを配置で
きる。従って、画素の大きさが数〜数十μｍになったと
きに現れる前述した従来技術の問題を克服することがで
きる。

【００３６】このように、図４の工程例では、エミッタ
材料となる膜の上に超微粒子を塗布し、塗布された超微
粒子をエッチングマスクとしてエミッタ材料をエッチン
グし、エミッタ形状に加工するので、Ｘ線リソグラフィ
ーのような高価で大面積が不得手な加工方法によらずと
も、従来技術よりも約一桁程度高密度なエミッタアレイ
を低コストかつ大面積に作製することが可能となり、様
々な応用に適用しても安定性、冗長性、高い電流値など
の特長を発揮することが可能となる。従って、微小電界
放射型電子源のアプリケーションの自由度を高めること
ができる。

【００３７】なお、超微粒子の種類としてはシリカ(Ｓ
ｉＯ₂)以外にＷ、Ｎｉ、Ｃｕ、ＴｉＮ、Ａｌ、Ａｌ
₂Ｏ₃、Ｓｉ₃Ｎ₄など、炭素系材料とのエッチング比が高
いものであれば良い。

【００３８】また、超微粒子を分散させる溶媒としては
シクロヘキサン、１−ブタノール、２−ブタノール、１
−プロパノール、２−プロパノール、エチレングリコー
ル、水、および、これらとエタノールとの混合液等を用
いても良い。

【００３９】また、溶媒内への分散方法は必ずしも超音
波ホモジナイザーを用いることはなく、超音波洗浄機な
どを用いても良い。

【００４０】また、炭素系エミッタ材料２としては必ず
しもハードベークしたノボラック系フォトレジストに限
らず、窒素ドープしたあるいはノンドープの低抵抗なＤ
ＬＣ膜でも良い。これらの膜は通常のプラズマＣＶＤ、
スーパーマグネトロンＣＶＤ、ＥＣＲ−ＣＶＤ、ＰＥＣ
ＶＤによるlayer-by-layer deposition等の方法でデポ
した膜であれば良い。

【００４１】またエミッタ材料も特に炭素系材料に限ら
ず、Ｓｉ、Ｗ、Ｍｏ、Ｔａ、Ｐｔ、ＳｉＣなどでも良
い。この場合、超微粒子はエミッタ材料とのエッチング
比を得るため有機材料が好ましく、例えば、ベンゾグア
ミン樹脂、メラニン樹脂、低分子量四フッ化エチレン樹
脂(ＰＴＦＥ)、アクリル樹脂、ポリスチレン樹脂などを
用いる。この場合、先に挙げたエミッタ材料とのエッチ
ング比が取れるエッチングガスを用いることは言うまで
もない。

【００４２】ところで、図４の工程例では、超微粒子を
エッチングマスク材として用いており、図４の工程例の
ように超微粒子がシリカで、エミッタ材料が炭素系の場
合はＯ₂によりエミッタ材料をエッチングが可能なので
問題ない。しかし、例えばエミッタ材料がシリコンの場
合はエッチングの選択比の点から問題が生じる。一般に
超微粒子内の不純物によるコンタミネーションや粒径の
小ささ、粒径分布のピークが鋭いなどの点から、シリカ
の超微粒子を使用することが好ましい。一方、シリコン
をＲＩＥ等でドライエッチングする場合、エッチング後
の表面の荒れを防ぐため、ＳＦ₆／Ｏ₂／ＣＨＦ₃の混合
ガスによりエッチングを行なう。この時、このＣＨＦ₃
ガスによりシリカの超微粒子もエッチングされてしま
う。

【００４３】図５は本発明に係る電界放出型電子源の他
の作製工程例を示す図である。図５の作製工程例は、図
４の作製工程例における上述のような問題を回避するこ
とを意図しており、このために、エミッタ材料膜２上に
マスキング材料膜４を形成した上で、マスキング材料膜
４上に超微粒子３を塗布し、塗布された超微粒子３をエ
ッチングマスクとしてマスキング材料４をエッチング
し、超微粒子３とパターニングされたマスキング材料４
あるいはマスキング材料４のみをエッチングマスクとし
てエミッタ材料２をエッチングしてエミッタ形状に加工
することを特徴としている。

【００４４】すなわち、図５の工程例では、エミッタ材
料のシリコン２と超微粒子シリカ３の間に、ＣＨＦ₃ガ
スによるエッチングに耐える材料の膜(例えばＡｌ等の
膜)４を介在させる(図５(ａ))。

【００４５】しかる後、超微粒子シリカ３をマスクにし
て膜４をエッチング・パターニングして、これをエミッ
タ材料のシリコン２に対するマスキング材料４とする
(図５(ｂ))。しかる後、このマスキング材料４をマスク
としてエミッタ材料のシリコン２をエッチングする(図
５(ｃ))。その後超微粒子シリカ３を弗酸あるいはＣＨ
Ｆ₃に微量のＯ₂を添加した混合ガスにより除去し、塩素
系ガスのプラズマや５０℃程度の燐酸＋酢酸＋水の混合
液などによりマスキング材４を除去し(図５(ｄ))、しか
る後、図４と同様に等方性ドライエッチングによりエミ
ッタ材料２の先端部分に曲率をつける(図５(ｅ))。この
ような方法によりプロセス上好ましい超微粒子シリカを
使いつつ、エミッタ材料の選択の自由度を広げることが
できる。

【００４６】ここで、マスキング材料４はＡｌに限定さ
れるものではなく、シリカを侵さずにエッチングされ、
且つエミッタ材料をエッチングするガスまたは液体に侵
されない材料を用いることができる。

【００４７】このように、図５の作製工程例では、エミ
ッタ材料膜上にマスキング材料膜を形成した上で、マス
キング材料膜上に、超微粒子を塗布し、塗布された超微
粒子をエッチングマスクとしてマスキング材料をエッチ
ングし、超微粒子とパターニングされた該マスキング材
料あるいは該マスキング材料のみをエッチングマスクと
してエミッタ材料をエッチングしてエミッタ形状に加工
するので、エミッタ材料となる膜の上に超微粒子を塗布
し、塗布された超微粒子をエッチングマスクとしてエミ
ッタ材料をエッチングしてエミッタ形状に加工すること
ができ、かつエミッタ材料の選択の自由度を広げるがで
きる。

【００４８】また、図６は本発明に係る電界放出型電子
源の他の作製工程例を示す図である。図６の工程例で
は、エミッタ材料となる膜２上に超微粒子３を塗布し、
塗布された超微粒子３をエッチングマスクとしてエミッ
タ材料２をエッチングしてエミッタ形状に加工し、該超
微粒子３をキャップとしてゲート絶縁膜５とゲート電極
膜６を堆積し、その後、超微粒子３を除去することによ
り、引き出しゲート電極を持つ構造を作製することを意
図している。

【００４９】すなわち、図６の工程例では、先ず、図４
(ａ)，(ｂ)と全く同様の工程による処理を行なう(図６
(ａ)，(ｂ))。

【００５０】しかる後、超微粒子３をキャップ材として
ゲート絶縁膜(例えばＳｉＯ₂)５を蒸着する。ここでは
キャップ下へのデポ膜の回り込みがあるといけないの
で、ＣＶＤなどの回り込みの良いデポ方法ではなく、チ
ムニーなどを用いた真空蒸着法が好ましい。さらに、ゲ
ート電極膜(例えばＮｂ)６を同様に真空蒸着法でデポす
る(図６(ｃ))。これによりエミッタ先端にはゲート絶縁
膜５とゲート電極膜６はデポされずまたエミッタ周辺に
隙間が残る。

【００５１】しかる後、弗酸あるいはＣＨＦ₃に微量の
Ｏ₂を混合したガスのドライエッチングにより超微粒子
シリカ３を除去する。これにより、超微粒子上のゲート
絶縁膜とゲート電極膜は超微粒子シリカとともに除去さ
れ、ゲート絶縁膜の開口も広がる(図６(ｄ))。

【００５２】エミッタ材料２のコーン状の先端部分が平
坦で曲率をつける必要がある場合、等方的なドライエッ
チング(Ｏ₂のみまたはＯ₂に微量のＣＨＦ₃を混合したガ
ス)により先端を丸める。この後、Ａｒ⁺イオン注入を行
なうことにより、レジスト２は低抵抗化され、エミッタ
としての機能を発揮するようになる(図６(ｅ))。ここ
で、Ａｒ⁺イオンの注入条件は、一例として加速電圧：
１００Ｋｅｖ、注入量：３×１０¹⁶ｃｍ^-2である。

【００５３】図６の方法により、図４の特長を持つエミ
ッタにゲート構造を作製することができ、ゲート電極へ
印加する電圧により電界放射を制御することができる。
すなわち、図６の工程例によれば、ゲート電極構造を有
し、ゲート電極に印加する電圧により放射電流を制御で
きる微小電界放射型電子源を提供することができる。

【００５４】なお、超微粒子の種類、炭素系エミッタ材
料の種類も、図４の構成動作で述べた種類のものを用い
ても良い。

【００５５】また、エミッタ材料２も特に炭素系材料に
限らず、Ｓｉ、Ｗ、Ｍｏ、Ｔａ、Ｐｔ、ＳｉＣなどでも
良い。この場合、超微粒子３はエミッタ材料とのエッチ
ング比を得るため有機材料が好ましく、例えば、ベンゾ
グアミン樹脂、メラニン樹脂、低分子量四フッ化エチレ
ン樹脂(ＰＴＦＥ)、アクリル樹脂、ポリスチレン樹脂な
どを用いる。この場合、先に挙げたエミッタ材料とのエ
ッチング比が取れるエッチングガスを用いることは言う
までもない。

【００５６】また、ゲート絶縁膜５、ゲート電極膜６の
材料も、ＳｉＯ₂、Ｎｂに限らず、プロセス上問題ない
範囲で他の材料を選択できる。例えばゲート絶縁膜５と
しては、Ｓｉ₃Ｎ₄、Ａｌ₂Ｏ₃、ＰＴＦＥなどの有機絶縁
膜を選択でき、ゲート電極膜６としては、Ａｌ、Ｐｔ、
等の金属、低抵抗化したアモルファスシリコン、ポリシ
リコン、ＤＬＣなどをも選択できる。

【００５７】図７は本発明に係る電界放出型電子源の他
の作製工程例を示す図である。図７の工程例では、エミ
ッタ材料膜２上にマスキング材料膜４を形成した上で、
マスキング材料膜４上に超微粒子３を塗布し、塗布され
た超微粒子３をエッチングマスクとしてマスキング材料
４をエッチングし、超微粒子３とパターニングされたマ
スキング材料４あるいはマスキング材料４のみをエッチ
ングマスクとしてエミッタ材料２をエッチングしてエミ
ッタ形状に加工し、超微粒子３とパターニングされたマ
スキング材料４あるいはマスキング材料４のみをキャッ
プとしてゲート絶縁膜５とゲート電極膜６を堆積し、そ
の後、超微粒子３とパターニングされたマスキング材料
４を除去することにより、引き出しゲート電極を持つ構
造を作製することを意図している。

【００５８】すなわち、図６の工程例では、先ず、図５
(ａ)，(ｂ)，(ｃ)と全く同様の工程による処理を行なう
(図７(ａ)，(ｂ)，(ｃ))。

【００５９】その後、図６(ｃ)と同様の工程により、ゲ
ート絶縁膜５とゲート電極６を蒸着する(図７(ｄ))。

【００６０】その後、弗酸あるいはＣＨＦ₃に微量のＯ₂
を添加した混合ガスにより超微粒子シリカ３を除去し、
塩素系ガスのプラズマや５０℃程度の燐酸＋酢酸＋水の
混合液などによりマスキング材４を除去する。これによ
り、超微粒子上のゲート絶縁膜とゲート電極膜は超微粒
子シリカとともに除去され、また超微粒子シリカ除去時
にこれと同じ材料であるゲート絶縁膜の開口も広がる
(図７(ｅ))。

【００６１】エミッタ材料２のコーン状の先端部分が平
坦で曲率をつける必要がある場合、等方的なドライエッ
チングにより先端を丸める(図７(ｆ))。

【００６２】図７のような方法により、プロセス上好ま
しい超微粒子シリカを使いつつ、エミッタ材料の選択の
自由度を広げることができる。さらに、超微粒子は球形
をしているので、ゲート絶縁膜５とゲート電極６のデポ
時に、エミッタ周辺に隙間が残らずエミッタがこれらの
膜で埋まってしまう恐れがあるが、図７の工程例の場合
は板状のキャップ材４が超微粒子３の下に存在するの
で、このような事態が生ずるのを防止できる。すなわ
ち、引き出しゲート電極を持つ構造にすることができ、
かつエミッタ材料の選択の自由度を広げることができ
る。

【００６３】また、上述した各作製工程例において、エ
ミッタの作製には、二つ以上の光束の干渉により生じる
干渉模様によりフォトレジストを露光する干渉露光法に
より、基板上のフォトレジストを露光し、現像すること
によりフォトレジストをエミッタ形状に加工する方法を
用いることもできる。具体的に、一例として、二つの光
束を用いる二光束干渉露光法により電界放射型電子源を
作製することができる。図８，図９は二光束干渉露光法
を説明するための図である。

【００６４】図８の光学系では、光源(レーザ)からの光
をシャッタ，ミラー，可変アッテネータを介してビーム
スプリッタに入射させ、ビームスプリッタで２分割し、
２分割された光をそれぞれ、ミラー，ビーム拡大レン
ズ，空間フィルタ，コリメーションレンズを介して試料
台上の試料基板に入射させ、試料基板上で二光束干渉さ
せるようになっている。ここで、二光束干渉法(two bea
m interference method)は、光波長オーダの微細な周期
的露光パターンを得る最も有効な光学的方法であり、コ
ヒーレントな二つの光波を干渉させたときに生ずる干渉
縞を利用するものである。この方法はグレーティングを
ホログラムの一種として露光・作製することから、ホロ
グラフィック干渉法(holographic method)ともよばれ
る。

【００６５】図９は二光束干渉露光の原理を示す図であ
り、図９(ａ)のように基板面にθ₁、θ₂の角で入射する
波長λの二つの平面波により生ずる干渉縞は、この面上
で入射面を含む方向に、次式の周期Λをもつ。

【００６６】

【数１】Λ＝λ／(ｓｉｎθ₁＋ｓｉｎθ₂)

【００６７】特にθ₁＝θ₂＝θの場合は、周期Λは次式
のようになる。

【００６８】

【数２】Λ＝λ／２ｓｉｎθ

【００６９】そこで、波長λと入射角θを適当に選ぶこ
とにより、希望する周期Λの露光パターンが得られ、試
料台上の試料基板にレジストを用いる場合は、現像後に
図９(ｂ)のようなレリーフ形のグレーティングが得られ
る。

【００７０】レジストは青色−紫外領域で感度をもつこ
とから、光源にはＡｒレーザ(λ＝４８８０Å、４５７
９Åなど)やＨｅ−Ｃｄレーザ(λ＝４４１６Å、３２５
０Åなど)が多用される。前者は高出力が得られる利点
があり、後者は短波長であるので周期の短いグレーティ
ングの作製に適している。また、図８に示すような光学
系は、除震光学ベンチ上に配置する必要がある。Ｈｅ−
Ｃｄレーザの３２５０Å光を用いる場合は紫外光透過特
性のよい石英製などの光学素子を用いる。

【００７１】図８の光学系を用いてエミッタを作製する
場合、より詳しくは、図８の光学系の光源(レーザ)から
のレーザビームをビームスプリッタ(ハーフミラー)で２
ビームに分割し拡大した後に、数１あるいは数２で決定
した角θ(θ₁，θ₂)で基板(フォトレジスト基板)に入射
させる。このようにして、フォトレジスト上には縞模様
のパターンが露光され、そのピッチは、一例として、波
長λ＝４８８０Å＝４８８ｎｍ、θ＝π／４の場合、Λ
≒３４５．１ｎｍとなる。すなわち数百ｎｍとなる。さ
らに照射される光の縞模様と直交する方向の強度分布は
図１０に示すように正弦波となる。従って、フォトレジ
ストを露光・現像した後のレジストの縞形状の断面形状
は図１１に示すように先端が丸くなった先鋭化された形
状になり、その曲率半径は５０から６０ｎｍになる。従
って、このような二光束干渉露光法を用いて、先鋭化さ
れたエミッタを作製することができる。

【００７２】図１２はこの作製方法を説明するための図
である。図１２を参照すると、まず、基板１に、レジス
ト２として、ポジレジストであるノボラック系のフォト
レジスト(例えば東京応化製ＴＳＭＲ−Ｖ９０)をスピン
コートなどの方法で塗布し、第一回目の露光を行なう
(図１２(ａ))。この後、基板を９０度回転させ、第一回
目の露光と同様に、第二回目の露光を行なう(図１２
(ｂ))。この後，現像を行なう。レジストはポジ型なの
で、現像を行なうと、図１２(ｃ)の黒い部分のように、
二回の露光で露光されなかったところだけが残る。結果
として、レジスト２の形状は、先端の曲率半径が図１１
と同様に数十ｎｍで、ピッチが数百ｎｍの先鋭化された
エミッタ形状が図１３のように格子状に配列された形と
なる。

【００７３】この後、Ａｒ⁺イオン注入を行なうことに
よりレジスト２は低抵抗化され、エミッタとしての機能
を発揮するようになる。ここで、Ａｒ⁺イオンの注入条
件は、一例として加速電圧：１００Ｋｅｖ、注入量：３
×１０¹⁶ｃｍ^-2である。なお、ここではレジストのエミ
ッタ形状を作製した後、低抵抗化を行なっているが、最
初から抵抗の低いレジストを用いても同様なエミッタを
作製することができる。

【００７４】このように、二光束干渉露光法を用いる方
法では、Ｘ線リソグラフィーのような高価な設備なしに
高密度にエミッタを作製することができる。また、レジ
スト２がそのままエミッタとなり、また、光の干渉縞に
よる露光でエミッタを作製しているので、エミッタ間隔
が確実に決まり、これにより、工程が簡単になり歩留ま
りが向上する。

【００７５】なお、二光束干渉露光の回数は２回に限ら
れることはなく３回以上でも良い。また露光の後に、次
の露光のために基板を回転させる角度は９０度に限られ
ることはなく他の角度でもよい。また光束の数も二つに
限らず、三つ、四つでも良い。この時、干渉模様はドッ
ト状になるので、基板を回転しなくても一度の露光で済
ませることも可能である。

【００７６】このように、二光束干渉露光法を用いる場
合には、エミッタ形状に加工されたフォトレジストその
ものを低抵抗化することによりエミッタとしての機能を
持たせている。換言すれば、上述の工程例では、エミッ
タ材料としては低抵抗化されたフォトレジストに限定さ
れる。しかしながら、実際は、より高い耐プロセス性や
放射電流の安定性等の理由から所望の材料を用いたい場
合がある。

【００７７】図１４には、エミッタ材料を例えばＤＬＣ
(Diamond Like Carbon)にしたい場合が示されている。
この場合には、まず、基板１上に、エミッタ材料２とし
て、ＤＬＣをデポしておく。その上に、レジスト２’と
して、例えば東京応化製フォトレジストＯＦＰＲ５００
０をスピンコートにより塗布し、９０℃、３０分でプリ
ベークする。その後、前述のように二光束干渉露光、現
像を行ない、１１０℃、２０分のポストベークを行なっ
てエミッタ形状を作製する(図１４(ａ))。この後、ＲＩ
Ｅによりエッチングを行なう。この時、フォトレジスト
２’とＤＬＣ２のエッチングスピードをほぼ等しくする
ために、エッチングガスを流量比ＣＯ₂：Ａｒ＝３０ｓ
ｃｃｍ：７．５ｓｃｃｍの混合ガスとし、圧力０．０５
Ｔｏｒｒ、パワー密度４ｍＷ／ｍｍ²でエッチングを行
なう。この条件ではＤＬＣ２とフォトレジスト２’のエ
ッチレートがほぼ等しいので、フォトレジスト２’のエ
ミッタ形状がそのままＤＬＣ２に転写される(図１４
(ｂ))。以上のような方法で、二光束干渉法により作製
されるエミッタ形状を持つＤＬＣのエミッタを作製する
ことができる。なお、エッチングガスとして、ＣＯ₂の
代わりにＯ₂を用いても同様な加工を行なうことができ
る。また、ここでは、エミッタ材料２としてＤＬＣを用
いたが、レジストと等しいエッチレートで加工できる材
料エッチング条件の組み合わせであれば、他の材料でも
同様のエミッタを作製できることは言うまでもない。

【００７８】図１４のような方法によりエミッタを所望
の材料で作製することができるが、実際には、放射電流
を制御するためにゲート電極を持つ構造が必要になる。
図１５は二光束干渉露光法により前述のような仕方で作
製したエミッタにゲート構造を作製する工程例を示す図
である。

【００７９】図１５の工程例では、先ず、二光束干渉露
光法によりエミッタ２を形成する(図１５(ａ)。この場
合、エミッタ２は、二光束干渉露光法によりＤＬＣ上に
エミッタ形状のフォトレジストパターンを形成後、ＲＩ
Ｅによりフォトレジストのエミッタ形状をＤＬＣに転写
して形成されても良いし、あるいは、二光束干渉露光法
によりエミッタ形状のレジストパターンを形成し、これ
をハードベークした後、Ａｒ⁺イオン注入によりレジス
トを低抵抗化して形成されても良い。

【００８０】このようにして、エミッタ２を作製した
後、ゲート絶縁膜５とゲート電極膜６をデポする(図１
５(ｂ))。

【００８１】その後、エミッタ形状が埋もれるようにレ
ジスト７を塗布する(図１５(ｃ))。この時、塗布したレ
ジスト７の表面が平坦化されるように膜厚等を調整す
る。この後、レジスト７をＯ₂ガスあるいはＯ₂に微量の
ＣＨＦ₃を添加した混合ガスによりドライエッチングで
エッチバックする(図１５(ｄ))。そして、エミッタ２の
先端上のゲート電極６が露出したところでエッチングを
終了する。エッチングを終了する時刻、いわゆるエンド
ポイントの検知は顕微鏡でエッチング中の表面を観察
し、先端が現われたところでエッチングを中止するよう
にして行なうことができる。しかし、より効率的には、
Ｏ₂ガスあるいはＯ₂とＣＨＦ₃の混合ガスにＡｒなどの
物理的エッチングを行なうためのガスを混合したものを
エッチングガスとして使用し、ドライエッチング装置の
チャンバ内ガス中のゲート電極材料の分圧を分圧真空計
(真空分析計とも言う)により測定しながらエッチングを
行なう。レジストのエッチングが進み、ゲート電極が露
出するとエッチングガス中のＡｒの働きによりゲート電
極がエッチングされ始め、チャンバ内のガス中に放出さ
れる。したがって、チャンバ内ガス中のゲート電極材料
の分圧が上昇する。これを先に述べた分圧真空計で検出
し、エッチングのエンドポイントを検知することができ
る。

【００８２】このようにして、レジスト７のエッチバッ
クを行なった後、主にウェットエッチングによりゲート
電極６とゲート絶縁膜５をエッチングし開口を作製する
(図１５(ｅ))。しかる後、レジスト７を剥離液または酸
素プラズマで除去し、ゲート電極を持つ構造を作製する
(図１５(ｆ))。

【００８３】以上のような方法でゲート電極を持つ構造
を作製することができる。なお、エミッタ先端のゲート
電極のみを露出する方法としては上記のエッチバック以
外に、レジスト全面に、現像後のエミッタ先端のゲート
電極のみがレジストから露出するように適当なパワーで
露光を行ない、現像、ベークを行なうようにしても良
い。

【００８４】また、図１５の説明では、エミッタ２が二
光束干渉露光法により作製されるとしたが、図１５の工
程例において、エミッタとしては二光束干渉露光法以外
の方法(例えば、図４乃至図７のいずれかの方法、ある
いは、後述の種々の方法)で作製したエミッタにも、図
１５の工程(ゲート電極をもつ構造の作製工程)を適用で
きる。

【００８５】図１６は本発明に係る電界放出型電子源の
他の作製工程例を示す図である。図１６の作製工程例で
は、基板１上に第一のフォトレジスト１２を塗布し、該
第一のフォトレジスト１２上に第一のフォトレジスト１
２と反対のトーンの第二のフォトレジスト１４を塗布
し、エミッタ作製のための露光を行なった後、第二のレ
ジスト１４と第一のレジスト１２を現像することによ
り、第二のレジスト１４をゲート電極とし、第一のレジ
スト１２をエミッタとする引き出しゲート電極構造を作
製することを意図している。

【００８６】すなわち、図１６の工程例では、より具体
的には、基板１上にポジレジスト１２を塗布後、プリベ
ークを行ない、その上に、いわゆるミキシング防止膜１
３を塗布し、さらにその上にネガレジスト１４あるいは
ネガの感光性ポリイミド１４を塗布し、プリベークを行
なう(図１６(ａ))。ここで、ポジレジスト１２としては
例えば東京応化製ＴＳＭＲ−Ｖ９０を用い、ミキシング
防止膜１３としては例えば東京応化製ＴＰＦを用い、ネ
ガレジスト１４としては例えば東京応化製ＴＨＭＲ−ｉ
ＮＰＳ４を用い、また、感光性ポリイミド１４として
は例えば宇部興産製ＬＩＴＨＯＣＯＡＴＰＩ−４００
を用いることができる。

【００８７】その後、前述した二光束干渉露光を行なう
(図１６(ｂ))。そして、先ず、上層のネガレジストまた
は感光性ポリイミド１４を現像する(図１６(ｃ))。次い
で、ミキシング防止膜１３を除去する(図１６(ｄ))。こ
こで、ミキシング防止膜１３に東京応化製ＴＰＦのもの
を使用する場合は、水で除去を行なう。次いで、ポジレ
ジスト１２を現像する(図１６(ｅ))。ここで、ポジレジ
スト１２は、前述したように光が照射されないところが
残るので、格子状にエミッタ形状が配置される。一方、
上層のネガレジストまたは感光性ポリイミド１４は、光
が照射されたところが残るので、下層のポジレジスト１
２のエミッタ形状が突出しているところがなくなり、エ
ミッタとエミッタの間の部分が残る。すなわち、エミッ
タと位置がアライメントされた網状の形状になる。この
後、ハードベーク、Ａｒ⁺イオン注入により、ポジレジ
スト１２とネガレジスト(あるいは感光性ポリイミド)１
４が同時に低抵抗化される。先に述べたように、上層の
ネガレジスト(あるいは感光性ポリイミド)１４は、ポジ
レジスト１２のエミッタ先端上が開口している網形状に
なっているので、低抵抗化されればゲート電極として機
能する。以上述べた加工法は露光、現像のみでエミッタ
とゲート電極を同時に作製できるので非常に工程が簡単
である。

【００８８】なお、図１６の工程例においても、二光束
干渉露光の回数は２回に限られることはなく３回以上で
もよい。また、露光の後に、次の露光のために基板を回
転させる角度は９０度に限られることはなく他の角度で
もよい。また光束の数も二つに限らず、三つ、四つでも
良い。この時、干渉模様はドット状になるので、基板を
回転しなくても一度の露光で済ませることも可能であ
る。また、特に干渉露光法を用いず、一般的なフォトマ
スクを用いた露光方法でも上記と同様にゲート電極とエ
ミッタを同時に作製することができる。

【００８９】また、図１７は本発明に係る電界放出型電
子源の他の作製工程例を示す図である。図１７の作製工
程例では、エミッタ材料となる膜２上にフォトレジスト
２’を塗布し、二つ以上の光束の干渉により生じる干渉
模様によりフォトレジスト２’を露光する干渉露光法に
より、基板上のフォトレジスト２’を露光し、現像し、
作製したレジストパターンをエッチングマスクとしてエ
ミッタ材料２をエッチングしてエミッタ形状に加工する
ことを意図している。

【００９０】すなわち、図１７の工程例では、より具体
的に、基板１上にＳｉ，Ｗなどのエミッタ材料膜２を形
成し、このエミッタ材料膜２の上に、東京応化製ＴＳＭ
Ｒ−Ｖ９０等のポジ型レジスト２’を１μｍ程度以下の
膜厚で塗布する(図１７(ａ))。次いで、前述した二光束
干渉露光法により露光、現像を行なう。この結果、レジ
スト２’は、露光されなかった部分が格子状のレジスト
パターンとして残る(図１７(ｂ))。しかる後、このレジ
ストパターン２’をエッチングマスクとしてドライエッ
チングを行なう。実際にはＲＩＥ装置でＳＦ₆／Ｏ₂／Ｃ
ＨＦ₃の混合ガスによりエッチングを行なう。ＣＨＦ₃の
作用によりエッチングは等方性になり、レジストパター
ン２’の下のエミッタ材料２がアンダーエッチングされ
る(図１７(ｃ))。この後、Ｏ₂プラズマ、剥離液などに
よりレジスト２’を除去し(図１７(ｄ))、図１７(ｃ)と
同様に等方性エッチングを行なうことにより、エミッタ
材料２の先端を丸くする(図１７(ｅ))。

【００９１】以上のような方法でエミッタ形状を作製す
る際、レジストパターン２’は二光束干渉露光法により
数百ｎｍピッチで作製できる。このように、Ｘ線リソグ
ラフィーを用いなくても高密度にエミッタ２を作製でき
る。

【００９２】なお、この場合も、二光束干渉露光の回数
は２回に限られることなく３回以上でも良い。また、露
光の後に、次の露光のために基板を回転させる角度は９
０度に限られることはなく他の角度でもよい。また光束
の数も二つに限らず、三つ、四つでも良い。この時、干
渉模様はドット状になるので、基板を回転しなくても一
度の露光で済ませることも可能である。

【００９３】なお、図１７の工程例では、レジスト２’
をエッチングマスク材として用いており、上記工程例の
ようにレジスト２’がエッチングマスクで、エミッタ材
料２がＳｉ等の無機系の場合は主にＳＦ₆／Ｏ₂／ＣＨＦ
₃の混合ガスによりエミッタ材料２のエッチングが可能
なので問題ない。しかしながら、例えばエミッタ材料２
が炭素系の場合はエッチングの選択比の点から問題が生
じる。すなわち、炭素系のエミッタ材料２をＲＩＥ等で
ドライエッチングする場合、エッチング後の表面の荒れ
を防ぐため、Ｏ₂／ＣＨＦ₃の混合ガスによるＲＩＥまた
はＯ₂のみの等方性ドライエッチングを行なうが、この
時、このＯ₂ガスによりレジスト２’もエッチングされ
てしまうという問題が生じる。

【００９４】図１８は本発明に係る電界放出型電子源の
他の作製工程例を示す図である。図１８の作製工程例
は、図１７の工程例における上述のような問題を回避す
ることを意図しており、エミッタ材料膜上にマスキング
材料膜を形成した上で、マスキング材料膜上にフォトレ
ジストを塗布し、二つ以上の光束の干渉により生じる干
渉模様によりフォトレジストを露光する干渉露光法によ
り、基板上のフォトレジストを露光し、現像し、作製し
たレジストパターンをエッチングマスクとしてマスキン
グ材料をエッチングし、パターニングされたレジストと
マスキング材料あるいはマスキング材料のみをエッチン
グマスクとしてエミッタ材料をエッチングしてエミッタ
形状に加工することを特徴としている。

【００９５】すなわち、図１８の工程例は、より具体的
には、炭素系のエミッタ材料２とレジスト２’との間
に、Ｏ₂に微量のＣＨＦ₃を添加した混合ガスによるエッ
チングに耐える材料の膜(例えばＳｉＯ₂、Ｓｉ₃Ｎ₄等)
１７を介在させる(図１８(ａ))。ここで、レジスト２’
としては例えば東京応化製ＴＳＭＲ−Ｖ９０等のポジ型
レジストを用いる。

【００９６】しかる後、二光束干渉露光法によりポジレ
ジスト２’のレジストパターンを形成する(図１８
(ｂ))。そして、このレジストパターン２’をマスクに
してＳｉＯ₂、Ｓｉ₃Ｎ₄等の膜１７をエッチング・パタ
ーニングする(図１８(ｃ))。

【００９７】このように膜１７をエッチングした後、エ
ッチングした膜１７をマスクとして(マスキング材とし
て)炭素系エミッタ材料２をエッチングする(図１８
(ｄ))。実際には、Ｏ₂のみの等方性ドライエッチングあ
るいはＯ₂／ＣＨＦ₃の混合ガスでＲＩＥ装置によりエッ
チングを行なう。このようなエッチングは等方性がある
ので、レジストパターンの下のエミッタ材料がアンダー
エッチングされる。

【００９８】その後、レジストを剥離液または酸素プラ
ズマにより除去し、マスキング材１７を弗酸あるいはＣ
ＨＦ₃に微量のＯ₂を混合したガスのドライエッチングに
より除去する(図１８(ｅ))。次いで、前述したと同様に
等方性エッチングによりエミッタ材料２の先端を丸める
(図１８(ｆ))。このような方法によりレジストを使いつ
つ、炭素系エミッタ材料２を加工することができ、エミ
ッタ材料の選択の自由度を広げることができる。

【００９９】上述の例では、マスキング材料１７とし
て、ＳｉＯ₂、Ｓｉ₃Ｎ₄等を用いたが、マスキング材１
７としてはＳｉＯ₂、Ｓｉ₃Ｎ₄等に限定されることな
く、レジストを侵さずにエッチングされ、且つエミッタ
材料をエッチングするガスまたは液体に侵されない任意
の材料を用いることができる。

【０１００】また、図１８の工程例でも、レジストパタ
ーンは二光束干渉露光法により数百ｎｍピッチで作製で
きるので、Ｘ線リソグラフィーを用いなくても高密度に
エミッタを作製できる。また、この場合も、二光束干渉
露光の回数は２回に限られることはなく３回以上でも良
い。また露光の後に、次の露光のために基板を回転させ
る角度は９０度に限られることはなく他の角度でもよ
い。また光束の数も二つに限らず、三つ、四つでも良
い。この時、干渉模様はドット状になるので、基板を回
転しなくても一度の露光で済ませることも可能である。

【０１０１】また、図１９は本発明に係る電界放出型電
子源の他の作製工程例を示す図である。図１９の作製工
程例では、エミッタ材料となる膜２上にフォトレジスト
２’を塗布し、二つ以上の光束の干渉により生じる干渉
模様によりフォトレジストを露光する干渉露光法によ
り、基板上のフォトレジスト２’を露光し、現像し、作
製したレジストパターンをエッチングマスクとしてエミ
ッタ材料２をエッチングしてエミッタ形状に加工し、該
レジストパターンをキャップとしてゲート絶縁膜５とゲ
ート電極膜６を堆積し、その後、レジストパターンを除
去することにより、引き出しゲート電極を持つ構造とし
たことを特徴としている。

【０１０２】すなわち、図１９の工程例では、より具体
的に、基板１上にＳｉ，Ｗなどのエミッタ材料膜２を形
成し、このエミッタ材料膜２の上に東京応化製ＴＳＭＲ
−Ｖ９０等のポジ型レジスト２’を１μｍ程度以下の膜
厚で塗布する(図１９(ａ))。次いで、前述した二光束干
渉露光法により露光、現像を行なう。この結果、レジス
ト２’は、露光されなかった部分が格子状のレジストパ
ターンとして残る(図１９(ｂ))。しかる後、このレジス
トパターン２’をエッチングマスクとしてドライエッチ
ングを行なう。実際にはＲＩＥ装置でＳＦ₆／Ｏ₂／ＣＨ
Ｆ₃の混合ガスによりエッチングを行なう。ＣＨＦ₃の作
用によりエッチングは等方性になり、レジストパターン
２’の下のエミッタ材料２がアンダーエッチングされる
(図１９(ｃ))。

【０１０３】しかる後、レジスト２’をキャップ材とし
てゲート絶縁膜(例えばＳｉＯ₂)５を蒸着する。なお、
この際、キャップ２’下へのデポ膜の回り込みがあると
いけないので、ＣＶＤなどの回り込みの良いデポ方法で
はなく、チムニーなどを用いた真空蒸着法が好ましい。
さらに、ゲート電極膜(例えばＮｂ)６を同様に真空蒸着
法でデポする。これによりエミッタ２の先端にはゲート
絶縁膜５とゲート電極膜６はデポされず、また、エミッ
タ２の周辺に隙間が残る(図１９(ｄ))。

【０１０４】しかる後、剥離液あるいはＯ₂ガスのドラ
イエッチングによりレジスト２’を除去する。これによ
り、レジスト２’上のゲート絶縁膜５とゲート電極６は
レジスト２’とともに除去され、また、ゲート絶縁膜５
の開口も広がる(図１９(ｅ))。次いで、エミッタ２の先
端に丸みをつける必要がある場合、等方的なドライエッ
チング(ＣＨＦ₃のみまたはＳＦ₆とＣＨＦ₃またはＳＦ₆
とＣＨＦ₃とＯ₂の混合ガス)により先端を丸める(図１９
(ｆ))。

【０１０５】以上のような方法でエミッタ形状とゲート
構造が作製され、ゲート電極６へ印加する電圧により電
界放射を制御することができる。

【０１０６】図１９の工程例でもレジストパターンは二
光束干渉露光法により数百ｎｍピッチで作製できるの
で、Ｘ線リソグラフィーを用いなくても高密度にエミッ
タを作製できる。また、エミッタ材料も、Ｓｉに限ら
ず、Ｗ、Ｍｏ、Ｔａ、Ｐｔ、ＳｉＣなどでも良い。ま
た、ゲート絶縁膜，ゲート電極膜の材料もＳｉＯ₂、Ｎ
ｂに限らず、プロセス上問題ない範囲で他の材料を選択
できる。例えば、ゲート絶縁膜には、Ｓｉ₃Ｎ₄，Ａｌ₂
Ｏ₃，低分子量四フッ化エチレン樹脂(ＰＴＦＥ)などの
有機絶縁膜を用いることができゲート電極膜には、Ａ
ｌ，Ｐｔ等の金属を用いることができる。

【０１０７】また、二光束干渉露光の回数は２回に限ら
れることはなく３回以上でもよい。また露光の後に、次
の露光のために基板を回転させる角度は９０度に限られ
ることはなく他の角度でも良い。また光束の数も二つに
限らず、三つ、四つでも良い。この時、干渉模様はドッ
ト状になるので、基板を回転しなくても一度の露光で済
ませることも可能である。

【０１０８】なお、図１９の工程例では、レジストをエ
ッチングマクス材として用いており、上記工程例のよう
にレジストがエッチングマスクで、エミッタ材料がＳｉ
等の無機系の場合は主にＳＦ₆／Ｏ₂／ＣＨＦ₃の混合ガ
スによりエミッタ材料のエッチングが可能なので問題な
い。しかしながら、例えばエミッタ材料が炭素系の場合
はエッチングの選択比の点から問題が生じる。すなわ
ち、炭素系をＲＩＥ等でドライエッチングする場合、エ
ッチング後の表面の荒れを防ぐため、Ｏ₂に微量のＣＨ
Ｆ₃を添加した混合ガスによるＲＩＥまたはＯ₂のみの等
方性ドライエッチングを行なうが、この時、このＯ₂ガ
スによりレジストもエッチングされてしまうという問題
が生じる。

【０１０９】図２０は本発明に係る電界放出型電子源の
作製工程例を示す図である。図２０の作製工程例は、図
１９の工程例における上述のような問題を回避すること
を意図しており、エミッタ材料膜上にマスキング材料膜
を形成した上で、マスキング材料膜上にフォトレジスト
を塗布し、二つ以上の光束の干渉により生じる干渉模様
によりフォトレジストを露光する干渉露光法により、基
板上のフォトレジストを露光し、現像し、作製したレジ
ストパターンをエッチングマスクとしてマスキング材料
をエッチングし、パターンニングされたレジストとマス
キング材料あるいはマスキング材料のみをエッチングマ
スクとしてエミッタ材料をエッチングしてエミッタ形状
に加工し、パターニングされたレジストとマスキング材
料あるいはマスキング材料のみをキャップとしてゲート
絶縁膜とゲート電極膜を堆積し、その後、レジストとマ
スキング材料を除去することにより、引き出しゲート電
極をもつ構造とすることを特徴としている。

【０１１０】すなわち、図２０を参照すると、炭素系エ
ミッタ材料２とレジスト２’との間に例えばＯ₂に微量
のＣＨＦ₃を添加した混合ガスによるエッチングに耐え
る材料の膜(例えばＳｉＯ₂，Ｓｉ₃Ｎ₄等)１７を介在さ
せる(図２０(ａ))。ここで、レジスト２’としては例え
ば東京応化製ＴＳＭＲ−Ｖ９０等のポジ型レジストを用
いる。

【０１１１】しかる後、二光束干渉露光法によりポジレ
ジスト２’のレジストパターンを形成する(図２０
(ｂ))。そして、このレジストパターンをマスクにして
ＳｉＯ₂，Ｓｉ₃Ｎ₄等の膜１７をエッチング・パターニ
ングする(図２０(ｃ))。

【０１１２】このように膜１７をエッチングした後、エ
ッチングした膜１７をマスクとして炭素系エミッタ材料
２をエッチングする(図２０(ｄ))。実際には、Ｏ₂のみ
の等方性ドライエッチングあるいはＯ₂に微量のＣＨＦ₃
を混合したガスでＲＩＥ装置によりエッチングを行な
う。このようなエッチングは等方性があるので、レジス
トパターンの下のエミッタ材料２がアンダーエッチング
される。

【０１１３】その後、エッチングマスク材１７をキャッ
プ材としてゲート絶縁膜(例えばＳｉＯ₂)５を蒸着す
る。なお、この際、キャップ１７下へのデポ膜の回り込
みがあるといけないので、ＣＶＤなどの回り込みの良い
デポ方法ではなく、チムニーなどを用いた真空蒸着法が
好ましい。さらに、ゲート電極膜(例えばＮｂ)６を同様
に真空蒸着法でデポする。これによりエミッタ２の先端
にはゲート絶縁膜５とゲート電極膜６はデポされず、ま
た、エミッタ２の周辺に隙間が残る(図２０(ｅ))。

【０１１４】しかる後、弗酸あるいはＣＨＦ₃に微量の
Ｏ₂を混合したガスのドライエッチングによりマスキン
グ材料１７を除去する。これにより、マスキング材料１
７上のゲート絶縁膜５とゲート電極６はマスキング材料
１７とともに除去され、またゲート絶縁膜５の開口も広
がる(図２０(ｆ))。次いで、図１９(ｆ)の工程と同様に
等方性エッチングによりエミッタ２の先端を丸める(図
２０(ｇ))。このような方法によりレジストを使いつ
つ、炭素系エミッタ材料を加工することができ、エミッ
タ材料の選択の自由度を広げることができる。

【０１１５】以上のような方法でエミッタ形状とゲート
構造が作製され、ゲート電極６へ印加する電圧により電
界放射を制御することができる。図２０の工程例でも、
レジストパターンは二光束干渉露光法により数百ｎｍピ
ッチで作製できるので、Ｘ線リソグラフィーを用いなく
ても高密度にエミッタを作製できる。

【０１１６】また、二光束干渉露光の回数は２回に限ら
れることはなく３回以上でも良い。また露光の後に、次
の露光のために基板を回転させる角度は９０度に限られ
ることはなく他の角度でもよい。また光束の数も二つに
限らず、三つ、四つでも良い。この時、干渉模様はドッ
ト状になるので、基板を回転しなくても一度の露光で済
ませることも可能である。

【０１１７】また、エミッタ材料膜上にマスキング材料
を島状構造に堆積し、該島状構造のマスキング材料をエ
ッチングマスクとしてエミッタ材料をエッチングしてエ
ミッタ形状に加工することもできる。すなわち、薄膜の
形成過程の初期に生じる島状構造をマスキング材料に利
用することもできる。図２１はＡｇの薄膜を１０^-8Ｔｏ
ｒｒの真空中、基板温度１８０℃で基板上に２０ｎｍ程
度の膜厚で蒸着した場合(この段階で蒸着を停止した場
合)の結果(最もありふれた例の一つとして、Ａｇを基板
上に蒸着したときの静的方法による電子顕微鏡観察の結
果)を示す図である。このように形成されたＡｇ薄膜
は、肉眼では一様に見えるが、電子顕微鏡で倍率を拡大
して観察すると、図２１のように必ずしも一様でないこ
とがわかる。特に、質量膜厚が十分小さいと、薄膜は連
続的ではなく、島が点々と海の上に浮いているような構
造になっていることがわかる。このような状態の構造を
島状構造(island structure)という。大部分の薄膜は、
形成の初期にはこのような島状構造をもつ。図２１の島
の大きさは数十ｎｍであり、これをエミッタ材料２のマ
スクあるいはゲート絶縁膜５とゲート電極６を蒸着する
ときのキャップとして用い、エミッタ形状やゲート構造
をもつ電界放射型電子源を作製することができる。

【０１１８】図２２は本発明に係る電界放出型電子源の
他の作製工程例を示す図であり、図２２の工程例では、
薄膜の形成過程の初期に生じる島状構造をマスキング材
料に利用している。但し、図２２の例(さらには以下の
各例)では、Ａｇの島状構造のかわりに、Ａｌの縞状構
造を用いる場合が示されている。図２２を参照すると、
基板１上にエミッタ材料２をデポする(図２２(ａ))。こ
こで、エミッタ材料２としては、Ｓｉ，ＤＬＣ，フォト
レジストなどの金属以外の材料を用いる。このようにエ
ミッタ材料をデポした後、Ａｌを真空蒸着し、島状構造
１７が残っている段階で蒸着を停止する(図２２(ｂ))。
しかる後、この島状構造１７をエッチングマスクとして
ドライエッチングを行なう。実際には、エミッタ材料２
がＳｉの場合はＳＦ₆／Ｏ₂／ＣＨＦ₃の混合ガスによ
り、ＤＬＣやフォトレジストなど炭素系材料の場合はＯ
₂のみまたはＯ₂に微量のＣＨＦ₃を混合したガスによ
り、ＲＩＥ装置でエッチングを行なう。この場合、ＣＨ
Ｆ₃の作用によりエッチングは等方性になり、島状構造
パターン１７の下のエミッタ材料２がアンダーエッチン
グされる(図２２(ｃ))。この後、塩素系ガスのプラズマ
や５０℃程度の燐酸＋酢酸＋水の混合液などにより島状
構造１７を除去し(図２２(ｄ))、図２２(ｃ)の工程と同
様に等方性エッチングを行なうことにより、エミッタ２
の先端を丸くする(図２２(ｅ))。

【０１１９】以上のような方法でエミッタ形状を作製で
き、この際、島状構造は真空蒸着により数百ｎｍピッチ
で作製できるので、Ｘ線リソグラフィーを用いなくても
高密度にエミッタを作製できる。

【０１２０】なお、図２２の工程例のようにＡｌの島状
構造がエッチングマスクで、エミッタ材料がＳｉの場合
はＳＦ₆／Ｏ₂／ＣＨＦ₃の混合ガスにより、また、エミ
ッタ材料がＤＬＣやフォトレジストなどの炭素系材料の
場合はＯ₂に微量のＣＨＦ₃を添加した混合ガスにより、
エッチングを行なうので問題ない。しかしながら、エミ
ッタ材料が例えばＷ、Ｔｉ、Ｔａ、Ｐｔなどの金属の場
合は、Ａｌ島状構造とエミッタ材料とのエッチングの選
択比の点から問題が生じる。すなわち、金属をＲＩＥ等
でドライエッチングする場合、塩素系のガスによるＲＩ
Ｅでエッチングを行なうが、この時、この塩素系ガスに
よりＡｌ島状構造もエッチングされてしまうという問題
が生じる。

【０１２１】図２３は本発明に係る電界放出型電子源の
他の作製工程例を示す図である。図２３の作製工程例
は、図２２の工程例における上述のような問題を回避す
ることを意図しており、エミッタ材料膜上の第一のマス
キング材料膜上に、島状構造に第二のマスキング材料を
堆積し、該島状構造の第二のマスキング材料をエッチン
グマスクとして第一のマスキング材料をエッチングし、
第二のマスキング材料と第一のマスキング材料あるいは
第一のマスキング材料のみをエッチングマスクとしてエ
ミッタ材料をエッチングしてエミッタ形状に加工するこ
とを特徴としている。

【０１２２】すなわち、図２３を参照すると、基板１上
にＷ、Ｔｉ、Ｔａ、Ｐｔなどの金属のエミッタ材料２を
形成し、このエミッタ材料膜２上に、塩素ガスによるエ
ッチングに耐える材料の膜(例えばＳｉＯ₂、Ｓｉ₃Ｎ
₄等)１７をデポする(図２３(ａ))。しかる後、前述した
ように、Ａｌを真空蒸着し、島状構造１７’が残ってい
る段階で蒸着を停止する(図２３(ａ))。

【０１２３】しかる後、このＡｌ島状構造１７’をマス
クにしてＳｉＯ₂、Ｓｉ₃Ｎ₄等の膜１７をエッチング・
パターニングし(図２３(ｃ))、これをマスキング材１７
として、金属のエミッタ材料２をエッチングする。実際
には、塩素系ガスを用いて等方性エッチングを行なう。
これにより、Ａｌ島状構造の下のエミッタ材料２がアン
ダーエッチングされる(図２３(ｄ))。

【０１２４】その後、塩素系ガスのプラズマや５０℃程
度の燐酸＋酢酸＋水の混合液などにより、Ａｌ島状構造
１７’を除去し、マスキング材１７を弗酸あるいはＣＨ
Ｆ₃に微量のＯ₂を添加した混合ガスにより除去し(図２
３(ｅ))、塩素系ガスあるいはウェットエッチャントの
等方性エッチングにより、エミッタ２に丸みをつける
(図２３(ｆ))。このような方法により、島状構造を使い
つつ、エミッタ材料の選択の自由度を広げることができ
る。なお、マスキング材料１７は、ＳｉＯ₂、Ｓｉ₃Ｎ₄
等に限定されるものではなく、島状構造を侵さずにエッ
チングされ、かつ、エミッタ材料をエッチングするガス
または液体に侵されない任意の材料を用いることができ
る。

【０１２５】以上のような方法で、金属のエミッタ材料
に関しても、エミッタ形状を作製できる。この場合、島
状構造は真空蒸着により数百ｎｍピッチで作製できるの
で、Ｘ線リソグラフィーを用いなくても高密度にエミッ
タを作製できる。

【０１２６】図２４は本発明に係る電界放出型電子源の
他の作製工程例を示す図であり、図２４の工程例では、
エミッタ材料膜上に島状構造にマスキング材料を堆積
し、該島状構造のマスキング材料をエッチングマスクと
してエミッタ材料をエッチングしてエミッタ形状に加工
し、島状構造のマスキング材料をキャップとしてゲート
絶縁膜とゲート電極膜を堆積し、その後、島状構造のマ
スキング材料を除去することにより、引き出しゲート電
極をもつ構造とすることを特徴としている。

【０１２７】すなわち、図２４の工程例では、基板１上
にエミッタ材料２をデポする(図２４(ａ))。ここで、エ
ミッタ材料２としては、Ｓｉ，ＤＬＣ，フォトレジスト
などの金属以外の材料を用いることができる。しかる
後、前述したように、Ａｌを真空蒸着し、島状構造１７
が残っている段階で蒸着を停止する(図２４(ｂ))。

【０１２８】しかる後、この島状構造１７をエッチング
マスクとしてエミッタ材料２にドライエッチングを行な
う。実際には、エミッタ材料がＳｉの場合はＳＦ₆／Ｏ₂
／ＣＨＦ₃の混合ガスにより、ＤＬＣやフォトレジスト
など炭素系材料の場合はＯ₂／ＣＨＦ₃の混合ガスによ
り、ＲＩＥ装置でエッチングを行なう。この場合、ＣＨ
Ｆ₃の作用によりエッチングは等方性になり、島状構造
パターン１７の下のエミッタ材料２がアンダーエッチン
グされる(図２４(ｃ))。

【０１２９】しかる後、Ａｌ島状構造１７をキャップ材
としてゲート絶縁膜(例えばＳｉＯ₂)５を蒸着する。な
お、この際、キャップ１７の下へのデポ膜の回り込みが
あるといけないので、ＣＶＤなどの回り込みの良いデポ
方法ではなく、チムニーなどを用いた真空蒸着法が好ま
しい。さらに、ゲート電極膜(例えばＮｂ)６を同様に真
空蒸着法でデポする。これによりエミッタ２の先端には
ゲート絶縁膜５とゲート電極膜６はデポされず、また、
エミッタ２の周辺に隙間が残る(図２４(ｄ))。

【０１３０】この後、塩素系ガスのプラズマや５０℃程
度の燐酸＋酢酸＋水の混合液などにより島状構造１７を
除去する。これにより、Ａｌ島状構造１７上のゲート絶
縁膜５とゲート電極６はＡｌ島状構造１７とともに除去
される(図２４(ｅ))。次いで、等方性エッチングを行な
うことにより、エミッタ２の先端を丸くする(図２４
(ｆ))。以上のような方法でエミッタ形状とゲート構造
が作製され、ゲート電極へ印加する電圧により電界放射
を制御することができる。島状構造は真空蒸着により数
百ｎｍピッチで作製できるので、Ｘ線リソグラフィーを
用いなくても高密度にエミッタを作製できる。

【０１３１】なお、図２４の工程例のようにＡｌの島状
構造がエッチングマスクで、エミッタ材料がＳｉの場合
はＳＦ₆／Ｏ₂／ＣＨＦ₃の混合ガスにより、また、エミ
ッタ材料がＤＬＣやフォトレジストなどの炭素系材料の
場合はＯ₂／ＣＨＦ₃の混合ガスにより、エッチングを行
なうので問題ない。しかしながら、エミッタ材料が例え
ばＷ、Ｔｉ、Ｔａ、Ｐｔなどの金属の場合はＡｌ島状構
造とエミッタ材料とのエッチングの選択比の点から問題
が生じる。すなわち、金属をＲＩＥ等でドライエッチン
グする場合、塩素系のガスによるＲＩＥでエッチングを
行なうが、この時、この塩素系ガスによりＡｌ島状構造
もエッチングされてしまうという問題が生じる。

【０１３２】図２５は本発明に係る電界放出型電子源の
作製工程例を示す図であり、図２５の作製工程例は、図
２４の工程例における上述のような問題を回避すること
を意図しており、エミッタ材料膜上に第一のマスキング
材料膜を形成した上で、第一のマスキング材料膜上に、
第二のマスキング材料を島状構造に堆積し、該島状構造
の第二のマスキング材料をエッチングマスクとして第一
のマスキング材料をエッチングし、第二のマスキング材
料と第一のマスキング材料あるいは第一のマスキング材
料のみをエッチングマスクとしてエミッタ材料をエッチ
ングしてエミッタ形状に加工し、第二マスキング材料と
第一のマスキング材料あるいは第一のマスキング材料の
みをキャップとしてゲート絶縁膜とゲート電極膜を堆積
し、その後、第二のマスキング材料と第一のマスキング
材料あるいは第一のマスキング材料のみを除去すること
により、引き出しゲート電極をもつ構造とすることを特
徴としている。

【０１３３】すなわち、図２５を参照すると、基板１上
にＷ、Ｔｉ、Ｔａ、Ｐｔなどの金属のエミッタ材料２を
形成し、このエミッタ材料上に塩素ガスによるエッチン
グに耐える材料の膜(例えばＳｉＯ₂、Ｓｉ₃Ｎ₄等)１７
をデポする(図２５(ａ))。

【０１３４】しかる後、前述したように、Ａｌを真空蒸
着し、島状構造１７’が残っている段階で蒸着を停止す
る(図２５(ｂ))。しかる後、このＡｌ島状構造１７’を
マスクにしてＳｉＯ₂、Ｓｉ₃Ｎ₄等の膜１７をエッチン
グ・パターニングし(図２５(ｃ))、これをマスキング材
１７として、金属のエミッタ材料２をエッチングする。
実際には、塩素系ガスを用いて等方性エッチングを行な
う。これにより、Ａｌ島状構造の下のエミッタ材料がア
ンダーエッチングされる(図２５(ｄ))。

【０１３５】その後、マスキング材１７をキャップ材と
してゲート絶縁膜(例えばＳｉＯ₂)５を蒸着する。な
お、この際、キャップ下へのデポ膜の回り込みがあると
いけないので、ＣＶＤなどの回り込みのよいデポ方法で
はなく、チムニーなどを用いた真空蒸着法が好ましい。
さらに、ゲート電極膜(例えばＮｂ)６を同様に真空蒸着
法でデポする。これによりエミッタ２の先端にはゲート
絶縁膜５とゲート電極膜６はデポされず、また、エミッ
タ２の周辺に隙間が残る(図２５(ｅ))。

【０１３６】その後、塩素系ガスのプラズマや５０℃程
度の燐酸＋酢酸＋水の混合液などによりＡｌ島状構造１
７’を除去し、マスキング材１７を弗酸あるいはＣＨＦ
₃に微量のＯ₂を添加した混合ガスにより除去し(図２５
(ｆ))、塩素系ガスあるいはウェットエッチャントの等
方性エッチングによりエミッタ材料２に丸みをつける
(図２５(ｇ))。このような方法により、島状構造を使い
つつ、エミッタ材料の選択の自由度を広げることができ
る。なお、マスキング材料１７は、ＳｉＯ₂、Ｓｉ₃Ｎ₄
等に限定されるものではなく、島状構造を侵さずにエッ
チングされ、かつ、エミッタ材料をエッチングするガス
または液体に侵されない任意の材料を用いることができ
る。

【０１３７】以上のような方法で、エミッタ形状とゲー
ト構造が作製され、ゲート電極へ印加する電圧により電
界放射を制御することができる。この場合、島状構造は
真空蒸着により数百ｎｍピッチで作製できるので、Ｘ線
リソグラフィーを用いなくても高密度にエミッタを作製
できる。

【０１３８】また、前述した図１５の作製工程例におい
て、ゲート構造の作製工程は次のような問題を含んでい
る。すなわち、図１５(ｄ)の工程において、レジストを
エッチングするとき、微小なエミッタ形状の先端部分が
レジストの表面に表われたところを分圧真空計により検
知してエッチングを止めるが、エッチングレートそのも
のが基板内でばらついているため、またフォトレジスト
の膜厚がばらついているため、一部のエミッタはエミッ
タ先端がレジスト表面に出ていなかったり、あるいは出
過ぎてしまったりする。出過ぎてしまった場合、ＲＩＥ
は物理的エッチングの作用によりゲート電極膜６やゲー
ト絶縁膜５もエッチングしてしまい、開口部の形状が所
望の形に仕上がらないという欠点がある。

【０１３９】図２６は本発明に係る電界放出型電子源の
他の作製工程例を示す図であって、図２６の工程例で
は、図１５の工程例における上述の欠点を回避し、確実
に開口を作製することを意図している。

【０１４０】すなわち、図２６を参照すると、エミッタ
形状２を作製した後(図２６(ａ))、ゲート絶縁膜５とゲ
ート電極膜６をデポする(図２６(ｂ))。その後、エミッ
タ形状の突出部が埋もれないようレジスト膜厚を調整し
てフォトレジスト２’を塗布し、次いで、ガラス板ある
いは石英板のようなフォトレジストが感光性をもつ波長
の光に対して透明である板１９をエミッタ先端部分のフ
ォトレジスト２’のみに接触するように載置する(図２
６(ｃ))。この板(例えば、ガラス板)１９において、フ
ォトレジスト２’を感光するための光が照射される側に
は、反射防止膜をコートしておく。ここで、反射防止コ
ートをしてある側から、平行光化された光を基板表面に
対して斜めに照射する。ガラス板の光源側の面と空気の
界面では反射防止膜がコートされているので、光は板
(ガラス板)１９中に入射する。入射した光は、ガラス板
のエミッタ側の面と空気の界面、あるいは、ガラス板と
空気の界面、あるいは、ガラス板とフォトレジスト界面
に到達する。ガラス板と空気の界面に到達した光は全反
射条件を満たし、また、ガラス板とフォトレジストとの
界面に到達した光はレジスト側に光が入射する条件を満
たすように、あらかじめ光源からガラス板への入射角
と、ガラス・空気・フォトレジストの屈折率の関係とを
設定しておく。これにより、フォトレジスト２’を感光
させる光源から光はガラス板１９と接触したフォトレジ
スト２’の部分のみに到達し、他の部分の光はガラス板
１９と空気の界面で全反射され、前記接触部分以外のフ
ォトレジスト２’には到達しない。従って、エミッタ２
の先端のフォトレジスト２’のみが感光される。

【０１４１】従って、これを現像することにより、エミ
ッタ２の先端上のフォトレジスト２’のみ除去され、ゲ
ート電極膜６が露出する(図２６(ｄ))。次いで、レジス
トの開口を介してゲート電極６とゲート絶縁膜５をウェ
ットエッチングかドライエッチングによりエッチングす
る。これにより、エミッタ２の先端が露出する(図２６
(ｅ))。最後に剥離液あるいは酸素プラズマによりフォ
トレジスト２’を除去する(図２６(ｆ))。

【０１４２】以上のような方法でエミッタ形状とゲート
構造が作製され、ゲート電極６へ印加する電圧により電
界放射を制御することができる。そして、図２６の方法
は、フォトレジストをエッチバックしないので、レジス
トの膜厚やエッチバックのエッチレートのばらつきによ
る開口部形状のばらつきが少なく、特性のそろった歩留
まりの高い電界放射型電子源を作製することができる。

【０１４３】なお、図２６(ｃ)の工程では、ガラス板に
対して斜めに光を入射させ、ガラス板と空気およびフォ
トレジストの界面における反射条件によりフォトレジス
ト先端のみが露光されるようにしたが、これのかわり
に、次のようにしてもよい。

【０１４４】すなわち、光導波路の機能をもったガラス
板を用い、ガラス板端面から露光用の光を導入する。光
はガラス板と空気の界面で全反射し、ガラス板の外には
出てこない。エミッタ先端のフォトレジストがガラス板
に接触しているところは全反射条件が崩れガラス板側か
らレジストに光が出て両者が接触している部分のレジス
トのみが露光され、上記と同様に開口を作製することが
できる。

【０１４５】また、ガラス板端面から光を導入した場
合、ガラス板内で全反射条件が成り立っていても、光導
波路であるガラス板表面からはエバネッセント光が出て
いる。このエバネッセント光はガラス表面から十ｎｍの
以下の距離まで表われているので、ガラス板とレジスト
が接触している部分のレジストは感光され、上記と同様
に開口を作製することができる。

【０１４６】また、図２６の説明では、エミッタ２が二
光束干渉露光法により作製されるとしたが、エミッタが
二光束干渉露光法以外の方法(例えば、図４乃至図７の
いずれかの方法など)で作製されるものである場合に
も、図２６の工程を適用できる。

【０１４７】

【発明の効果】以上に説明したように、請求項１記載の
発明によれば、エミッタ材料となる膜の上に超微粒子を
塗布し、塗布された超微粒子をエッチングマスクとして
エミッタ材料をエッチングし、エミッタ形状に加工する
ので、Ｘ線リソグラフィーのような高価で大面積が不得
手な加工方法によらずとも、従来技術よりも約一桁程度
高密度なエミッタアレイを低コストかつ大面積に作製す
ることが可能となり、様々な応用に適用しても安定性、
冗長性、高い電流値などの特長を発揮することが可能と
なる。従って、微小電界放射型電子源のアプリケーショ
ンの自由度を高めることができる。

【０１４８】また、請求項２記載の発明によれば、エミ
ッタ材料膜上のマスキング材料膜上に、超微粒子を塗布
し、塗布された超微粒子をエッチングマスクとしてマス
キング材料をエッチングし、超微粒子とパターニングさ
れたマスキング材料あるいはマスキング材料のみをエッ
チングマスクとしてエミッタ材料をエッチングし、エミ
ッタ形状に加工するので、Ｘ線リソグラフィーのような
高価で大面積が不得手な加工方法によらずとも、従来技
術よりも約一桁程度高密度なエミッタアレイを低コスト
かつ大面積に作製することが可能となり、様々な応用に
適用しても安定性、冗長性、高い電流値などの特長を発
揮することが可能となる。従って、微小電界放射型電子
源のアプリケーションの自由度を高めることができ、か
つ、エミッタ材料の選択の自由度を広げることができ
る。

【０１４９】また、請求項３記載の発明によれば、エミ
ッタ材料となる膜上に超微粒子を塗布し、塗布された超
微粒子をエッチングマスクとしてエミッタ材料をエッチ
ングしてエミッタ形状に加工し、超微粒子をキャップと
してゲート絶縁膜とゲート電極膜を堆積し、その後、超
微粒子を除去することにより、引き出しゲート電極を持
つ構造とするので、Ｘ線リソグラフィーのような高価で
大面積が不得手な加工方法によらずとも、従来技術より
も約一桁程度高密度なエミッタアレイを低コストかつ大
面積に作製することが可能となり、様々な応用に適用し
ても安定性、冗長性、高い電流値などの特長を発揮する
ことが可能となって、微小電界放射型電子源のアプリケ
ーションの自由度を高めることができるとともに、ゲー
ト電極構造を有し、ゲート電極に印加する電圧により放
射電流を制御できる微小電界放射型電子源を提供するこ
とができる。

【０１５０】また、請求項４記載の発明によれば、エミ
ッタ材料膜上にマスキング材料膜を形成した上で、マス
キング材料膜上に超微粒子を塗布し、塗布された超微粒
子をエッチングマスクとしてマスキング材料をエッチン
グし、超微粒子とパターニングされたマスキング材料あ
るいはマスキング材料のみをエッチングマスクとしてエ
ミッタ材料をエッチングしてエミッタ形状に加工し、超
微粒子とパターニングされたマスキング材料あるいはマ
スキング材料のみをキャップとしてゲート絶縁膜とゲー
ト電極膜を堆積し、その後、超微粒子とパターニングさ
れた該マスキング材料を除去することにより、引き出し
ゲート電極を持つ構造とするので、Ｘ線リソグラフィー
のような高価で大面積が不得手な加工方法によらずと
も、従来技術よりも約一桁程度高密度なエミッタアレイ
を低コストかつ大面積に作製することが可能となり、様
々な応用に適用しても安定性、冗長性、高い電流値など
の特長を発揮することを可能となって、微小電界放射型
電子源のアプリケーションの自由度を高めることができ
るとともに、ゲート電極構造を有し、ゲート電極に印加
する電圧により放射電流を制御できる微小電界放射型電
子源を提供することができ、さらに、エミッタ材料の選
択の自由度を広げることができる。

【０１５１】また、請求項５記載の発明によれば、二つ
の光束の干渉により生じる干渉縞によりフォトレジスト
を露光する二光束干渉露光法により、基板上のフォトレ
ジストに縞状模様を露光し、その後、基板を回転させ再
び露光することを複数回行なった後、現像することによ
り、フォトレジストをエミッタ形状に加工するので、レ
ジストがそのままエミッタとなり、また、光の干渉縞に
よる露光でエミッタを作製しているので、エミッタ間隔
が確実に決まり、工程が簡単になって歩留まりを高める
ことができる。

【０１５２】また、請求項６記載の発明によれば、エミ
ッタ材料となる膜上にフォトレジストを塗布し、二つの
光束の干渉により生じる干渉縞によりフォトレジストを
露光する二光束干渉露光法により、該フォトレジストに
縞状模様を露光し、その後、基板を回転させ再び露光す
ることを複数回行なった後、現像することによりフォト
レジストをエミッタ形状に加工し、その後、エミッタ形
状に加工されたフォトレジストとエミッタ材料を同時に
エッチングすることにより、エミッタ材料をエミッタ形
状に加工するので、レジストがそのままエミッタとな
り、また、光の干渉縞による露光でエミッタを作製して
いるので、エミッタ間隔が確実に決まり、工程が簡単に
なって歩留まりを高めることができる。

【０１５３】また、請求項７記載の発明によれば、基板
上に第一のフォトレジストを塗布し、該第一のフォトレ
ジスト上に第一のフォトレジストと反対のトーンの第二
のフォトレジストを塗布し、二つの光束の干渉により生
じる干渉縞によりフォトレジストを露光する二光束干渉
露光法により、該フォトレジストに縞状模様を露光し、
その後、基板を回転させ再び露光することを複数回行な
った後、現像することによりフォトレジストをエミッタ
形状に加工し、その後、基板を回転させ再び露光するこ
とを複数回行なった後、第二のレジストと第一のレジス
トを現像することにより、第二のレジストをゲート電極
とし、第一のレジストをエミッタとする引き出しゲート
電極構造を持つ構造とするので、ゲート電極に印加する
電圧により放射電流を制御できる微小電界放射型電子源
を提供することができる。またレジストがそのままエミ
ッタとゲート電極になり、また、光の干渉縞による露光
でエミッタを作製しているのでエミッタ間隔が確実に決
まり、また、露光、現像のみでエミッタとゲート電極を
同時に作製でき、非常に工程が簡単になり歩留まりを向
上させることができる。

【０１５４】また、請求項８記載の発明によれば、エミ
ッタ材料となる膜上にフォトレジストを塗布し、二つの
光束の干渉により生じる干渉縞によりフォトレジストを
露光する二光束干渉露光法により、該フォトレジストに
縞状模様を露光し、その後、基板を回転させ再び露光す
ることを複数回行なった後、現像し、作製したレジスト
パターンをエッチングマスクとしてエミッタ材料をエッ
チングし、エミッタ形状に加工するので、エミッタ間隔
が確実に決まり、工程が簡単になり歩留まりを向上させ
ることができる。

【０１５５】また、請求項９記載の発明によれば、エミ
ッタ材料膜上にマスキング材料膜を形成した上で、マス
キング材料膜上にフォトレジストを塗布し、二つ以上の
光束の干渉により生じる干渉模様によりフォトレジスト
を露光する干渉露光法により、基板上のフォトレジスト
を露光し、現像し、作製したレジストパターンをエッチ
ングマスクとしてマスキング材料をエッチングし、パタ
ーニングされたレジストとマスキング材料あるいはマス
キング材料のみをエッチングマスクとしてエミッタ材料
をエッチングしてエミッタ形状に加工するので、エミッ
タ間隔が確実に決まり、工程が簡単になり歩留まりを向
上させることができる。

【０１５６】また、請求項１０記載の発明によれば、エ
ミッタ材料となる膜上にフォトレジストを塗布し、二つ
の光束の干渉により生じる干渉縞によりフォトレジスト
を露光する二光束干渉露光法により、該フォトレジスト
に縞状模様を露光し、その後、基板を回転させ再び露光
することを複数回行なった後、現像し、作製したレジス
トパターンをエッチングマスクとしてエミッタ材料をエ
ッチングしてエミッタ形状に加工し、該レジストパター
ンをキャップとしてゲート絶縁膜とゲート電極膜を堆積
し、その後、該レジストパターンを除去することによ
り、引き出しゲート電極を持つ構造とするので、ゲート
電極に印加する電圧により放射電流を制御できる微小電
界放射型電子源を提供することができる。また、光の干
渉縞による露光でエミッタを作製しているので、エミッ
タ間隔が確実に決まり、工程が簡単になり歩留まりを向
上させることができる。

【０１５７】また、請求項１１記載の発明によれば、エ
ミッタ材料膜上にマスキング材料膜を形成した上で、マ
スキング材料膜上にフォトレジストを塗布し、二つ以上
の光束の干渉により生じる干渉模様によりフォトレジス
トを露光する干渉露光法により、基板上のフォトレジス
トを露光し、現像し、作製したレジストパターンをエッ
チングマスクとしてマスキング材料をエッチングし、パ
ターンニングされたレジストとマスキング材料あるいは
マスキング材料のみをエッチングマスクとしてエミッタ
材料をエッチングしてエミッタ形状に加工し、パターニ
ングされたレジストとマスキング材料あるいはマスキン
グ材料のみをキャップとしてゲート絶縁膜とゲート電極
膜を堆積し、その後、レジストとマスキング材料を除去
することにより、引き出しゲート電極をもつ構造とする
ので、ゲート電極に印加する電圧により放射電流を制御
できる微小電界放射型電子源を提供することができ、か
つ、エミッタ材料の選択の自由度を広げることができ
る。また、光の干渉縞による露光でエミッタを作製して
いるので、エミッタ間隔が確実に決まり、工程が簡単に
なり歩留まりを向上させることができる。

【０１５８】また、請求項１２記載の発明によれば、エ
ミッタ材料膜上に島状構造にマスキング材料を蒸着し、
該島状構造のマスキング材料をエッチングマスクとして
エミッタ材料をエッチングし、エミッタ形状に加工する
ので、Ｘ線リソグラフィーのような高価で大面積が不得
手な加工方法によらずとも、従来技術よりも約一桁程度
高密度なエミッタアレイを低コストかつ大面積に作製す
ることが可能となり、様々な応用に適用しても安定性、
冗長性、高い電流値などの特長を発揮することが可能と
なって、微小電界放射型電子源のアプリケーションの自
由度を高めることができる。

【０１５９】また、請求項１３記載の発明によれば、エ
ミッタ材料膜上に第一のマスキング材料膜を形成した上
で、第一のマスキング材料膜上に、第二のマスキング材
料を島状構造に堆積し、該島状構造の第二のマスキング
材料をエッチングマスクとして第一のマスキング材料を
エッチングし、第二のマスキング材料と第一のマスキン
グ材料あるいは第一のマスキング材料のみをエッチング
マスクとしてエミッタ材料をエッチングしてエミッタ形
状に加工するので、エミッタ材料の選択の自由度を広げ
ることができる。

【０１６０】また、請求項１４記載の発明によれば、エ
ミッタ材料膜上に島状構造にマスキング材料を蒸着し、
該島状構造のマスキング材料をエッチングマスクとして
エミッタ材料をエッチングし、エミッタ形状に加工し、
島状構造のマスキング材料をキャップとしてゲート絶縁
膜とゲート電極膜を堆積し、その後、島状構造のマスキ
ング材料を除去することにより、引き出しゲート電極を
もつ構造とするので、ゲート電極に印加する電圧により
放射電流を制御できる微小電界放射型電子源を提供する
ことができる。

【０１６１】また、請求項１５記載の発明によれば、エ
ミッタ材料膜上に第一のマスキング材料膜を形成した上
で、第一のマスキング材料膜上に、第二のマスキング材
料を島状構造に堆積し、該島状構造の第二のマスキング
材料をエッチングマスクとして第一のマスキング材料を
エッチングし、第二のマスキング材料と第一のマスキン
グ材料あるいは第一のマスキング材料のみをエッチング
マスクとしてエミッタ材料をエッチングしてエミッタ形
状に加工し、第二マスキング材料と第一のマスキング材
料あるいは第一のマスキング材料のみをキャップとして
ゲート絶縁膜とゲート電極膜を堆積し、その後、第二の
マスキング材料と第一のマスキング材料あるいは第一の
マスキング材料のみを除去することにより、引き出しゲ
ート電極をもつ構造とするので、ゲート電極に印加する
電圧により放射電流を制御できる微小電界放射型電子源
を提供することができ、かつ、エミッタ材料の選択の自
由度を広げることができる。

【０１６２】また、請求項１６記載の発明によれば、エ
ミッタを作製した後、該エミッタ上にゲート絶縁膜とゲ
ート電極膜とフォトレジストを堆積し、該エミッタ頂上
部のフォトレジストにガラス板を接触させ、該接触部分
のフォトレジストのみが感光されるように露光条件を設
定して露光することで、エミッタ先端部分のみにレジス
トの開口部を設け、該開口部からゲート電極膜とゲート
絶縁膜の開口部を形成することにより、引き出しゲート
電極をもつ構造とするので、ゲート電極に印加する電圧
により放射電流を制御できる微小電界放射型電子源をよ
り確実に作製し、提供することができる。

【図面の簡単な説明】

【図１】従来の電界放出電極の作製工程を示す図であ
る。

【図２】従来の微小真空三極管の構造および作製工程を
示す図である。

【図３】従来、撮像管に使用されている光導電ターゲッ
トを示す図である。

【図４】本発明に係る電界放出型電子源の作製工程例を
示す図である。

【図５】本発明に係る電界放出型電子源の他の作製工程
例を示す図である。

【図６】本発明に係る電界放出型電子源の他の作製工程
例を示す図である。

【図７】本発明に係る電界放出型電子源の他の作製工程
例を示す図である。

【図８】二光束干渉露光法を説明するための図である。

【図９】二光束干渉露光法を説明するための図である。

【図１０】二光束干渉露光法によって形成される光の縞
模様と直交する方向の光強度分布を示す図である。

【図１１】フォトレジストを露光・現像した後のレジス
トの縞形状の断面形状を示す図である。

【図１２】二光束干渉露光法を用いて、先鋭化されたエ
ミッタを作製する方法を説明するための図である。

【図１３】図１２の方法により形成されるエミッタ形状
を示す図である。

【図１４】エミッタ形状の作製工程例を示す図である。

【図１５】本発明に係る電界放出型電子源の他の作製工
程例を示す図である。

【図１６】本発明に係る電界放出型電子源の他の作製工
程例を示す図である。

【図１７】本発明に係る電界放出型電子源の他の作製工
程例を示す図である。

【図１８】本発明に係る電界放出型電子源の他の作製工
程例を示す図である。

【図１９】本発明に係る電界放出型電子源の他の作製工
程例を示す図である。

【図２０】本発明に係る電界放出型電子源の他の作製工
程例を示す図である。

【図２１】Ａｇの薄膜を１０^-8Ｔｏｒｒの真空中、基板
温度１８０℃で基板上に２０ｎｍ程度の膜厚で蒸着した
ときの静的方法による電子顕微鏡観察の結果を示す図で
ある。

【図２２】本発明に係る電界放出型電子源の他の作製工
程例を示す図である。

【図２３】本発明に係る電界放出型電子源の他の作製工
程例を示す図である。

【図２４】本発明に係る電界放出型電子源の他の作製工
程例を示す図である。

【図２５】本発明に係る電界放出型電子源の他の作製工
程例を示す図である。

【図２６】本発明に係る電界放出型電子源の他の作製工
程例を示す図である。

【符号の説明】

１基板２エミッタ材料となる膜，エミッタ材料２’ フォトレジスト３超微粒子４マスキング材料５ゲート絶縁膜６ゲート電極膜７レジスト１２第一のフォトレジスト１４第二のフォトレジスト１３ミキシング防止膜１７マスキング材

Claims

【特許請求の範囲】

【請求項１】エミッタ材料となる膜の上に超微粒子を
塗布し、塗布された超微粒子をエッチングマスクとして
エミッタ材料をエッチングしてエミッタ形状に加工する
ことを特徴とする電界放出型電子源の製造方法。
【請求項２】請求項１記載の電界放出型電子源の製造
方法において、エミッタ材料膜上にマスキング材料膜を
形成した上で、マスキング材料膜上に超微粒子を塗布
し、塗布された超微粒子をエッチングマスクとしてマス
キング材料をエッチングし、超微粒子とパターニングさ
れたマスキング材料あるいはマスキング材料のみをエッ
チングマスクとしてエミッタ材料をエッチングしてエミ
ッタ形状に加工することを特徴とする電界放出型電子源
の製造方法。
【請求項３】請求項１記載の電界放出型電子源の製造
方法において、エミッタ材料となる膜上に超微粒子を塗
布し、塗布された超微粒子をエッチングマスクとしてエ
ミッタ材料をエッチングしてエミッタ形状に加工し、超
微粒子をキャップとしてゲート絶縁膜とゲート電極膜を
堆積し、その後、超微粒子を除去することにより、引き
出しゲート電極を持つ構造を作製することを特徴とする
電界放出型電子源の製造方法。
【請求項４】請求項１記載の電界放出型電子源の製造
方法において、エミッタ材料膜上にマスキング材料膜を
形成した上で、マスキング材料膜上に超微粒子を塗布
し、塗布された超微粒子をエッチングマスクとしてマス
キング材料をエッチングし、超微粒子とパターニングさ
れたマスキング材料あるいはマスキング材料のみをエッ
チングマスクとしてエミッタ材料をエッチングしてエミ
ッタ形状に加工し、超微粒子とパターニングされたマス
キング材料あるいはマスキング材料のみをキャップとし
てゲート絶縁膜とゲート電極膜を堆積し、その後、超微
粒子とパターニングされた該マスキング材料を除去する
ことにより、引き出しゲート電極を持つ構造とすること
を特徴とする電界放出型電子源の製造方法。
【請求項５】請求項１記載の電界放出型電子源の製造
方法において、二つ以上の光束の干渉により生じる干渉
模様によりフォトレジストを露光する干渉露光法によ
り、基板上のフォトレジストを露光し、現像することに
よりフォトレジストをエミッタ形状に加工することを特
徴とする電界放出型電子源の製造方法。
【請求項６】請求項１記載の電界放出型電子源の製造
方法において、エミッタ材料となる膜上にフォトレジス
トを塗布し、二つ以上の光束の干渉により生じる干渉模
様によりフォトレジストを露光する干渉露光法により、
基板上のフォトレジストを露光し、現像することにより
フォトレジストをエミッタ形状に加工し、その後、該エ
ミッタ形状に加工されたフォトレジストとエミッタ材料
を同時にエッチングすることにより、エミッタ材料をエ
ミッタ形状に加工することを特徴とする電界放出型電子
源の製造方法。
【請求項７】請求項１記載の電界放出型電子源の製造
方法において、基板上に第一のフォトレジストを塗布
し、該第一のフォトレジスト上に第一のフォトレジスト
と反対のトーンの第二のフォトレジストを塗布し、エミ
ッタ作製のための露光を行なった後、第二のレジストと
第一のレジストを現像することにより、第二のレジスト
をゲート電極とし、第一のレジストをエミッタとする引
き出しゲート電極構造を持つ構造とすることを特徴とす
る電界放出型電子源の製造方法。
【請求項８】請求項１記載の電界放出型電子源の製造
方法において、エミッタ材料となる膜上にフォトレジス
トを塗布し、二つ以上の光束の干渉により生じる干渉模
様によりフォトレジストを露光する干渉露光法により、
基板上のフォトレジストを露光し、現像し、作製したレ
ジストパターンをエッチングマスクとしてエミッタ材料
をエッチングしてエミッタ形状に加工することを特徴と
する電界放出型電子源の製造方法。
【請求項９】請求項１記載の電界放出型電子源の製造
方法において、エミッタ材料膜上にマスキング材料膜を
形成した上で、マスキング材料膜上にフォトレジストを
塗布し、二つ以上の光束の干渉により生じる干渉模様に
よりフォトレジストを露光する干渉露光法により、基板
上のフォトレジストを露光し、現像し、作製したレジス
トパターンをエッチングマスクとしてマスキング材料を
エッチングし、パターニングされたレジストとマスキン
グ材料あるいはマスキング材料のみをエッチングマスク
としてエミッタ材料をエッチングしてエミッタ形状に加
工することを特徴とする電界放出型電子源の製造方法。
【請求項１０】請求項１記載の電界放出型電子源の製
造方法において、エミッタ材料となる膜上にフォトレジ
ストを塗布し、二つ以上の光束の干渉により生じる干渉
模様によりフォトレジストを露光する干渉露光法によ
り、基板上のフォトレジストを露光し、現像し、作製し
たレジストパターンをエッチングマスクとしてエミッタ
材料をエッチングしてエミッタ形状に加工し、該レジス
トパターンをキャップとしてゲート絶縁膜とゲート電極
膜を堆積し、その後、レジストパターンを除去すること
により、引き出しゲート電極を持つ構造とすることを特
徴とする電界放出型電子源の製造方法。
【請求項１１】請求項１記載の電界放出型電子源の製
造方法において、エミッタ材料膜上にマスキング材料膜
を形成した上で、マスキング材料膜上にフォトレジスト
を塗布し、二つ以上の光束の干渉により生じる干渉模様
によりフォトレジストを露光する干渉露光法により、基
板上のフォトレジストを露光し、現像し、作製したレジ
ストパターンをエッチングマスクとしてマスキング材料
をエッチングし、パターンニングされたレジストとマス
キング材料あるいはマスキング材料のみをエッチングマ
スクとしてエミッタ材料をエッチングしてエミッタ形状
に加工し、パターニングされたレジストとマスキング材
料あるいはマスキング材料のみをキャップとしてゲート
絶縁膜とゲート電極膜を堆積し、その後、レジストとマ
スキング材料を除去することにより、引き出しゲート電
極をもつ構造とすることを特徴とする電界放出型電子源
の製造方法。
【請求項１２】請求項１記載の電界放出型電子源の製
造方法において、エミッタ材料膜上にマスキング材料を
島状構造に堆積し、該島状構造のマスキング材料をエッ
チングマスクとしてエミッタ材料をエッチングしてエミ
ッタ形状に加工することを特徴とする電界放出型電子源
の製造方法。
【請求項１３】請求項１記載の電界放出型電子源の製
造方法において、エミッタ材料膜上に第一のマスキング
材料膜を形成した上で、第一のマスキング材料膜上に、
第二のマスキング材料を島状構造に堆積し、該島状構造
の第二のマスキング材料をエッチングマスクとして第一
のマスキング材料をエッチングし、第二のマスキング材
料と第一のマスキング材料あるいは第一のマスキング材
料のみをエッチングマスクとしてエミッタ材料をエッチ
ングしてエミッタ形状に加工することを特徴とする電界
放出型電子源の製造方法。
【請求項１４】請求項１記載の電界放出型電子源の製
造方法において、エミッタ材料膜上に島状構造にマスキ
ング材料を堆積し、該島状構造のマスキング材料をエッ
チングマスクとしてエミッタ材料をエッチングしてエミ
ッタ形状に加工し、島状構造のマスキング材料をキャッ
プとしてゲート絶縁膜とゲート電極膜を堆積し、その
後、島状構造のマスキング材料を除去することにより、
引き出しゲート電極をもつ構造とすることを特徴とする
電界放出型電子源の製造方法。
【請求項１５】請求項１記載の電界放出型電子源の製
造方法において、エミッタ材料膜上に第一のマスキング
材料膜を形成した上で、第一のマスキング材料膜上に、
第二のマスキング材料を島状構造に堆積し、該島状構造
の第二のマスキング材料をエッチングマスクとして第一
のマスキング材料をエッチングし、第二のマスキング材
料と第一のマスキング材料あるいは第一のマスキング材
料のみをエッチングマスクとしてエミッタ材料をエッチ
ングしてエミッタ形状に加工し、第二マスキング材料と
第一のマスキング材料あるいは第一のマスキング材料の
みをキャップとしてゲート絶縁膜とゲート電極膜を堆積
し、その後、第二のマスキング材料と第一のマスキング
材料あるいは第一のマスキング材料のみを除去すること
により、引き出しゲート電極をもつ構造とすることを特
徴とする電界放出型電子源の製造方法。
【請求項１６】請求項１記載の電界放出型電子源の製
造方法において、エミッタを作製した後、該エミッタ上
にゲート絶縁膜とゲート電極膜とフォトレジストを堆積
し、該エミッタ頂上部のフォトレジストにガラス板を接
触させ、該接触部分のフォトレジストのみが感光される
ように露光条件を設定して露光することで、エミッタ先
端部分のみにレジストの開口部を設け、該開口部からゲ
ート電極膜とゲート絶縁膜の開口部を形成することによ
り、引き出しゲート電極をもつ構造とすることを特徴と
する電界放出型電子源の製造方法。