JPH11354014A - 電界放射型電子源の作製方法 - Google Patents

Abstract

(57)【要約】 【課題】 確実な作製プロセスで高エミッタ密度化を実
現でき、かつ、エミッタ材料選択の自由度の高い電界放
射型電子源の作製方法を提供する。 【解決手段】 例えば、二光束干渉露光法により基板１
２１上のネガ型のフォトレジスト膜１２６を露光した
後、現像してフォトレジスト膜１２６に形成される穴形
状を用いてエミッタ１２９を作製するようにする。二光
束干渉露光法なる確実な作製プロセスにより歩留まりが
高い上に、高エミッタ密度化を実現することができる。
よって、作製される電界放射型電子源の放射電流の安定
性、冗長性、放射電流密度は高くなり、かつ、エミッタ
材料選択の自由度も高くなる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、マイクロ真空エレ
クトロニクスデバイス、マイクロ電界放射デバイス（Ｍ
icro Ｆield Ｅmission Ｄevice） 、平面型表示装置、
平面型撮像素子、静電記録装置等に利用される電界放射
型電子源の作製方法に関する。

【０００２】

【従来の技術】＜第１の従来技術＞第１の従来技術とし
て、Ｃarl Ｏ．Ｂozler，et al，“Ａrrays of gated f
ield-emitter cones having 0.32 μｍ tip-to-tip spa
cing”，Ｊournal of Ｖacuum Ｓcience Ｔechnology．
Ｂ12(2)，Ｍar/Ａpr 1994，ｐ629〜p632なる文献に示さ
れるものがある。

【０００３】図２８に、この文献に示される方法による
フィールドエミッタアレイ（ＦＥＡ）の製法例を示す。
まず、基板１上にＣｒ膜２、ＳｉＯ₂ 膜３、Ｔａ膜４を
推積させた後、その表面にポジ型のフォトレジスト膜５
を塗布形成する（図２８（ａ))。次いで、２光束干渉露
光法によりフォトレジスト膜５の露光を行った後、基板
１を９０°回転させて、再度、二光束干渉露光法により
フォトレジスト膜５の露光を行う。このような露光後
に、フォトレジスト膜５の現像を行うと、図２８（ｂ）
に示すようなレジストパターン６が作製される。この
後、図２８（ｃ）に示すように、表面にＮｉ膜７をデポ
し、リフトオフ法によりＮｉ膜７の開口８を持つパター
ンを作製する（図２８（ｄ))。そして、Ｔａ膜４、Ｓｉ
Ｏ₂ 膜３をエッチングすることで、Ｓpindt 型のエミッ
タ９を作製する（図２８（ｅ)(ｆ))。この場合のエミッ
タ９は金属としてＭｏ製とされている。１０はＮｉ膜７
によるゲート電極である。このようにして、１μｍ四方
に９個のエミッタ９が充填された高密度なＦＥＡが完成
する。高密度であることにより、放射電流の安定性、冗
長性、放射電流密度の高いＦＥＡを得ることができる。

【０００４】＜第２の従来技術＞第２の従来技術とし
て、特開平９−３０６３６７号公報に示されるプラズマ
デイスプレイの作製方法がある。図２９にこの公報中に
示されるプラズマデイスプレイの製法を抜粋して示す。
図２９（ａ）に示すように、単結晶のシリコン基板２１
上に積層された酸化シリコン膜２２（或いは、窒化シリ
コン膜）上に、通常のフォトリソエッチングによりレジ
ストパターン２３を形成する。酸化シリコン膜２２（或
いは、窒化シリコン膜）をエッチングして開口２３ａを
形成し（図２９（ｂ))、この開口２３ａ部分から異方性
エッチングを行うことでシリコン基板２１をエッチング
する（図２９（ｃ))。次いで、シリコン基板２１を酸化
することで、先端が先鋭化したモールド２４を形成した
後（図２９（ｄ))、エミッタ材料２５をデポする（図２
９（ｅ))。そして、その上のシリコン基板２１と酸化シ
リコン膜２２とを除去する。さらに、図示例では、対向
電極２６及び蛍光体層２７を持つガラス基板２８により
エミッタ２９を封止する（図２９（ｆ))。或いは、図３
０（ｄ）に示すように、エミッタ２９上のシリコン基板
２１を部分的に除去した後、ゲート電極３０をデポし、
先端をエッチングした後、ゲート電極３０とエミッタ２
９との間の絶縁膜３１を一部除去する。これにより、三
極管構造が完成する（図３０（ｅ))。

【０００５】＜第３の従来技術＞第３の従来技術とし
て、Ｊunji Ｉtoh，“Ａ Ｎew Ａctively-Ｃontrollabl
eＳｉ ＦＥＡ for ＦＥＤ Ａpplication”， Ｔechnica
l Ｄigest of ＩＤＷ’９６，1996，p155〜p158なる文
献に示されるものがある。

【０００６】図３１に、この文献に示される方法による
ＭＯＳＦＥＴチップの製法例を抜粋して示す。エミッタ
材料は単結晶シリコンである。シリコン基板４１上にエ
ミッタチップ用のパターニングのためにＳｉＯ₂ 膜４２
を形成し（図３１（ａ))、ＲＩＥ法によりシリコン基板
４１をエッチングする（図３１（ｂ))。次いで、Ｂ＋イ
オンのイオン注入を行い（図３１（ｃ))、熱酸化及び蒸
着によりＳｉＯ₂ 膜４３、Ｎｂ膜４４を形成する（図３
１（ｄ))。そして、ＲＩＥ法によりソース４５用のパタ
ーニングを行い（図３１（ｅ))、酸化先鋭法により先端
の鋭いシリコンによるエミッタ（ドレイン）４６を作製
する（図３１（ｆ))。その後、エミッタ４６を低抵抗化
すること、ＭＯＳトランジスタ構造にするために、Ｐ＋
イオンのイオン注入とアニールとを行う（図３１
（ｇ))。アニール温度は８００℃であり、真空中で３０
分行う。この後、ゲート電極のパターニングとパッド形
成を行うことで、ＭＯＳトランジスタが完成する（図３
１（ｈ))。ＭＯＳトランジスタはその飽和作用を利用し
て放射電流を安定化するために作製される。

【０００７】＜第４の従来技術＞第４の従来技術とし
て、福田勝義、「転写モールド法による芯材抵抗層付エ
ミッタ(III）」、第４４回応用物理学関係連合講演会予
稿集、p592(1997)により報告されたものがある。図３２
にその構造例を示す。５１は基板、５２は配線層、５３
は芯材抵抗層、５４はＭｏによるエミッタ、５５はゲー
ト絶縁膜、５６はゲート電極である。その基本的な製法
は図２９或いは図３０に示した第２の従来技術の場合と
同様である。ただし、ここでは抵抗による電流制限効果
により放射電流を安定化させるために、低抵抗のＭｏに
よるエミッタ５４の下層に高抵抗の芯材抵抗層５３を積
層させている。これは、ドーピングしていないシリコン
膜（真性Ｓｉ）で、スパッタ法により成膜される。

【０００８】＜第５の従来技術＞第５の従来技術（先行
技術）として、公知ではないが、本出願人により既提案
の製法例がある。図３３を参照してその概要を説明す
る。まず、二光束干渉露光法を２回行い、ＤＬＣ６１上
にエミッタ形状のレジスト６２のパターンを形成し、ハ
ードベークする（図３３（ａ))。次に、Ａｒ＋イオンを
用いたイオン注入によりレジスト６２を低抵抗化してエ
ミッタ６３とする（図３３（ｂ))。このようにして、二
光束干渉露光法を２回行い、露光・現像されたポジのフ
ォトレジスト６２そのものをＡｒ＋イオン注入により低
抵抗化したエミッタ６３とする。或いは、前述した露光
・現像法により作製したエミッタパターンをレジストと
ほぼ同じエッチングレートでエッチングが可能な下地の
材料に転写することによりエミッタ形状を形成する（図
３３（ｃ)(ｄ))。この後は、ゲート絶縁膜６４、ゲート
電極６５をデポし（図３３（ｅ))、さらに、レジスト６
６を塗布する（図３３（ｆ))。続いて、レジストエッチ
バックし（図３３（ｇ))、ゲート絶縁膜６４、ゲート電
極６５をエッチングし（図３３（ｈ))、レジスト６２を
剥離する（図３３（ｉ))。

【０００９】

【発明が解決しようとする課題】＜第１の課題＞第１の
従来技術の場合、ポジ型のフォトレジスト膜５を用いて
二光束干渉露光法により開口８を形成し、この開口８に
エミッタ９を作製するようにしている。このため、プロ
セス的に安定性の低いリフトオフ法を用いなければなら
ない制約を受ける。第１の従来技術では、いわゆるＳpi
ndt 型のエミッタ９を作製しているが、同じく開口パタ
ーンが必要な第２の従来技術例のようなモールド型のエ
ミッタを作製する場合でも同様である。また、パターニ
ングされたレジストそのもの、或いは、それによりパタ
ーニングされた下地層をキャップとして、第３の従来技
術例のように酸化先鋭法によりエミッタを作製すること
もできる。しかし、この場合、エミッタの材料が酸化に
より先鋭化される材料、例えば、シリコンに限られるた
め、材料の選択の自由度が低いものである。

【００１０】また、第２の従来技術の場合、シリコン基
板２１自身をモールドとしており、材料選択の自由度が
高い方法ではあるが、通常のフォトリソエッチング法を
用いているため、高いエミッタ密度（packaging densit
y） を得ることができない。

【００１１】第５の従来技術の場合、高エミッタ密度化
を実現できるが、エミッタ材料は低抵抗化されたフォト
レジストか、或いは、レジスト形状を転写できる材料
（即ち、レジストとほぼ同じエッチングレートでエッチ
ング可能な材料）に限られるため、材料選択の自由度が
低いものである。

【００１２】そこで、本発明は、確実な作製プロセスに
より、高エミッタ密度化を実現できる上に、エミッタ材
料選択の自由度の高い電界放射型電子源の作製方法を提
供することを目的とする。

【００１３】加えて、コスト高になることなく上記目的
を達成し得る電界放射型電子源の作製方法を提供する。

【００１４】また、消費電力を低減させて上記目的を達
成し得る電界放射型電子源の作製方法を提供する。

【００１５】＜第２の課題＞第３の従来技術の場合、エ
ミッタ４６部分をＭＯＳトランジスタのドレインにし
て、放射電流を安定化し、先端部分の抵抗を下げること
により放射電流を大きくしているために、イオン注入に
よる不純物導入と、その後のアニールとを必要としてい
る。しかし、このアニール温度は８００℃であるため、
同一のシリコン基板４１上に形成されている制御回路の
トランジスタなどの拡散領域での再拡散を生ずることに
なり、トランジスタ特性の劣化や変化を生じたり、それ
らのプロセスの整合を採るのが難しい方法である。

【００１６】また、第４の従来技術の場合、放射電流を
安定化するための芯材抵抗層５３をエミッタ材料とは別
にスパッタ法或いは蒸着法により成膜しているため、工
程数が増え、コスト高となる。加えて、低抵抗材料でで
きている各エミッタ５４が直接つながっているので、放
射電流の安定性を保つために全体の放射電流が低下して
しまうことがある。

【００１７】電界放射電流が安定しない理由について説
明する。エミッタから電子を放射するためにゲート電極
とエミッタとの間に電圧を印加する。デバイスは真空中
に設置するが、実際には残留ガスが存在する。この残留
ガスがエミッタとゲート電極との間で確率的にプラズマ
状態となる。これにより、両者間の電流が増え、これが
さらにプラズマの濃度を高くするので、電流もさらに増
える。このようにして、いわゆる正帰還がかかり、電流
が著しく増え、これにより、エミッタ表面の改質や変形
が生じてしまい、電流値が変動する。

【００１８】これを防ぐには、抵抗（図３２の例では、
真性Ｓｉによる芯材抵抗層５３）をエミッタとこれに電
子を供給する電極層との間に設ければよい。これによ
り、仮に、上記の理由により、エミッタとゲート電極と
の間の電流が増えた場合、抵抗層に流れる電流も当然増
えるので、これにより電圧降下が生じ、エミッタ電位が
高くなることになる。即ち、ゲート電圧の電位に近づく
ことになる。ゲート電極とエミッタとの間の電位差が小
さくなれば、エミッタから電子を引出すための電界も小
さくなるので、エミッタからの放射電流は小さくなる。
このように抵抗層を設けることにより、エミッタとゲー
ト電極との間の電位差に負帰還がかかることになり、放
射電流が安定し、エミッタの損傷も少なくなる。

【００１９】ところが、図３２に示した第４の従来技術
の場合、実際にはエミッタアレイであるので多数個ある
わけで、エミッタが互いに低抵抗のＭｏなるエミッタ材
料でつながっている。例えば、或る２つのエミッタ１と
エミッタ２とについて考える。１つのエミッタ１で上記
のようなプラズマ発生によりエミッタの電位に負帰還が
かかりこの電位が変動すると、他のプラズマが発生して
いない（つまり、元々安定して電子を放射している）エ
ミッタ２の電位まで変化してしまい、エミッタ２側での
ゲート電極とエミッタとの間の電位差まで小さくなって
しまう。この結果、エミッタ２の放射電流が減少する。
また、これとは逆に負帰還がうまくかからず破損してし
まうこともある。

【００２０】これを防ぐには、エミッタを島状に分離さ
せればよいが、分離させるための加工が必要となり、工
程数が増え、コスト高となる。

【００２１】そこで、本発明は、低温プロセスによりエ
ミッタ部分を島状に低抵抗化することができ、同一基板
上に作製されている制御回路部のトランジスタなどに影
響を与えることがなく、低コストに放射電流の安定化を
図れる電界放射型電子源の作製方法を提供することを別
の目的とする。

【００２２】＜第３の課題＞モールドを用いて三極管構
造の電界放射素子を作製する場合、第２の従来技術例と
して図３０に示したようにエミッタ２９上に積層された
絶縁膜３１上にゲート電極３０をデポする。或いは、第
４の従来技術のように、基板５１上に作製した穴にゲー
ト電極５６と絶縁膜５５とを積層した後、これをモール
ドとしてエミッタ電極材料をデポし、基板５１を除去し
た後、先端部分のゲート電極５６と絶縁膜５５とを一部
エッチングして三極管構造を作製する。

【００２３】ところが、このような方法による場合、ゲ
ート電極をデポする手間が必要となる。また、ゲート電
極とエミッタとの間には薄い絶縁膜しかなく、さらに、
両者が平行して存在する面積が非常に広いため、エミッ
タとゲート電極との間の静電容量が大きくなる。これに
より、電界放射を生じさせるためにゲート電圧を印加す
る際、多大な充電電流が流れるため、ゲート電圧の上昇
が遅く、高速駆動させることができない。また、多大な
充電電流を流さなければならないので、駆動回路に負担
がかかり、コスト高となり、消費電流も大きくなってし
まう。

【００２４】そこで、本発明は、簡単な加工プロセスで
ゲート電極を作製することができる電界放射型電子源の
作製方法を提供することをさらに別の目的とする。

【００２５】加えて、ゲート電極とエミッタとの間の静
電容量が小さく、低コストで消費電力が小さくて済む電
界放射型電子源の作製方法を提供する。

【００２６】さらには、本発明は、上記第２及び第３の
課題を同時に解決し得る電界放射型電子源の作製方法を
提供することをさらに別の目的とする。即ち、低温プロ
セスによりエミッタ部分を島状に低抵抗化することがで
き、同一基板上に作製されている制御回路部のトランジ
スタなどに影響を与えることがなく、低コストに放射電
流の安定化を図れるとともに、簡単な加工プロセスでゲ
ート電極を作製することができる電界放射型電子源の作
製方法を提供する。

【００２７】

【課題を解決するための手段】請求項１記載の発明は、
複数の光束の干渉により生ずる干渉模様を用いてフォト
レジスト膜を露光する複数光束干渉露光法により基板上
のネガ型のフォトレジスト膜を露光した後、現像して前
記フォトジスト膜に形成される穴形状を用いてエミッタ
を作製するようにした。

【００２８】従って、複数光束干渉露光法なる確実な作
製プロセスにより歩留まりが高い上に、高エミッタ密度
化を実現できる。よって、作製される電界放射型電子源
の放射電流の安定性、冗長性、放射電流密度が高くな
る。また、エミッタ材料選択の自由度の高い電界放射型
電子源の作製方法となる。

【００２９】請求項２記載の発明は、複数の光束の干渉
により生ずる干渉模様を用いてフォトレジスト膜を露光
する複数光束干渉露光法により基板上のネガ型のフォト
レジスト膜を露光した後、現像して前記フォトレジスト
膜に穴形状を形成し、この穴形状部分をモールドとして
エミッタ材料を充填してエミッタを作製するようにし
た。

【００３０】請求項１記載の発明による場合、基板にエ
ミッタを作製するためのモールドを作製するため、基板
を完全に除去、即ち、エッチングしなければならない。
多くの場合、このモールドは単結晶シリコンの異方性エ
ッチングにより作製されるので、高価な単結晶シリコン
基板を電界放射型電子源なるデバイスを作製する度に破
棄しなければならず、コスト高となる。この点、請求項
２記載の本発明の場合、請求項１記載の発明の目的を達
成しつつ、基板の破棄によるコスト高を避けることがで
き、製造コストの低減化を図れる。

【００３１】請求項３記載の発明は、複数の光束の干渉
により生ずる干渉模様を用いてフォトレジスト膜を露光
する複数光束干渉露光法により基板上のネガ型のフォト
レジスト膜を露光した後、現像して前記フォトレジスト
膜に穴形状を形成し、この穴形状部分にエミッタ先端を
先鋭にするための先鋭化材料を推積させた後、先鋭化材
料が推積された前記穴形状内をモールドとしてエミッタ
材料を充填してエミッタを作製するようにした。

【００３２】請求項２記載の発明による場合、エミッタ
の先端の曲率半径が比較的大きくなり、電界放射開始電
界、即ち、実際には駆動電圧が高くなり、電界放射型電
子源なるデバイスを駆動するための電源や回路がコスト
高となり、かつ、消費電力の増大を招く。この点、請求
項３記載の本発明の場合、請求項１，２記載の発明の目
的を達成しつつ、デバイスの駆動電圧を下げ得ることに
なり、コスト高と消費電力の増大とを回避できる電界放
射型電子源を作製できる。

【００３３】請求項４記載の発明は、請求項１，２又は
３記載の発明において、エミッタとゲート電極とを作製
した後、前記エミッタの低抵抗化処理をこのエミッタの
先端側から行うようにした。

【００３４】従って、低温プロセスによりエミッタ部分
を島状に低抵抗化することができ、これにより、同一基
板上に作製されている制御回路部のトランジスタなどに
影響を与えることがなく、低コストで放射電流の安定化
を図ることができる。

【００３５】請求項５記載の発明は、複数の光束の干渉
により生ずる干渉模様を用いてフォトレジスト膜を露光
する複数光束干渉露光法により基板上のネガ型のフォト
レジスト膜を露光した後、現像して前記フォトレジスト
膜に穴形状を形成し、この穴形状部分に絶縁材料を推積
させた後、絶縁材料が推積された前記穴形状内をモール
ドとしてエミッタ材料を充填してエミッタを作製し、前
記フォトレジスト膜を低抵抗化する処理を施してゲート
電極を作製するようにした。

【００３６】従って、簡単な加工プロセスでゲート電極
を作製することができ、かつ、ゲート電極とエミッタと
の間の静電容量も小さくすることができ、低コストで消
費電力が小さくて済む電界放射型電子源を作製できる。

【００３７】請求項６記載の発明は、請求項５記載の電
界放射型電子源の作製方法において、前記モールドに充
填するエミッタ材料を、前記フォトレジスト膜を低抵抗
化する処理により低抵抗化される材料とし、前記エミッ
タと前記ゲート電極とになる部分の前記フォトレジスト
膜の低抵抗化処理を前記エミッタの先端側から行うよう
にした。

【００３８】従って、低温プロセスによりエミッタ部分
を島状に低抵抗化することができ、これにより、同一基
板上に作製されている制御回路部のトランジスタなどに
影響を与えることがなく、低コストで放射電流の安定化
を図ることができる。併せて、簡単な加工プロセスでゲ
ート電極を作製することができ、かつ、ゲート電極とエ
ミッタとの間の静電容量も小さくすることができ、低コ
ストで消費電力が小さくて済む電界放射型電子源を作製
できる。

【００３９】

【発明の実施の形態】＜請求項１記載の発明に対応する
実施の形態＞ ≪本実施の形態の原理≫本実施の形態の原理を図１ない
し図６に基づいて説明する。本実施の形態は、複数光束
干渉露光法として二光束干渉露光法を用いることを基本
とするものであり、まず、二光束干渉露光法の原理を説
明する。二光束干渉露光法（two beam interference me
thod）は光波長オーダの微細な周期的露光パターンを得
るのに最も有効な光学的方法であり、コヒーレントな２
つの光束を干渉させたときに生ずる干渉縞（干渉模様）
を利用するものである。この方法は、グレーティングを
ホログラムの一種として露光・作製することから、ホロ
グラフィック干渉法（holographic method）とも呼ばれ
ている。

【００４０】例えば、図１（ａ）に示すように、フォト
レジスト膜１０１を有する基板１０２面にθ₁ ，θ₂ な
る入射角で入射する波長λの２つの平面波により生ずる
干渉縞は、この面上で入射面を含む方向に周期 Λ＝λ／（sinθ₁ ＋sinθ₂ ) …………………（１） を持つ。特に、θ₁ ＝θ₂ ＝θの場合であれば、 Λ＝λ／２sinθ …………………（２） となる。そこで、波長λと入射角θ₁ ，θ₂ とを適切に
選定することにより、希望する周期Λの露光パターンが
得られ、フォトレジスト１０１を用いる場合には現像後
に図１（ｂ）に示すようなレリーフ形のグレーティング
１０３が得られる。フォトレジストは青色・紫外領域で
感度を持つことから、光源にはＡｒレーザ（λ＝４８８
０Å、４５７９Å等がある）やＨｅ−Ｃｄレーザ（λ＝
４４１６Å、３２５０Å等がある）が多用される。Ａｒ
レーザの場合であれば高出力が得られる利点があり、Ｈ
ｅ−Ｃｄレーザの場合であれば短波長であるので、周期
Λの短いグレーティングの作製に適している。λ＝３２
５０ÅのＨｅ−Ｃｄレーザを用いる場合は、紫外光透過
特性のよい石英等の光学素子が用いられる。

【００４１】図２に二光束干渉露光法を実施するための
光学系構成例を示す。この光学系は、除震ベンチ上に配
置される。この光学系では、Ａｒレーザ又はＨｅ−Ｃｄ
レーザなるレーザ光源１０４から出射されたレーザ光を
シャッタ１０５、ミラー１０６、可変アッテネータ１０
７を通してハーフミラー構成のビームスプリッタ１０８
に導く。このビームスプリッタ１０８を透過した一方の
レーザ光はミラー１０９、ビーム拡大レンズ１１０、空
間フィルタ１１１及びコリメーションレンズ１１２を経
て、回転微動ステージ１１３に保持された試料台１１４
上の試料基板１０２上に或る入射角を持って平面波とし
て照射される。ビームスプリッタ１０８で反射された他
方のレーザ光はミラー１１５、ビーム拡大レンズ１１
６、空間フィルタ１１７及びコリメーションレンズ１１
８を経て、試料基板１０２上に或る入射角を持って平面
波として照射される。ここに、各々コリメーションレン
ズ１１２，１１８を経て試料基板１０２上に入射する平
面波の入射角は（１）（２）式に基づき設定される。

【００４２】この結果、試料基板１０２のフォトレジス
ト膜１０１上には縞模様のパターンが露光され、そのピ
ッチは、一例として、波長λ＝４８８０Å＝４８８ｎ
ｍ、θ＝π／４とした場合であれば、Λ≒３４５．１ｎ
ｍとなる。即ち、数百ｎｍとなる。さらに照射される光
の縞模様と直交する方向の強度分布は、図３に示すよう
に正弦波状となる。従って、ネガ型のフォトレジスト膜
１０１を二光束干渉露光法により露光し、現像した後の
フォトレジスト膜１０１の縞形状の断面形状は、図４に
示すように周期的に穴形状１１９が繰返される形状とな
る。また、その底部１１９ａの形状は、先端が丸くなっ
て先鋭化された形状となり、その曲率半径は５０〜６０
ｎｍとなる。

【００４３】このような原理に基づき、本実施の形態で
は、二光束干渉露光法を用いて先鋭化されたエミッタを
作製するようにしたものである。まず、基板１０２上に
フォトレジスト膜１０１を形成する。これは、ネガ型の
レジスト或いは感光性ポリイミドの塗布又はプリベーク
により形成すればよい。ネガレジストとしては例えば東
京応化株式会社製のＴＨＭＲ−ｉＮ ＰＳ４、感光性ポ
リイミドとしては例えば宇部興産株式会社製のＬＩＴＨ
ＯＡＴ ＰＩ−４００を用いてスピンコート法などによ
り塗布すればよい。このようなネガ型にフォトレジスト
膜１０１に対して第１回目の二光束干渉露光法による露
光を行い、図５（ａ）に示すように縞形状にパターニン
グする。この後、この基板１０２を９０°回転させて、
第２回目の二光束干渉露光法による露光を行い、図５
（ｂ）に示すように縦横に交差する縞形状にパターニン
グする。この後、現像を行う。このとき、フォトレジス
ト膜１０１がネガ型であるので、図５（ｃ）中に黒く塗
りつぶして示す部分、即ち、第１，２回目の露光で露光
されなかった部分のレジストだけが除去されることにな
る。この結果、フォトレジスト膜１０１の形状は、底部
１１９ａの曲率半径が図４で説明した場合と同様に、数
十ｎｍで、ピッチが数百ｎｍの周期的な穴形状１１９が
図６に示すように格子状に作製される。この場合、Ｘ線
リソグラフィ法のような高価な設備を要せずに高密度に
穴形状１１９を作製することができる。

【００４４】なお、二光束干渉露光法による露光回数は
２回に限られることなく、３回以上であってもよい。ま
た、露光後に次の露光に移行する際の基板１０２の回転
角度も９０°に限られることはなく、適宜角度ずつ回転
させるようにしてもよい。さらに、干渉露光に用いる光
束数も二光束に限られることなく、三光束、四光束等で
あってもよい。特に、多光束化すれば干渉模様自体がド
ット状になるので、基板１０２を回転させることなく１
回の干渉露光で済ませることもできる。

【００４５】≪第一の実施の形態≫上述した原理に基づ
き作製されるレジストパターンを利用して電界放射型電
子源を作製する第一の実施の形態を図７に基づいて説明
する。まず、第１の従来技術の場合と同様に、基板１２
１上にＣｒ膜１２２、ＳｉＯ₂ 膜１２３、Ｔａ膜１２４
を順次積層し、その表面にＮｉ膜１２５を積層した後、
表層にネガ型のフォトレジスト膜１２６を塗布形成する
（図７（ａ))。そこで、フォトレジスト膜１２６に対し
て二光束干渉露光法により露光を行い、その後、基板１
２１を９０°回転させて、再度、二光束干渉露光法によ
り露光を行う。２回目の露光後に、フォトレジスト膜１
２６を現像し、図７（ｂ）に示すようなレジストパター
ン１２７を作製する。この後、レジストパターン１２７
に従いＮｉ膜１２５をエッチングし、Ｎｉ膜１２５の開
口を持つパターンを作製する（図７（ｃ))。この後、フ
ォトレジスト膜１２６を除去し（図７（ｄ))、Ｎｉ膜１
２５をマスクとしてＴａ膜１２４、ＳｉＯ₂ 膜１２３を
順次エッチングし（図７（ｅ))、犠牲層となるＡｌ、エ
ミッタのＭｏの蒸着、Ａｌのエッチング・除去により、
Ｓpindt 型のエミッタ１２９を作製する（図７（ｆ))。
Ｎｉ膜１２５はゲート電極１３０として残る。このよう
にして、Ｓpindt 型の電界放射型電子源を作製すること
ができる。

【００４６】ここに、本実施の形態によれば、そのエミ
ッタ１２９間のピッチは０．３μｍ程度であるので、１
μｍ四方に９個のエミッタが充填されている高密度なＦ
ＥＡが完成する。このために高価なＥＢ（エレクトロン
ビーム）露光装置やＸ線露光装置などを必要とせず、安
価に作製し得る。また、高密度であるので、放射電流の
安定性、冗長性、放射電流密度の高いＦＥＡとして作製
することができる。特に、本実施の形態のＦＥＡであれ
ば、第１の従来技術のようなリフトオフ法によらないた
め、より確実な作製プロセスとなり、歩留まりも向上す
ることになる。さらには、エミッタ１２９の材料も蒸着
できる材料であればよく、その材料選択の自由度も高
い。

【００４７】≪第二の実施の形態≫第二の実施の形態を
図８に基づいて説明する。本実施の形態では、単結晶シ
リコンの結晶軸異方性エッチングとその後の熱酸化によ
る先鋭化法とを用いる。まず、主にその面方位が（１０
０）面とされた単結晶シリコン基板１３１の表面に熱酸
化法により酸化シリコン膜（ＳｉＯ₂ 膜）１３２を形成
し、さらにその上にネガ型のフォトレジスト膜１３３を
塗布形成する（図８（ａ))。そこで、フォトレジスト膜
１３３に対して二光束干渉露光法により露光を行い、そ
の後、シリコン基板１３１を９０°回転させて、再度、
二光束干渉露光法により露光を行う。２回目の露光後
に、フォトレジスト膜１３３を現像し、図８（ｂ）に示
すようなレジストパターン１３４を作製する。このレジ
ストパターン１３４における開口部のＳｉＯ₂ 膜１３２
を弗酸等でエッチングし、かつ、フォトレジスト膜１３
３を除去する（図８（ｃ))。そこで、エッチングされた
ＳｉＯ₂ 膜１３２をマスクとしてシリコン基板１３１を
結晶軸異方性エッチングを行い、逆ピラミッド状の穴形
状１３５を形成する（図８（ｄ))。このときのエッチャ
ントとしてはＫＯＨ水溶液、ＮａＯＨ水溶液、ヒドラジ
ン、ＥＰＷ、ＴＭＡＨ、アンモニア等の強アルカリ性の
ものを用いるのがよい。この後、マスクとして用いたＳ
ｉＯ₂ 膜１３２を弗酸等で除去し（図８（ｅ))、異方性
エッチングにより穴形状１３５が形成されたシリコン基
板１３１表面を熱酸化することにより、表面に酸化膜１
３６を形成する（図８（ｆ))。この場合の酸化膜１３６
はＳｉＯ₂ 膜である。これにより、穴形状１３５の底部
１３５ａが先鋭化される。次に、エミッタ材料１３７を
真空蒸着法やＣＶＤ法により推積し、或いは、スピンコ
ート法により塗布することにより、穴形状１３５部分に
充填する（図８（ｇ))。この後、シリコン基板１３１及
び酸化膜１３６を除去することにより、エミッタ１３８
が作製される（図８（ｈ))。

【００４８】このようにして作製されたエミッタ１３８
は、第２の従来技術による場合に比べて、二光束干渉露
光法を用いて作製しているので、高密度となり、よっ
て、放射電流の安定性、冗長性、放射電流密度の高いＦ
ＥＡとして作製することができる。このために高価なＥ
Ｂ露光装置やＸ線露光装置などを必要とせず、安価に作
製し得る。また、エミッタ材料１３７も逆ピラミッド状
の穴形状１３５部分に充填できる材料であればよく、そ
の材料選択の自由度も高い。

【００４９】≪第三の実施の形態≫第三の実施の形態を
図９及び図１０に基づいて説明する。本実施の形態で
は、エミッタ材料として低抵抗化されたノボラック系の
フォトレジストを用いるものであるが、図８で示した部
分と同一部分は同一符号を用いて示し、説明も省略す
る。本実施の形態の場合、図９（ａ)〜(ｆ）に示す工程
は前述した図８（ａ)〜(ｆ）で説明した工程と全く同じ
である。そこで、穴形状１３５の底部１３５ａを先鋭化
させた後、エミッタ材料としてノボラック系のフォトレ
ジスト１３９をスピンコート法、ローラコート法或いは
カーテンコート法などにより逆ピラミッド状の穴形状１
３５部分に充填する（図９（ｇ))。ノボラック系のフォ
トレジスト１３９としては、例えば、東京応化株式会社
製のＯＦＰＲ８００等を用いればよい。これを３００
℃、３０分程度でハードベークする（一般的なレジスト
はこの程度の温度でベークすると感光性がなくなるた
め、これを“ハードベーク”という）。従って、ノボラ
ック系のフォトレジスト１３９の膜はハードベークレジ
スト膜として形成される。この後、同じノボラック系の
フォトレジスト１４０をハードベークされたフォトレジ
スト１３９上にスピンコート法等により塗布する。この
場合は、これを５０〜２００℃なる低温で３０分程度で
ベークする。さらに、その表面に蒸着法等により金属膜
１４１を推積させる。

【００５０】この後、シリコン基板１３１及び酸化膜１
３６を除去し、Ａｒ＋イオンを注入することでエミッタ
１４２が作製される（図９（ｈ))。Ａｒ＋イオンの注入
条件は、例えば、加速電圧１００ｋｅＶ、Ｄose 量３〜
５×１０¹⁶cm² とされる。ここに、ノボラック系のフォ
トレジストに対してＡｒ＋イオンを注入した場合のレジ
ストのベーク温度と注入量との関係は既知であり、図１
０に示すような関係、即ち、ベーク温度が低いか注入量
が少ないと抵抗が高くなる特性がある（Ｔanemasa Ａsa
no，et al，“Ｆield Ｅmission from an Ｉon Ｂeam
Ｍodified Ｐhotoresist-Ａ Ｎew Ｃlass of Ｇold Ｃa
thode Ｍaterial for Ｌarge Ａrea Ｄevices-”，日本
学術振興会真空マイクロエレクトロニクス第１５８委員
会第２１回研究会資料、ｐ33，1997.9.21参照）。

【００５１】これにより、ハードベークされたエミッタ
１４２部分のフォトレジスト１３９は数Ωｃｍまで抵抗
が低くなる（低抵抗化される）。一方、低温ベークされ
たフォトレジスト１４０はフォトレジスト１３９部分ほ
どは抵抗が低下せず、せいぜい、数百〜数千Ωｃｍ程度
或いはそれ以上の比抵抗を示す（高抵抗層として機能す
る）。従って、エミッタ１４２部分は抵抗が低く、その
下地層は高い抵抗を示すことになる。この高抵抗層（フ
ォトレジスト１４０層）は、第２の従来技術における芯
材抵抗層と同様な機能を示し、エミッタ電流の安定化を
図れる。ここに、第２の従来技術の場合、芯材抵抗層は
エミッタ材料と異なる材料を異なる装置で積層させる必
要があったが、本実施の形態では同じ材料を用いて極め
て簡単なスピンコート法で積層させることができ、か
つ、単にベーク温度を変えるだけでその抵抗値を高くす
ることができる。また、Ａｒ＋イオンの注入は、本実施
の形態のように、エミッタ１４２側から行うだけでな
く、図９（ｇ）において、金属膜１４１を推積させる前
に、低温ベークレジスト（フォトレジスト１４０）側か
ら行うようにしてもよい。イオン注入後、電極膜１４３
を形成するために金属をデポする。

【００５２】なお、エミッタ材料としてはノボラック系
のフォトレジスト１３９，１４０に限らず、ポリイミド
（例えば、宇部興産株式会社製のＬＴ１２０ＦやＡＴ０
１０）を用いてもよい。

【００５３】≪第四の実施の形態≫第四の実施の形態を
図１１に基づいて説明する。本実施の形態では、ゲート
電極を持つ三極管構造の電界放射型電子源の作製方法に
関する。図９で示した部分と同一部分は同一符号を用い
て示し、説明も省略する。本実施の形態の場合、図１１
（ａ)〜(ｅ）に示す工程は前述した図９（ａ)〜(ｅ）で
説明した工程と全く同じである。そこで、シリコン基板
１３１を酸化する前に、燐をドーピングして、低抵抗化
した燐拡散層１４５を形成する。この後、熱酸化を行
い、熱酸化シリコン（ＳｉＯ₂ ）による酸化膜１３６を
形成する（図１１（ｆ))。その後、第三の実施の形態の
場合と同様に、エミッタ材料であるハードベークレジス
ト１３９と低温ベークレジスト１４０とを塗布・焼成
し、Ａｒ＋イオンを注入し金属膜１４１をデポし、電極
とする（図１１（ｇ))。次に、シリコン基板１３１を除
去し（図１１（ｈ))、レジスト１４６を塗布する（図１
１（ｉ))。このとき、レジスト１４６の厚みはピラミッ
ド状の突起１４７の先端が隠れる程度の厚みとする。こ
の後、レジスト１４６をＯ₂ ガス或いはＯ₂ とＣＨＦ₃
との混合ガスによりドライエッチングする（図１１
（ｊ))。このエッチングは、エミッタ１４２先端上のゲ
ート電極１４８部分が露出した時点で終了する。エッチ
ングを終了する時刻、いわゆるエンドポイントの検知
は、顕微鏡でエッチング中の表面を観察し、先端が現わ
れたところでエッチングを中止させるようにしてもよ
い。もっとも、より効率的には、Ｏ₂ ガス或いはＯ₂ と
ＣＨＦ₃ との混合ガスにＡｒなどの物理的エッチングを
行うためのガスを混合させたものをエッチングガスとし
て用い、ドライエッチング装置のチャンバ内ガス中のゲ
ート電極１４８材料の分圧を分圧真空計（真空分析計と
もいう）により測定しながらエッチングを行う。そし
て、レジスト１４６のエッチングが進み、ゲート電極１
４８が露出するとエッチング中のＡｒの働きによりゲー
ト電極１４８がエッチングされはじめ、チャンバ内のガ
ス中に放出される。従って、チャンバ内のガス中のゲー
ト電極材料の分圧が上昇する。これを前述した分圧真空
計で検出し、エッチングのエンドポイントを検知する。

【００５４】このようなエッチングにより露出した部分
から燐拡散層１４５と酸化膜１３６とをエッチングし、
エミッタ材料（１３９，１４０）の先端を露出させる
（図１１（ｋ))。この後、レジスト１４６を剥離液又は
酸素プラズマで除去する（図１１（ｌ))。これにより、
ゲート電極１４８を持つ三極管構造の電界放射型電子源
が完成する。

【００５５】なお、エミッタ１４２先端のゲート電極１
４８のみを露出させる方法としては、上記のようなエッ
チバック法以外に、例えば、レジスト１４６全面に現像
後にエミッタ１４２先端のゲート電極１４８のみがレジ
スト１４６から露出するように適当なパワーで露光を行
い、現像・ベークを行うようにしてもよい。

【００５６】≪第五の実施の形態≫第五の実施の形態を
図１２に基づいて説明する。図１１で示した部分と同一
部分は同一符号を用いて示し、説明も省略する。本実施
の形態では、基板としてｐ型単結晶シリコン基板１５１
にドーピングとエピタキシャル成長によりｎ型層１５２
が埋め込まれた構造体が用いられる。このようなシリコ
ン基板１５１表面を熱酸化して熱酸化シリコン膜（Ｓｉ
Ｏ₂ 膜）１５３を形成した後、ネガ型のフォトレジスト
膜１５４を塗布形成する（図１２（ａ))。次いで、各実
施の形態で前述したように２回の二光束干渉露光法によ
り露光を行うことで、フォトレジスト膜１５４にレジス
トパターン１３４を形成する（図１２（ｂ))。そして、
熱酸化シリコン膜１５３をエッチングによりパターニン
グし（図１２（ｃ))、アルカリエッチング液を用いて結
晶軸異方性エッチングを行い、逆ピラミッド状の穴形状
１３５を形成する（図１２（ｄ))。この際、穴形状１３
５部分の底部先端がｎ型層１５２を超えて下側のｐ型単
結晶シリコン基板１５１部分までわずかに届くように、
ｎ型層１５２の深さ、厚み、熱酸化シリコン膜１５３の
開口寸法などを予め決めておく。この後、熱酸化シリコ
ン膜１５３を除去し（図１２（ｅ))、前述の第四の実施
の形態の場合と同様に、エミッタ材料であるハードベー
クレジスト１３９と低温ベークレジスト１４０とを塗布
・焼成し、Ａｒ＋イオンを注入し金属膜１４１をデポ
し、電極とする（図１２（ｆ))。続いて、電気化学エッ
チングにより、シリコン基板１５１におけるｐ型部分を
エッチングする（図１２（ｇ))。電気化学エッチングに
よりこのエッチングはｎ型層１５２表面で停止する。そ
して、熱酸化シリコン膜１５３を希弗酸などにより一部
除去し、ｎ型層１５２をゲート電極１５５とすることに
よりゲート電極１５５を持つ三極管構造が完成する。

【００５７】＜請求項２記載の発明に対応する実施の形
態＞ ≪第一の実施の形態≫第一の実施の形態を図１３に基づ
いて説明する。本実施の形態では、まず、基板２０１上
にネガ型のフォトレジスト膜２０２を厚めに塗布形成し
ておく。もっとも、フォトレジスト膜２０２は１μｍ以
上の膜厚があれば十分である。このようなフォトレジス
ト膜２０２に対して前述した実施の形態の場合と同様に
二光束干渉露光法による２回の露光を行い、現像する
と、底部２０３ａが先鋭化された穴形状２０３が形成さ
れる（図１３（ａ))。この場合、底部２０３ａの曲率半
径は５０〜６０ｎｍとなる。このような穴形状２０３部
分をモールドとしてエミッタ材料２０４と電極２０５と
を順次推積させる（図１３（ｂ))。この後、フォトレジ
スト膜２０２と基板２０１とを剥離液や有機溶剤を用い
て除去すれば、エミッタ２０６が作製される（図１３
（ｃ))。

【００５８】このようにして作製されたエミッタ２０６
によれば、その先端の曲率半径が５０〜６０ｎｍ程度で
あるので、電界放射を生じさせることができる。ここ
に、本実施の形態によれば、エミッタ２０６の形状を作
製するためのモールドが、ネガ型のフォトレジスト膜２
０２であるので、第２の従来技術のように高価な単結晶
シリコンをモールドとして用いる必要がなく、安価に作
製し得る。また、基板２０１自体に穴形状を作製するわ
けではないので、基板２０１としてガラスのような安価
なものを繰り返して用いることができ、製造コストを低
くすることができる。

【００５９】≪第二の実施の形態≫第二の実施の形態を
図１４に基づいて説明する。本実施の形態は、いわゆる
三極管構造を作製する方法に関するが、図１３で示した
部分と同一部分は同一符号を用いて示し、説明も省略す
る。まず、エミッタ２０６の形状を作製するまでの工程
（図１４（ａ)〜(ｃ))は図１３（ａ)〜(ｃ）の場合と同
じである。このようにエミッタ２０６を作製した後、ゲ
ート絶縁膜２０７とゲート電極２０８とをデポする（図
１４（ｄ))。その後、エミッタ２０６の形状部分が埋も
れるようにレジスト膜２０９を塗布形成する（図１４
（ｅ))。このとき、塗布形成されたレジスト膜２０９の
表面が平坦化されるようにその膜厚等を調整する。次い
で、レジスト膜２０９をＯ₂ ガス或いはＯ₂ とＣＨＦ₃
との混合ガスによりドライエッチンクでエッチバックす
る（図１４（ｆ))。このエッチングは、エミッタ２０６
先端上のゲート電極２０８部分が露出した時点で終了す
る。エッチングを終了する時刻、いわゆるエンドポイン
トの検知は、顕微鏡でエッチング中の表面を観察し、先
端が現われたところでエッチングを中止させるようにし
てもよい。もっとも、より効率的には、Ｏ₂ ガス或いは
Ｏ₂ とＣＨＦ₃ との混合ガスにＡｒなどの物理的エッチ
ングを行うためのガスを混合させたものをエッチングガ
スとして用い、ドライエッチング装置のチャンバ内ガス
中のゲート電極１４８材料の分圧を分圧真空計（真空分
析計ともいう）により測定しながらエッチングを行う。
そして、レジスト膜２０９のエッチングが進み、ゲート
電極２０８が露出するとエッチング中のＡｒの働きによ
りゲート電極２０８がエッチングされはじめ、チャンバ
内のガス中に放出される。従って、チャンバ内のガス中
のゲート電極材料の分圧が上昇する。これを前述した分
圧真空計で検出し、エッチングのエンドポイントを検知
する。

【００６０】この後、主にウェットエッチングによりゲ
ート電極２０８とゲート絶縁膜２０７とをエッチング
し、開口２１０を形成する（図１４（ｇ))。次に、レジ
スト膜２０９を剥離液又は酸素プラズマで除去すること
により、ゲート電極２０８を持つ三極管構造が完成する
（図１４（ｈ))。

【００６１】なお、エミッタ２０６先端のゲート電極２
０８のみを露出させる方法としては、上記のようなエッ
チバック法以外に、例えば、レジスト膜２０９全面に現
像後にエミッタ２０６先端のゲート電極２０８のみがレ
ジスト膜２０９から露出するように適当なパワーで露光
を行い、現像・ベークを行うようにしてもよい。

【００６２】≪第三の実施の形態≫第三の実施の形態を
図１５に基づいて説明する。本実施の形態も、いわゆる
三極管構造の作製方法に関するが、前述の第二の実施の
形態をさらに改良したものである。

【００６３】まず、第二の実施の形態の場合、図１４
（ｆ）に示す工程において、微小なエミッタ２０６の形
状の先端部分がレジスト膜２０９の表面に現われたとこ
ろを分圧真空計により検知してエッチングを止めるわけ
であるが、エッチングレートそのものが基板２０１内で
ばらついているため、また、フォトレジスト膜２０２の
膜厚がばらついているため、一部のエミッタ２０６はエ
ミッタ先端がレジスト膜２０９の表面に出なかったり、
或いは、出過ぎてしまったりする。出過ぎてしまった場
合には、ＲＩＥは物理的エッチングの作用によりゲート
電極２０８やゲート絶縁膜２０７もエッチングされてし
まい、開口部の形状が所望の形に仕上がらない。

【００６４】そこで、本実施の形態では、開口部の形状
を所望の形に仕上げられるようにしたものである。図１
５（ａ)〜(ｄ）に示すように、図１４（ａ)〜(ｄ）の場
合の工程を経てゲート絶縁膜２０７とゲート電極２０８
とをエミッタ２０６部分上にデポした後、エミッタ２０
６形状における突出部が埋もれないようにレジスト膜厚
を調整してフォトレジストを塗布しレジスト膜２１０を
形成する。さらに、ガラス板或いは石英板のようなフォ
トレジストが感光性を示す波長の光に対して透明である
透明板２１１をエミッタ２０６先端部分のレジスト膜２
１０のみに接触するように乗せる（図１５（ｅ))。レジ
スト膜２１０を感光するための光が照射される側の透明
板２１１には反射防止膜をコーティングしておく。ここ
で、反射防止コートされた側から平行光化された光を基
板２０１表面に対して斜めに照射する。光源側のガラス
と空気の界面では反射防止膜がコーティングされている
ので、光は透明板２１１中に入射する。ここに、入射し
た光がエミッタ２０６側の透明板２１１と空気との界面
に到達した場合には全反射の条件を満たし、透明板２１
１とレジスト膜２１０との界面に到達した場合にはレジ
スト膜２１０側に入射する条件を満たすように、光源か
ら透明板２１１への入射角、透明板２１１、空気、レジ
スト膜２１０の屈折率関係を予め設定しておく。これに
より、レジスト膜２１０を感光させる光源からの光は、
図１５（ｅ）中に矢印で示すように、レジスト膜２１０
中で透明板２１１と接触している部分にのみ到達し、他
の部分での光は透明板２１１と空気との界面で全反射さ
れ、接触部分以外のレジスト膜２１０部分には到達しな
い。従って、エミッタ２０６の先端のレジスト膜２１０
部分のみが感光される。よって、この露光後に現像する
ことにより、エミッタ２０６の先端上のレジスト膜２１
０のみが除去され、ゲート電極２０８が露出する（図１
５（ｆ))。このように形成された開口を介してゲート電
極２０８とゲート絶縁膜２０７とをウェットエッチング
又はドライエッチングによりエッチングする（図１５
（ｇ))。これにより、エミッタ２０６の先端が露出す
る。最後に、剥離液又は酸素プラズマによりレジスト膜
２１０を除去する（図１５（ｈ))。

【００６５】本実施の形態によれば、Ｘ線リソグラフィ
法を用いることなく、数百ｎｍピッチの高密度なエミッ
タ形状とゲート電極構造とを作製することができ、ゲー
ト電極２０８へ印加する電圧により電界放射を制御する
ことができる。また、、本実施の形態によれば、フォト
レジスト膜２０２をエッチバックしないので、フォトレ
ジスト膜２０２の膜厚やエッチバックのエッチレートの
ばらつきによる開口部形状のばらつきが少なく、特性の
揃った歩留まりのよい電界放射型電子源を作製すること
ができる。

【００６６】また、図１５において、透明板２１１に対
して斜めに光を入射させ、透明板２１１と空気及びレジ
スト膜２１０の界面における反射条件によりレジスト膜
２１０の先端のみが露光されるようにしたが、例えば、
以下のようにしてもよい。即ち、光導波路の機能を有す
るガラス板を用い、そのガラス板端面から露光用の光を
導入する。光はガラス板と空気との界面で全反射し、ガ
ラス板の外には出てこない。エミッタ先端のフォトレジ
ストがガラス板に接しているところは全反射条件が崩
れ、ガラス板側からレジストに光が出て両者が接触して
いる部分のレジストのみが露光され、前述した場合と同
様に開口を作製することができる。

【００６７】また、ガラス板端面から光を導入した場
合、ガラス板内で全反射条件が成り立っていても、光導
波路であるガラス板表面からはエバネッセント光が出て
いる。このエバネッセント光はガラス表面から十ｎｍ以
下の距離まで表れているので、ガラス板とレジストとが
接触している部分のレジストは感光され、上述した場合
と同様に開口を作製することができる。もっとも、これ
らの説明は請求項２記載の発明に対応する実施の形態へ
の適用例として説明したが、前述した請求項１記載の発
明に対応する実施の形態のエミッタ作製にも適用でき
る。

【００６８】なお、エミッタ２０６先端のゲート電極２
０８のみを露出させる方法としては、上記のようなエッ
チバック法以外に、例えば、レジスト膜２１０全面に現
像後にエミッタ２０６先端のゲート電極２０８のみがレ
ジスト膜２１０から露出するように適当なパワーで露光
を行い、現像・ベークを行うようにしてもよい。

【００６９】＜請求項３記載の発明に対応する実施の形
態＞ ≪第一の実施の形態≫第一の実施の形態を図１６に基づ
いて説明する。本実施の形態では、まず、基板３０１上
にネガ型のフォトレジスト膜３０２を厚めに塗布形成し
ておく。もっとも、フォトレジスト膜３０２は１μｍ以
上の膜厚があれば十分である。このようなフォトレジス
ト膜３０２に対して前述した実施の形態の場合と同様に
二光束干渉露光法による２回の露光を行い、現像するこ
とで、底部３０３ａが先鋭化された穴形状３０３を形成
する（図１６（ａ))。この場合、底部３０３ａの曲率半
径は５０〜６０ｎｍとなる。このような穴形状３０３部
分に対して蒸着法或いはＣＶＤ法を用いて先鋭化材料と
して絶縁膜３０４を推積する。このとき、デポ条件、時
間等を適切に設定することにより、図１６（ａ）に示す
ように穴形状３０３部分が一層先鋭化される。このよう
に絶縁膜３０４が推積された穴形状３０３部分をモール
ドとしてエミッタ材料３０５と電極３０６とを順次推積
させる（図１６（ｂ))。この後、フォトレジスト膜３０
２と基板３０１とを剥離液や有機溶剤を用いて除去すれ
ば、エミッタ３０７が作製される（図１６（ｃ))。

【００７０】このようにして作製されたエミッタ３０７
によれば、その先端の曲率半径が数ｎｍ程度であるの
で、エミッタ３０７の先端に高い電界を集中させること
ができ、より低い電圧で電界放射を生じさせることがで
きる。従って、本実施の形態によれば、エミッタ３０を
用いたデバイスの駆動電圧を低くすることができ、駆動
回路のコストと消費電力とを低減させ得る電界放射型電
子源を作製することができる。また、前述の実施の形態
の場合と同じく、本実施の形態によれば、エミッタ３０
７の形状を作製するためのモールドが、ネガ型のフォト
レジスト膜３０２であるので、第２の従来技術のように
高価な単結晶シリコンをモールドとして用いる必要がな
く、安価に作製し得る。また、基板３０１自体に穴形状
を作製するわけではないので、基板３０１としてガラス
のような安価なものを繰り返して用いることができ、製
造コストを低くすることができる。また、エミッタ材料
３０５も絶縁膜３０４が推積された穴形状３０３部分内
に充填・推積可能な材料であればよく、その材料選択の
自由度も高い。

【００７１】≪第二の実施の形態≫第二の実施の形態を
図１７に基づいて説明する。本実施の形態は、いわゆる
三極管構造を作製する方法に関するが、図１６で示した
部分と同一部分は同一符号を用いて示し、説明も省略す
る。まず、エミッタ３０７の形状を作製するまでの工程
（図１７（ａ)〜(ｃ))は図１６（ａ)〜(ｃ）の場合と同
じである。このようにエミッタ３０７を作製した後、ゲ
ート絶縁膜３０８とゲート電極３０９とを推積させる
（図１７（ｄ))。ゲート絶縁膜３０８は酸化シリコン、
窒化シリコン等の絶縁材料により形成され、ゲート電極
３０９はＡｌ，Ｎｂ，Ｃｒ，Ｎｉのような低抵抗材料な
る金属により形成される。その後、エミッタ３０７の形
状部分が埋もれるようにレジスト膜３１０を塗布形成す
る（図１７（ｅ))。このとき、塗布形成されたレジスト
膜３１０の表面が平坦化されるようにその膜厚等を調整
する。次いで、レジスト膜３１０をＯ₂ ガス或いはＯ₂
とＣＨＦ₃ との混合ガスによりドライエッチンクでエッ
チバックする（図１７（ｆ))。このエッチングは、エミ
ッタ３０７先端上のゲート電極３０９部分が露出した時
点で終了する。エッチングを終了する時刻、いわゆるエ
ンドポイントの検知は、顕微鏡でエッチング中の表面を
観察し、先端が現われたところでエッチングを中止させ
るようにしてもよい。もっとも、より効率的には、Ｏ₂
ガス或いはＯ₂ とＣＨＦ₃ との混合ガスにＡｒなどの物
理的エッチングを行うためのガスを混合させたものをエ
ッチングガスとして用い、ドライエッチング装置のチャ
ンバ内ガス中のゲート電極３０９の材料の分圧を分圧真
空計（真空分析計ともいう）により測定しながらエッチ
ングを行う。そして、レジスト膜３１０のエッチングが
進み、ゲート電極３０９が露出するとエッチング中のＡ
ｒの働きによりゲート電極３０９がエッチングされはじ
め、チャンバ内のガス中に放出される。従って、チャン
バ内のガス中のゲート電極材料の分圧が上昇する。これ
を前述した分圧真空計で検出し、エッチングのエンドポ
イントを検知する。

【００７２】この後、主にウェットエッチングによりゲ
ート電極３０９とゲート絶縁膜３０８とをエッチング
し、開口３１１を形成する（図１７（ｇ))。次に、レジ
スト膜３１０を剥離液又は酸素プラズマで除去すること
により、ゲート電極３０９を持つ三極管構造が完成する
（図１７（ｈ))。

【００７３】なお、エミッタ３０７先端のゲート電極３
０９のみを露出させる方法としては、上記のようなエッ
チバック法以外に、例えば、レジスト膜３１０全面に現
像後にエミッタ３０７先端のゲート電極３０９のみがレ
ジスト膜３１０から露出するように適当なパワーで露光
を行い、現像・ベークを行うようにしてもよい。さら
に、請求項２記載の発明に対応する第二の実施の形態の
ように、透明板（ガラス板）を用いてエミッタ先端上の
一部分のフォトレジストのみを露光するようにしてもよ
い。

【００７４】＜請求項４記載の発明に対応する実施の形
態＞ ≪第一の実施の形態≫第一の実施の形態を図１８に基づ
いて説明する。本実施の形態は、ゲート電極を持つ三極
管構造の電界放射型電子源の作製方法に関するが、基本
的には請求項１記載の発明に対応する実施の形態中の第
四の実施の形態をベースとするものである。即ち、図１
８（ａ)〜(ｌ）に示す工程・処理は、図１１（ａ)〜
(ｌ）に示した工程・処理と同じであり、同一符号を付
して示す。図１８（ｌ）に示すようにレジスト１４６を
剥離液又は酸素プラズマで除去した後、本実施の形態で
はＡｒ＋イオンをエミッタ１４２側からイオン注入する
（図１８（ｍ))。このとき、Ａｒ＋イオンはゲート電極
１４８の開口部分のみを通過しエミッタ１４２の先端部
分に到達する。ここに、エミッタ材料はレジスト１３
９，１４０であるので、Ａｒ＋イオンが到達した個所の
みが低抵抗化される。これにより、図１８（ｎ）中にお
けるエミッタ１４２の開口に対応した部分１４２ａだけ
が抵抗が低くなる。つまり、エミッタ材料であるレジス
ト１３９，１４０が低抵抗部分と高抵抗部分とに分かれ
る。

【００７５】このようにして作製される構造の場合、図
３２で説明した第４の従来技術の場合に比べて以下のよ
うな利点がある、まず、第４の従来技術方式の場合、エ
ミッタの低抵抗部分が互いに低い抵抗層でつながってい
るため、前述した如く、放射電流の低下やエミッタの破
損を生じ得る。この点、本実施の形態によれば、各エミ
ッタ１４２は抵抗の低い部分１４２ａと高い部分１４２
ｂとを介して接続されていることになる。従って、１つ
のエミッタ１４２の電位の変化により他のエミッタ１４
２の電位が影響を受けることがない。つまり、或る１つ
のエミッタ１４２でプラズマ発生によりそのエミッタ１
４２に負帰還がかかってその電位が変動しても、プラズ
マが発生しておらず元々安定して電子放射している他の
エミッタ１４２の電位を変化させ、そのエミッタとゲー
ト電極との間の電位差を小さくしてしまうことはない。
これにより、他の安定しているエミッタ１４２の放射電
流を減少させてしまうことがない。かつ、これとは逆
に、負帰還がうまくかからずエミッタ１４２を破損させ
てしまうこともない。

【００７６】≪第二の実施の形態≫第二の実施の形態を
図１９に基づいて説明する。本実施の形態は、上記の第
一の実施の形態に準ずるものであるが、図１８（ｍ）に
示したＡｒ＋イオンの注入工程において、Ａｒ＋イオン
のイオン注入の加速電圧を小さくすることにより、Ａｒ
＋イオンを高抵抗層（レジスト１４０）まで到達させな
いようにしたものである。この結果、エミッタ１４２の
低抵抗部分１４２ａは島状に孤立することになる。

【００７７】≪第三の実施の形態≫第三の実施の形態を
図２０に基づいて説明する。本実施の形態は、ゲート電
極を持つ三極管構造の電界放射型電子源の作製方法に関
するが、基本的には請求項３記載の発明に対応する実施
の形態中の第三の実施の形態をベースとするものであ
る。即ち、図２０（ａ)〜(ｇ）に示す工程・処理は、図
１７（ａ)〜(ｇ）に示した工程・処理と同じであり、同
一符号を付して示す。図２０（ｇ）に示すようにゲート
電極３０９とゲート絶縁膜３０８とをエッチングし、開
口３１１を形成した後、本実施の形態ではＡｒ＋イオン
をエミッタ３０７側からイオン注入する（図２０
（ｈ))。この際、第二の実施の形態の場合と同様に、Ａ
ｒ＋イオンのイオン注入の加速電圧を小さくすることに
より、Ａｒ＋イオンを電極３０６まで到達させないよう
にした。ここに、エミッタ材料はハードベークしたレジ
スト１３９であるが、イオン注入されなかった個所は抵
抗が高いままとなるので、エミッタ３０７の低抵抗部３
０７ａは高抵抗部３０７ｂに囲まれた島状構造となる。
これにより、上述の実施の形態の場合と同様に、放射電
流を安定させることができ、エミッタ３０７の破損を防
止できる。

【００７８】なお、請求項２記載の発明に対しても同様
に適用し得ることはもちろんである。

【００７９】＜請求項５記載の発明に対応する実施の形
態＞ ≪第一の実施の形態≫第一の実施の形態を図２１に基づ
いて説明する。本実施の形態では、まず、基板５０１上
にネガ型のフォトレジスト膜５０２を厚めに塗布形成し
ておく。もっとも、フォトレジスト膜５０２は１μｍ以
上の膜厚があれば十分である。このようなフォトレジス
ト膜５０２に対して前述した実施の形態の場合と同様に
二光束干渉露光法による２回の露光を行い、現像するこ
とで、底部５０３ａが先鋭化された穴形状５０３を形成
する（図２１（ａ))。この場合、底部５０３ａの曲率半
径は５０〜６０ｎｍとなる。穴形状５０３が形成された
フォトレジスト膜５０２をハードベークし、Ａｒ＋イオ
ンを注入する（図２１（ｂ))。５０２ａは低抵抗化部分
となる。この後、穴形状５０３部分に対して蒸着法或い
はＣＶＤ法を用いて先鋭化材料として絶縁膜５０４を推
積する（図２１（ｃ))。このとき、デポ条件、時間等を
適切に設定することにより、穴形状５０３部分が一層先
鋭化される。このように絶縁膜５０４が推積された穴形
状５０３部分をモールドとしてエミッタ材料５０５と電
極５０６とを順次推積させる（図２１（ｄ))。この後、
基板５０１を除去する（図２１（ｅ))。

【００８０】そして、フォトレジスト膜５０２をＯ₂ ガ
ス或いはＯ₂ とＣＨＦ₃ との混合ガスによりドライエッ
チングでエッチバックする（図２１（ｆ))。このエッチ
ングは、エミッタ５０７先端上の絶縁膜５０４が露出し
た時点で終了する。エッチングを終了する時刻、いわゆ
るエンドポイントの検知は、顕微鏡でエッチング中の表
面を観察し、絶縁膜５０４が現われたところでエッチン
グを中止させるようにしてもよい。もっとも、より効率
的には、Ｏ₂ ガス或いはＯ₂ とＣＨＦ₃ との混合ガスに
Ａｒなどの物理的エッチングを行うためのガスを混合さ
せたものをエッチングガスとして用い、ドライエッチン
グ装置のチャンバ内ガス中の絶縁膜５０４の材料の分圧
を分圧真空計（真空分析計ともいう）により測定しなが
らエッチングを行う。そして、フォトレジスト膜５０２
のエッチングが進み、絶縁膜５０４が露出するとエッチ
ング中のＡｒの働きにより絶縁膜５０４がエッチングさ
れはじめ、チャンバ内のガス中に放出される。従って、
チャンバ内のガス中の絶縁膜材料の分圧が上昇する。こ
れを前述した分圧真空計で検出し、エッチングのエンド
ポイントを検知する。

【００８１】この後、ネガ型のフォトレジスト膜５０２
をハードベークし、Ａｒ＋イオンをこのフォトレジスト
膜５０２に注入する。これにより、レジストは抵抗が低
くなる。このとき、エミッタ５０７の先端形状部分には
絶縁膜５０４があるので、これがブロックとなって、エ
ミッタ５０７の先端にはＡｒ＋イオンが注入されない。
従って、イオン注入がエミッタ材料５０５に影響を及ぼ
すことがない。そして、主にウェットエッチングにより
絶縁膜５０４をゲート絶縁膜としてエッチングし、開口
５０８を形成する（図２１（ｇ))。ここに、ネガ型のフ
ォトレジスト膜５０２は図２１（ｂ）の工程でハードベ
ークされイオン注入されて低抵抗化されているので、５
０２ａ部分をゲート電極５０９として使用することがで
きる。

【００８２】従って、本実施の形態によれば、ゲート電
極５０９の電極膜をわざわざ推積させなくても、エミッ
タ５０７を作製するためのモールドをそのままゲート電
極として利用でき、工程が簡単となり、歩留まり、低コ
スト化を向上させることができる。

【００８３】なお、本実施の形態では、エミッタ５０７
の先端を先鋭化させるためにネガ型のフォトレジスト膜
５０２上に絶縁膜５０４を推積させるようにしたが、特
に先鋭化させなくても目的は達成できる。

【００８４】≪第二の実施の形態≫第二の実施の形態を
図２２に基づいて説明する。図２１で示した部分と同一
部分は同一符号を用いて示す。本実施の形態では、ま
ず、基板５０１上にネガ型のフォトレジスト膜５０２を
厚めに塗布形成しておく。もっとも、フォトレジスト膜
５０２は１μｍ以上の膜厚があれば十分である。このよ
うなフォトレジスト膜５０２に対して前述した実施の形
態の場合と同様に二光束干渉露光法による２回の露光を
行い、現像することで、底部５０３ａが先鋭化された穴
形状５０３を形成する（図２２（ａ))。この場合、底部
５０３ａの曲率半径は５０〜６０ｎｍとなる。この後、
穴形状５０３部分に対して蒸着法或いはＣＶＤ法を用い
て絶縁膜５０４を推積する（図２２（ｂ))。このとき、
デポ条件、時間等を適切に設定することにより、穴形状
５０３部分が一層先鋭化される。このように絶縁膜５０
４が推積された穴形状５０３部分をモールドとしてエミ
ッタ材料５０５と電極５０６とを順次推積させる（図２
２（ｃ))。この後、基板５０１を除去する（図２２
（ｄ))。

【００８５】そして、フォトレジスト膜５０２をＯ₂ ガ
ス或いはＯ₂ とＣＨＦ₃ との混合ガスによりドライエッ
チングでエッチバックする（図２２（ｅ))。このエッチ
ングは、エミッタ５０７先端上の絶縁膜５０４が露出し
た時点で終了する。エッチングを終了する時刻、いわゆ
るエンドポイントの検知は、顕微鏡でエッチング中の表
面を観察し、絶縁膜５０４が現われたところでエッチン
グを中止させるようにしてもよい。もっとも、より効率
的には、Ｏ₂ ガス或いはＯ₂ とＣＨＦ₃ との混合ガスに
Ａｒなどの物理的エッチングを行うためのガスを混合さ
せたものをエッチングガスとして用い、ドライエッチン
グ装置のチャンバ内ガス中の絶縁膜５０４の材料の分圧
を分圧真空計（真空分析計ともいう）により測定しなが
らエッチングを行う。そして、フォトレジスト膜５０２
のエッチングが進み、絶縁膜５０４が露出するとエッチ
ング中のＡｒの働きにより絶縁膜５０４がエッチングさ
れはじめ、チャンバ内のガス中に放出される。従って、
チャンバ内のガス中の絶縁膜材料の分圧が上昇する。こ
れを前述した分圧真空計で検出し、エッチングのエンド
ポイントを検知する。

【００８６】この後、ネガ型のフォトレジスト膜５０２
をハードベークし、Ａｒ＋イオンをこのフォトレジスト
膜５０２に注入する。これにより、レジストは抵抗が低
くなる。このとき、エミッタ５０７の先端形状部分には
絶縁膜５０４があるので、これがブロックとなって、エ
ミッタ５０７の先端にはＡｒ＋イオンが注入されない。
従って、イオン注入がエミッタ材料５０５に影響を及ぼ
すことがない。そして、主にウェットエッチングにより
絶縁膜５０４をゲート絶縁膜としてエッチングし、開口
５０８を形成する（図２２（ｇ))。ここに、ネガ型のフ
ォトレジスト膜５０２は図２２（ｅ）の工程でハードベ
ークされイオン注入されて低抵抗化されているので、ゲ
ート電極５０９として使用することができる。

【００８７】従って、本実施の形態によれば、ゲート電
極５０９の電極膜をわざわざ推積させなくても、エミッ
タ５０７を作製するためのモールドをそのままゲート電
極として利用でき、工程が簡単となり、歩留まり、低コ
スト化を向上させることができる。

【００８８】なお、本実施の形態では、エミッタ５０７
の先端を先鋭化させるためにネガ型のフォトレジスト膜
５０２上に絶縁膜５０４を推積させるようにしたが、特
に先鋭化させなくても目的は達成できる。

【００８９】≪第三の実施の形態≫第三の実施の形態を
図２３に基づいて説明する。本実施の形態は前述の第二
の実施の形態に準ずるもので、図２２で示した部分と同
一部分は同一符号を用いて示す。まず、図２３（ａ)〜
(ｅ）に示す工程は、図２２（ａ)〜(ｅ）の場合と同じ
である。図２３（ｅ）に示す工程により、フォトレジス
ト膜５０２をドライエッチングでエッチバックした後、
Ａｒ＋イオンをこのフォトレジスト膜５０２に注入する
（図２３（ｆ))。このとき、Ａｒ＋イオン注入の加速電
圧を小さくすることにより、Ａｒ＋イオンがフォトレジ
スト膜５０２を完全には透過しないようにした。これに
より、フォトレジスト膜５０２の表面の部分５０２ａの
みが低抵抗化される。同時に、エミッタ５０７の先端形
状部分には絶縁膜５０４があるので、これがブロックと
なって、エミッタ５０７の先端にはＡｒ＋イオンが注入
されない。従って、イオン注入がエミッタ材料５０５に
影響を及ぼすことがない。この後、絶縁膜５０４を希弗
酸などにより一部除去する（図２３（ｇ))。これによ
り、フォトレジスト膜５０２の一部のみがゲート電極５
０９となる。

【００９０】このため、本実施の形態によれば、ゲート
電極５０９とエミッタ５０７との間には、高抵抗なフォ
トレジスト膜５０２ｂ部分が存在し、両者の間の距離は
大きい。そのため、両者間の静電容量が小さくなり、電
界放射を生じさせるためにゲート電極５０９に電圧を印
加する際に多大な充電電流が流れることになる。また、
ゲート電圧の上昇が速くなり、高速駆動が可能となる。
また、駆動回路の負担が減り、低コスト化を図れるとと
もに、消費電流も小さくすることができる。また、ゲー
ト電極や厚いゲート絶縁膜を作製する必要もなく、製造
コスト面や歩留まり面でも有利となる。

【００９１】なお、これらの第一〜第三の実施の形態で
は、請求項３記載の発明に対応する実施の形態として説
明したが、請求項１又は２記載の発明に関しても同様に
適用し得る。

【００９２】＜請求項６記載の発明に対応する実施の形
態＞ ≪第一の実施の形態≫第一の実施の形態を図２４に基づ
いて説明する。本実施の形態では、まず、基板６０１上
にネガ型のフォトレジスト膜６０２を厚めに塗布形成し
ておく。もっとも、フォトレジスト膜６０２は１μｍ以
上の膜厚があれば十分である。このようなフォトレジス
ト膜６０２に対して前述した実施の形態の場合と同様に
二光束干渉露光法による２回の露光を行い、現像するこ
とで、底部６０３ａが先鋭化された穴形状６０３を形成
する（図２４（ａ))。この場合、底部６０３ａの曲率半
径は５０〜６０ｎｍとなる。この後、穴形状６０３部分
に対して蒸着法或いはＣＶＤ法を用いて絶縁膜６０４を
推積する（図２４（ｂ))。このとき、デポ条件、時間等
を適切に設定することにより、穴形状６０３部分が一層
先鋭化される。このように絶縁膜６０４が推積された穴
形状６０３部分をモールドとしてエミッタ材料６０５と
電極６０６とを順次推積させる（図２４（ｃ))。このと
き、エミッタ材料６０５としてはハードベークレジスト
を用いる。また、絶縁膜６０４上にレジストを塗布・充
填させた後、ハードベークし（部分６０５ａ）、さらに
その表層にレジストを塗布して低温ベークし（部分６０
５ｂ）、その上に、電極６０６を推積させるものであ
る。

【００９３】この後、基板６０１を除去し（図２４
（ｄ))、フォトレジスト膜６０２をドライエッチングで
エッチバックする（図２４（ｅ))。この後、絶縁膜６０
４を希弗酸などにより一部除去し（図２４（ｆ))、Ａｒ
＋イオンをイオン注入する（図２４（ｇ))。この際、図
２４（ｅ）の工程のエッチパックで形成されたエミッタ
６０７の先端形状部分の開口６０８から、エミッタ６０
７の先端部分に対してもイオン注入が行われる。これに
より、ハードベークしたネガ型のフォトレジスト膜６０
２とエミッタ６０７の先端の抵抗が一度のイオン注入工
程により低抵抗化される。６０２ａは低抵抗化されたフ
ォトレジスト膜によるゲート電極、６０７ａはエミッタ
６０７における低抵抗化部分である。つまり、エミッタ
材料であるフォトレジスト膜６０２が低抵抗部分６０２
ａと高抵抗部分６０２ｂとに分かれる。これにより、他
のエミッタ６０７に影響せず、他のエミッタ６０７の放
射電流を減少させてしまうとか、逆に、負帰還がうまく
かからず破損させてしまうような不具合を生じない。

【００９４】≪第二の実施の形態≫第二の実施の形態を
図２５に基づいて説明する。本実施の形態は、第一の実
施の形態に準ずるものであり、図２４で示した部分と同
一部分は同一符号を用いて示す。本実施の形態における
図２５（ａ)〜(ｆ）に示す工程は、図２４（ａ）〜
（ｆ）に示した工程とほぼ同じであり、低温ベークレジ
スト部分６０５ｂがない点で異なる。絶縁膜６０４を希
弗酸などにより一部除去した後（図２５（ｆ))、Ａｒ＋
イオンをイオン注入する（図２５（ｇ))。この際、本実
施の形態では、ｒ＋イオンの注入の加速電圧を小さくす
ることにより、イオンが完全にハードベークしたエミッ
タ材料のレジスト６０５ａ部分及びネガ型のフォトレジ
スト膜６０２を通過しないようにした。これにより、ネ
ガ型のフォトレジスト膜６０２の表面のみ（部分６０２
ａ）が低抵抗される。このようにして、フォトレジスト
膜６０２の部分６０２ａだけがゲート電極６０９とな
る。

【００９５】このため、本実施の形態によれば、ゲート
電極６０９とエミッタ６０７との間には、高抵抗なフォ
トレジスト膜６０２ｂ部分が存在し、両者の間の距離は
大きい。そのため、両者間の静電容量が小さくなり、電
界放射を生じさせるためにゲート電極６０９に電圧を印
加する際に多大な充電電流が流れることになる。また、
ゲート電圧の上昇が速くなり、高速駆動が可能となる。
また、駆動回路の負担が減り、低コスト化を図れるとと
もに、消費電流も小さくすることができる。また、ゲー
ト電極や厚いゲート絶縁膜を作製する必要もなく、製造
コスト面や歩留まり面でも有利となる。また、エミッタ
材料はハードベークしたフォトレジスト膜６０２である
が、エミッタ６０７の先端しかイオン注入されず、裏面
の電極６０６側までイオンが到達することはなく、イオ
ンが注入されなかった部分は抵抗が高いままであるの
で、エミッタ６０７の低抵抗化された部分６０７ａはそ
の高抵抗部分６０７ｂに囲まれた島状の構造となる。こ
れにより、前述した場合と同様に、放射電流を安定させ
ることができ、かつ、エミッタ６０７の破損を防止する
ことができる。

【００９６】≪第三の実施の形態≫第三の実施の形態を
図２６に基づいて説明する。本実施の形態は、第一、二
の実施の形態に準ずるものであり、図２４及び図２５で
示した部分と同一部分は同一符号を用いて示す。本実施
の形態における図２６（ａ)〜(ｄ）に示す工程は、図２
５（ａ)〜(ｄ）に示した工程と同じである。次に、ハー
ドベークしたネガ型のフォトレジスト膜６０２を前述し
たような方法で適切にエッチバックした後、Ａｒ＋イオ
ンの注入を行う（図２６（ｅ))。これにより、ハードベ
ークされたフォトレジスト膜６０２の表面部分６０２ａ
は低抵抗化する（図２６（ｆ))。続いて、絶縁膜６０４
を希弗酸などにより一部除去した後（図２６（ｇ))、再
び、Ａｒ＋イオンを注入する（図２６（ｈ))。この際、
Ａｒ＋イオンの注入の加速電圧を小さくすることによ
り、イオンが完全にハードベークしたエミッタ材料のレ
ジスト６０５ａ部分を通過しないようにした。

【００９７】この際、エミッタ材料はハードベークした
レジスト６０５であるが、エミッタ６０７の先端しかイ
オン注入されず、イオンが注入されなかった部分は抵抗
が高いままであるので、エミッタ６０７の低抵抗化され
た部分６０７ａはその高抵抗部分６０７ｂに囲まれた島
状の構造となる。これにより、前述した場合と同様に、
放射電流を安定させることができ、かつ、エミッタ６０
７の破損を防止することができる。

【００９８】従って、本実施の形態は、ゲート電極６０
９を作製ためのＡｒ＋イオンの注入とエミッタ６０７を
作製するためのＡｒ＋イオンの注入との条件を異ならせ
たい場合に効果的となる。

【００９９】≪第四の実施の形態≫第四の実施の形態を
図２７に基づいて説明する。本実施の形態は、第一の実
施の形態に準ずるものであり、図２４で示した部分と同
一部分は同一符号を用いて示す。本実施の形態における
図２７（ａ)〜(ｇ）に示す工程は、図２４（ａ）〜
（ｇ）に示した工程と同じである。ハードベークしたフ
ォトレジスト膜６０２とエミッタ６０７の開口６０８下
のレジスト６０５の抵抗が一度のイオン注入により低抵
抗される（図２７（ｈ))。この後、エミッタ６０７の先
端がゲート電極６０９の表面に近くなるようにするため
に、前述した方法によりエッチバックを行う（図２７
（ｉ))。

【０１００】よって、本実施の形態によれば、１回のイ
オン注入によりエミッタ６０７部分とゲート電極６０９
部分用の低抵抗化を行うことができ、工程が簡単で、製
造コストの低減と歩留まりの向上を図ることができる。
また、本実施の形態の場合、請求項４記載の発明に対応
する第一の実施の形態の場合と同様に、各エミッタ６０
７間は高抵抗部分６０７ｂで分離されているので、放射
電流の減少やエミッタ６０７の破損を少なくすることが
できる。

【０１０１】なお、第一ないし第四の実施の形態は、請
求項３記載の発明に対応する実施の形態への適用例とし
て説明したが、請求項１，２記載の発明に関しても同様
に適用し得る。

【０１０２】

【発明の効果】請求項１記載の発明によれば、複数の光
束の干渉により生ずる干渉模様を用いてフォトレジスト
膜を露光する複数光束干渉露光法により基板上のネガ型
のフォトレジスト膜を露光した後、現像してフォトジス
ト膜に形成される穴形状を用いてエミッタを作製するよ
うにしたので、複数光束干渉露光法なる確実な作製プロ
セスにより歩留まりが高い上に、高エミッタ密度化を実
現することができ、よって、作製される電界放射型電子
源の放射電流の安定性、冗長性、放射電流密度を高くす
ることができ、かつ、エミッタ材料選択の自由度の高い
電界放射型電子源の作製方法を提供することができる。

【０１０３】請求項２記載の発明によれば、複数の光束
の干渉により生ずる干渉模様を用いてフォトレジスト膜
を露光する複数光束干渉露光法により基板上のネガ型の
フォトレジスト膜を露光した後、現像してフォトレジス
ト膜に穴形状を形成し、この穴形状部分をモールドとし
てエミッタ材料を充填してエミッタを作製するようにし
たので、請求項１記載の発明と同等の効果を得つつ、基
板の破棄によるコスト高を避けることができ、製造コス
トを低減化させることができる。

【０１０４】請求項３記載の発明によれば、複数の光束
の干渉により生ずる干渉模様を用いてフォトレジスト膜
を露光する複数光束干渉露光法により基板上のネガ型の
フォトレジスト膜を露光した後、現像してフォトレジス
ト膜に穴形状を形成し、この穴形状部分にエミッタ先端
を先鋭にするための先鋭化材料を推積させて後、先鋭化
材料が推積された穴形状内をモールドとしてエミッタ材
料を充填してエミッタを作製するようにしたので、請求
項１，２記載の発明と同等の効果を得つつ、デバイスの
駆動電圧を下げることができ、コスト高と消費電力の増
大とを回避できる電界放射型電子源を作製することがで
きる。

【０１０５】請求項４記載の発明によれば、請求項１，
２又は３記載の発明において、エミッタとゲート電極と
を作製した後、エミッタの低抵抗化処理をこのエミッタ
の先端側から行うことで、低温プロセスによりエミッタ
部分を島状に低抵抗化することができ、これにより、同
一基板上に作製されている制御回路部のトランジスタな
どに影響を与えることがなく、低コストで放射電流の安
定化を図ることができる。

【０１０６】請求項５記載の発明によれば、複数の光束
の干渉により生ずる干渉模様を用いてフォトレジスト膜
を露光する複数光束干渉露光法により基板上のネガ型の
フォトレジスト膜を露光した後、現像してフォトレジス
ト膜に穴形状を形成し、この穴形状部分に絶縁材料を推
積させて後、絶縁材料が推積された穴形状内をモールド
としてエミッタ材料を充填してエミッタを作製し、フォ
トレジスト膜を低抵抗化する処理を施してゲート電極を
作製するようにしたので、簡単な加工プロセスでゲート
電極を作製することができ、かつ、ゲート電極とエミッ
タとの間の静電容量も小さくすることができ、低コスト
で消費電力が小さくて済む電界放射型電子源を作製する
ことができる。

【０１０７】請求項６記載の発明によれば、請求項５記
載の電界放射型電子源の作製方法において、モールドに
充填するエミッタ材料を、フォトレジスト膜を低抵抗化
する処理により低抵抗化される材料とし、エミッタとゲ
ート電極とになる部分のフォトレジスト膜の低抵抗化処
理をエミッタの先端側から行うようにしたので、低温プ
ロセスによりエミッタ部分を島状に低抵抗化することが
でき、これにより、同一基板上に作製されている制御回
路部のトランジスタなどに影響を与えることがなく、低
コストで放射電流の安定化を図ることができ、併せて、
簡単な加工プロセスでゲート電極を作製することがで
き、かつ、ゲート電極とエミッタとの間の静電容量も小
さくすることができ、低コストで消費電力が小さくて済
む電界放射型電子源を作製することができる。

【図面の簡単な説明】

【図１】請求項１記載の発明に対応する実施の形態の原
理を説明するための二光束干渉露光法の原理的説明図で
ある。

【図２】二光束干渉露光用の光学系構成を示す原理的構
成図である。

【図３】二光束干渉露光における光の強度分布を示す特
性図である。

【図４】形成される縞形状の断面構造図である。

【図５】二光束干渉露光法による先鋭化されたエミッタ
の作製法を模式的に示す平面図である。

【図６】形成される穴形状を示す斜視図である。

【図７】請求項１記載の発明に対応する第一の実施の形
態を工程順に示す断面図である。

【図８】請求項１記載の発明に対応する第二の実施の形
態を工程順に示す断面図である。

【図９】請求項１記載の発明に対応する第三の実施の形
態を工程順に示す断面図である。

【図１０】レジストのベーク温度とイオン注入量との関
係を示す特性図である。

【図１１】請求項１記載の発明に対応する第四の実施の
形態を工程順に示す断面図である。

【図１２】請求項１記載の発明に対応する第五の実施の
形態を工程順に示す断面図である。

【図１３】請求項２記載の発明に対応する第一の実施の
形態を工程順に示す断面図である。

【図１４】請求項２記載の発明に対応する第二の実施の
形態を工程順に示す断面図である。

【図１５】請求項２記載の発明に対応する第三の実施の
形態を工程順に示す断面図である。

【図１６】請求項３記載の発明に対応する第一の実施の
形態を工程順に示す断面図である。

【図１７】請求項３記載の発明に対応する第二の実施の
形態を工程順に示す断面図である。

【図１８】請求項４記載の発明に対応する第一の実施の
形態を工程順に示す断面図である。

【図１９】請求項４記載の発明に対応する第二の実施の
形態を工程順に示す断面図である。

【図２０】請求項４記載の発明に対応する第三の実施の
形態を工程順に示す断面図である。

【図２１】請求項５記載の発明に対応する第一の実施の
形態を工程順に示す断面図である。

【図２２】請求項５記載の発明に対応する第二の実施の
形態を工程順に示す断面図である。

【図２３】請求項５記載の発明に対応する第三の実施の
形態を工程順に示す断面図である。

【図２４】請求項６記載の発明に対応する第一の実施の
形態を工程順に示す断面図である。

【図２５】請求項６記載の発明に対応する第二の実施の
形態を工程順に示す断面図である。

【図２６】請求項６記載の発明に対応する第三の実施の
形態を工程順に示す断面図である。

【図２７】請求項６記載の発明に対応する第四の実施の
形態を工程順に示す断面図である。

【図２８】第１の従来技術を工程順に示す断面図であ
る。

【図２９】第２の従来技術を工程順に示す断面図であ
る。

【図３０】第３の従来技術を工程順に示す断面図であ
る。

【図３１】第４の従来技術を工程順に示す断面図であ
る。

【図３２】第５の従来技術を示す断面図である。

【図３３】第６の従来技術を工程順に示す断面図であ
る。

【符号の説明】

１０１ フォトレジスト膜 １０２ 基板 １１９ 穴形状 １２１ 基板 １２６ フォトレジスト膜 １２９ エミッタ １３１ 基板 １３３ フォトレジスト膜 １３５ 穴形状 １３７ エミッタ材料 １３８ エミッタ １３９ フォトレジスト膜 １４２ エミッタ １５１ 基板 １５４ フォトレジスト膜 ２０１ 基板 ２０２ フォトレジスト膜 ２０３ 穴形状 ２０４ エミッタ材料 ２０６ エミッタ ２０８ ゲート電極 ３０１ 基板 ３０２ フォトレジスト膜 ３０３ 穴形状 ３０４ 先鋭化材料 ３０５ エミッタ材料 ３０７ エミッタ ５０１ 基板 ５０２ フォトレジスト膜 ５０３ 穴形状 ５０４ 先鋭化材料 ５０５ エミッタ材料 ５０７ エミッタ ６０１ 基板 ６０２ フォトレジスト膜 ６０３ 穴形状 ６０４ 先鋭化材料 ６０５ エミッタ材料 ６０７ エミッタ

Claims (6)

【特許請求の範囲】
1. 【請求項１】 複数の光束の干渉により生ずる干渉模様
   を用いてフォトレジスト膜を露光する複数光束干渉露光
   法により基板上のネガ型のフォトレジスト膜を露光した
   後、現像して前記フォトジスト膜に形成される穴形状を
   用いてエミッタを作製するようにした電界放射型電子源
   の作製方法。
2. 【請求項２】 複数の光束の干渉により生ずる干渉模様
   を用いてフォトレジスト膜を露光する複数光束干渉露光
   法により基板上のネガ型のフォトレジスト膜を露光した
   後、現像して前記フォトレジスト膜に穴形状を形成し、
   この穴形状部分をモールドとしてエミッタ材料を充填し
   てエミッタを作製するようにした電界放射型電子源の作
   製方法。
3. 【請求項３】 複数の光束の干渉により生ずる干渉模様
   を用いてフォトレジスト膜を露光する複数光束干渉露光
   法により基板上のネガ型のフォトレジスト膜を露光した
   後、現像して前記フォトレジスト膜に穴形状を形成し、
   この穴形状部分にエミッタ先端を先鋭にするための先鋭
   化材料を推積させた後、先鋭化材料が推積された前記穴
   形状内をモールドとしてエミッタ材料を充填してエミッ
   タを作製するようにした電界放射型電子源の作製方法。
4. 【請求項４】 前記エミッタとゲート電極とを作製した
   後、前記エミッタの低抵抗化処理をこのエミッタの先端
   側から行うようにした請求項１，２又は３記載の電界放
   射型電子源の作製方法。
5. 【請求項５】 複数の光束の干渉により生ずる干渉模様
   を用いてフォトレジスト膜を露光する複数光束干渉露光
   法により基板上のネガ型のフォトレジスト膜を露光した
   後、現像して前記フォトレジスト膜に穴形状を形成し、
   この穴形状部分に絶縁材料を推積させた後、絶縁材料が
   推積された前記穴形状内をモールドとしてエミッタ材料
   を充填してエミッタを作製し、前記フォトレジスト膜を
   低抵抗化する処理を施してゲート電極を作製するように
   した電界放射型電子源の作製方法。
6. 【請求項６】 前記モールドに充填するエミッタ材料
   を、前記フォトレジスト膜を低抵抗化する処理により低
   抵抗化される材料とし、前記エミッタと前記ゲート電極
   とになる部分の前記フォトレジスト膜の低抵抗化処理を
   前記エミッタの先端側から行うようにした請求項５記載
   の電界放射型電子源の作製方法。