KR20200070625A - 나노 구조체 제조 방법 및 이를 이용하여 제조한 나노 구조체 - Google Patents

나노 구조체 제조 방법 및 이를 이용하여 제조한 나노 구조체 Download PDF

Info

Publication number
KR20200070625A
KR20200070625A KR1020180157957A KR20180157957A KR20200070625A KR 20200070625 A KR20200070625 A KR 20200070625A KR 1020180157957 A KR1020180157957 A KR 1020180157957A KR 20180157957 A KR20180157957 A KR 20180157957A KR 20200070625 A KR20200070625 A KR 20200070625A
Authority
KR
South Korea
Prior art keywords
substrate
etching
metal mask
nanostructure
dry etching
Prior art date
Application number
KR1020180157957A
Other languages
English (en)
Other versions
KR102164381B1 (ko
Inventor
여종석
이지혜
Original Assignee
연세대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 연세대학교 산학협력단 filed Critical 연세대학교 산학협력단
Priority to KR1020180157957A priority Critical patent/KR102164381B1/ko
Publication of KR20200070625A publication Critical patent/KR20200070625A/ko
Application granted granted Critical
Publication of KR102164381B1 publication Critical patent/KR102164381B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3088—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

나노 구조체 제조방법 및 이를 이용하여 제조한 나노 구조체가 개시된다. 본 발명은 포토리소그래피의 분해능의 한계를 극복하도록, 기판 상부에 미리 설정된 패턴에 따라 금속 마스크를 패터닝하고, 기판에 패터닝된 금속 마스크의 주변에 발생되는 전기장의 세기가 금속 마스크의 일부 부위에서 상대적으로 높게 형성되는 국부 전기장을 이용하여 기판의 표면 중 금속 마스크가 패터닝된 표면 이외에 해당하는 외부에 노출된 기판의 표면을 건식 에칭함으로써, 금속 마스크의 크기보다 작은 나노 구조체를 제조할 수 있다.

Description

나노 구조체 제조 방법 및 이를 이용하여 제조한 나노 구조체{METHOD FOR MANUFACTURING NANOSTRUCTURE AND NANOSTRUCTURE MANUFACTURED BY USING THE SAME}
본 발명은 건식 에칭 공정을 미세하게 제어하여 나노 구조체를 제조하는 방법 및 이를 이용하여 제조한 나노 구조체에 관한 것이다.
이 부분에 기술된 내용은 단순히 본 실시 예에 대한 배경 정보를 제공할 뿐 종래기술을 구성하는 것은 아니다.
일반적인 리소그래피(Lithography) 방법은 빛에 대한 반응성을 갖는 고분자 물질(예를 들면, 포토레지스트 등)을 패터닝하고자 하는 물질이 적층(또는 증착)된 기판 상에 도포하고, 목표로 하는 임의의 패턴으로 설계된 레티클을 통해 고분자 물질 상에 빛을 투과시켜 노광하며, 현상 공정을 통해 노광된 고분자 물질을 제거함으로써, 패터닝하고자 하는 물질 위에 목표로 하는 패턴을 갖는 패턴 마스크(또는 식각 마스크)를 형성한 후 패턴 마스크를 이용하는 식각 공정을 수행함으로써, 기판상에 적층된 물질을 원하는 패턴으로 패터닝하는 방법이다.
하지만, 상술한 포토리소그래피 방법은 미세구조를 제작하기 위한 리소그래피 기술 개발에 있어서 핵심요소 중 하나인 분해능(Resolution)이 렌즈의 개구수(NA)와 리소그래피에 사용된 빛의 파장에 의존하기 때문에 미세 패턴을 위해서는 빛의 파장이 짧고 개구수가 큰 렌즈가 필요하지만, 종래에는 빛의 파장보다 작은 구조물을 제작하기 어려운 문제점이 있다.
건식 에칭 방법은 적은 가스량으로 종횡비(Aspect Ratio, AR)가 크고 비등방성(anisotropic)인 미세 패턴을 자유롭게 형성할 수 있는 에칭 방법이다. 하지만, 상술한 에칭 공정을 미세하게 제어하기 어려우므로 마스크 하단의 물질이 식각되는 현상인 언더컷팅(undercutting), 에칭 프로파일의 기울어짐 현상을 나타내는 프로파일 틸팅(profile tilting), 게이트 전극의 하부가 측면 방향으로 비 정상적으로 식각되는 현상인 노칭(notching), 보잉 효과(bowing effect), 기판과 반응하는 에칭액 또는 에칭 가스의 부족에 의해 에칭률(etching rate)가 감소하는 현상인 로딩 효과(loading effect) 또는 대전 효과(charging effect)와 같은 원치 않은 부작용이 발생하는 문제점이 있다.
본 발명은 건식 에칭 공정의 부작용 중 하나인 보잉 효과(Bowing effect)를 활용하여 포토리소그래피가 갖고 있는 분해능의 한계를 뛰어넘도록, 기판 상에 금속 마스크를 패터닝하고, 패터닝된 금속 마스크 주변에 형성되는 상대적으로 높은 크기의 전기장을 조절하여 활성 에칭 이온의 에칭 궤도를 바꾸어 기판을 에칭하여 가시 광 파장 이하 크기의 구조(Sub wavelength structure)의 나노 구조체를 제조하는 방법 및 이를 이용하여 제조한 나노 구조체를 제공함에 있다.
상술한 목적을 달성하기 위한 본 발명의 일 실시 예에 따른 나노 구조체 제조방법 은 기판 상부에 미리 설정된 패턴에 따라 금속 마스크를 패터닝하는 단계; 및 상기 기판의 표면 중 상기 금속 마스크가 패터닝된 표면 이외에 해당하는 외부에 노출된 상기 기판의 표면을 건식 에칭하는 단계;를 포함하고, 상기 기판의 표면을 건식 에칭하는 단계는 상기 건식 에칭을 수행 시 상기 기판에 패터닝된 금속 마스크의 주변에 발생되는 전기장의 세기가 상기 패터닝된 금속 마스크의 일부 부위에서 상대적으로 높게 형성된 국부 전기장 이용하여 상기 외부에 노출된 기판의 표면을 건식 에칭할 수 있다.
바람직하게, 상기 기판의 표면을 건식 에칭하는 단계는 상기 형성된 국부 전기장을 이용하여 상기 기판과 반응하여 에칭시키는 이온인 활성 에칭 이온의 궤도를 조절하여 상기 기판의 표면을 건식 에칭할 수 있다.
바람직하게, 상기 건식 에칭하는 단계는 상기 금속 마스크의 두께를 조절하여 상기 국부 전기장을 변화시켜 상기 활성 에칭 이온의 궤도가 꺾이는 각도를 조절할 수 있다.
바람직하게, 상기 금속 마스크는 40 nm 내지 100nmn 범위의 두께를 가질 수 있다.
바람직하게, 상기 건식 에칭하는 단계는 상기 금속 마스크 및 상기 기판에 도달하는 상기 활성 에칭 이온의 양이 포화되면 미리 설정된 두께를 가지는 상기 금속 마스크의 직경(Diameter)에 따라 상기 포화된 활성 에칭 이온들의 편향을 변화시켜 상기 기판의 측면이 에칭되는 정도를 나타내는 측면 에칭 정도를 제어하여 상기 기판의 표면을 건식 에칭할 수 있다.
바람직하게, 상기 건식 에칭하는 단계는 상기 금속 마스크 패턴의 피치를 조절하여 상기 활성 에칭 이온의 궤도가 꺾이는 각도를 조절할 수 있다.
바람직하게, 상기 건식 에칭하는 단계는 상기 건식 에칭의 시간이 증가함에 따라 상기 기판의 측면 에칭 정도가 감소하고 상기 기판의 수직 에칭 정도가 증가하는 성질을 이용하여 상기 건식 에칭의 시간에 따라 상기 기판의 측면 에칭 정도를 조절하여 상기 기판의 표면을 건식 에칭할 수 있다.
바람직하게, 상기 금속 마스크를 패터닝하는 단계는 상기 기판 상에 포토레지스트 층(photoresist layer)을 도포하는 단계; 상기 기판 상에 도포된 포토레지스트 층을 상기 미리 설정된 패턴으로 현상(develop)하여 포토레지스트 패턴을 형성하는 단계; 및 상기 형성된 포토레지스트 패턴에 따라 상기 금속 마스크를 증착(deposition)하는 단계;를 포함하고, 상기 국부 전기장은 상기 패터닝된 금속 마스크의 에지 또는 측벽 부근에서 형성되며, 상기 건식 에칭은 반응성 이온 에칭(Reactive Ion Etching, RIE)일 수 있다.
또한, 본 발명은 상술한 나노 구조체의 제조방법에 의해 제조된 나노 구조체를 포함한다.
이상과 같은 본 발명의 실시 예에 따르면 포토리소그래피(Photolithography), 전자 빔 리소그래피(E-beam lithography) 또는 X 선 기반의 리소그래피(X-ray based lithography)의 분해능(resolution) 한계를 극복할 수 있다.
또한, 본 발명의 실시 예에 따르면 전기장의 크기를 바꿀 수 있는 금속 마스크의 종류 및 구조체를 바꿔 나노 구조체의 사이즈를 조절할 수 있는 최적화된 파라미터들을 제안함으로써 리소그래피의 한계를 뛰어넘어 패터닝의 자유도를 높일 수 있으면서 공정의 단가 절감이 가능한 장점이 있다.
또한, 본 발명의 일 실시 예에 따르면 접촉전사인쇄, 임프린팅을 위한 실리콘 나노 구조체 제조뿐만 아니라 경사진(tapered) 측벽을 활용하여 반사 방지(anti-reflection) 구조체 및 태양광 전지(solar cell)의 광 포획(light trapping)으로의 응용이 가능하며, LED 및 포토디텍터(Photodetector)나 포토이미저(photoimager)로의 활용이 가능한 장점이 있다.
본 발명의 효과들은 이상에서 언급한 효과들로 제한되지 않으며, 언급되지 않은 또 다른 효과들은 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시 예에 따른 나노 구조체를 제조하는 방법을 설명하기 위한 흐름도이다.
도 2는 본 발명의 일 실시 예에 따른 금속 마스크가 패터닝된 기판의 모습 및 금속 마스크가 패터닝된 기판이 에칭되어 제조된 나노 구조체의 모습을 설명하기 위한 도면이다.
도 3은 본 발명의 일 실시 예에 따른 금속 마스크를 패터닝하는 구체적인 방법을 설명하기 위한 흐름도이다.
도 4는 본 발명의 일 실시 예에 따른 기판 상부에 금속 마스크를 패터닝하는 구체적인 방법을 설명하기 위한 도면이다.
도 5는 본 발명의 일 실시 예에 따른 ICP-RIE 공정을 이용하여 나노 구조체를 제조하는 구체적인 방법 및 금속 마스크 주변에서 형성된 국부 전기장의 분포도를 설명하기 위한 도면이다.
도 6은 금속 마스크의 두께에 따라 금속 마스크의 주변에서의 국부 전기장의 분포를 설명하기 위한 도면이다.
도 7은 본 발명의 일 실시 예에 따른 금속 마스크의 두께 조절을 통하여 활성 에칭 이온의 궤도의 꺾임 각도를 조절하는 방법을 설명하기 위한 도면이다.
도 8은 본 발명의 일 실시 예에 따른 금속 마스크의 두께를 변화시켜 나노 구조체를 제조하는 방법을 설명하기 위한 도면이다.
도 9는 본 발명의 일 실시 예에 따른 나노 구조체를 제조하기 위해 미리 설정된 두께를 가지는 금속 마스크의 직경(Diameter)을 변화시키면서 측정한 기판의 측면(lateral) 에칭 정도를 나타낸 것이다.
도 10은 본 발명의 일 실시 예에 따른 금속 마스크의 피치에 따라 에칭되어 형성된 나노 구조체의 직경을 나타내는 도면이다.
도 11은 본 발명의 일 실시 예에 따른 금속 마스크가 패터닝된 기판을 에칭하는 공정을 수행 시, 에칭 공정 시간에 따른 기판의 측면 에칭률(lateral etching rate)의 변화를 나타낸 것이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명한다. 본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 게시되는 실시 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예들은 본 발명의 게시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
본 명세서에서 "제1", "제2" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위한 것으로, 이들 용어들에 의해 권리범위가 한정되어서는 아니 된다. 예를 들어, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
본 명세서에서 각 단계들에 있어 식별부호(예를 들어, a, b, c 등)는 설명의 편의를 위하여 사용되는 것으로 식별부호는 각 단계들의 순서를 설명하는 것이 아니며, 각 단계들은 문맥상 명백하게 특정 순서를 기재하지 않는 이상 명기된 순서와 다르게 일어날 수 있다. 즉, 각 단계들은 명기된 순서와 동일하게 일어날 수도 있고 실질적으로 동시에 수행될 수도 있으며 반대의 순서대로 수행될 수도 있다.
본 명세서에서, “가진다”, “가질 수 있다”, “포함한다” 또는 “포함할 수 있다”등의 표현은 해당 특징(예: 수치, 기능, 동작, 또는 부품 등의 구성요소)의 존재를 가리키며, 추가적인 특징의 존재를 배제하지 않는다.
도 1은 본 발명의 일 실시 예에 따른 나노 구조체를 제조하는 방법을 설명하기 위한 흐름도이다.
기판 상부에 미리 설정된 패턴에 따라 금속 마스크를 패터닝한다(S110).
본 발명의 일 실시 예에 따른 나노 구조체 제조 방법은 타겟에 해당하는 기판(substrate)에 직접 나노 구조체를 제조할 수 있는 방법으로, 직접적으로 나노 구조체를 타겟에 해당하는 기판 상부에 제조할 수 있다.
상술한 기판은 실리콘(Si), 게르마늄(Ge), 갈륨비소(GaAs) 및 인듐갈륨비소(InGaAs)로 이루어진 군에서 선택된 어느 하나 또는 둘 이상을 포함할 수 있고, 바람직하게는 Si를 포함하는 웨이퍼일 수 있다. 더욱 바람직하게 상기 Si는 결정성 Si일 수 있고, 상기 결정성 Si는 단결정 실리콘, 다결정 실리콘 및 이들이 복합된 형태일 수 있다.
본 발명의 일 실시 예에 따라 기판 상부에 금속 성질을 가지는 에칭 마스크를 패터닝하여 패터닝된 에칭 마스크를 기판 상부에 생성할 수 있으며, 상술한 금속 성질을 가지는 에칭 마스크는 전하를 운반하는 운반자를 나타내는 자유 캐리어(free carrier)가 많은 주기율표 11족 6주기에 속하는 금(Au)를 포함하는 금속 마스크일 수 있다.
이하 명세서에서 설명상 편의를 위해 금속 성질을 가지는 에칭 마스크를 금속 마스크로 정의하여 설명하도록 한다. 단, 상술한 예시는 본 발명의 일 실시 예를 설명하기 위한 예시일 뿐 이에 한정되는 것은 아니다.
기판의 표면 중 금속 마스크가 생성된 표면 이외에 해당하는 외부에 노출된 기판의 표면을 건식 에칭한다(S120).
본 발명의 일 실시 예에 따른 건식 에칭에 사용되는 에칭 가스는 CF4, CHF3, SF6, Ar, Cl2 및 O2로 이루어진 군에서 선택된 어느 하나 또는 둘 이상의 혼합가스일 수 있다.
본 발명의 일 실시 예에 따르면 한 종류의 금속 마스크만으로도 기판 상부에 생기는 나노 구조체의 크기를 조절할 수 있다.
본 발명의 일 실시 예에 따른 기판의 표면을 건식 에칭을 수행하는 경우 기판 상부에 패터닝된 금속 마스크의 주변에 발생되는 전기장의 세기가 기판 상부에 패터닝된 금속 마스크의 일부 부위에서 상대적으로 높은 전기장인 국부 전기장이 형성될 수 있다.
따라서, 본 발명의 일 실시 예에 따른 기판의 표면을 건식 에칭하는 경우 기판 상부에 패터닝된 금속 마스크에 의해 형성된 국부 전기장을 이용하여 패터닝된 금속 마스크에 의해 외부에 가려진 부분을 제외하고 외부에 노출된 기판의 표면을 건식 에칭할 수 있다.
따라서, 본 발명의 일 실시 예에 따른 나노 구조체 제조 방법은 건식 에칭 공정 중 발생할 수 있는 금속 마스크 주변에 형성되는 국부 전기장을 이용하여 나노 구조체를 제조할 수 있다.
상술한 본 발명의 일 실시 예에 따른 건식 에칭은 반응성 이온 에칭(Reactive Ion Etching, RIE)일 수 있다.
상술한 반응성 이온 에칭(reactive ion etching, RIE) 공정은 플라즈마(Plasma)로 실리콘을 에칭하는 방식을 사용한다.
플라즈마는 초고온에서 음전하를 가진 전자와 양전하를 띤 이온으로 분리된 기체 상태를 나타내며, 이때 전하 분리도가 상당히 높으면서도 전체적으로 음과 양의 전하 수가 같아서 중성을 띠는 성질이 있다.
플라즈마 에칭에서는, 불소, 염소, 산소 등을 포함하는 에칭 가스가 고주파 전계에 의해 활성화되어 플라즈마가 생성된다.
플라즈마에는 하전 입자(이하 ‘이온’이라고 함) 및 중성 입자(이하 ‘라디칼’이라고 함) 등의 활성종이 포함되어 있다. 이온이나 라디칼 등의 활성종과 기판의 표면이 반응하여 반응 생성물이 생기고, 생긴 반응 생성물이 휘발되는 것에 의해서 에칭이 진행될 수 있다. 예를 들어, 기판에 도달한 라디칼이 기판을 구성하는 원자와 직접 반응을 일으키고 휘발성 기체가 되어 표면으로부터 점차 이탈함으로서 점진적으로 기판의 표면이 깎여 나가면서 에칭이 일어나게 된다.
따라서, 본 발명의 일 실시 예에 따른 반응성 이온 에칭(RIE)은 상술한 에칭이 일어남과 동시에 플라즈마 내의 이온을 가속시켜 기판에 조사하면 이온이 부딪친 면의 시각반응이 촉진되어 방향성 있게 에칭하는 방법을 나타낸다.
또한, 본 발명의 일 실시 예에 따른 나노 구조체를 제조하기 위해 기판을 건식 에칭하는 방법으로 유도 결합 플라즈마 반응성 이온 에칭(Inductively coupled plasma reactive ion etching, ICP-RIE) 공정을 이용할 수 있다. 상술한 ICP-RIE 공정은 도 4에서 후술하도록 한다.
구체적으로, 본 발명의 일 실시 예에 따른 나노 구조체 제조 방법은 패터닝된 금속 마스크에 의해 발생되는 국부 전기장을 활용하여 활성 에칭 이온의 편향을 조정할 수 있고, 이에 따라 나노 구조체의 크기를 조절하여 나노 구조체를 제조할 수 있다. 즉, 기판 상부에 패터닝된 금속 마스크 주변에 형성되는 국부 전기장에 따라 조절되는 활성 에칭 이온의 궤적을 이용하여 기판의 사이드를 에칭함으로써 나노 구조체를 제조할 수 있다.
따라서, 본 발명의 일 실시 예에 따라 금속 마스크에 의해 형성되는 국부 전기장을 조절하여 나노 구조체를 제조하는 방법은 정전기력(electrostatic force)을 유도하기 보단 상술한 국부 전기장 자체에 의해 직접적으로 영향을 받는 활성 에칭 이온들의 궤도를 조절함으로써, 기판의 측벽(sidewall) 에칭 정도를 제어하여 크기가 한 단계 더 줄어들은 나노 구조체를 제조할 수 있다.
기판의 표면과 충돌하면서 화학적으로 반응하여 충돌한 기판의 부위를 에칭하는 이온에 해당하는 활성 에칭 이온의 궤도의 변화는 금속 마스크 주변에 형성된 국부 전기장의 변화로 유도된 보잉 효과로 설명할 수 있다.
주로 보잉 효과는 마스크의 사이드 기울기 효과(Mask’s side slope effect)와 비-효과적인 보호막(Non-efficient protection layer)으로 인해 발생할 수 있지만, 일반적으로 보잉 효과는 주로 전하 효과(charge effect) 또는 노칭(notching) 형성도 나타나는 인슐레이터 계열의 마스크를 쓸 때 설명되며, 금속 계열의 마스크로 인하여 나타나는 주변 환경에 의해 상술한 보잉 효과가 유발될 수 있다.
본 발명의 일 실시 예에 따른 나노 구조체 제조방법은 상술한 금속 계열의 마스크로 인하여 나타나는 주변 환경에 의해 유발된 보잉 효과를 이용하여 기판을 에칭할 수 있다.
상술한 활성 에칭 이온의 궤도를 변화시켜 나노 구조체를 제조하는 방법으로 상술한 금속 마스크 주변에 형성된 국부 전기장의 크기를 조절하는 방법을 이용할 수 있다.
구체적으로, 본 발명의 일 실시 예에 따른 금속 마스크 주변에 형성된 국부 전기장의 크기를 조절하여 비-보쉬 공정에서 쓰이는 활성 에칭 이온 종의 에칭 궤도를 변화시킬 수 있다. 이때 형성된 국부 전기장의 크기를 ΔE 라고 나타내도록 한다.
보쉬 공정(Bosch process)은 고밀도 플라즈마인 유도 결합 플라즈마(ICP)를 이용하여 건식 에칭하는 공정과 표면에 폴리머 층을 증착시키는 공정(polymerization)을 번갈아 실시하는 공정으로, 상술한 보쉬 공정을 이용하여 기판을 에칭하는 경우 측면으로의 에칭이 최대한 지연된다. 따라서, 상술한 보쉬 공정은 다른 에칭 방법에 비해 상대적으로 더 큰 비등방성 식각이 가능하며, 결과적으로 깊은 홀을 생성할 수 있다.
상술한 보쉬 공정(Bosch process)으로 심층 반응성 이온 에칭(Deep Reactive-Ion Etching, DRIE) 공정을 진행할 경우, 수직 구조물(vertical structure)을 얻기 위해 두 가지의 단계가 반복적으로 진행될 수 있다.
제1 단계는 에칭 단계로 등방성(Isotropic)으로 플라즈마 에칭(plasma etching)을 할 수 있는 SF6 (Sulfur hexafluoride) 가스를 기반으로 에칭을 하는 것을 나타내며, 제2 단계는 화학적으로 안정적인 보호막(passivation layer)을 증착할 수 있는 공정이 진행되는데, 이는 주로 C4F8 (Octafluorocyclobutane) 가스를 이용하여 테플론(Teflon)이 증착된 보호막을 형성할 수 있다.
상술한 심층 반응성 이온 에칭(DRIE) 공정은 에칭 및 보호막 공정이 필수적이다.
상술한 두 가지 단계는 DRIE 공정이 지닌 장점을 극대화 할 수 있는 방법이지만 상술한 두 가지 단계는 측벽(Sidewall)에 수백 나노정도(100-500 nm)의 파상형(undulate)의 모양을 형성할 수 있는 단점을 지닌다.
상술한 두 단계로 구분하는 보쉬 공정과는 달리 비-보쉬 공정(Non-Bosch process)은 에칭과 폴리머 증착을 동시에 수행하는 방식으로, 비-보쉬 공정은 CFx 계열 기체인 CF4나 C4F8 기체와 SFx 계열 기체인 SF6를 동시에 사용하여 증착과 에칭을 진행할 수 있다.
상술한 보쉬 공정 대신 비-보쉬 공정 또는 비스위칭 수도-보쉬 공정(nonswitching peudo-Bosch process)을 진행할 경우에는 보호막이 없으므로, 이방성(anisotropic)인 에칭 프로파일(Eching Profile, EP)이 형성되지 않고, 대신 등방성(isotropic)인 에칭 프로파일(EP)을 얻거나 측벽이 심하게 경사진 구조체를 얻을 수 있다.
상술한 에칭 프로파일(EP)은 반도체 기판 상의 에칭된 피처의 형상을 특징화하도록 사용될 수 있는 하나 이상의 기하학적 좌표들의 세트에 대한 임의의 값들의 세트를 지칭할 수 있다. 간단한 경우에, 에칭 프로파일은 피처를 통해 2 차원 수직 단면 슬라이스를 통해 볼 때 피처의 베이스까지의 중간(halfway)에서 결정된 피처의 폭으로 근사화될 수 있다. 상술한 피처의 베이스까지의 중간은 기판의 표면 상의 피처의 베이스 또는 하단부와 피처의 상단 개구부 사이의 중간 지점을 나타낸다. 보다 복잡한 예에서, 에칭 프로파일(EP)은 동일한 2 차원 수직 단면 슬라이스를 통해 보았을 때 피처의 베이스 위의 다양한 높이에서 결정된 일련의 피처 폭일 수 있다
등방성(isotropic)인 에칭 프로파일(EP)을 얻거나 측벽이 심하게 경사진 구조체를 얻는 점은 주로 보쉬 공정이 아닌 공정 때 얻을 수 있는 단점들이지만, 본 발명의 일 실시 예에 따른 나노 구조체 제조방법은 상술한 단점들을 이용하여 기판의 사이드가 에칭(side etching)되는 정도를 조절할 수 있고, 에칭 마스크에 해당하는 금속 마스크의 크기보다 훨씬 더 작은 나노 구조체를 생성할 수 있다.
본 발명의 일 실시 예에 따라 형성된 국부 전기장의 크기(ΔE)가 증가할수록 활성 에칭 이온 궤도의 꺾임 각도도 증가한다.
따라서, 상술한 국부 전기장의 크기를 조절하면 활성 에칭 이온 궤도의 꺾임 각도가 조절되므로, 활성 에칭 이온 궤도의 꺾임 각도에 따라 본 발명의 일 실시 예에 따른 다양한 크기의 나노 구조체를 제조할 수 있다.
구체적으로, 활성 에칭 이온의 궤적이 꺾이는 각도가 증가할수록 금속 마스크 바로 밑으로 활성 에칭 이온이 들어가서 기판을 에칭하기 때문에 언더컷팅 정도가 커지게 되며, 이에 따라 금속 마스크의 크기보다 더 작은 크기를 가지는 나노 구조체를 제조할 수 있다.
따라서, 종래에는 에너지가 안정화되는 지점에만 구조체를 제조할 수 있지만, 이와 달리 본 발명의 일 실시 예에 따른 나노 구조체 제조 방법을 이용하는 경우 나노 에칭이 가능한 모든 기판 상부에서 나노 구조체를 제조할 수 있다.
또한, 상술한 방법에 의해 나노 구조체를 제조하는 경우 건식 플라즈마 에칭 조건 중 활성 이온 종, 활성종의 양, 바이어스 파워(Bias power) 및 압력(pressure)이 일정한 조건에서도 측벽 에칭(sidewall etching)을 활용하여 나노 구조체의 크기를 조절할 수 있다.
또한, 본 발명의 또 다른 일 실시 예에 따른 나노 구조체를 제조하기 위해 기판을 에칭하는 측면(lateral) 에칭 정도를 조절하는 방법으로 기체의 종류, 기체의 혼합률(mixture ratio), 압력, 바이어스 파워 또는 측벽 패시베이션(sidewall passivation) 형성 정도에 따라 기판의 측면 에칭 정도를 조절할 수 있다.
또한, 본 발명의 일 실시 예에 따른 나노 구조체 제조 방법은 금속 마스크의 두께, 직경, 금속 마스크 패턴의 피치 또는 에칭 시간에 따라 금속 마스크가 패터닝된 기판을 에칭하여 나노 구조체를 제조할 수 있다. 상술한 금속 마스크의 파라미터 또는 에칭 시간에 대해서는 도 2를 함께 참조하여 설명하도록 한다.
도 2는 본 발명의 일 실시 예에 따른 금속 마스크가 패터닝된 기판의 모습 및 금속 마스크가 패터닝된 기판이 에칭되어 제조된 나노 구조체의 모습을 설명하기 위한 도면이다.
도 2(a)는 본 발명의 일 실시 예에 따른 금속 마스크(200)가 패터닝된 기판(100)의 모습을 설명하기 위한 도면으로, 도 2(a)를 참조하면, 본 발명의 일 실시 예에 따른 나노 구조체 제조 방법은 금속 마스크(200)의 두께(210), 금속 마스크(200)의 직경(220), 금속 마스크(200) 패턴의 피치(230) 또는 에칭 시간(240)을 조절하면서 금속 마스크(200)가 패터닝된 기판(100)을 에칭하여 나노 구조체를 제조할 수 있다.
도 2(b)는 본 발명의 일 실시 예에 따른 금속 마스크(200)가 패터닝된 기판(100)을 에칭하여 제조된 나노 구조체의 모습을 설명하기 위한 도면으로, 도 2(b)를 참조하면, 본 발명의 일 실시 예에 따라 제조된 나노 구조체에 해당하는 에칭된 기판(100)의 직경(r’)은 금속 마스크(200)의 직경(220)에서 기판(100)의 측면 에칭 정도(Δr’)만큼 에칭된 것을 나타낸다.
또한, 건식 에칭 공정을 이용하여 기판(100)을 에칭하는 경우 측면 방향으로 에칭되는 것뿐만 아니라 수직 방향으로도 에칭될 수 있으므로, 에칭된 기판(100)의 깊이(h)는 수직 방향으로 에칭된 정도를 나타낸다.
도 3은 본 발명의 일 실시 예에 따른 금속 마스크를 패터닝하는 구체적인 방법을 설명하기 위한 흐름도이다.
기판 상에 포토레지스트 층(photoresist layer)을 도포한다(S111).
상술한 기판은 포토레지스트들을 수반하는 공정들에 통상적으로 사용되는 적절한 기판을 나타내며, 상술한 포토레지스트는 반도체 산업에서 통상적으로 사용되는 포토레지스트일 수 있으며, 193nm 및 248nm의 포토레지스트들일 수 있으나, 이에 한정되는 것은 아니다. 바람직하게는, 상술한 포토레지스트로는 화학적으로 증폭된 포토레지스트(chemically amplified photoresist), 포지티브형의 포토레지스트들(positive-tone photoresists) 또는 네거티브형의 포토레지스트들(negative-tone photoresists)이 사용될 수 있다.
포지티브형의 포토레지스트 층은 노광(light exposure)된 영역이 이후 현상(developing) 과정에서 식각되어 제거되며, 반대로 네거티브형의 포토레지스트 층은 노광된 영역을 제외한 나머지 영역이 식각되는 특성이 있다. 이하에서는, 포토레지스트 층이 네거티브형으로 구성되어 노광되지 않은 영역이 식각되는 경우를 예를 들어 설명하도록 하지만, 이에 한정되는 것은 아니며 포지티브형의 포토레지스트 층을 이용하여 노광된 영역을 식각하여 후술하는 금속 마스크를 기판 상에 패터닝 할 수 있다.
상술한 포토레지스트 층은 사실상 일반적인 표준 수단에 의해 도포될 수 있으며, 예를 들어 스핀 코팅(spin coating)을 포함하는 표준 수단에 의해 도포될 수 있다.
상술한 포토레지스트 층은 포토레지스트로부터 잔류하는 용매를 제거하고 포토레지스트 층의 코히어런스(coherence)를 개선하기 위해 베이크(bake)될 수 있다.
기판 상에 도포된 포토레지스트 층을 미리 설정된 패턴으로 현상(develop)하여 포토레지스트 패턴을 형성한다(S112).
본 발명의 일 실시 예에 따르면 기판 상에 도포된 포토레지스트 층에 광을 조사하되, 광을 방사하는 광원과 미리 설정된 형상을 가지는 마스크를 배치하여 포토레지스트 층에 광을 조사하여 노광된 영역들로부터 미리 설정된 패턴을 형성할 수 있다.
본 발명의 일 실시 예에 따르면 포토레지스트 층에 미리 설정된 패턴을 형성하도록 광을 조사하여 노광된 영역들을 현상하여 노광된 영역들은 제외하고 노광되지 않은 영역들만을 식각하여 기판 상에 포토레지스트 패턴을 형성할 수 있다.
구체적으로, 노광 영역들에 의해 미리 설정된 패턴이 형성된 포토레지스트 층을 KOH 수용액 기반의 현상액(developer)에 넣게 되면, 광을 받은 부분은 남게되고, 광을 받지 않은 부분은 녹아 나가게 되면서 기판 상에 포토레지스트 패턴을 형성할 수 있다.
기판 상에 형성된 포토레지스트 패턴에 따라 금속 마스크를 증착(deposition)한다(S113).
구체적으로, 본 발명의 일 실시 예에 따라 기판 상에 형성된 포토레지스트 패턴에 따라 금속 마스크를 증착하고, 포토레지스트 층을 제거함으로써 기판 상에 미리 설정된 패턴을 가지는 금속 마스크를 패터닝할 수 있다.
예를 들어, 본 발명의 일 실시 예에 따르면 포토레지스트 층이 식각된 구역에 증발기(evaporator) 또는 스퍼터(sputter)과 같은 금속 증착기를 이용하여 금(Au)을 증착한 후 상술한 포토레지스트 층을 제거하면 기판 상에 미리 설정된 패턴을 가지는 금속 마스크 어레이를 패터닝 할 수 있다.
상술한 금속 마스크를 패터닝하는 구체적인 방법은 도 4를 함께 참조하여 설명하도록 한다.
도 4는 본 발명의 일 실시 예에 따른 기판 상부에 금속 마스크를 패터닝하는 구체적인 방법을 설명하기 위한 도면이다.
도 4를 참조하면, 본 발명의 일 실시 예에 따른 나노 구조체를 제조하기 위해 우선적으로 금속 성질을 가진 에칭 마스크를 기판 상에 패터닝하는 공정을 수행할 수 있다.
도 4(a)를 참조하면, 본 발명의 일 실시 예에 따른 기판(100) 상에 포토레지스트 층(310)을 도포하고, UV 광원(320)으로부터 방사된 UV 광을 미리 설정된 형상에 해당하는 마스크(330)에 조사하며, 조사된 마스크(330)의 형상을 렌즈(340)를 이용하여 UV 광을 집속시켜 기판(100) 상에 도포된 포토레지스트 층(310)에 조사함으로써, 포토레지스트 층(310)에 미리 설정된 패턴을 생성할 수 있다.
바람직하게, 상술한 UV 광원(320)의 파장은 405nm일 수 있으나, 상술한 예시는 본 발명의 일 실시 예를 설명하기 위한 예시일 뿐 이에 한정되는 것은 아니다.
상술한 미리 설정된 형상에 해당하는 마스크(330)는 MEMS(Micro Electro Mechanical System) 기술을 이용하여, 수십 만개의 미세 거울을 반도체 칩으로 집적화시킨 장비에 해당하며 빛의 광 경로를 변경시켜주는 장치인 디지털 마이크로미러(Digital Micromirror Device, DMD) 동적 마스크(dynamic Mask)일 수 있으며, 이용하여 포토 마스크 없이 포토레지스트 층을 바로 노광할 수 있다.
상술한 렌즈(340)는 대물렌즈(objective lens)일 수 있으나, 이에 한정되는 것은 아니다.
상술한 미리 설정된 패턴에 의해 금속 마스크(200)의 두께, 금속 마스크(200)의 직경 및 금속 마스크(200) 패턴의 피치가 결정될 수 있다. 상술한 미리 설정된 패턴은 마이크로미터 크기를 가지는 마이크로 패턴일 수 있으나, 이에 한정되는 것은 아니다.
도 4(b)를 참조하면, 도 4(a)에서 생성된 미리 설정된 패턴을 가지는 포토레지스트 층(310)을 용액을 이용하여 현상(develop)할 수 있다.
상술한 포토레지스트 층(310) 중에서 UV 광에 노출되지 않은 부분(311)은 포토레지스트 현상액에 용해될 것이며 포토레지스트 층(310) 중에서 UV 광에 노출된 부분은 포토레지스트 현상액에 비용해될 것이다.
따라서, 포토레지스트 층(310) 중에서 미리 설정된 패턴에 해당하는 포토레지스트 층(310)이 UV 광에 노광되지 않은 부분(311)만 현상액에 용해시켜 포토레지스트 층(310)을 현상할 수 있다.
도 4(c)를 참조하면, 도 4(b)에서 현상된 포토레지스트 층(310)에 금(gold 또는 Au)(200)을 증착시키고 포토레지스트 층(310)을 제거할 수 있다.
따라서, 상술한 도 4(a) 내지 도 4(c)에 나타난 방법을 이용하여 금속 마스크(200)를 기판(100) 상에 증착시켜 미리 설정된 패턴을 가지는 금속 마스크(200)를 기판(100) 상에 패터닝할 수 있다.
따라서, 상술한 에칭 대상재인 기판(100)은 에칭 마스크(200)에 해당하는 금속 마스크(200)가 패터닝되어서 에칭이 될 부분과 에칭이 안 될 부분이 구획되어 있는 상태이다.
따라서, 본 발명의 일 실시 예에 따른 나노 구조체 제조방법은 마이크로 크기의 금속 성질을 가진 에칭 마스크(200) 아래에 위치한 기판(100)의 부위를 에칭하여 나노 사이즈의 구조체를 제조할 수 있다.
도 5는 본 발명의 일 실시 예에 따른 ICP-RIE 공정을 이용하여 나노 구조체를 제조하는 구체적인 방법 및 금속 마스크 주변에서 형성된 국부 전기장의 분포도를 설명하기 위한 도면이다.
도 5(a)를 참조하면, 본 발명의 일 실시 예에 따라 금속 마스크가 패터닝된 기판을 ICP-RIE 공정을 이용하여 나노 구조체를 제조할 수 있다. 구체적으로, ICP-RIE 공정에서 형성되는 활성 에칭 이온들이 함유될 플라즈마(410)를 형성하여 금속 마스크(200)가 패터닝된 기판(100)을 에칭할 수 있다.
본 발명의 일 실시 예에 따른 금속 마스크(200)가 패터닝된 기판(100)은 진공챔버(420) 안에 위치될 수 있다. 상술한 진공챔버(420)는 진공펌프(480)를 이용하여 외부와의 환경과 격리되어 진공 상태를 이룬다.
본 발명의 일 실시 예에 따른 가스 주입부(430)는 SF6, CF4 또는 CF6와 같은 가스를 포함하는 반응 가스를 진공챔버(420)내로 제공할 수 있으므로, 가스 주입부(430)를 통해 제공되는 반응 가스가 진공챔버(420)내에 가득채워질 수 있다.
본 발명의 일 실시 예에 따른 ICP-RIE 공정으로 에칭 대상재인 기판(100)을 지지하는 홀더(440)에 금속 마스크(200)가 패터닝된 기판(100)을 장착될 수 있다.
진공챔버(420)에 채워지는 반응 가스에 RF 발생기(460)가 고주파를 인가할 수 있다. 구체적으로, 진공챔버(420) 상부 또는 측면에 설치된 나선형 코일(450)과 홀더(440)에 연결된 RF매칭 네트워크(470)와, 상기 나선형 코일(450)과 RF매칭 네트워크(470)에 연결되어 13.56 MHZ의 RF 주파수를 발생시키는 RF 발생기(460), RF전력을 가하여 플라즈마(410) 내에 유도성 인덕턴스(inductance) 성분을 발생시켜 나선형 코일(450)에 흐르는 전류로부터 자기장(Magnetic Field, B-Field)이 유도될 수 있으며, 유도된 자기장(B)은 수직한 방향으로 형성될 수 있고, 전기장(Electric Field, E-Field)은 평행(lateral)하게 형성될 수 있다(∇XE≠0).
따라서, 수직방향의 자기장(B)과 수평방향의 전기장(E)을 따라 전자를 회전시키고 가스입자와 충돌시켜 고밀도의 플라즈마(410)를 형성할 수 있으며, 형성된 플라즈마(410)를 구성하는 활성 에칭 이온을 이용하여 홀더(440)에 지지되는 에칭 대상재인 기판(100)을 에칭할 수 있으며 이에 따라 나노 구조체를 제조할 수 있다.
본 발명의 일 실시 예에 따르면 상술한 방법에 의해 에칭 대상재인 기판(100)을 에칭한 이후 골드 에천트(solution)를 사용하여 식각을 위해 사용한 금속 마스크(200)를 제거함으로써, 금속 마스크(200)가 제거된 나노 구조체를 제조할 수 있다.
도 5(b)를 함께 참조하면, 상술한 방법에 의해 패터닝 된 금속 마스크(200) 주변에서 전기장 분포(E-field distribution)가 다른 위치에서와 달리 크게 나타나며, 특히 금속 마스크(200)의 에지 부분에서 전기장이 집중된 국부 전기장(500)을 확인할 수 있으며, 금속 마스크(200)의 측벽 부근에서도 전기장의 세기가 상대적으로 큰 것을 확인할 수 있다.
따라서, 활성 에칭 이온의 궤도 변화는 금속 마스크의 상부(Top) 부분의 영향보단 금속 마스크의 에지(edge)와 사이드(side)쪽의 영향을 받는 것을 확인할 수 있다.
도 6은 금속 마스크의 두께에 따라 금속 마스크의 주변에서의 국부 전기장의 분포를 설명하기 위한 도면이다.
도 6을 참조하면, 기판(100) 상부에 패터닝된 금속 마스크(200)의 두께(l)가 증가할수록 금속 마스크(200)의 에지 주변에서 국부 전기장(V/m)의 분포도(d)가 증가하는 것을 확인할 수 있다.
도 7은 본 발명의 일 실시 예에 따른 금속 마스크의 두께 조절을 통하여 활성 에칭 이온의 궤도의 꺾임 각도를 조절하는 방법을 설명하기 위한 도면이다.
도 7을 참조하면, 본 발명의 일 실시 예에 따라 금속 마스크(200)의 두께를 조절하는 경우, 국부 전기장의 크기(ΔE) 및 국부 전기장이 기판(100) 에칭에 미치는 유효 범위(d/l)의 값도 조정할 수 있다. 도 6을 함께 참조하면, 상술한 l은 금속 마스크의 두께를 나타내고, d는 금속 마스크로 인해 형성되는 국부 전기장의 분포도를 나타낸다.
구체적으로, 본 발명의 일 실시 예에 따르면 금속 마스크(200)의 두께가 증가할수록 금속 마스크(200) 주변에 형성되는 국부 전기장의 크기도 증가하게 되며, 이에 따라 활성 에칭 이온(411)의 궤도가 꺾이는 각도 또한 증가할 수 있다.
하지만, 보잉 효과를 기반으로 기판의 사이드 에칭이 효과적으로 일어나는 범위(range)가 있으며, 3 개의 영역인 제1 영역 내지 제3 영역으로 분류할 수 있다.
도 7(a)를 참조하면, 제1 영역에서는 국부 전기장의 크기 및 금속 마스크의 두께가 두껍지 않기 때문에 활성 이온종의 편향(deflection)의 크기가 작아 활성 에칭 이온(411)의 궤도는 제1 각도(θ1)만큼 변경되어 기판을 에칭할 수 있으며, 도 7(a)의 우측은 활성 에칭 이온(411)의 궤도가 제1 각도(θ1)만큼 변경되어 기판을 에칭하여 제조된 나노 구조체를 주사 전자 현미경(SEM)의 이미지로 나타낸 것이다. 또한 금속 마스크의 두께가 두껍지 않기 때문에 일반적인 금속 마스크로써의 역할 또한 수행하지 못한다. 따라서, 제1 영역에 포함된 범위 안에서 금속 마스크의 두께를 조절하여 기판을 에칭하여 구조체를 제조하는 경우 구조체의 크기를 조절하면서 제조하기 어렵다.
이에 비해 도 7(b)를 참조하면, 제2 영역에서는 국부 전기장의 크기가 금속 마스크(200)의 두께에 비례하여 증가하며, 또한 국부 전기장이 기판(100) 에칭에 미치는 유효 범위(d/l)의 값도 증가한다. 이에 따라 활성 에칭 이온(411)의 궤도의 꺾임 각도도 증가하여 활성 에칭 이온(411)의 궤도는 제2 각도(θ2)만큼 변경되어 기판을 에칭할 수 있으며, 도 7(b)의 우측은 활성 에칭 이온(411)의 궤도가 제2 각도(θ2)만큼 변경되어 기판을 에칭하여 제조된 나노 구조체를 주사 전자 현미경(SEM)의 이미지로 나타낸 것이다. 상술한 활성 에칭 이온(411)이 편향되는 각도가 증가함에 따라 금속 마스크(200) 바로 밑의 기판(100)이 에칭되는 언더컷팅 정도도 점차적으로 증가하게 된다. 이에 따라 제2 영역의 범위 안에서 금속 마스크의 두께를 조절하는 경우, 금속 마스크의 크기보다 더 작은 크기를 가지는 나노 구조체를 제조할 수 있다.
도 7(c)를 참조하면, 제3 영역에서는 국부 전기장의 크기가 가장 크며, 금속 마스크의 두께 또한 가장 두꺼운 영역으로, 제3 영역에서는 보잉 효과의 영향이 가장 크며, 이에 따라 활성 에칭 이온(411)의 편향도 크게 증가하여 활성 에칭 이온(411)의 궤도는 제3 각도(θ3)만큼 변경된다. 하지만, 제3 영역의 범위 안에서 금속 마스크 두께를 조절하는 경우 제1 영역 및 제2 영역에 비해 금속 마스크의 두께가 두꺼우므로 휘어진 많은 양의 활성 에칭 이온(411)들이 금속 마스크와 상호 작용하여 효과적인 언더컷팅이 불가능하며, 도 7(c)의 우측에 나타난 활성 에칭 이온(411)의 궤도가 제3 각도(θ3)만큼 변경되어 기판을 에칭하여 제조된 나노 구조체에 대한 주사 전자 현미경(SEM)의 이미지로부터도 확인할 수 있다.
따라서, 금속 마스크(200)의 두께를 도 7(b)에서와 같이 제2 영역 내에서 조절하는 경우, 전기장과 금속 마스크(200)의 두께 변화를 활용하여 기판(100)을 에칭하면 보잉 효과를 극대화하면서 원하는 나노 구조체를 얻을 수 있다.
상술한 제1 내지 제3 영역에 대해서는 도 8에서 구체적으로 설명하도록 한다.
도 8은 본 발명의 일 실시 예에 따른 금속 마스크의 두께를 변화시켜 나노 구조체를 제조하는 방법을 설명하기 위한 도면이다.
도 8(a)는 본 발명의 일 실시 예에 따른 금속 마스크의 두께에 따라 에칭된 기판의 직경(diameter)의 변화를 나타낸 그래프를 나타낸다.
도 8(a)를 참조하면, 제1 영역은 금속 마스크의 두께가 5nm 내지 30nm 사이에 해당하는 영역을 나타내고, 제2 영역은 금속 마스크의 두께가 40nm 내지 100nm 사이에 해당하는 영역을 나타내고, 제3 영역은 금속 마스크의 두께가 100nm보다 큰 영역을 나타낸다.
구체적으로, 제1 영역에서 표시된 마크는 금속 마스크의 두께가 약 5 nm 내지 30 nm의 범위에서 에칭된 기판의 직경을 나타낸 것이고, 제2 영역에서 표시된 마크는 금속 마스크의 두께가 약 40 내지 100 nm의 범위에서 에칭된 기판의 직경을 나타낸 것이고, 제3 영역에서 표시된 마크는 금속 마스크의 두께가 150nm에서 에칭된 기판의 직경을 나타낸다.
도 8(b) 내지 도 8(j)는 도 8(a)에서 마크된 금속 마스크의 두께에 따라 각각 에칭된 기판이 주사 전자 현미경(Scanning Electron Microscope, SEM)에 의해 출력된 SEM 이미지를 나타낸 것이다.
구체적으로, 도 8(b)에서의 금속 마스크의 두께는 5nm 이고, 도 8(c)에서는 10nm 이고, 도 8(d)에서는 20nm 이고, 도 8(e)에서는 30nm 이고, 도 8(f)에서는 40nm 이고, 도 8(g)에서는 50nm 이고, 도 8(h)에서는 70nm 이고, 도 8(i)에서는 100nm 이고, 도 8(j)에서는 150nm 인 것을 나타내며, 도 8(b) 내지 도 8(j)에서의 에칭 시간은 모두 동일하게 125(s)인 것을 나타낸다.
도 8(b) 내지 도 8(f)까지는 제1 영역에 포함된 금속 마스크의 두께에 따라 에칭된 기판의 직경으로 기판의 직경이 증가하는 경향을 보이지만, 도 8(f) 내지 도 8(i)까지는 제2 영역에 포함된 금속 마스크의 두께에 따라 금속 마스크의 두께가 40nm에서 100nm로 증가하여도 에칭된 기판의 직경은 감소하는 것을 확인할 수 있다.
도 8(j)는 제3 영역에 포함된 금속 마스크의 두께인 150nm에서 에칭된 기판의 직경을 나타낸 것으로 도 8(i)에 비해 금속 마스크의 두께가 증가하였으며, 에칭된 기판의 직경 또한 도 8(i)에 비해 증가한 것을 확인할 수 있다.
도 9는 본 발명의 일 실시 예에 따른 나노 구조체를 제조하기 위해 미리 설정된 두께를 가지는 금속 마스크의 직경(Diameter)을 변화시키면서 측정한 기판의 측면(lateral) 에칭 정도를 나타낸 것이다.
도 9(a)를 참조하면, 금속 마스크 및 기판에 도달하는 활성 에칭 이온의 양이 포화(Saturated)되어 금속 마스크 및 기판에 도달한 활성 에칭 이온의 양이 균일하다고 가정한 경우, 본 발명의 일 실시 예에 따른 미리 설정된 두께(l)를 가지는 금속 마스크의 직경(Diameter)이 증가함에 따라 기판의 측면 에칭 정도를 나타내는 Δ직경 (ΔDiameter) 또한 증가하는 것을 확인할 수 있다. 즉, 금속 마스크의 직경이 증가할수록 상술한 균일한 활성 에칭 이온들의 편향이 증가되어 보잉 효과가 더 발생하는 것을 확인할 수 있다.
종래에는 상술한 방법으로 금속 마스크의 직경을 증가시켜도 기판의 측면 에칭 정도는 동일하였으며 일정한 언더컷팅이 발생하였다.
본 발명의 일 실시 예에 따른 금속 마스크의 직경이 증가할수록 전기장의 아크길이(arc length of electric field) 또한 증가하며, 상술한 금속 마스크의 두께(l)는 전기장이 형성되는 금속 마스크의 직경의 측방(lateral)에 해당하는 방향으로의 전기장의 아크길이도 포함할 수 있다.
따라서, 본 발명의 일 실시 예에 따른 상술한 금속 마스크의 직경(diameter)에 따라 금속 마스크에 의해 형성되는 국부 전기장의 크기를 제어할 수 있으며, 이에 따라 기판의 측면(lateral) 에칭의 정도를 에칭 마스크에 해당하는 금속 마스크의 직경(diameter)에 따라 조절하여 나노 구조체를 제조할 수 있다.
도 9(b)는 도 9(a)에서 마크된 50nm의 두께를 가지는 금속 마스크의 직경에 따라 각각 에칭된 기판이 주사 전자 현미경(Scanning Electron Microscope, SEM)에 의해 출력된 SEM 이미지를 나타낸 것이다.
도 9(b)를 참조하면, 도 9(a)에서 마크된 50nm의 두께를 가지는 금속 마스크의 직경이 왼쪽부터 시작해서 1nm, 2nm, 3nm 및 4nm으로 증가하는 경우, 기판의 측면 에칭 정도를 나타내는 Δr’(ΔDiameter)이 증가하는 실험 결과를 나타낸 것이다.
도 10은 본 발명의 일 실시 예에 따른 금속 마스크의 피치에 따라 에칭되어 형성된 나노 구조체의 직경을 나타내는 도면이다.
도 10(a)를 참조하면, 본 발명의 일 실시 예에 따른 나노 구조체를 제조하는 방법은 금속 마스크 간 간격을 나타내는 금속 마스크 패턴의 피치(Pitch)에 따라 기판이 에칭되는 정도를 조절하여 나노 구조체를 제조할 수 있다.
구체적으로, 도 10(a)를 참조하면 본 발명의 일 실시 예에 따른 금속 마스크 패턴의 피치가 마이크로 사이즈인 경우 금속 마스크 패턴의 피치의 값이 변화해도 기판이 에칭되어 형성된 나노 구조체의 직경에는 크게 변화가 없음을 확인할 수 있다.
따라서, 금속 마스크 패턴의 피치가 마이크로 사이즈인 경우 금속 마스크 패턴의 피치의 값이 변화해도 언더컷팅에 의한 나노 구조체의 사이즈 제어에는 크게 변화가 없음을 확인할 수 있음과 동시에 안정적으로 나노 구조체를 형성할 수 있다.
도 10(b)의 좌측 도면을 참조하면, 금속 마스크(200) 및 기판(100)에 도달하는 플라즈마(410)를 구성하는 활성 에칭 이온의 양이 포화(Saturated)되어 금속 마스크(200) 및 기판(100)에 도달한 활성 에칭 이온의 양이 균일하다고 가정한 경우, 금속 마스크(200) 패턴의 피치가 나노 사이즈(nanosize)인 경우, 활성 에칭 이온종이 금속 마스크(200)가 위치하지 않는 기판(100) 부위로 들어갈 수 있는 각도(θ4)가 작아짐에 따라 활성 에칭 이온종이 금속 마스크(200)가 위치하지 않는 기판(100) 부위로 들어갈 수 있는 확률이 낮아지는 것을 확인할 수 있다.
상술한 활성 에칭 이온종이 금속 마스크(200)가 위치하지 않는 기판(100) 부위로 들어갈 수 있는 확률이 감소하는 것은 에칭 마스크의 피치가 감소하면서 종횡비(aspect ratio, AR)가 증가하여 활성 에칭 이온종이 측면 방향으로 상당한 편향을 겪어 증가된 종횡비(AR) 따라 에칭 마스크(200)와의 충돌이 증가하여 기판(100)의 에칭 속도가 감소하는 현상과 비슷하다.
구체적으로 활성 에칭 이온종이 금속 마스크(200)가 위치하지 않는 기판(100) 부위로 들어갈 수 있는 확률이 감소하는 것은 금속 마스크(200)가 위치하지 않는 기판(100) 부위에 도달할 수 있는 중성 플럭스(Neutral flux)가 달라지면서 발생하는 현상이다.
또한 상술한 활성 에칭 이온종이 금속 마스크(200)가 위치하지 않는 기판(100) 부위로 들어갈 수 있는 확률이 감소하는 것은 금속 마스크(200) 패턴의 피치가 짧아지면서 편향된 활성 에칭 이온종이 들어갈만한 충분한 길이(length)가 확보되지 않으므로, 금속 마스크(200)에 의해 형성된 국부 전기장에 따른 보잉 효과가 나타나기 어렵기 때문이다.
이에 비해 도 10(b)의 우측 도면을 참조하면 금속 마스크(200) 및 기판(100)에 도달하는 플라즈마(410)를 구성하는 활성 에칭 이온의 양이 포화(Saturated)되어 금속 마스크(200) 및 기판(100)에 도달한 활성 에칭 이온의 양이 균일하다고 가정한 경우, 금속 마스크(200) 패턴의 피치가 마이크로 사이즈(microsize)이면 금속 마스크(200)가 위치하지 않는 기판(100) 부위에 활성 이온종이 도 10(b)의 좌측 도면에서 금속 마스크(200)가 위치하지 않는 기판(100) 부위로 들어갈 수 있는 각도(θ4)보다 더 큰 각도인 θ5의 각도만큼 금속 마스크(200)가 위치하지 않는 기판(100) 부위로 충분히 들어갈 수 있음을 확인할 수 있다.
도 10(c)는 도 10(b)에서 마크된 금속 마스크 패턴의 피치가 3um인 경우 기판이 에칭되어 형성된 나노 구조체의 직경을 나타내고, 도 10(d)는 금속 마스크 패턴의 피치가 5um인 경우, 도 10(e)는 금속 마스크 패턴의 피치가 10um인 경우, 도 10(f)는 금속 마스크 패턴의 피치가 15um인 경우에 기판이 에칭되어 형성된 나노 구조체의 직경을 나타내 것이다.
따라서, 도 10(c) 내지 도 10 (f)을 참조하면 금속 마스크의 배열이 마이크로 사이즈의 피치를 가지는 경우에는 언더컷팅에 의한 나노 구조체의 사이즈 제어에는 크게 변화가 없는 것을 확인할 수 있음과 동시에 안정적으로 나노 구조체를 형성할 수 있음을 확인할 수 있다.
도 11은 본 발명의 일 실시 예에 따른 금속 마스크가 패터닝된 기판을 에칭하는 공정을 수행 시, 에칭 공정 시간에 따른 기판의 측면 에칭률(lateral etching rate)의 변화를 나타낸 것이다.
도 11을 참조하면, 본 실험 조건에서 활성 에칭 이온의 양은 충분히 포화된 경우로 본 발명의 일 실시 예에 따른 금속 마스크가 패터닝된 기판이 에칭되어 형성된 구조체의 직경은 에칭 시간이 증가함에 따라 감소하지만, 금속 마스크가 패터닝된 기판이 에칭되어 형성된 구조체의 깊이는 에칭 시간이 증가함에 따라 선형적으로 증가하는 것을 확인할 수 있다.
즉, 본 발명의 일 실시 예에 따른 금속 마스크가 패터닝된 기판의 측면 에칭률은 에칭 시간이 증가함에 따라 감소하지만, 기판의 수직 에칭률은 에칭 시간이 증가함에 따라 함께 증가하는 것을 확인할 수 있다.
구체적으로, 에칭 시간이 128(s)정도로 짧은 경우에는 금속 마스크가 패터닝된 기판의 측면 에칭률이 큰 것을 확인할 수 있으나, 보호막을 형성하는 공정이 없는 비-보쉬 공정에서는 에칭 시간이 길어질수록 금속 마스크와 활성 에칭 이온의 상호작용으로 스퍼터링(Sputtering) 및 재증착(Re-deposition)을 통해 오히려 측면 에칭률이 감소하는 경향을 확인할 수 있다. 구체적으로, 측면 에칭률이 감소하다가 포화되게 된다.
상술한 스퍼터링(sputtering)은 이온이 수백 eV 이상의 높은 에너지로 가속하여 고체재료에 충돌하는 경우 재료를 구성하는 원자가 밖으로 튕겨져 나오는 현상을 나타낸다.
따라서, 본 발명의 일 실시 예에 따른 금속 마스크가 패터닝된 기판이 수직 방향으로 깎아 들어가는 정도는 활성 에칭 이온의 양과 노출 시간에 따라 결정될 수 있으며, 에칭 시간을 이용하여 보잉 효과에 따른 언더컷팅 정도를 조절하여 나노 구조체를 제조할 수 있다.
따라서, 본 발명의 일 실시 예에 따른 나노 구조체 제조 방법은 건식 에칭 공정에서 생기는 부작용을 적극 활용함으로써, 건식 에칭 공정 시 발생할 수 있는 오차(Error) 및 위험(Risk)으로 인한 비용 손실(cost loss)을 줄일 수 있다.
또한 본 발명의 일 실시 예에 따른 나노 구조체 제조 방법은 개별 구조를 형성하므로 개별 사이즈에 따른 특성을 볼 수 있으며, 기존 전통적인 반도체 공정으로 진행하던 리소그래피/에칭 공정을 벗어난 방법을 차용하여 빛의 한계로 인해 만들 수 없는 초 미세 패턴을 만들 수 있는 장점이 있다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위 내에서 다양한 수정, 변경 및 치환이 가능할 것이다. 따라서, 본 발명에 개시된 실시 예 및 첨부된 도면들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시 예 및 첨부된 도면에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구 범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 기판 200: 금속 마스크

Claims (9)

  1. 기판의 상부에 미리 설정된 패턴에 따라 금속 마스크를 패터닝하는 단계; 및
    상기 기판의 표면 중 상기 금속 마스크가 패터닝된 표면 이외에 해당하는 외부에 노출된 상기 기판의 표면을 건식 에칭하는 단계;를 포함하고,
    상기 기판의 표면을 건식 에칭하는 단계는,
    상기 건식 에칭을 수행 시 상기 기판에 패터닝된 금속 마스크의 주변에 발생되는 전기장의 세기가 상기 패터닝된 금속 마스크의 일부 부위에서 상대적으로 높게 형성된 국부 전기장 이용하여 상기 외부에 노출된 기판의 표면을 건식 에칭하는 것을 특징으로 하는 나노 구조체 제조방법.
  2. 제1항에 있어서,
    상기 기판의 표면을 건식 에칭하는 단계는,
    상기 형성된 국부 전기장을 이용하여 상기 기판과 반응하여 에칭시키는 이온인 활성 에칭 이온의 궤도를 조절하여 상기 기판의 표면을 건식 에칭하는 것을 특징으로 하는 나노 구조체 제조방법.
  3. 제2항에 있어서,
    상기 건식 에칭하는 단계는,
    상기 금속 마스크의 두께를 조절하여 상기 국부 전기장을 변화시켜 상기 활성 에칭 이온의 궤도가 꺾이는 각도를 조절하는 것을 특징으로 하는 나노 구조체 제조방법.
  4. 제3항에 있어서,
    상기 금속 마스크는
    40nm 내지 100nmn 범위의 두께를 가지는 것을 특징으로 하는 나노 구조체 제조방법.
  5. 제2항에 있어서,
    상기 건식 에칭하는 단계는,
    상기 금속 마스크 및 상기 기판에 도달하는 상기 활성 에칭 이온의 양이 포화되면 미리 설정된 두께를 가지는 상기 금속 마스크의 직경(Diameter)에 따라 상기 포화된 활성 에칭 이온들의 편향을 변화시켜 상기 기판의 측면이 에칭되는 정도를 나타내는 측면 에칭 정도를 제어하여 상기 기판의 표면을 건식 에칭하는 것을 특징으로 하는 나노 구조체 제조방법.
  6. 제2항에 있어서,
    상기 건식 에칭하는 단계는,
    상기 금속 마스크 패턴의 피치를 조절하여 상기 활성 에칭 이온의 궤도가 꺾이는 각도를 조절하는 것을 특징으로 하는 나노 구조체 제조방법.
  7. 제1항에 있어서,
    상기 건식 에칭하는 단계는,
    상기 건식 에칭의 시간이 증가함에 따라 상기 기판의 측면 에칭 정도가 감소하고 상기 기판의 수직 에칭 정도가 증가하는 성질을 이용하여 상기 건식 에칭의 시간에 따라 상기 기판의 측면 에칭 정도를 조절하여 상기 기판의 표면을 건식 에칭하는 것을 특징으로 하는 나노 구조체 제조방법.
  8. 제1항에 있어서,
    상기 금속 마스크를 패터닝하는 단계는,
    상기 기판 상에 포토레지스트 층(photoresist layer)을 도포하는 단계;
    상기 기판 상에 도포된 포토레지스트 층을 상기 미리 설정된 패턴으로 현상(develop)하여 포토레지스트 패턴을 형성하는 단계; 및
    상기 형성된 포토레지스트 패턴에 따라 상기 금속 마스크를 증착(deposition)하는 단계;를 포함하고,
    상기 국부 전기장은 상기 패터닝된 금속 마스크의 에지 또는 측벽 부근에서 형성되며,
    상기 건식 에칭은 반응성 이온 에칭(Reactive Ion Etching, RIE)인 것을 특징으로 하는 나노 구조체 제조방법.
  9. 제1항 내지 제8항 중 어느 하나의 항에 따른 방법에 의해 제조되는 나노 구조체.
KR1020180157957A 2018-12-10 2018-12-10 나노 구조체 제조 방법 및 이를 이용하여 제조한 나노 구조체 KR102164381B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180157957A KR102164381B1 (ko) 2018-12-10 2018-12-10 나노 구조체 제조 방법 및 이를 이용하여 제조한 나노 구조체

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180157957A KR102164381B1 (ko) 2018-12-10 2018-12-10 나노 구조체 제조 방법 및 이를 이용하여 제조한 나노 구조체

Publications (2)

Publication Number Publication Date
KR20200070625A true KR20200070625A (ko) 2020-06-18
KR102164381B1 KR102164381B1 (ko) 2020-10-12

Family

ID=71143214

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180157957A KR102164381B1 (ko) 2018-12-10 2018-12-10 나노 구조체 제조 방법 및 이를 이용하여 제조한 나노 구조체

Country Status (1)

Country Link
KR (1) KR102164381B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102662281B1 (ko) 2022-02-08 2024-04-30 주식회사 젠라이프 스탠실 리소그래피 기반의 기울임 플라즈모닉 나노구조체를 이용한 선형 편광 측정 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930006526B1 (ko) * 1985-06-28 1993-07-16 아메리칸 텔리폰 앤드 텔레그라프 캄파니 반도체 장치 제조 공정
KR20080018839A (ko) * 2006-08-25 2008-02-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제조 방법
KR20140106970A (ko) * 2013-02-27 2014-09-04 한국과학기술원 나노리소그래피용 마이크로팁 어레이, 이의 제조방법 및 이를 이용한 나노리소그래피 방법
KR20160145233A (ko) * 2015-06-09 2016-12-20 한국생명공학연구원 금속 산화물 패턴의 제조방법 및 이를 통해 제조된 금속 산화물 패턴을 포함하는 박막 트랜지스터
KR20170129633A (ko) * 2016-05-17 2017-11-27 충남대학교산학협력단 표면증강 라만산란 기판, 이를 포함하는 분자 검출용 소자 및 이의 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930006526B1 (ko) * 1985-06-28 1993-07-16 아메리칸 텔리폰 앤드 텔레그라프 캄파니 반도체 장치 제조 공정
KR20080018839A (ko) * 2006-08-25 2008-02-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제조 방법
KR20140106970A (ko) * 2013-02-27 2014-09-04 한국과학기술원 나노리소그래피용 마이크로팁 어레이, 이의 제조방법 및 이를 이용한 나노리소그래피 방법
KR20160145233A (ko) * 2015-06-09 2016-12-20 한국생명공학연구원 금속 산화물 패턴의 제조방법 및 이를 통해 제조된 금속 산화물 패턴을 포함하는 박막 트랜지스터
KR20170129633A (ko) * 2016-05-17 2017-11-27 충남대학교산학협력단 표면증강 라만산란 기판, 이를 포함하는 분자 검출용 소자 및 이의 제조방법

Also Published As

Publication number Publication date
KR102164381B1 (ko) 2020-10-12

Similar Documents

Publication Publication Date Title
US8030620B2 (en) System and method for nano-pantography
Brambley et al. Microlithography: an overview
US8084365B2 (en) Method of manufacturing a nano structure by etching, using a substrate containing silicon
US9759998B2 (en) Efficient solution for removing EUV native defects
Wu et al. High-energy electron beam lithography for nanoscale fabrication
US6946390B2 (en) Photolithographic production of trenches in a substrate
KR102164381B1 (ko) 나노 구조체 제조 방법 및 이를 이용하여 제조한 나노 구조체
Teo et al. High resolution and aspect ratio two-dimensional photonic band-gap crystal
KR100792385B1 (ko) 나노팁전자방출원, 그의 제조 방법 및 그를 구비한 나노팁리소그래피 장치
JP2001007013A (ja) 転写マスクブランクス及びその製造方法
Con Nanolithography on non-planar surfaces and self-assembly of metal salt-polymer nanomaterials
US11581161B2 (en) Systems and methods for etching a substrate
Teo et al. Deep Submicron Photonic Bandgap Crystal Fabrication Processes
US20020139770A1 (en) Methods for fabricating segmented reticle blanks having uniformly machined grillage, and reticle blanks and reticles formed thereby
KR101304991B1 (ko) 실리콘 나노팁 어레이의 제조방법 및 그 제조방법에 의해 제조된 실리콘 나노팁 어레이
Chen Nearly Monoenergetic Positive Ion Beam with Self-Neutralized Space Charge Extracted from a Pulsed Plasma and Its Application
Balčytis Fabrication of subwavelength functional components by means of lithographic methods
Teo et al. Synthesized processing techniques for monolithic integration of nanometer-scale hole type photonic band gap crystal with micrometer-scale microelectromechanical structures
Tian Sub 10-nm Nanopantography and Nanopattern Transfer Using Highly Selective Plasma Etching
JP4532184B2 (ja) 電極およびその製造方法ならびに偏向器アレイ構造体の製造方法
RU2597373C1 (ru) Способ получения металлических пленок заданной формы
Dey Nanofabrication and its application in atomic force microscopy (AFM)
Cui et al. Nanoscale Pattern Transfer
KR100238237B1 (ko) 전자빔 셀 투영 리소그래피용 마스크 및 그 제조방법
Bartolf et al. Thin-Film Structuring

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction