KR970067442A - 진공 마이크로디바이스 및 그 제조 방법 - Google Patents
진공 마이크로디바이스 및 그 제조 방법 Download PDFInfo
- Publication number
- KR970067442A KR970067442A KR1019970010552A KR19970010552A KR970067442A KR 970067442 A KR970067442 A KR 970067442A KR 1019970010552 A KR1019970010552 A KR 1019970010552A KR 19970010552 A KR19970010552 A KR 19970010552A KR 970067442 A KR970067442 A KR 970067442A
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- silicon substrate
- forming
- region
- recess
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
- H01J1/02—Main electrodes
- H01J1/30—Cold cathodes, e.g. field-emissive cathode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
- H01J9/02—Manufacture of electrodes or electrode systems
- H01J9/022—Manufacture of electrodes or electrode systems of cold cathodes
- H01J9/025—Manufacture of electrodes or electrode systems of cold cathodes of field emission cathodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J3/00—Details of electron-optical or ion-optical arrangements or of ion traps common to two or more basic types of discharge tubes or lamps
- H01J3/02—Electron guns
- H01J3/021—Electron guns using a field emission, photo emission, or secondary emission electron source
- H01J3/022—Electron guns using a field emission, photo emission, or secondary emission electron source with microengineered cathode, e.g. Spindt-type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
- H01J9/02—Manufacture of electrodes or electrode systems
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Cold Cathode And The Manufacture (AREA)
Abstract
진공 마이크로디바이스는 제1전극, 절연막 및 제2전극을 포함한다. 제1전극은 기판 상의 전류 방사 영역으로 돌출된다. 절연막은 제1전극의 팁을 제외한 제1전극의 표면 상에 형성된다. 제2전극은 절연막 상에 형성되며 제1전극의 팁으로부터 떨어져 증가되는 전극 두께를 갖는다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1실시예에 따른 진공 마이크로디바이스를 도시한 단면도, 제2도는 본 발명의 제2실시예에 따른 진공 마이크로디바이스를 도시한 도면, 제6A내지 6F도는 본 발명의 진공 마이크로디바이스 제조 방법의 제3실시예를 도시한 단면도, 제7A 내지 7F도는 본 발명의 진공 마이크로 디바이스 제조 방법의 제4실시예를 도시한 단면도, 제8A 내지 8F도는 본 발명의 진공 마이크로디바이스 제조 방법의 제5실시예를 도시한 단면도.
Claims (16)
- 진공 마이크로디바이스에 있어서, 기판(10)상의 전류 방사 영역(14)로 돌출하며 뾰족한 팁(sharp tip;11a)을 갖는 제1전극(11); 상기 제1전극의 상기 팁을 제외한 상기 제1전극의 표면 상에 형성된 절연막(12); 및 상기 절연막 상에 형성되며 상기 제1전극의 상기 팁으로부터 떨어져 증가되는 전극 두께를 갖는 제2전극(13)을 포함하는 것을 특징으로 하는 진공 마이크로디바이스.
- 제1항에 있어서, 상기 제2전극은 적어도 5×1019㎝-3의 고농도로 붕소를 함유한 실리콘으로 이루어지는 것을 특징으로 하는 진공 마이크로디바이스.
- 제1항에 있어서, 상기 제2전극은 n형 불순물을 함유한 실리콘으로 이루어지는 것을 특징으로 하는 진공 마이크로디바이스.
- 제1항에 있어서, 상기 기판은 글래스 기판을 포함하며, 상기 제1전극은 접착에 의해 상기 글래스 기판에 고정되는 것을 특징으로 하는 진공 마이크로디바이스.
- 제1항에 있어서, 상기 제2전극은 상기 제1전극의 상기 팁과 수평인 평탄면을 갖는 것을 특징으로 하는 진공 마이크로디바이스.
- 제1항에 있어서, 상기 제2전극은 상기 전류 방사 영역 외부의 상기 제1전극의 상기 팁보다 높은 평탄면을 가지며 상기 전류 방사 영역 내부의 상기 제1전극의 상기 팁쪽으로 아래로 경사진 표면을 갖는 것을 특징으로 하는 진공 마이크로디바이스.
- 제1항에 있어서, 상기 제1전극은 원추형의 에미터 전극이며, 상기 제2전극은 평탄면을 갖는 게이트 전극인 것을 특징으로 하는 진공 마이크로디바이스.
- 진공 마이크로 디바이스를 제조하는 방법에 있어서, 제1전도형의 실리콘 기판(20)의 표면에 뾰족한 하부를 갖는 오목부(22)를 형성하는 단계; 상기 실리콘 기판의 표면 상에 상기 오목부의 깊이에 실질적으로 달하는 제2전극으로서 제2도전형의 영역(23)을 형성하는 단계; 상기 오목부의 내부 표면을 포함하는 상기 실리콘 기판의 표면 상에 절연막(24)를 형성하는 단계; 상기 절연막 상에 상기 오목부를 매립하기에 충분한 두께로 제1전극(11)을 형성하는 단계; 구조 기판(10)의 한 표면에 상기 제1전극의 표면을 결합시키는 단계; 상기 제2도전형의 상기 영역을 제외한 상기 실리콘 기판을 제거함으로써 전류 방사 영역(14)내의 상기 절연막을 노출시키는 단계; 및 상기 전류 방사 영역으로부터 상기 절연막을 제거함으로써 상기 제1전극의 뾰족함 팁(11a)을 노출시키는 단계를 포함하는 것을 특징으로 하는 진공 마이크로디바이스의 제조 방법.
- 제8항에 있어서, 상기 제2도전형의 상기 영역을 형성하는 상기 단계는 상기 오목부가 형성된 표면이 제2도전형의 이온 방출 방향쪽으로 경사진 상태로 상기 실리콘 기판을 회전시키며, 상기 실리콘 기판의 표면을 상기 제2도전형의 이온으로 도핑하는 단계를 포함하는 것을 특징으로 하는 진공 마이크로디바이스의 제조 방법.
- 제8항에 있어서, 상기 실리콘 기판은 유전층에 의해 분리된 실리콘 분리층을 갖는 유전체 분리 실리콘 기판을 포함하며, 상기 오목부, 상기 제2도전형 영역, 상기 절연막 및 상기 제2전극은 상기 실리콘 분리층상에 형성되는 것을 특징으로 하는 진공 마이크로디바이스의 제조 방법.
- 진공 마이크로디바이스를 제조하는 방법에 있어서, 제1도전형의 실리콘 기판(20)의 표면에 뾰족한 하부를 갖는 오목부(22)를 형성하는 단계; 상기 실리콘 기판의 표면 상에 상기 오목부를 피막하기 위한 마스크(42,51)를 형성하는 단계; 상기 마스크가 형성된 영역을 제외한 상기 실리콘 기판의 표면 상에 상기 오목부의 깊이에 실질적으로 달하는 제2전극으로서 제2도전형의 영역(44,52)을 형성하는 단계; 상기 오목부의 내부 표면을 포함하느 상기 실리콘 기판의 표면 상에 절연막(40,41,53)을 형성하는 단계; 상기 절연막 상에 상기 오목부를 매립하기에 충부한 두께로 제1전극(11)을 형성하는 단계; 구조 기판(10)의 한 표면에 상기 제1전극의 표면을 결합시키는 단계; 상기 제2도전형의 상기 영역을 제외한 상기 실리콘 기판을 제거함으로써 전류 방사 영역(14)내의 상기 절연막을 노출시키는 단계; 및 상기 전류 방사 영역으로부터 상기 절연막을 제거함으로써 상기 제1전극의 뾰족한 팁(11a)을 노출시키는 단계를 포함하는 것을 특징으로 하는 진공 마이크로디바이스의 제조 방법.
- 제11항에 있어서, 상기 오목부를 형성하는 상기 단계는 상기 실리콘 기판의 표면 상에 질화막(50)을 선택적으로 형성하는 단계; 및 상기 질화막을 마스크로서 사용하여 상기 실리콘 기판의 표면을 에칭함으로써 뾰족한 하부를 갖는 사기 오목부를 형성하는 단계를 포함하며, 상기 마스크를 형성하는 상기 단계는 상기 실리콘 기판을 열 산화시킴으로써 상기 오목부를 피막하는 산화막(51)을 형성한 후 상기 질화막을 제거하는 단계를 포함하며, 상기 제2도전형의 상기 영역을 형성하는 상기 단계는 상기 산화막을 마스크로서 사용하여 상기 실리콘 기판 사에 상기 제2도전형의 상기 영역을 형성하느 단계를 포함하는 것을 특징으로 하는 진공 마이크로디바이스의 제조 방법.
- 제11항에 있어서, 상기 제2도전형의 상기 영역이 형성한 후, 상기 마스크를 완전히 제거하는 단계를 더 포함하는 것을 특징으로 하는 진공 마이크로디바이스의 제조 방법.
- 제11항에 있어서, 상기 실리콘 기판은 유전층에 의해 분리된 실리콘 분리층을 갖는 유전체 분리 실리콘 기판을 포함하며, 상기 오목부, 상기 제2도전형 영역, 상기 절연막 및 상기 제1전극은 상기 실리콘 분리층상에 형성되는 것을 특징으로 하는 진공 마이크로디바이스의 제조 방법.
- 진공 마이크로디바이스를 제조하는 방법에 있어서, 제1도전형의 실리콘 기판(20,60)의 표면 상에 소정 깊이에 달하는 제2전극으로서 제2도전형의 영역을 형성하는 단계; 상기 실리콘 기판의 표면 내에 상기 제2전극의 깊이에 달하는 뾰족한 하부를 갖는 오목부(22)를 형성하는 단계; 상기 오목부의 내부 표면을 포함하는 상기 실리콘 기판의 표면 상에 절연막(62,72)을 형성하는 단계; 상기 절연막 상에 상기 오목부를 매립하기에 충분한 두께로 제1전극(11)을 형성하는 단계; 구조 기판(10)의 한 표면에 상기 제1전극의 표면을 결합시키는 단계; 상기 제2도전형의 상기 영역을 제외한 상기 실리콘 기판을 제거함으로써 전류 방사 영역(14)내의 상기 절연막을 노출시키는 단계; 및 상기 전류 방사 영역으로부터 상기 절연막을 제거함으로써 상기 제1전극의 뾰족한 팁(11a)을 노출시키는 단계를 포함하는 것을 특징으로 진공 마이크로디바이스의 제조 방법.
- 제15항에 있어서 ,상기 실리콘 기판은 유전층에 의해 분리된 실리콘 분리층을 갖는 유전체 분리 실리콘 기판을 포함하며, 상기 오목부, 상기 제2도전형 영역, 상기 절연막 및 상기 제1전극은 상기 실리콘 분리층상에 형성되는 것을 특징으로 하는 진공 마이크로디바이스의 제조 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP96-071904 | 1996-03-27 | ||
JP7190496A JP3079993B2 (ja) | 1996-03-27 | 1996-03-27 | 真空マイクロデバイスおよびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970067442A true KR970067442A (ko) | 1997-10-13 |
KR100267201B1 KR100267201B1 (ko) | 2000-10-16 |
Family
ID=13474000
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970010552A KR100267201B1 (ko) | 1996-03-27 | 1997-03-26 | 진공 마이크로디바이스 및 그 제조 방법 |
Country Status (3)
Country | Link |
---|---|
US (2) | US5925975A (ko) |
JP (1) | JP3079993B2 (ko) |
KR (1) | KR100267201B1 (ko) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3079993B2 (ja) * | 1996-03-27 | 2000-08-21 | 日本電気株式会社 | 真空マイクロデバイスおよびその製造方法 |
US6211562B1 (en) * | 1999-02-24 | 2001-04-03 | Micron Technology, Inc. | Homojunction semiconductor devices with low barrier tunnel oxide contacts |
DK1545553T3 (da) * | 2002-07-30 | 2011-09-12 | Aeterna Zentaris Gmbh | Anvendelse af alkylphosphocholiner i kombination med antitumormedikamenter |
US8383605B2 (en) * | 2002-07-30 | 2013-02-26 | Aeterna Zentaris Gmbh | Use of alkylphosphocholines in combination with antimetabolites for the treatment of benign and malignant oncoses in humans and mammals |
DE10236149A1 (de) * | 2002-08-05 | 2004-02-26 | Universität Kassel | Verfahren zur Herstellung einer eine schmale Schneide oder Spitze aufweisenden Struktur und mit einer solchen Struktur versehener Biegebalken |
US20050118802A1 (en) * | 2003-12-02 | 2005-06-02 | Chang-Sheng Tsao | Method for implementing poly pre-doping in deep sub-micron process |
EP2139019A1 (en) * | 2008-06-27 | 2009-12-30 | Paul Scherrer Institut | Method to produce a field-emitter array with controlled apex sharpness |
NL2019090B1 (en) * | 2017-06-19 | 2018-12-27 | Smarttip B V | A method of providing a plurality of through-holes in a layer of structural material |
JP2019219244A (ja) * | 2018-06-19 | 2019-12-26 | ソニーセミコンダクタソリューションズ株式会社 | 電位測定装置及び電位測定装置の製造方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4307507A (en) * | 1980-09-10 | 1981-12-29 | The United States Of America As Represented By The Secretary Of The Navy | Method of manufacturing a field-emission cathode structure |
US5332627A (en) * | 1990-10-30 | 1994-07-26 | Sony Corporation | Field emission type emitter and a method of manufacturing thereof |
JP3231528B2 (ja) * | 1993-08-17 | 2001-11-26 | 株式会社東芝 | 電界放出型冷陰極およびその製造方法 |
JP3253683B2 (ja) * | 1992-07-14 | 2002-02-04 | 株式会社東芝 | 電界放出型冷陰極板の製造方法 |
US5610471A (en) * | 1993-07-07 | 1997-03-11 | Varian Associates, Inc. | Single field emission device |
GB9415892D0 (en) * | 1994-08-05 | 1994-09-28 | Central Research Lab Ltd | A self-aligned gate field emitter device and methods for producing the same |
US5747926A (en) * | 1995-03-10 | 1998-05-05 | Kabushiki Kaisha Toshiba | Ferroelectric cold cathode |
JP3079993B2 (ja) * | 1996-03-27 | 2000-08-21 | 日本電気株式会社 | 真空マイクロデバイスおよびその製造方法 |
-
1996
- 1996-03-27 JP JP7190496A patent/JP3079993B2/ja not_active Expired - Fee Related
-
1997
- 1997-03-26 US US08/824,745 patent/US5925975A/en not_active Expired - Lifetime
- 1997-03-26 KR KR1019970010552A patent/KR100267201B1/ko not_active IP Right Cessation
-
1999
- 1999-04-06 US US09/286,462 patent/US6093074A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH09259740A (ja) | 1997-10-03 |
KR100267201B1 (ko) | 2000-10-16 |
JP3079993B2 (ja) | 2000-08-21 |
US6093074A (en) | 2000-07-25 |
US5925975A (en) | 1999-07-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR910008821A (ko) | 반도체장치의 제조방법 | |
KR890011103A (ko) | 반도체 집적회로장치의 제조방법 | |
KR890007434A (ko) | 반도체 장치 제조방법 | |
US4571817A (en) | Method of making closely spaced contacts to PN-junction using stacked polysilicon layers, differential etching and ion implantations | |
KR970067442A (ko) | 진공 마이크로디바이스 및 그 제조 방법 | |
KR930005259A (ko) | 반도체 장치 및 그 제조 방법 | |
KR890007433A (ko) | 바이폴라 트랜지스터를 갖는 반도체 장치와 그의 제조방법 | |
KR960030437A (ko) | 확산 소스 유전층으로부터의 외인성 베이스 확산을 이용하여 베이스 접촉부의 저항을 감소시킨 단일 폴리실리콘 바이폴러 트랜지스터 및 그 형성 방법 | |
KR910007162A (ko) | 반도체 장치의 제조 방법 | |
KR950005109A (ko) | 전계 방출 어레이 및 그의 제조방법 | |
US6451645B1 (en) | Method for manufacturing semiconductor device with power semiconductor element and diode | |
KR960042931A (ko) | Soi 구조를 갖는 반도체장치의 제조방법 | |
KR970024275A (ko) | 안전 동작 영역을 증가시킨 트랜지스터 및 그 제조 방법 | |
JPH07302908A (ja) | 半導体装置及びその製造方法 | |
JPH09246371A (ja) | 半導体装置及びその製造方法 | |
KR970072295A (ko) | 반도체 소자의 격리막 형성방법 | |
JP3257225B2 (ja) | プレーナ型半導体素子およびその製造方法 | |
KR930014888A (ko) | 반도체 장치 및 그 제조 방법 | |
KR960030370A (ko) | 반도체 디바이스 및 반도체 디바이스 제조 방법 | |
JP2003188380A (ja) | 半導体装置 | |
KR960035809A (ko) | 반도체 장치의 콘택 형성 방법 | |
KR960009165A (ko) | 신뢰성이 개선된 바이씨모스(BiCMOS) 반도체 장치의 제조방법 | |
KR960002471A (ko) | 실리콘-온-인슐레이터(soi) 소자의 제조방법 및 그 구조 | |
KR920007144A (ko) | 다결정 실리콘을 사용한 바이폴라 트랜지스터 제조방법 | |
KR970018096A (ko) | 반도체 장치의 콘택플러 그 형성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130603 Year of fee payment: 14 |
|
FPAY | Annual fee payment |
Payment date: 20140623 Year of fee payment: 15 |
|
LAPS | Lapse due to unpaid annual fee |