JPH07192616A - シリコンフィールドエミッタアレイの製造方法 - Google Patents
シリコンフィールドエミッタアレイの製造方法Info
- Publication number
- JPH07192616A JPH07192616A JP27408594A JP27408594A JPH07192616A JP H07192616 A JPH07192616 A JP H07192616A JP 27408594 A JP27408594 A JP 27408594A JP 27408594 A JP27408594 A JP 27408594A JP H07192616 A JPH07192616 A JP H07192616A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- film
- porous
- oxide film
- silicon oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
- H01J9/02—Manufacture of electrodes or electrode systems
- H01J9/022—Manufacture of electrodes or electrode systems of cold cathodes
- H01J9/025—Manufacture of electrodes or electrode systems of cold cathodes of field emission cathodes
Abstract
(57)【要約】
【目的】 製造工程を簡単にし、歩留りが高く、動作の
均一性が保障できるフィールドエミッタアレイの製造方
法を提供する。 【構成】 Ｐ型シリコン基板１０の上に窒化シリコン膜
１１を被覆しフッ酸（ＨＦ）溶液に入れて電力を供給し
約１〜２μｍの深さの多孔質シリコン膜１２を形成しす
ると共に窒化シリコン膜１１直下の部分に円錐突起状の
非多孔質化部分を形成したあと、多孔質シリコン膜１２
とその下のシリコン基板の一部とを熱酸化させ、多孔質
酸化シリコン膜２４と熱酸化シリコン膜２４′とを各々
形成せしめると共に突起状の非多孔質化部分をさらに尖
鋭化して陰極用チップ２１を形成し、そして、多孔質酸
化シリコン膜２４の上に金属薄膜を被覆し一部を食刻し
てゲート電極２２を作り、さらに窒化シリコン膜１１と
多孔質酸化シリコン膜２４と熱酸化シリコン膜２４′の
一部を食刻する。
均一性が保障できるフィールドエミッタアレイの製造方
法を提供する。 【構成】 Ｐ型シリコン基板１０の上に窒化シリコン膜
１１を被覆しフッ酸（ＨＦ）溶液に入れて電力を供給し
約１〜２μｍの深さの多孔質シリコン膜１２を形成しす
ると共に窒化シリコン膜１１直下の部分に円錐突起状の
非多孔質化部分を形成したあと、多孔質シリコン膜１２
とその下のシリコン基板の一部とを熱酸化させ、多孔質
酸化シリコン膜２４と熱酸化シリコン膜２４′とを各々
形成せしめると共に突起状の非多孔質化部分をさらに尖
鋭化して陰極用チップ２１を形成し、そして、多孔質酸
化シリコン膜２４の上に金属薄膜を被覆し一部を食刻し
てゲート電極２２を作り、さらに窒化シリコン膜１１と
多孔質酸化シリコン膜２４と熱酸化シリコン膜２４′の
一部を食刻する。
Description
【０００１】
【産業上の利用分野】本発明はシリコンフィールドエミ
ッタアレイ(silicon field emitter arrays)の製造方
法、より詳細には、シリコン基板自体を多孔質化し、こ
れを酸化させることにより作られるマイクロ３極管を多
数有するシリコンフィールドエミッタアレイを製造する
方法に関する。
ッタアレイ(silicon field emitter arrays)の製造方
法、より詳細には、シリコン基板自体を多孔質化し、こ
れを酸化させることにより作られるマイクロ３極管を多
数有するシリコンフィールドエミッタアレイを製造する
方法に関する。
【０００２】
【従来の技術】最近、シリコンを微細加工してカソード
チップ（陰極用チップ）先端の直径が数十Å〜数千Å程
度のフィールドエミッタを作り、それにアノードを結合
してマイクロ３極管として真空状態で動作させることに
より、従来の３極真空管のように機能させるようにした
ものが注目を浴びている。
チップ（陰極用チップ）先端の直径が数十Å〜数千Å程
度のフィールドエミッタを作り、それにアノードを結合
してマイクロ３極管として真空状態で動作させることに
より、従来の３極真空管のように機能させるようにした
ものが注目を浴びている。
【０００３】このようなマイクロ３極管は、カソードチ
ップの高さが１〜２μｍ、カソードチップとゲートとの
距離が０．５〜１．０μｍ、ゲートとアノードガラス板
との間の距離が１００〜５００μｍ程度のごく薄い薄型
に作ることができ、マイクロ波領域での増幅器やスイッ
チとして用いられ、また多数のマイクロ３極管を結んで
アレイ(array) として高周波用パワーモジュールとして
も使用できる。
ップの高さが１〜２μｍ、カソードチップとゲートとの
距離が０．５〜１．０μｍ、ゲートとアノードガラス板
との間の距離が１００〜５００μｍ程度のごく薄い薄型
に作ることができ、マイクロ波領域での増幅器やスイッ
チとして用いられ、また多数のマイクロ３極管を結んで
アレイ(array) として高周波用パワーモジュールとして
も使用できる。
【０００４】これ以外にも、アノードガラス板の透明電
極薄膜上に燐化物（又は燐光体化合物）(phosphor comp
ound) を塗布することによりディスプレイファンネルと
することができ(R.Meyer,"Recent Development on Micr
otips Display at LETI",Technical Digest of IVMC91,
pp.6 〜9, 1991)、これは厚さ１ｃｍ以下の薄板状とな
るので携帯用テレビやコンピュータのモニタとして使用
でき、将来は、高画質テレビジョン（ＨＤＴＶ）用大形
平板表示器に利用でき、圧力、磁気及び真空センサへの
応用も可能なものと言われている(Junij iItoh, et al,
Fabrication ofLateral Triode with Comb-Shaped Fie
ld-Emitter Arrays,同書pp.99 〜100, 1993)。
極薄膜上に燐化物（又は燐光体化合物）(phosphor comp
ound) を塗布することによりディスプレイファンネルと
することができ(R.Meyer,"Recent Development on Micr
otips Display at LETI",Technical Digest of IVMC91,
pp.6 〜9, 1991)、これは厚さ１ｃｍ以下の薄板状とな
るので携帯用テレビやコンピュータのモニタとして使用
でき、将来は、高画質テレビジョン（ＨＤＴＶ）用大形
平板表示器に利用でき、圧力、磁気及び真空センサへの
応用も可能なものと言われている(Junij iItoh, et al,
Fabrication ofLateral Triode with Comb-Shaped Fie
ld-Emitter Arrays,同書pp.99 〜100, 1993)。
【０００５】上述したマイクロ３極管のカソードチップ
とゲートとを作るにおいては、従来シリコン基板に酸化
シリコン膜（ＳｉＯ2 ）をマスクとしてシリコン上面を
約７，０００〜１５，０００Å食刻し、次に熱酸化シリ
コン膜を形成させた後、電子ビーム蒸着機で酸化シリコ
ン膜とゲート電極用の金属薄膜を順に蒸着し、そして酸
化膜食刻溶液に入れカソードチップ先端上の部分をリフ
トオフ (lift−off)させてカソードチップを形成するよ
うにしている(Keiichi Betsui,“Fabricationand Chara
cteristics of Si Field Emitter Arrays",同書pp.26
〜29 Nagahama1991）。
とゲートとを作るにおいては、従来シリコン基板に酸化
シリコン膜（ＳｉＯ2 ）をマスクとしてシリコン上面を
約７，０００〜１５，０００Å食刻し、次に熱酸化シリ
コン膜を形成させた後、電子ビーム蒸着機で酸化シリコ
ン膜とゲート電極用の金属薄膜を順に蒸着し、そして酸
化膜食刻溶液に入れカソードチップ先端上の部分をリフ
トオフ (lift−off)させてカソードチップを形成するよ
うにしている(Keiichi Betsui,“Fabricationand Chara
cteristics of Si Field Emitter Arrays",同書pp.26
〜29 Nagahama1991）。
【０００６】図６は、シリコン基板にカソードチップと
ゲートを形成させて作られたシリコンフィールドエミッ
タアレイにアノードを結合し製造されたマイクロ３極管
の構造を示す断面図で、シリコン基板に形成されたカソ
ード１と、カソードチップ１′（エミッタ電極）と、ゲ
ート電極２と、アノード電極３と、絶縁膜４とアノード
ガラス板５とからなっており、アノード３とカソード１
との間は支柱（図示せず）により一定の間隔に維持さ
れ、パッケージング後内部が真空に維持され、３極真空
管のような機能を奏するようになっているものである。
ゲートを形成させて作られたシリコンフィールドエミッ
タアレイにアノードを結合し製造されたマイクロ３極管
の構造を示す断面図で、シリコン基板に形成されたカソ
ード１と、カソードチップ１′（エミッタ電極）と、ゲ
ート電極２と、アノード電極３と、絶縁膜４とアノード
ガラス板５とからなっており、アノード３とカソード１
との間は支柱（図示せず）により一定の間隔に維持さ
れ、パッケージング後内部が真空に維持され、３極真空
管のような機能を奏するようになっているものである。
【０００７】図７は、このようなシリコンフィールドエ
ミッタアレイの公知の製造方法であるリフトオフ工法を
図示したものである。シリコン基板３５の上に酸化シリ
コン膜３６をパターニングし（図７（Ａ））、上記シリ
コン基板３５を７，０００〜１５，０００Å食刻し、９
００〜１，０５０℃で酸化させ熱酸化シリコン膜３７と
共に尖鋭突起状のカソードチップ３１を形成した後、電
子ビーム蒸着機で酸化シリコン膜３４を蒸着し、続いて
クローム、アルミニウム、ニッケル、モリブデン等の金
属薄膜３２を電子ビーム蒸着機で蒸着し、金属薄膜ゲー
ト３２′を形成する（図７（Ｂ））。その後、カソード
チップ３１の周りの酸化シリコン膜３７を食刻するとカ
ソードチップ３１の上の部分がリフトオフされ、図７
（Ｃ）のようにカソードチップ３１とゲート３２′が形
成されたシリコンフィールドエミッタアレイが得られ
る。
ミッタアレイの公知の製造方法であるリフトオフ工法を
図示したものである。シリコン基板３５の上に酸化シリ
コン膜３６をパターニングし（図７（Ａ））、上記シリ
コン基板３５を７，０００〜１５，０００Å食刻し、９
００〜１，０５０℃で酸化させ熱酸化シリコン膜３７と
共に尖鋭突起状のカソードチップ３１を形成した後、電
子ビーム蒸着機で酸化シリコン膜３４を蒸着し、続いて
クローム、アルミニウム、ニッケル、モリブデン等の金
属薄膜３２を電子ビーム蒸着機で蒸着し、金属薄膜ゲー
ト３２′を形成する（図７（Ｂ））。その後、カソード
チップ３１の周りの酸化シリコン膜３７を食刻するとカ
ソードチップ３１の上の部分がリフトオフされ、図７
（Ｃ）のようにカソードチップ３１とゲート３２′が形
成されたシリコンフィールドエミッタアレイが得られ
る。
【０００８】図７のリフトオフ工法は、酸化膜やその上
の金属薄膜が電子ビーム蒸着機により形成されるため、
膜の形成過程において電子ビーム蒸着機の方向性に影響
を受け、チップの周りの各所で仕上がり形状に差異が出
てしまう。このような差異は動作の均一性を悪化させる
短所となる。
の金属薄膜が電子ビーム蒸着機により形成されるため、
膜の形成過程において電子ビーム蒸着機の方向性に影響
を受け、チップの周りの各所で仕上がり形状に差異が出
てしまう。このような差異は動作の均一性を悪化させる
短所となる。
【０００９】また、シリコン食刻の深度と蒸着された酸
化シリコン膜の膜厚によってゲートとカソードチップの
相対的な高さが変わるので、その高さの調節が容易でな
いという短所もある。
化シリコン膜の膜厚によってゲートとカソードチップの
相対的な高さが変わるので、その高さの調節が容易でな
いという短所もある。
【００１０】そればかりか、電子ビーム蒸着機で形成し
た酸化膜の質が、真空度、供給電力、基板の温度等、工
程の条件によって大きくばらつき、後続する工程を経て
所望規格の製品を得ることが極めて困難であった。
た酸化膜の質が、真空度、供給電力、基板の温度等、工
程の条件によって大きくばらつき、後続する工程を経て
所望規格の製品を得ることが極めて困難であった。
【００１１】
【発明が解決しようとする課題】本発明の目的は、上述
した従来のシリコンフィールドエミッタアレイの製造方
法の欠点を改善して工程を簡単にし、製造原価を大幅に
低めることのできるシリコンフィールドエミッタアレイ
の製造方法を提供することにある。
した従来のシリコンフィールドエミッタアレイの製造方
法の欠点を改善して工程を簡単にし、製造原価を大幅に
低めることのできるシリコンフィールドエミッタアレイ
の製造方法を提供することにある。
【００１２】本発明の他の目的は、シリコンフィールド
エミッタアレイの陰極用チップの形態を均一にすること
のできるシリコンフィールドエミッタアレイの製造方法
を提供することにある。
エミッタアレイの陰極用チップの形態を均一にすること
のできるシリコンフィールドエミッタアレイの製造方法
を提供することにある。
【００１３】本発明のまた別の目的は、シリコンフィー
ルドエミッタアレイのカソードチップとゲートとの位置
の対称性、カソードチップとゲートとの高さの均一性を
保障するシリコンフィールドエミッタアレイの製造方法
を提供することにある。
ルドエミッタアレイのカソードチップとゲートとの位置
の対称性、カソードチップとゲートとの高さの均一性を
保障するシリコンフィールドエミッタアレイの製造方法
を提供することにある。
【００１４】
【課題を解決するための手段】本発明によれば、Ｐ型シ
リコン基板の上にシリコン窒化膜をＬＰＣＶＤ（減圧化
学気相堆積法）で被覆し写真食刻作業を経てパターンを
形成させ、それをフッ酸（ＨＦ）溶液に入れて電力を供
給し約１〜２μｍの深さの多孔質シリコンを形成し、窒
化シリコン膜の直下の部分に円錐突起状の非多孔質化部
分を形成したあと、多孔質シリコン膜とその下のシリコ
ン基板の一部とを熱酸化させ、多孔質酸化シリコン膜と
その下の緻密な熱酸化シリコン膜とを各々形成せしめ、
窒化シリコン膜の直下の突起状の非多孔質化部分をさら
に尖鋭化して陰極用チップを形成した後、 １）フォトリソグラフィ工程を経て反応性イオンエッチ
ャー(reactive ionetching etcher:ＲＩＥ）によりゲー
ト用金属薄膜を食刻し、続いて窒化シリコン膜と多孔質
酸化シリコン膜と熱酸化シリコン膜とを順番に食刻する
か、または、 ２）ゲート用金属薄膜と感光膜とを塗布し、窒化シリコ
ン膜の上部には感光膜が薄く堆積するという性質を利用
し、反応性イオンエッチャーにより感光膜と金属薄膜と
を食刻し、窒化シリコン膜と多孔質酸化シリコン膜と熱
酸化シリコン膜とを順番に食刻するか、または、 ３）電子ビーム蒸着機による方向性を持つ蒸着によって
ゲートメタルを被せた後、これを窒化シリコン膜の食刻
溶液に入れ窒化シリコン膜の上の金属薄膜をリフトオフ
させ、続いてＨＦ溶液でチップの周りの多孔質酸化シリ
コン膜と熱酸化シリコン膜とを除去することにより、シ
リコンフィールドエミッタアレイを製造するものであ
る。
リコン基板の上にシリコン窒化膜をＬＰＣＶＤ（減圧化
学気相堆積法）で被覆し写真食刻作業を経てパターンを
形成させ、それをフッ酸（ＨＦ）溶液に入れて電力を供
給し約１〜２μｍの深さの多孔質シリコンを形成し、窒
化シリコン膜の直下の部分に円錐突起状の非多孔質化部
分を形成したあと、多孔質シリコン膜とその下のシリコ
ン基板の一部とを熱酸化させ、多孔質酸化シリコン膜と
その下の緻密な熱酸化シリコン膜とを各々形成せしめ、
窒化シリコン膜の直下の突起状の非多孔質化部分をさら
に尖鋭化して陰極用チップを形成した後、 １）フォトリソグラフィ工程を経て反応性イオンエッチ
ャー(reactive ionetching etcher:ＲＩＥ）によりゲー
ト用金属薄膜を食刻し、続いて窒化シリコン膜と多孔質
酸化シリコン膜と熱酸化シリコン膜とを順番に食刻する
か、または、 ２）ゲート用金属薄膜と感光膜とを塗布し、窒化シリコ
ン膜の上部には感光膜が薄く堆積するという性質を利用
し、反応性イオンエッチャーにより感光膜と金属薄膜と
を食刻し、窒化シリコン膜と多孔質酸化シリコン膜と熱
酸化シリコン膜とを順番に食刻するか、または、 ３）電子ビーム蒸着機による方向性を持つ蒸着によって
ゲートメタルを被せた後、これを窒化シリコン膜の食刻
溶液に入れ窒化シリコン膜の上の金属薄膜をリフトオフ
させ、続いてＨＦ溶液でチップの周りの多孔質酸化シリ
コン膜と熱酸化シリコン膜とを除去することにより、シ
リコンフィールドエミッタアレイを製造するものであ
る。
【００１５】また、Ｎ型シリコン基板にＰＯＣｌ3 を利
用した燐の拡散や燐イオン注入後、窒化シリコン膜パタ
ーンを作るか、又はＮ型シリコン基板に窒化シリコン膜
パターンを作り燐や砒素のイオン注入やＰＯＣｌ3 を利
用する等の拡散後、多孔質シリコンをつくり、その後は
上記のＰ型シリコン基板の場合と同一な工程でシリコン
フィールドエミッタアレイを製造することもできる。
用した燐の拡散や燐イオン注入後、窒化シリコン膜パタ
ーンを作るか、又はＮ型シリコン基板に窒化シリコン膜
パターンを作り燐や砒素のイオン注入やＰＯＣｌ3 を利
用する等の拡散後、多孔質シリコンをつくり、その後は
上記のＰ型シリコン基板の場合と同一な工程でシリコン
フィールドエミッタアレイを製造することもできる。
【００１６】
【作用】従って、本発明は上述のように多孔質酸化シリ
コン膜を電気化学的に形成するので、電子ビーム蒸着機
を多用した従来の方法に比べ、その厚さを一定にでき、
これにより陰極用チップとゲートの間の相対的高さの均
一性を高めることができる。また、マスキング作業の回
数が従来の技術に比して少なく、工程が簡単になる。
コン膜を電気化学的に形成するので、電子ビーム蒸着機
を多用した従来の方法に比べ、その厚さを一定にでき、
これにより陰極用チップとゲートの間の相対的高さの均
一性を高めることができる。また、マスキング作業の回
数が従来の技術に比して少なく、工程が簡単になる。
【００１７】
【実施例】以下、図面を参照して実施例に基づき本発明
を説明する。
を説明する。
【００１８】実施例１ 図１は本発明によるシリコンフィールドエミッタアレイ
の製造方法の第１の実施例を示したものである。Ｐ型シ
リコン基板１０の上に４，０００Åの窒化シリコンをＬ
ＰＣＶＤにより被覆し、写真食刻作業を経て直径１μｍ
の円板形の窒化シリコン膜１１を形成した（図１
（Ａ））。
の製造方法の第１の実施例を示したものである。Ｐ型シ
リコン基板１０の上に４，０００Åの窒化シリコンをＬ
ＰＣＶＤにより被覆し、写真食刻作業を経て直径１μｍ
の円板形の窒化シリコン膜１１を形成した（図１
（Ａ））。
【００１９】これをＨＦ溶液に入れ電力を供給し、図１
（Ｂ）に示すように多孔質シリコン膜１２を１μｍの深
さまで形成したところ、窒化シリコン膜１１の直下は多
孔質シリコンの形成が制限されて、多孔質化されない部
分（非多孔質化部分）が円錐突起状に形成された。な
お、この非多孔質化部分の形状は、窒化シリコン膜１１
のパターン形状に従って、角錐突起状や峰状にも形成さ
れ得るものである。
（Ｂ）に示すように多孔質シリコン膜１２を１μｍの深
さまで形成したところ、窒化シリコン膜１１の直下は多
孔質シリコンの形成が制限されて、多孔質化されない部
分（非多孔質化部分）が円錐突起状に形成された。な
お、この非多孔質化部分の形状は、窒化シリコン膜１１
のパターン形状に従って、角錐突起状や峰状にも形成さ
れ得るものである。
【００２０】この多孔質シリコン膜１２を１，０００℃
で熱酸化したところ、絶縁層となる、多孔質酸化シリコ
ン膜の２４が形成され、その下に１，０００Åの緻密な
熱酸化シリコン膜２４′が図１（Ｃ）のように形成さ
れ、それに伴い円錐突起状の非多孔質化部分がさらに尖
鋭化したチップ２１が窒化シリコン膜１１円板の下部に
形成された（尖鋭化酸化：sharpening by oxidation
）。
で熱酸化したところ、絶縁層となる、多孔質酸化シリコ
ン膜の２４が形成され、その下に１，０００Åの緻密な
熱酸化シリコン膜２４′が図１（Ｃ）のように形成さ
れ、それに伴い円錐突起状の非多孔質化部分がさらに尖
鋭化したチップ２１が窒化シリコン膜１１円板の下部に
形成された（尖鋭化酸化：sharpening by oxidation
）。
【００２１】なお、この熱酸化シリコン膜２４′は、マ
イクロ３極管として使用されたとき、多孔質酸化シリコ
ン膜２４の質が多少劣化したとしても、破壊電圧を高め
漏洩電流を抑制する役割をする。
イクロ３極管として使用されたとき、多孔質酸化シリコ
ン膜２４の質が多少劣化したとしても、破壊電圧を高め
漏洩電流を抑制する役割をする。
【００２２】このように形成されたチップ２１をエミッ
タとして使用するためには、チップ２１が中央に位置す
るように多孔質酸化シリコン膜２４の上にゲートを形成
しなければならないので、多孔質酸化シリコン膜２４の
上に３，０００Åのモリブデン金属薄膜を被覆し、写真
食刻作業によって金属薄膜の一部を食刻してゲート２２
を作る。そして窒化シリコンの食刻溶液で窒化シリコン
膜１１を除去し、続いてＨＦ溶液でその下の多孔質酸化
シリコン膜２４と熱酸化シリコン膜２４′の一部を食刻
して図１（Ｄ）のような金属薄膜ゲート２２を持つシリ
コンフィールドエミッタアレイを製造した。
タとして使用するためには、チップ２１が中央に位置す
るように多孔質酸化シリコン膜２４の上にゲートを形成
しなければならないので、多孔質酸化シリコン膜２４の
上に３，０００Åのモリブデン金属薄膜を被覆し、写真
食刻作業によって金属薄膜の一部を食刻してゲート２２
を作る。そして窒化シリコンの食刻溶液で窒化シリコン
膜１１を除去し、続いてＨＦ溶液でその下の多孔質酸化
シリコン膜２４と熱酸化シリコン膜２４′の一部を食刻
して図１（Ｄ）のような金属薄膜ゲート２２を持つシリ
コンフィールドエミッタアレイを製造した。
【００２３】実施例２ 図１（Ａ）（Ｂ）と同様に多数の円板形の窒化シリコン
膜１１を形成した後、図２に示すように、窒化シリコン
膜１１をマスクとして多孔質シリコン膜１２の上面を所
定の深さｄだけ食刻した。その後、図１（Ｃ）（Ｄ）と
同様に多孔質酸化シリコン膜２４と熱酸化シリコン膜２
４′とを形成しゲート２２を形成して、シリコンフィー
ルドエミッタアレイを製造した。このように、多孔質シ
リコン膜１２の膜厚を調整することにより多孔質シリコ
ン膜１２上に形成されるゲート２２とチップ２１先端と
の相対的高さを調節することができた。
膜１１を形成した後、図２に示すように、窒化シリコン
膜１１をマスクとして多孔質シリコン膜１２の上面を所
定の深さｄだけ食刻した。その後、図１（Ｃ）（Ｄ）と
同様に多孔質酸化シリコン膜２４と熱酸化シリコン膜２
４′とを形成しゲート２２を形成して、シリコンフィー
ルドエミッタアレイを製造した。このように、多孔質シ
リコン膜１２の膜厚を調整することにより多孔質シリコ
ン膜１２上に形成されるゲート２２とチップ２１先端と
の相対的高さを調節することができた。
【００２４】実施例３ 図１（Ａ）（Ｂ）（Ｃ）と同様に多孔質酸化シリコン膜
２４と熱酸化シリコン膜２４′とを形成した後、図３の
ように、窒化シリコン膜１１をマスクとして多孔質酸化
シリコン膜２４表面を所定の深さｄ′だけ食刻した。そ
の後、図１（Ｄ）と同様にゲート２２を形成して、シリ
コンフィールドエミッタアレイを製造した。このよう
に、多孔質酸化シリコン膜２４の膜厚を調整することに
より多孔質酸化シリコン膜２４上に形成されるゲート２
２とチップ２１先端との相対的高さを調節することがで
きた。
２４と熱酸化シリコン膜２４′とを形成した後、図３の
ように、窒化シリコン膜１１をマスクとして多孔質酸化
シリコン膜２４表面を所定の深さｄ′だけ食刻した。そ
の後、図１（Ｄ）と同様にゲート２２を形成して、シリ
コンフィールドエミッタアレイを製造した。このよう
に、多孔質酸化シリコン膜２４の膜厚を調整することに
より多孔質酸化シリコン膜２４上に形成されるゲート２
２とチップ２１先端との相対的高さを調節することがで
きた。
【００２５】上記実施例２及び３において、多孔質シリ
コン膜１２又は多孔質酸化シリコン膜１３に対する食刻
の深さｄ、ｄ′は、約１，０００〜３，０００Å程度の
範囲で調節した。この結果、ターン−オン電圧、アノー
ド電流、電流駆動性(currentdriveability)等において
非常に優れたマイクロ３極管の構造を作ることができ
た。
コン膜１２又は多孔質酸化シリコン膜１３に対する食刻
の深さｄ、ｄ′は、約１，０００〜３，０００Å程度の
範囲で調節した。この結果、ターン−オン電圧、アノー
ド電流、電流駆動性(currentdriveability)等において
非常に優れたマイクロ３極管の構造を作ることができ
た。
【００２６】上記の実施例の方法の他にもＰ型シリコン
基板の上の窒化シリコン膜１１の厚さを約１，０００〜
５，０００Å、円板形の窒化シリコン膜１１の直径を１
〜２μｍ程度、多孔質シリコン膜１２の深さを１〜２μ
ｍ程度、多孔質シリコン膜１２の酸化温度を約９００〜
１，０５０℃、熱酸化シリコン膜２４′の深さを約５０
０〜２，０００Å、ゲート用クローム、アルミニウム、
ニッケル、モリブデン等の金属薄膜を約２，０００〜
４，０００Åの範囲内の条件で組み合わせ、シリコンフ
ィールドエミッタアレイを製造したところ、ターン−オ
ン電圧、アノード電流、電流駆動性(current driveabil
ity)等において非常に優れたマイクロ３極管の構造を作
ることができた。
基板の上の窒化シリコン膜１１の厚さを約１，０００〜
５，０００Å、円板形の窒化シリコン膜１１の直径を１
〜２μｍ程度、多孔質シリコン膜１２の深さを１〜２μ
ｍ程度、多孔質シリコン膜１２の酸化温度を約９００〜
１，０５０℃、熱酸化シリコン膜２４′の深さを約５０
０〜２，０００Å、ゲート用クローム、アルミニウム、
ニッケル、モリブデン等の金属薄膜を約２，０００〜
４，０００Åの範囲内の条件で組み合わせ、シリコンフ
ィールドエミッタアレイを製造したところ、ターン−オ
ン電圧、アノード電流、電流駆動性(current driveabil
ity)等において非常に優れたマイクロ３極管の構造を作
ることができた。
【００２７】実施例４ 上述した実施例のシリコンフィールドエミッタアレイの
製造方法はフォトリソグラフィ作業及び食刻に多くのコ
ストがかかり、工程が複雑であり、露光作業によりゲー
ト２２とチップ２１の均一性、対称性の確保に多少の困
難が伴う。
製造方法はフォトリソグラフィ作業及び食刻に多くのコ
ストがかかり、工程が複雑であり、露光作業によりゲー
ト２２とチップ２１の均一性、対称性の確保に多少の困
難が伴う。
【００２８】図４に示す実施例４は、実施例１〜３の場
合とは異なり、フォトリソグラフィ工程を省いて、全体
工程を著しく簡単にした方法である。図１（Ａ）〜
（Ｃ）の工程を経てから図４（Ａ）のようにスパッタ装
置を利用しモリブデン等の金属薄膜２６を約３，０００
Å被覆し、その上に感光膜２７を１〜２μｍ程度塗布す
る。このとき窒化シリコン膜１１の上の部分は感光膜２
７が薄く、その他の部分は膜厚が厚くなる。
合とは異なり、フォトリソグラフィ工程を省いて、全体
工程を著しく簡単にした方法である。図１（Ａ）〜
（Ｃ）の工程を経てから図４（Ａ）のようにスパッタ装
置を利用しモリブデン等の金属薄膜２６を約３，０００
Å被覆し、その上に感光膜２７を１〜２μｍ程度塗布す
る。このとき窒化シリコン膜１１の上の部分は感光膜２
７が薄く、その他の部分は膜厚が厚くなる。
【００２９】この感光膜２７を食刻すると、窒化シリコ
ン膜１１上の薄い感光膜２７が先ず食刻され、その直下
の金属薄膜２６が現れたとき、この金属薄膜２６部分を
食刻する気体を有する反応性イオンエッチャーに入れる
と、窒化シリコン膜１１上の金属薄膜２６部分が食刻さ
れ、その他の領域の金属薄膜２６は感光膜２７により保
護されそのまま残り、図４（Ｂ）のように窒化シリコン
膜１１の上には金属薄膜２７のない状態になった。この
ような状態から窒化シリコン膜１１と多孔質酸化シリコ
ン膜２４と熱酸化シリコン膜２４′とを順に食刻し図１
（Ｄ）と同様のチップ２１とゲート２２の形成されたエ
ミッタアレイを製造した。
ン膜１１上の薄い感光膜２７が先ず食刻され、その直下
の金属薄膜２６が現れたとき、この金属薄膜２６部分を
食刻する気体を有する反応性イオンエッチャーに入れる
と、窒化シリコン膜１１上の金属薄膜２６部分が食刻さ
れ、その他の領域の金属薄膜２６は感光膜２７により保
護されそのまま残り、図４（Ｂ）のように窒化シリコン
膜１１の上には金属薄膜２７のない状態になった。この
ような状態から窒化シリコン膜１１と多孔質酸化シリコ
ン膜２４と熱酸化シリコン膜２４′とを順に食刻し図１
（Ｄ）と同様のチップ２１とゲート２２の形成されたエ
ミッタアレイを製造した。
【００３０】実施例５ 図５に示す実施例５は、図１（Ａ）〜（Ｃ）の工程によ
り窒化シリコン膜１１の厚さを５，０００Åとした後、
電子ビーム蒸着機を使用してモリブデン等の金属薄膜２
８を図５（Ａ）のように蒸着した。
り窒化シリコン膜１１の厚さを５，０００Åとした後、
電子ビーム蒸着機を使用してモリブデン等の金属薄膜２
８を図５（Ａ）のように蒸着した。
【００３１】その後、これを窒化シリコン膜１１の食刻
溶液に入れこれを食刻し、窒化シリコン膜１１上の金属
薄膜２８をリフトオフさせ（図５（Ｂ））、ＨＦ溶液に
よりチップ２１の周りの多孔質酸化シリコン膜２４と熱
酸化シリコン膜２４′とを除去し図３（Ｄ）のようなエ
ミッタアレイを得た。
溶液に入れこれを食刻し、窒化シリコン膜１１上の金属
薄膜２８をリフトオフさせ（図５（Ｂ））、ＨＦ溶液に
よりチップ２１の周りの多孔質酸化シリコン膜２４と熱
酸化シリコン膜２４′とを除去し図３（Ｄ）のようなエ
ミッタアレイを得た。
【００３２】以上説明した５つの実施例では、すべてＰ
型シリコン基板を使用したが、この理由はＮ型シリコン
をＨＦ溶液中に入れ電圧を加えても多孔質シリコンが形
成されないからである。発明者はＮ型シリコンのドッピ
ング濃度が１０16ａｔｏｍｓ／ｃｍ3 以上になると多孔
質シリコンが形成されるという性質を利用し、Ｎ型シリ
コン基板に燐又は砒素の拡散やイオン注入により１０18
ａｔｏｍｓ／ｃｍ3 以上のＮ+ 層を作り、図１〜５と同
様にエミッタアレイを製造した。
型シリコン基板を使用したが、この理由はＮ型シリコン
をＨＦ溶液中に入れ電圧を加えても多孔質シリコンが形
成されないからである。発明者はＮ型シリコンのドッピ
ング濃度が１０16ａｔｏｍｓ／ｃｍ3 以上になると多孔
質シリコンが形成されるという性質を利用し、Ｎ型シリ
コン基板に燐又は砒素の拡散やイオン注入により１０18
ａｔｏｍｓ／ｃｍ3 以上のＮ+ 層を作り、図１〜５と同
様にエミッタアレイを製造した。
【００３３】上記の例では、Ｎ型シリコン基板は１〜２
０Ω・ｃｍの比抵抗を持つものを使用し、これを基板と
して図１（Ａ）のように窒化シリコン膜パターンを作っ
た後燐または砒素のイオン注入や拡散により１０18ａｔ
ｏｍｓ／ｃｍ3 以上にドッピングし、窒化シリコン膜１
１の真下に両側から入り込むＮ+ 層の互いの間隔が約５
００〜１，０００Å程度になるまで後拡散させ、その後
ＨＦ溶液に入れ電力を供給し、図１（Ｂ）のように多孔
質化させた。その後は前述した実施例１〜５におけるＰ
型シリコン基板におけると同じようにエミッタアレイを
製造した。
０Ω・ｃｍの比抵抗を持つものを使用し、これを基板と
して図１（Ａ）のように窒化シリコン膜パターンを作っ
た後燐または砒素のイオン注入や拡散により１０18ａｔ
ｏｍｓ／ｃｍ3 以上にドッピングし、窒化シリコン膜１
１の真下に両側から入り込むＮ+ 層の互いの間隔が約５
００〜１，０００Å程度になるまで後拡散させ、その後
ＨＦ溶液に入れ電力を供給し、図１（Ｂ）のように多孔
質化させた。その後は前述した実施例１〜５におけるＰ
型シリコン基板におけると同じようにエミッタアレイを
製造した。
【００３４】本発明をＦＥＤ(Field Emission Display)
に応用するためには画素と画素間の孤立性(isolation)
が必要であることに着目し孤立方法を開発した。１〜２
０Ω・ｃｍの比抵抗を持つＰ型シリコンを利用し、画素
が形成される領域に燐又は砒素のイオン注入（１００〜
１５０Ｋｅｖ、１０14〜１０16ｉｏｎｓ／ｃｍ3 ）又は
拡散を施し、さらに後拡散してＮ型ウェルを形成した。
このときＮ型ウェルの濃度は１０18〜１０20ａｔｏｍｓ
／ｃｍ3 以上、接合の深さは２μｍ以上になるようにし
た。そしてこのＮ型ウェル上に図１（Ａ）のように窒化
シリコン膜１１を被覆し、このＮ型ウェルを前述した実
施例１〜５におけるＰ型シリコン基板と同じように多孔
質化し同様の工程を施してエミッタアレイを製造した。
本発明によりＰ型シリコン基板にＮ型ウェルを作りＦＥ
Ｄとして使用する場合にはＰ型シリコン基板に一番低い
電圧がかかるようにして画素間の電流の漏洩を防止する
必要がある。
に応用するためには画素と画素間の孤立性(isolation)
が必要であることに着目し孤立方法を開発した。１〜２
０Ω・ｃｍの比抵抗を持つＰ型シリコンを利用し、画素
が形成される領域に燐又は砒素のイオン注入（１００〜
１５０Ｋｅｖ、１０14〜１０16ｉｏｎｓ／ｃｍ3 ）又は
拡散を施し、さらに後拡散してＮ型ウェルを形成した。
このときＮ型ウェルの濃度は１０18〜１０20ａｔｏｍｓ
／ｃｍ3 以上、接合の深さは２μｍ以上になるようにし
た。そしてこのＮ型ウェル上に図１（Ａ）のように窒化
シリコン膜１１を被覆し、このＮ型ウェルを前述した実
施例１〜５におけるＰ型シリコン基板と同じように多孔
質化し同様の工程を施してエミッタアレイを製造した。
本発明によりＰ型シリコン基板にＮ型ウェルを作りＦＥ
Ｄとして使用する場合にはＰ型シリコン基板に一番低い
電圧がかかるようにして画素間の電流の漏洩を防止する
必要がある。
【００３５】
【発明の効果】本発明によれば、マスク作業の回数が少
ないので価格の安いフィールドエミッタアレイを作るこ
とができ、本発明によるフィールドエミッタアレイを利
用しＦＥＤを作る場合、収率が高く、一つの画素に３，
０００〜２０，０００個のマイクロ真空管が集積可能な
ため、ＬＣＤに比べて高解像度で、動作安全性の高い平
板表示器を商業化できる。
ないので価格の安いフィールドエミッタアレイを作るこ
とができ、本発明によるフィールドエミッタアレイを利
用しＦＥＤを作る場合、収率が高く、一つの画素に３，
０００〜２０，０００個のマイクロ真空管が集積可能な
ため、ＬＣＤに比べて高解像度で、動作安全性の高い平
板表示器を商業化できる。
【図１】本発明の実施例１に係る製造工程を示す断面
図。
図。
【図２】実施例１に追加される工程を示す断面図（実施
例２）。
例２）。
【図３】実施例１に追加される工程を示す断面図（実施
例３）。
例３）。
【図４】本発明の実施例４に係る製造工程の一部を示す
断面図。
断面図。
【図５】本発明の実施例５に係る製造工程の一部を示す
断面図。
断面図。
【図６】マイクロ３極管の断面図。
【図７】公知のリフトオフ工法によるシリコンフィール
ドエミッタアレイの製造工程を示す断面図。
ドエミッタアレイの製造工程を示す断面図。
１０ シリコン基板 １１ 窒化シリコン膜 １２ 多孔質シリコン膜 ２１ 陰極用チップ ２２ 金属薄膜（ゲート） ２４ 多孔質酸化シリコン膜（絶縁体） ２４′ 熱酸化シリコン膜（絶縁体）
Claims (9)
- 【請求項１】 シリコン基板上面に窒化シリコン膜のパ
ターンを被せる工程と、この窒化シリコン膜のパターン
以外のシリコン基板上面を適宜な深さに多孔質化させて
多孔質シリコン膜を形成すると共に窒化シリコン膜の直
下に多孔質化されていない突起状の非多孔質化部分を形
成する工程と、多孔質シリコン膜とその下のシリコン基
板を熱酸化して各々多孔質酸化シリコン膜と熱酸化シリ
コン膜とにすると同時に突起状の非多孔質化部分をさら
に尖鋭化させて陰極用チップとする工程と、窒化シリコ
ン膜と多孔質酸化シリコン膜と熱酸化シリコン膜とを食
刻することにより陰極用チップを現出させる工程とを少
なくとも含むことを特徴とするシリコンフィールドエミ
ッタアレイの製造方法。 - 【請求項２】 シリコン基板がＰ型である請求項１記載
のシリコンフィールドエミッタアレイの製造方法。 - 【請求項３】 シリコン基板がＮ型シリコン基板に燐又
は砒素を拡散又はイオン注入して基板の表面をＮ+ 型シ
リコンにしたものである請求項１記載のシリコンフィー
ルドエミッタアレイの製造方法。 - 【請求項４】 多孔質シリコン膜とその下のシリコン基
板を熱酸化する前に多孔質シリコン膜の上面を予め適宜
な深さに食刻することによって、後の工程で多孔質酸化
シリコン膜上に形成されるゲート電極と陰極用チップと
の陰極用チップの相対的高さを調節する工程を含む請求
項１〜３のいずれか１項に記載のシリコンフィールドエ
ミッタアレイの製造方法。 - 【請求項５】 多孔質シリコン膜とその下のシリコン基
板を熱酸化した後に多孔質酸化シリコン膜の上面を予め
適宜な深さに食刻することによって、後の工程で多孔質
酸化シリコン膜上に形成されるゲート電極と陰極用チッ
プとの陰極用チップの相対的高さを調節する工程を含む
請求項１〜３のいずれか１項に記載のシリコンフィール
ドエミッタアレイの製造方法。 - 【請求項６】 窒化シリコン膜と多孔質酸化シリコン膜
の上にゲート用金属薄膜を被膜する工程と、写真食刻作
業により金属薄膜の一部を食刻してゲート電極を作る工
程と、窒化シリコン膜と上記多孔質酸化シリコン膜と熱
酸化シリコン膜とを食刻する工程とを含むことを特徴と
する請求項１〜５のいずれか１項に記載のシリコンフィ
ールドエミッタアレイの製造方法。 - 【請求項７】 ゲート用金属薄膜を窒化シリコン膜と多
孔質酸化シリコン膜上に被覆する工程と、金属薄膜上に
さらに感光膜を被覆する工程と、感光膜を食刻すること
によって現われた窒化シリコン膜真上の金属薄膜部分を
食刻し、ゲート電極を作る工程と、窒化シリコン膜と多
孔質酸化シリコン膜と熱酸化シリコン膜とを順次食刻す
る工程とを含むことを特徴とする請求項１〜５のいずれ
か１項に記載のシリコンフィールドエミッタアレイの製
造方法。 - 【請求項８】 ゲート用金属薄膜を窒化シリコン膜と多
孔質シリコン膜上に被覆する工程と、写真食刻作業を経
て金属薄膜の一部をゲートとする工程と、食刻溶液によ
り窒化シリコン膜を食刻しその上の部分の金属薄膜をリ
フトオフさせてゲート電極を作る工程と、食刻溶液によ
り多孔質シリコン膜と熱酸化シリコン膜とを順次食刻す
る工程とを含むことを特徴とする請求項１〜５のいずれ
か１項に記載のシリコンフィールドエミッタアレイの製
造方法。 - 【請求項９】 Ｐ型シリコン基板にＮ型ウェルを形成
し、画素と画素の間を孤立させる工程を含むことを特徴
とする請求項１、４、５、６、７又は８項に記載のシリ
コンフィールドエミッタアレイの製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1993P23612 | 1993-11-08 | ||
| KR1019930023612A KR970007786B1 (ko) | 1993-11-08 | 1993-11-08 | 실리콘 필드 에미터 어레이의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07192616A true JPH07192616A (ja) | 1995-07-28 |
| JP2579448B2 JP2579448B2 (ja) | 1997-02-05 |
Family
ID=19367550
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27408594A Expired - Fee Related JP2579448B2 (ja) | 1993-11-08 | 1994-11-08 | シリコンフィールドエミッタアレイの製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5458518A (ja) |
| JP (1) | JP2579448B2 (ja) |
| KR (1) | KR970007786B1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020037421A (ko) * | 2000-11-14 | 2002-05-21 | 주식회사 현대 디스플레이 테크놀로지 | 전계방출소자의 제조방법 |
| KR100926218B1 (ko) * | 2008-01-31 | 2009-11-09 | 경희대학교 산학협력단 | 전자방출 특성이 향상된 필드 에미터의 제조방법 |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19518371C1 (de) * | 1995-05-22 | 1996-10-24 | Forschungszentrum Juelich Gmbh | Verfahren zur Strukturierung porösen Siliciums, sowie eine poröses Silicium enthaltende Struktur |
| US5857885A (en) * | 1996-11-04 | 1999-01-12 | Laou; Philips | Methods of forming field emission devices with self-aligned gate structure |
| US6710538B1 (en) | 1998-08-26 | 2004-03-23 | Micron Technology, Inc. | Field emission display having reduced power requirements and method |
| US6232705B1 (en) * | 1998-09-01 | 2001-05-15 | Micron Technology, Inc. | Field emitter arrays with gate insulator and cathode formed from single layer of polysilicon |
| US6417016B1 (en) * | 1999-02-26 | 2002-07-09 | Micron Technology, Inc. | Structure and method for field emitter tips |
| US6498426B1 (en) | 1999-04-23 | 2002-12-24 | Matsushita Electric Works, Ltd. | Field emission-type electron source and manufacturing method thereof |
| US6692323B1 (en) * | 2000-01-14 | 2004-02-17 | Micron Technology, Inc. | Structure and method to enhance field emission in field emitter device |
| WO2002045146A1 (en) * | 2000-11-30 | 2002-06-06 | Telephus, Inc. | Fabrication method of selectively oxidized porous silicon (sops) layer and multi-chip package using the same |
| US8949878B2 (en) * | 2001-03-30 | 2015-02-03 | Funai Electric Co., Ltd. | System for parental control in video programs based on multimedia content information |
| US6648710B2 (en) * | 2001-06-12 | 2003-11-18 | Hewlett-Packard Development Company, L.P. | Method for low-temperature sharpening of silicon-based field emitter tips |
| US6554673B2 (en) * | 2001-07-31 | 2003-04-29 | The United States Of America As Represented By The Secretary Of The Navy | Method of making electron emitters |
| US20050181572A1 (en) * | 2004-02-13 | 2005-08-18 | Verhoeven Tracy B. | Method for acoustically isolating an acoustic resonator from a substrate |
| KR101655891B1 (ko) * | 2016-02-29 | 2016-09-08 | 이세강 | 기타용 장식 패널 및 그 제조 방법 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5228878A (en) * | 1989-12-18 | 1993-07-20 | Seiko Epson Corporation | Field electron emission device production method |
| JP2550798B2 (ja) * | 1991-04-12 | 1996-11-06 | 富士通株式会社 | 微小冷陰極の製造方法 |
-
1993
- 1993-11-08 KR KR1019930023612A patent/KR970007786B1/ko not_active IP Right Cessation
-
1994
- 1994-11-07 US US08/335,500 patent/US5458518A/en not_active Expired - Lifetime
- 1994-11-08 JP JP27408594A patent/JP2579448B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020037421A (ko) * | 2000-11-14 | 2002-05-21 | 주식회사 현대 디스플레이 테크놀로지 | 전계방출소자의 제조방법 |
| KR100926218B1 (ko) * | 2008-01-31 | 2009-11-09 | 경희대학교 산학협력단 | 전자방출 특성이 향상된 필드 에미터의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2579448B2 (ja) | 1997-02-05 |
| KR970007786B1 (ko) | 1997-05-16 |
| US5458518A (en) | 1995-10-17 |
| KR950014971A (ko) | 1995-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5151061A (en) | Method to form self-aligned tips for flat panel displays | |
| US5814924A (en) | Field emission display device having TFT switched field emission devices | |
| JP2579448B2 (ja) | シリコンフィールドエミッタアレイの製造方法 | |
| US6049089A (en) | Electron emitters and method for forming them | |
| US5793155A (en) | Microelectronic vacuum triode structure and method of fabrication | |
| US6495955B1 (en) | Structure and method for improved field emitter arrays | |
| EP0434330A2 (en) | Field emission device and process for producing the same | |
| KR100250458B1 (ko) | 전계 방출 소자의 캐소드 팁 제조 방법 | |
| US6093074A (en) | Vacuum microdevice and method of manufacturing the same | |
| JPH0594762A (ja) | 電界放出型電子源及びその製造方法 | |
| JP2735009B2 (ja) | 電界放出型電子銃の製造方法 | |
| US5481156A (en) | Field emission cathode and method for manufacturing a field emission cathode | |
| US6045425A (en) | Process for manufacturing arrays of field emission tips | |
| JPH06111712A (ja) | 電界放出陰極およびその製法 | |
| JP3502883B2 (ja) | 冷電子放出素子及びその製造方法 | |
| KR100282261B1 (ko) | 전계방출 캐소드 어레이 및 이의 제조방법 | |
| JP3135131B2 (ja) | 電子放出素子 | |
| KR100586740B1 (ko) | 탄소나노튜브 팁을 이용한 전자빔 마이크로 소스, 전자빔마이크로컬럼 모듈 및 그 제작 방법 | |
| JPH04262337A (ja) | 電界放出陰極の製造方法 | |
| KR100257568B1 (ko) | 전계방출표시 소자의 필드 에미터 어레이 형성방법 | |
| KR100290136B1 (ko) | 전계방출소자제조방법 | |
| JP2846988B2 (ja) | 電界放出型電子放出源素子 | |
| KR100186253B1 (ko) | Locos에 의한 실리콘 fea 제조방법 | |
| JPH0612977A (ja) | 電子放出素子の製造方法 | |
| JP3826539B2 (ja) | 冷電子放出素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D03 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071107 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081107 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081107 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091107 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |