KR970007786B1 - 실리콘 필드 에미터 어레이의 제조방법 - Google Patents

Abstract

요약없음

Description

실리콘 필드 에미터 어레이의 제조방법

제1도는 마이크로 3극관의 단면도.

제2도는 공지된 리프트-오프공법에 의한 실리콘 필드 에미터 어레이의 제조공정을 보여주는 단면도.

제3도는 본 발명에 의한 실리콘 필드 에미터 어레이의 제조방법의 하나의 실시예의 제조공정을 나타내는 단면도.

제4도는 본 발명의 다른 실시예의 제조공정을 보여주는 단면도.

제5도는 본 발명의 또다른 실시예를 나타내는 제조공정도이다.

* 도면의 주요부분에 대한 부호의 설명

10 : 실리콘 기판11 : 실리콘 질화막

12 : 다공질 실리콘21 : 냉음극 팁

22 : (금속박막)베이스23, 24' : 실리콘 산화막(절연체)

본 발명은 실리콘 필드 에미터 어레이의 제조방법, 보다 상세하게는 실리콘 기판 자체를 다공질화하고, 이 다공질 실리콘을 산화시켜 마이크로 3극관의 필드 에미터 어레이를 제조하는 방법에 관한 것이다.

근래에 와서 실리콘을 미세가공하여 팁 끝의 직경이 수십 Å에서 수천 Å이 되도록 필드 에미터를 만들고 아노드를 결합하여 마이크로 3극관을 만들고 진공속에서 동작시킴으로써, 종래의 3극 진공관과 같은 기능을 가지도록 한 것이 주목을 받고 있다.

이러한 마이크로 3극관은 팁의 높이가 1~2 ㎛, 캐소드 팁과 게이트의 거리가 0.5~1.0㎛, 게이트와 아노드 유리판 사이의 거리가 100~500 ㎛ 정도로 하므로 아주 얇은 박형으로 할 수 있다.

이러한 마이크로 3극관은 마이크로 웨이브 영역의 증폭이나 스위치로 쓸 수 있으며 여러개를 모아 어레이(array)를 만들면 고주파용 파워 모듈로 이용할 수 있다.

뿐만 아니라, 아노드 유리판의 금속박막위에 인화물(phosphor compound)를 도포하면 디스플레이 판넬을 만들 수 있고(R. Meyer, "Recent Development on Microtips Display at LETI", Technical Digest of IVMC 91, pp 6~9, 1991), 이것은 1cm이하의 두께를 가지는 얇은 평판이 되므로 휴대용 텔레비죤이나 컴퓨터의 모니터에 사용할 수 있고 앞으로 고화질 텔레비죤(HDTV)용 대형 평판표시기를 제작하는데 이용될 수 있으며, 압력, 자기 및 진공센서로의 응용도 가능한 것으로 알려져 있다(Juniji Itoh, et al, Fabrication of Lateral Triode with Comb-Shaped Field-Emitter Arrays, 전계서 pp. 99~100, 1993).

위에 설명한 마이크로 3극관의 캐소드 팁과 게이트를 제작함에 있어서는 종래에는 실리콘 기판에 실리콘 산화막(SiO₂)을 마스킹하여 실리콘을 약 7,000~15,000Å 식각하고 열산화막을 형성한 후 전자총으로 실리콘 산화막과 게이트 금속을 차례로 증착한 후 산화막 식각 용액에 넣어 캐소드 팁 위의 부분을 리프트-오프(lift-off)시켜 캐소드 팁을 형성한다(Keiichi Betsui, "Fabrication and Characteristics of Si Fiele Emitter Arrays", 전계서 pp. 26~29, Nagahama 1991).

이러한 종래의 리프트-오프 공정은 간단하게 보이지만 전자총으로 증착된 산화막과 그 위의 금속막의 형성과정이 전자총의 방향성증착을 주안점으로 행하는 공정이기 때문에 캐소드 팁 주위의 모양이 각 지점마다 다르며 이러한 차이는 동작의 균일성을 나쁘게 하는 단점이 있다.

또한, 실리콘 식각의 깊이와 증착된 실리콘 산화막의 두께에 의해 게이트와 캐소드 팁의 상대적 높이가 조절되므로 그 높이의 조절이 용이하지 아니한 결점도 있다.

뿐만 아니라, 전자총으로 형성한 산화막의 질이 진공도, 공급전력, 기판의 온도등 공정조건에 따라 크게 달라질 수 있어 뒤이은 공정을 거쳐서 원하는 규격을 맞추기가 극히 어렵다.

본 발명은 위에서 설명한 종래의 실리콘 필드 에미터 어레이의 제조방법의 결점을 개선하여 공정을 간단히 하고 제조원가를 크게 낮추는 것을 목적으로 한다.

본 발명의 다른 목적은 실리콘 필드 에미터 어레이의 팁 형태의 균일성을 높이는데 있다.

본 발명의 또다른 목적은 캐소드 팁과 게이트의 위치의 대칭성, 거리의 균일성을 보장하는 제조방법을 제공하는데 있다.

본 발명에서는 위와 같은 목적을 달성하기 위하여 P형 실리콘 기판위에 실리콘 질화막을 LPCVD로 덮고 사진식각 작업을 거쳐서, HF 용액에서 전력을 공급하여 1~2 ㎛ 깊이의 다공질 실리콘을 형성한 후 다공질 실리콘을 산화시켜서 다공질 실리콘층 아래에 치밀한 열산화막이 형성되고 실리콘 산화막 아래에는 뽀족한 팁이 형성되게 한 후 마스킹 과정을 거치거나 거치지 않고 반응성 이온에칭(기)<reactive ion etching(etcher) : R I E>에 의해 감광막과 금속을 식각하고, 다시 실리콘 질화막과 산화막을 차례로 식각하여 실리콘 필드 에미터 어레이를 제조하거나, 전자총 증착기에 의해 방향성 증착으로 게이트 메탈을 올린 후 이것을 실리콘 질화막의 식각 용액에 넣어 실리콘 질화막을 리프트 오프시키고 다시 HF용액으로 팁 주위의 산화막을 제거하여 실리콘 필드 에미터 어레이를 제조한다.

또한, N형 실리콘 기판에 POCI₃확산이나 이온주입, 또는 N형 실리콘 기판에 실리콘 질화막 페턴을 만들고 인이나 붕소의 이온주입이나 확산에 의해 다공질 실리콘을 만들어, 위의 P형 실리콘 기판의 경우와 동일한 공정으로 실리콘 필드 에미터 어레이를 제조할 수도 있다.

이하, 본 발명을 첨부도면과 함께 종래의 기술과 대비하여 상세히 설명한다.

제1도는 마이크로 3극관의 구조를 보여주는 단면도로서, 실리콘 기판에 형성된 캐소드(1),캐소드 팁(1')(에미터), 게이트(2), 아노드(3), 절연층(4) 및 아노드 유리판(5)으로 되어 있고, 아노드(3)와 캐소드(1)의 사이는 지지대(도시되지 않음)에 의해 일정한 간격이 유지되며, 패키징후에는 내부가 진공으로 유지되어, 3극 진공관과 같은 기능을 가진다.

제1도와 같은 마이크로 3극관은 실리콘 기판에 캐소드 팁과 게이트를 형성시켜 제조한 실리콘 필드 에미터 어레이에 아노드를 결합시켜서 제조하는 바, 제2도는 이러한 실리콘 필드 에미터 어레이의 공지된 제조방법인 리프트-오프 공법을 도시한 것이다.

실리콘 기판(35)에 산화 실리콘(36)을 마스킹하고<제2도(a)>, 실리콘 기판(35)을 약 7,000~15,000Å 식각하여 900~1,050℃에서 산화시켜서 열산화막(37)과 함께 뽀족한 팁(31)을 형성한 후 전자총으로 실리콘 산화막(34)을 증착하고 다시 크롭, 알루미늄, 닉켈, 몰리브덴 등의 금속박막(32)을 전자총으로 증착하여 금속박막게이트(32')를 형성한다<제2도(b)>.

그 후, 실리콘 산화막(34)(36)을 식각하면 팁(31)위의 부분이 리프트-오프되어 제2도(c)와 같이 팁(31)과 게이트(32')가 형성된 실리콘 필드 에미터 어레이를 얻을 수 있다.

제2도의 리프트-오프 공법은 간단하게 보이지만 전자총으로 증착된 산화막이나 그 위의 금속박막의 형성과정이 전자총의 방향성 증착을 주안점으로 행해지는 공정이기 때문에 팁주위의 형상이 각 지점마다 다르며 이러한 차이는 동작의 균일성을 나쁘게 하는 단점이 된다.

제3도는 본 발명에 의한 실리콘 필드 에미터 어레이의 첫번째 실시예인 제조방법을 도시한 것이다.

P형 실리콘 기판(10) 위에 4,000Å의 실리콘 질화막을 저압화학기상 증착기(LPCVD)로 덮고 사진식각 작업을 거쳐 지름이 1 ㎛의 원판형의 실리콘 질화막(11)을 형성하였다<제2도 (a)>.

이를 HF 용액을 넣고 전력을 공급하여 제2도(b)에 나타나 있듯이 다공질 실리콘(12)을 1 ㎛ 깊이까지 형성시켰던 바, 실리콘 질화막(11)의 하부는 다공질 실리콘(12) 형성이 제한되어 질화되지 않은 실리콘 기판이 돌기처럼 봉우리 형상을 이루었다.

이러한 다공질 실리콘을 1,000℃에서 산화시켰던 바, 다공질 실리콘 산화막(24) 아래에 1,000Å의 치밀한 열산화막(24')이 제2도(c)와 같이 형성되고 그에 따라 뾰족한 팁(21)이 실리콘 질화막원판(11)아래에 형성되었다(첨예화 산화 : sharpening oxidation).

이 열산화막(24')은 마이크로 3극관에서 다공질 실리콘 산화막(24)의 질이 떨어지더라도 보완작용을 하여 파괴 전압이나 누설전류를 억제하는 역할을 하게 된다.

이렇게 형성된 뾰족한 팁(21)을 에미터로 사용하기 위하여는 이 팁(21)이 중앙에 오도록 다공질 실리콘 산화막(24)위에 게이트를 형성해야 하므로, 다공질 실리콘 산화막(24)위에 3,000Å의 몰리브덴 금속박막을 입히고 포토마스크 작업을 한 후 노광, 현상, 식각공정에 의해 금속박막의 일부를 식각하여 게이트(22)를 만들고, 식각용액으로 실리콘 질화막(11)을 제거하고져, 다시 HF 용액으로 그 밑의 다공질 실리콘 산화막(24)과 열산화막(24') 일부를 식각하여 제3도(d)와 같이 금속박막 게이트(22)가 형성된 실리콘 필드 에미터 어레이를 제조하였다.

한편, 제3도(a)와 같이 원판형 실리콘 질화막(11)을 형성한 후 이 실리콘 질화막(11)을 마스크로 하여 실리콘 기판(10)의 상면을 소정의 깊이만큼 식각하고 HF 용액에 의해 다공질 실리콘을 형성함으로써 팁(21)과 게이트(22)의 상대적 높이를 조절할 수 있다.

이처럼 팁(21)과 게이트(22)의 상대적 높이를 조절하기 위해, 제3도(b-1)와 같이 다공질 실리콘(12) 형성후 실리콘 질화막(11)을 마스크로 하여 다공질 실리콘(12)의 상면을 식각하거나, 제3도(c-1)와 같이 다공질 실리콘 산화막(24) 형성후 마찬가지로 실리콘 질화막(11)을 마스크로 하여 다공질 실리콘 산화막(24)을 식각하여 필드 에미터 어레이를 제조하였다.

식각 깊이는 1,000~3,000Å 정도의 범위에서 조절하여 턴-온전압, 아노드전류(current drivability) 등에서 최적의 구조를 만들 수 있었다.

위의 실시예 외에도 P형 실리콘 기판위의 실리콘 질화막 두께는 1,000~5,000Å 원판형 실리콘 질화막의 지름은 1~2 ㎛, 다공질 실리콘의 깊이는 1~2 ㎛, 다공질 실리콘의 산화온도는 900~1,050℃, 열산화막의 깊이는 500~2,000Å, 게이트용 크롬, 알루미늄, 닉켈, 몰리브덴 등의 금속박막층 3,000~4,000Å의 범위내에 여러가지로 실험하여 실리콘 필드 에미터 어레이를 제조할 수 있었다.

제3도에 의해 설명한 실시예에 의해 제조한 실리콘 필드 에미터 어레이는 포토마스크 작업 및 식각에 많은 비용이 소요되고, 공정이 복잡하며, 노광작업에 의해 게이트(22)와 팁(21)의 균일성, 대칭성을 확보하기 어려운 난점이 있는 것이 사실이다.

제4도는 본 발명의 제2의 실시예로서 제3도의 경우와 달리 마스킹 과정을 거치지 않고 공정을 매우 간단히 하는 방법으로, 제3도(a) 내지 제3도(c)의 과정을 거친 후 전자총 또는 스퍼터를 이용하여 몰리브덴 등의 금속박막(26)을 3,000Å 입히고 그 위에 감광막(27)을 1~2 ㎛ 도포하면 실리콘 질화막이 있는 부분은 감광막이 얇고 그외의 영역도 두껍게 된다.

이런 구조로 된 것을 감광막을 식각하여 내려와서 실리콘 질화막이 있는 부분의 얇은 감광막이 모두 식각될 때, 금속을 식각하는 기체를 반응성 이온 식각기에 넣어 금속박막(26)을 식각하면 실리콘 질화막위의 금속은 식각되고 그 외의 영역은 감광막에 의해 보호되어 그대로 남아있어 제4도(b)의 형상이 되었다.

제4도(b)와 같은 상태에서 실리콘 질화막(11)과 실리콘 산화막(24)(24')을 차례로 식각하여 제3도(d)와 같은 완전한 형태의 팁(21)과 게이트(22)가 형성된 에미터 어레이를 만들 수 있었다.

제5도는 본 발명의 제3의 실시예를 도시한 것으로서, 제3도(a) 내지 제3도(c)의 과정을 거치되 실리콘 질화막의 두께를 5,000Å으로 하고, 전자총 증착기를 사용하여 몰리브덴 등의 금속박막(28)을 제5도(a)와 같이 증착하였다.

제5도(a)와 같이 한 후, 이것을 질화실리콘(Si₃N₄)의 식각용액에 넣어 실리콘 질화막(11)을 식각하여 이를 리프트-오프시켜서 제5도(b)와 같이 하였다.

그 후에는 다시 HF 용액에 의해 팁(21) 주위의 실리콘 산화막(24)(24')을 제거하여 제3도(d)와 같은 에미터 어레이를 얻었다.

이상 설명한 3가지의 실시예에서는 모두 P형 실리콘 기판을 사용하였는 바, 이는 N형 실리콘의 경우 HF 용액에서 전압을 가하여도 다공질 실리콘이 형성되지 않기 때문이다.

발명자는 N형 실리콘 도핑농도가 10¹⁶atoms/㎤ 이상이 되면 다공질 현상이 일어나는 성질을 이용하여 N형 실리콘 기판에 POCL₃확산이나 인을 이온주입하여 10¹⁸atoms/㎤ 이상으로 약 1 ㎛ 두께의 N⁺층을 만들어서, 제3도 내지 제5도와 같은 에미터 어레이를 제조할 수 있었다.

위의 예에서 N형 실리콘 기판은 1~20·㎝의 비저항을 가지는 것을 사용하였다.

마찬가지로 N형 실리콘 기판에 붕소를 확산 또는 이온주입하여 P형 실리콘을 N형 실리콘 기판에 만들어서, 제3도 내지 제5도와 같은 공정으로 에미터 어레이를 만들 수 있었다. 비저항 1~20·㎝의 N형 실리콘 기판으로 제3도(a)와 같이 실리콘 질화막 패턴을 만든후 인 또는 붕소를 이온주입이나 확산에 의해 10¹⁸atoms/㎤ 이상으로 도핑하여 실리콘 질화막(11) 아래에서 양쪽으로 들어온 사이의 간격이 약 500~1,000Å정도될 때까지 제3도(b)와 같이 후확산하였다.

그 후에는 P형 실리콘 기판과 마찬가지로 에미터 어레이를 제조한 것이다.

본 발명을 FED(Field Emission Display)에 응용하기 위하여는 화소와 화소 사이의 고립(isolation)이 필요할 것임에 착안하여 이온주입 방법을 개발하였다.

1~20·㎝의 비저항을 가지는 N형 실리콘을 이용하여 화소가 형성될 영역에 붕소의 이온주입(100~150Kev, 10¹⁴~10¹⁶ions/㎠)을 시행하고 후확산하여 P형 웰(P-well)을 형성하였으며, 이때 P형 웰의 붕소농도는 10¹⁸~10²⁰boron/㎤이상, 접합깊이는 2 ㎛ 이상이 되게 하였다.

본 발명에 의해 N형 실리콘 기판에 P형 웰을 만들어 FED에 사용하는 경우에는 P형 웰에 가장 낮은 전압이 걸리도록 하여 화소와 화소 사이의 전류흐름을 방지할 필요가 있다.

이러한 본 발명의 에미터 어레이를 이용하여 FED을 만들 경우 한개의 화소에 3,000~5,000개의 마이크로 진공관이 집적되므로 LCD에 비해 동작안정성이 높고 수율이 높으며 마스크 작업횟수가 적어 가격도 저렴한 디스플레이 파넬을 상업화할 수 있을 것으로 믿어진다.

Claims (10)

1. 질화실리콘 마스크 패턴을 만든 실리콘 기판의 상면을 적정깊이로 다공질화, 열산화하고 실리콘 질화막과 실리콘 산화막을 식각하여 냉음극 팁을 만드는 공정을 포함하는 것을 특징으로 하는 실리콘 필드 에미터 어레이의 제조방법.
2. 제1항에 있어서, 실리콘 기판이 P형 실리콘인 것을 특징으로 하는 실리콘 필드 에미터 어레이의 제조방법.
3. 제1항에 있어서, 실리콘 기판이 N형 실리콘 기판에 인이나 붕소를 확산 또는 이온주입하여 만든 N⁺형 실리콘, P형 실리콘, 또는 P⁺형 실리콘인 것을 특징으로 하는 실리콘 필드 에미터 어레이의 제조방법.
4. 제1항에 있어서, 질화실리콘 마스크패턴을 만든 N형 실리콘 기판의 상면에 인이나 붕소를 확산 또는 이온주입에 의해 N⁺영역이나 P 또는 P⁺영역을 만든 후 다공질화, 열산화, 식각공정을 거치는 것을 특징으로 하는 실리콘 필드 에미터 어레이의 제조방법.
5. 제1항 내지 제4항의 어느 하나에 있어서, 게이트용 금속박막을 실리콘 질화막과 실리콘 산화막 위에 입히고 식각용액에 의해 실리콘 질화막을 식각하여 리프트 오프시키고, 다시 식각용액에 의해 실리콘 산화막을 식각하는 것을 특징으로 하는 실리콘 필드 에미터 어레이의 제조방법.
6. 제1항 내지 제4항의 어느 하나에 있어서, 게이트용 금속박막을 실리콘 질화막과 실리콘 산화막위에 입히고 그 위에 다시 감광막을 입힌 다음 금속박막과 감광막을 차례로 식각한 후, 실리콘 질화막과 실리콘 산화막을 차례로 식각하는 것을 특징으로 하는 실리콘 필드 에미터 어레이의 제조방법.
7. 제1항 내지 제4항의 어느 하나에 있어서, 실리콘 질화막과 실리콘 산화막 위에 게이트용 금속박막을 입히고, 포토마스크 작업을 한 후 노광, 현상, 식각공정에 의해 금속박막의 일부를 식각하여 게이트를 만들며, 다시 실리콘 질화막과 실리콘 산화막을 식각하는 것을 특징으로 하는 실리콘 필드 에미터 어레이의 제조방법.
8. 제1항에 있어서, 다공질화된 실리콘 기판의 상면을 열산화하기에 앞서 적정깊이로 미리 식각하여 게이트와 팁의 상재거 위치를 조절하는 공정을 포함하는 것을 특징으로 하는 실리콘 필드 에미터 어레이의 제조방법.
9. 제1항에 있어서, 실리콘 기판 상부의 실리콘 산화막의 상면을 적정깊이로 미리 식각하여 게이트와 팁의 상대적 위치를 조절하는 공정을 포함하는 것을 특징으로 하는 실리콘 필드 에미터 어레이의 제조방법.
10. 제3항 또는 제4항에 있어서, 실리콘 기판에 P형 웰을 형성하여 화소와 화소, 컬럼 사이를 고립시키는 공정을 포함하는 것을 특징으로 하는 실리콘 필드 에미터 어레이의 제조방법.