KR100216605B1 - 원자력 현미경을 이용한 반도체 나노세선 형성방법 - Google Patents

원자력 현미경을 이용한 반도체 나노세선 형성방법 Download PDF

Info

Publication number
KR100216605B1
KR100216605B1 KR1019960062619A KR19960062619A KR100216605B1 KR 100216605 B1 KR100216605 B1 KR 100216605B1 KR 1019960062619 A KR1019960062619 A KR 1019960062619A KR 19960062619 A KR19960062619 A KR 19960062619A KR 100216605 B1 KR100216605 B1 KR 100216605B1
Authority
KR
South Korea
Prior art keywords
silicon
semiconductor substrate
semiconductor
pattern
forming
Prior art date
Application number
KR1019960062619A
Other languages
English (en)
Other versions
KR19980044526A (ko
Inventor
하정숙
박강호
Original Assignee
정선종
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정선종, 한국전자통신연구원 filed Critical 정선종
Priority to KR1019960062619A priority Critical patent/KR100216605B1/ko
Priority to US08/842,868 priority patent/US5880012A/en
Publication of KR19980044526A publication Critical patent/KR19980044526A/ko
Application granted granted Critical
Publication of KR100216605B1 publication Critical patent/KR100216605B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y15/00—Nanotechnology for interacting, sensing or actuating, e.g. quantum dots as markers in protein assays or molecular motors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/962—Quantum dots and lines
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/84—Manufacture, treatment, or detection of nanostructure
    • Y10S977/849—Manufacture, treatment, or detection of nanostructure with scanning probe
    • Y10S977/855—Manufacture, treatment, or detection of nanostructure with scanning probe for manufacture of nanostructure
    • Y10S977/856—Manufacture, treatment, or detection of nanostructure with scanning probe for manufacture of nanostructure including etching/cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야
고집적 반도체 소자.
2. 발명이 해결하고자 하는 기술적 과제
소자의 초고집적화를 위해 수 나노미터 사이즈를 가지며, 초고진공하에서 모든 공정이 수행되어 초고순도를 갖도록 하는 반도체 나노세선 형성 방법을 제공하는데 있음.
3. 발명의 해결 방법의 요지
실리콘기판에 실리콘나이트라이드 박막을 형성한 후 원자력현미경으로 패턴을 만든다음, 이 표면을 산화시켜 패턴된 부분만 선택적으로 실리콘옥사이드층을 형성한다. 다시 원자력현미경으로 실리콘나이트라이드 부분만 선택적으로 패턴한 다음 분자선에피탁시 방법으로 실리콘이나 게르마늄을 적층한 후, 열처리에 의한 화학적 반응으로 산화막 및 그 상부의 실리콘이나 게르마늄을 선택적을 제거한다.
4. 발명의 중요한 용도
반도체 소자 제조 공정

Description

원자력 현미경을 이용한 반도체 나노세선 형성 방법
본 발명은 초고진공하에서 초고순도의 실리콘이나 게르마늄의 반도체를 수 나노미터 크기의 라인으로 형성하기 위한 방법에 관한 것으로, 특히 원자력현미경(Atomic Force Microscope)과 표면화학 반응을 이용하여 실리콘 기판 위에 실리콘이나 게르마늄의 나노세선(nanometer-scale wire)을 형성하는 방법에 관한 것이다.
최근 초고집적, 초고속의 소자 구현을 위해 반도체 소자의 소형화가 요구되고 있으며, 소자의 소형화를 위해서는 기본적으로 패턴의 선폭을 소형화하고 불순물이 적은 순수한 물질로 패턴을 제작하는 것이 기술적으로 해결되어야 한다.
종래에는 고에너지 전자빔을 사용하는 방법에 의하여 반도체 나노세선을 형성하였으나, 고에너지 전자빔의 특성상 수십 나노미터의 사이즈를 갖는 세선을 형성 할 수밖에 없어 더 이상의 소자 집적화를 기대하기 힘들게 되었고 순도 역시 떨어지는 문제점이 있다.
본 발명은 소자의 초고집적화를 위해 수 나노미터 사이즈를 가지며, 초고진공하에서 모든 공정이 수행되어 초고순도를 갖도록 하는 반도체 나노세선 형성 방법을 제공함을 그 목적으로 한다.
도 1A 내지 도 1F는 본 발명의 일실시예에 따른 반도체 나노세선 형성 공정도.
* 도면의 주요부분에 대한 부호의 설명*
1: 실리콘 기판 2: 실리콘나이트라이드 박막
2a: 실리콘나이트라이드 박막 패턴 3: 실리콘옥사이드막 박막
4a,4b: 반도체층
본 발명의 반도체 나노세선 형성 방법은 반도체기판 상에 고온에서 질소 이온을 주입하여 질화막을 형성하는 단계; 원자력현미경을 이용하여 선폭이 수 나노미터이고 패턴간 간격이 수 나노미터인 질화막 패턴을 형성하는 단계; 노출된 반도체 기판을 선택적으로 열산화하여 산화막을 형성하는 단계; 원자력현미경을 사용하여 상기 질화막 패턴을 제거하는 단계; 분자선 에피탁시(Molecular Beam Epitaxy) 방법으로 상기 산화막 표면과 상기 질화막 패턴 제거로 인해 노출된 반도체 기판 표면에 반도체층을 형성하는 단계; 및 열처리를 통해 상기 산화막과 그 표면의 반도체층을 선택적으로 제거하는 단계를 포함하여 이루어진다.
이하, 첨부된 도면을 참조하여 본 발명의 일실시예를 상세히 설명한다.
도 1A 내지 도 1F는 본 발명의 일실시예에 따른 반도체 나노세선 형성 공정도로서, 이를 통해 상세히 본 발명을 설명하기로 한다.
도 1A는 실리콘 기판(1) 상에 원자적으로 평평하고 얇은 실리콘나이트라이드(Si3N4) 박막(2)을 형성한 상태로서, 세부적으로는 초 고진공하에서 실리콘 기판 표면을 1230℃에서 수십초 간 가열한 후 상온까지 천천히 냉각하는 과정을 반복하여 원자 수준에서 청정하고, 이온건을 이용하여 약 100eV의 저에너지로 N2 +이온을 생성한 다음, 실리콘 기판을 980℃까지 가열하면서 생성된 N2 +이온을 기판에 주입하여, 얇고 원자적으로 평평한 실리콘나이트라이드 박막을 얻을 수 있다.
이어서, 도 1B 와 같이 원자력현미경을 이용하여 선폭이 수 나노미터이고 패턴간 간격이 수 나노미터인 실리콘나이트라이드 박막 패턴(2a)을 형성한다. 패턴된 부분은 실리콘 표면이 드러나게 된다.
이어서, 도 1C는 패턴된 부분에 얇은 실리콘옥사이드막(SiO2) 박막(3)을 형성한 상태로서, 고온에서 고압의 산소기체를 공급받는 진공시스템에서 열산화하면 패턴된 부분에만 선택적으로 실리콘옥사이드가 성장되게 된다.
이어서, 도 1D는 실리콘나이트라이드 박막 패턴(2a)을 제거한 상태로서, 원자력현미경으로 실리콘나이트라이드 박막 패턴(2a) 부분을 선택적으로 주사하여 실리콘나이트라이드 박막 패턴(2a)을 제거함으로써, .표면에 기판의 실리콘과 실리콘옥사이드 세선이 교대로 나타난다.
이어서, 도 1E는 분자선 에피탁시(MBE: Molecular Beam Epitaxy) 방법으로 실리콘층 또는 게르마늄층과 같은 반도체층(4a,4b)을 형성한 상태이다.
끝으로, 도 1F는 열처리를 통해 실리콘옥사이드 박막(3)을 제거하여 최종적인 반도체 나노세선(4a)를 형성한 상태로서, 기판의 온도를 약 800℃ 정도로 올려서 실리콘옥사이드 박막을 제거하면, 아래 화학식1과 같은 반응에 의해 그 상부의 반도체층(4b)과 같이 제거된다.
[화학식 1]
SiO2+ Si → 2 SiO(가스)
SiO2+ Ge → SiO(가스) + GeO(가스)
결국, 최종적으로는 실리콘 기판(1)과 접합 반도체층(4a)이 남게되어 실리콘이나 게르마늄 나노세선이 형성된다.
본 발명의 실시예에서 패턴의 선폭은 실리콘나이트라이드 박막의 두께와 원자력현미경의 힘의 세기를 조절하므로써 변화시킬 수 있다. 그리고 실리콘(게르마늄) 나노세선은 한원자층씩 적층이 가능하다.
이상에서 설명한 바와같이 본 발명은 초고진공하에서 원자력현미경과 표면화학 반응만을 이용하여 실리콘이나 게르마늄 나노세선을 형성하는 것으로, 수 나노미터 수순으로 해상도를 크게 향상시킬 수 있으며, 모든 공정이 초고진공(10-10torr 이하)하에서 이루어지므로 초고순도의 패턴을 얻을 수 있다.

Claims (5)

  1. 반도체기판 상에 고온에서 질소 이온을 주입하여 질화막을 형성하는 단계;
    원자력현미경을 이용하여 선폭이 수 나노미터이고 패턴간 간격이 수 나노미터인 질화막 패턴을 형성하는 단계;
    노출된 반도체 기판을 선택적으로 열산화하여 산화막을 형성하는 단계;
    원자력현미경을 사용하여 상기 질화막 패턴을 제거하는 단계;
    분자선 에피탁시(Molecular Beam Epitaxy) 방법으로 상기 산화막 표면과 상기 질화막 패턴 제거로 인해 노출된 반도체 기판 표면에 반도체층을 형성하는 단계; 및
    열처리를 통해 상기 산화막과 그 표면의 반도체층을 선택적으로 제거하는 단계를 포함하여 이루어진 반도체 나노세선 형성 방법.
  2. 제1항에 있어서,
    상기 질화막을 형성하는 단계는,
    초고진공하에서 상기 반도체 기판 표면을 약 1230℃에서 수십초 간 가열하는 단계;
    상기 반도체 기판을 상온까지 천천히 냉각하는 단계;
    이온건을 이용하여 약 100eV의 저에너지로 질소 이온을 생성하는 단계;
    상기 반도체 기판을 약 980℃까지 가열하면서 상기 생성된 질소 이온을 상기 반도체 기판에 주입하는 단계를 더 포함하여 이루어지는 것을 특징으로 하는 반도체 나노세선 형성 방법.
  3. 제1항에 있어서,
    상기 산화막과 그 표면의 반도체층을 선택적으로 제거하기 위한 열처리는 약 800℃의 온도에서 이루어지는 것을 특징으로 하는 반도체 나노세선 형성 방법.
  4. 제1항에 있어서,
    상기 반도체 기판은 실리콘 기판임을 특징으로 하는 반도체 나노세선 형성 방법.
  5. 제1항에 있어서,
    분자선 에피탁시에 의해 형성된 상기 반도체층은 실리콘 또는 게르마늄 임을 특징으로 하는 반도체 나노세선 형성 방법.
KR1019960062619A 1996-12-06 1996-12-06 원자력 현미경을 이용한 반도체 나노세선 형성방법 KR100216605B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019960062619A KR100216605B1 (ko) 1996-12-06 1996-12-06 원자력 현미경을 이용한 반도체 나노세선 형성방법
US08/842,868 US5880012A (en) 1996-12-06 1997-07-17 Method for making semiconductor nanometer-scale wire using an atomic force microscope

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960062619A KR100216605B1 (ko) 1996-12-06 1996-12-06 원자력 현미경을 이용한 반도체 나노세선 형성방법

Publications (2)

Publication Number Publication Date
KR19980044526A KR19980044526A (ko) 1998-09-05
KR100216605B1 true KR100216605B1 (ko) 1999-08-16

Family

ID=19486286

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960062619A KR100216605B1 (ko) 1996-12-06 1996-12-06 원자력 현미경을 이용한 반도체 나노세선 형성방법

Country Status (2)

Country Link
US (1) US5880012A (ko)
KR (1) KR100216605B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100365727B1 (ko) * 1999-12-09 2002-12-26 한국전자통신연구원 탄소 나노 튜브를 이용한 금속 나노 세선 형성 방법
KR100435516B1 (ko) * 2001-10-16 2004-06-10 학교법인 한양학원 전압 극성 변화를 사용한 박막상의 양각 및 음각 나노패턴 방법

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6890624B1 (en) * 2000-04-25 2005-05-10 Nanogram Corporation Self-assembled structures
US6153538A (en) * 1999-05-03 2000-11-28 Advanced Micro Devices, Inc. Method of making MOSFET with ultra-thin gate oxide
KR100405977B1 (ko) * 2001-12-06 2003-11-14 엘지전자 주식회사 나노 와이어 제조방법
US7998528B2 (en) * 2002-02-14 2011-08-16 Massachusetts Institute Of Technology Method for direct fabrication of nanostructures
US7045851B2 (en) * 2003-06-20 2006-05-16 International Business Machines Corporation Nonvolatile memory device using semiconductor nanocrystals and method of forming same
KR100563813B1 (ko) * 2003-07-21 2006-03-28 학교법인 한양학원 원자력간 현미경 리소그래피 기술을 이용한 포토 마스크및 제작 방법
KR100740531B1 (ko) 2005-09-22 2007-07-18 전자부품연구원 나노와이어 소자 제조 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1992012528A1 (en) * 1991-01-11 1992-07-23 Hitachi Limited Surface atom machining method and apparatus
US5327625A (en) * 1992-08-13 1994-07-12 Massachusetts Institute Of Technology Apparatus for forming nanometric features on surfaces
JPH07221392A (ja) * 1994-02-08 1995-08-18 Mitsubishi Electric Corp 量子細線の作製方法、量子細線、量子細線レーザ、及び量子細線レーザの作製方法、回折格子の作製方法、及び分布帰還型半導体レーザ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100365727B1 (ko) * 1999-12-09 2002-12-26 한국전자통신연구원 탄소 나노 튜브를 이용한 금속 나노 세선 형성 방법
KR100435516B1 (ko) * 2001-10-16 2004-06-10 학교법인 한양학원 전압 극성 변화를 사용한 박막상의 양각 및 음각 나노패턴 방법

Also Published As

Publication number Publication date
US5880012A (en) 1999-03-09
KR19980044526A (ko) 1998-09-05

Similar Documents

Publication Publication Date Title
KR100250448B1 (ko) 실리콘나이트라이드 막을 이용한 실리콘 나노 구조의형성 방법
KR100268936B1 (ko) 반도체 소자의 양자점 형성 방법
US8207521B2 (en) Method for producing catalyst-free single crystal silicon nanowires, nanowires produced by the method and nanodevice comprising the nanowires
US20060118817A1 (en) Stress-free composite substrate and method of manufacturing such a composite substrate
KR20020094003A (ko) 상이한 에너지에서 화학량론 이하 도즈량의 산소를사용하는 이온주입 방법
Namatsu et al. Fabrication of thickness‐controlled silicon nanowires and their characteristics
US6235618B1 (en) Method for forming nanometer-sized silicon quantum dots
US7939398B2 (en) Method to manufacture silicon quantum islands and single-electron devices
KR100216605B1 (ko) 원자력 현미경을 이용한 반도체 나노세선 형성방법
Tucker et al. Metal silicide patterning: a new approach to silicon nanoelectronics
JPS63172431A (ja) ３−５族の材料基板上への電気絶縁層の堆積方法およびこれを利用したｍｉｓ構造の製造方法
US6010934A (en) Method of making nanometer Si islands for single electron transistors
JP3761319B2 (ja) 半導体装置の製造方法
US7514282B2 (en) Patterned silicon submicron tubes
Fukuda et al. Fabrication of silicon nanopillars containing polycrystalline silicon/insulator multilayer structures
JP4309869B2 (ja) 半導体装置およびその製造方法
KR19990052177A (ko) 규칙적인 실리콘 양자점 형성방법 및 그를 이용한 초미세 반도체 소자 제작방법
JP4803513B2 (ja) イオンビーム微細加工方法
JP2912214B2 (ja) 半導体基板の表面処理方法，表面処理装置，並びに半導体装置の製造方法
US6074936A (en) Method of fabricating a quantum device
US6648987B1 (en) Method for producing nanostructures in thin films
KR100939767B1 (ko) 단일전자소자의 제조방법
KR100249813B1 (ko) 실리콘 양자점 형성방법
US6037198A (en) Method of fabricating SOI wafer
KR20010054538A (ko) 자발형성 양자점과 전류차단층의 자기정렬 성장을 위한반도체 소자 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080428

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee